CN103441111B - 一种三维封装互连结构及其制作方法 - Google Patents

Abstract

一种三维封装互连结构及其制作方法，该三维封装互连结构采用以聚合物材料为核心和外围导电层形成导电柱体，对导电柱进行塑封形成垂直互连结构，该发明由于避免了TSV通孔的制作，具有制作简单、成本低廉的优点，且，由于聚合物硬度较低，对凸点起到应力缓冲的作用，降低了焊点开裂和晶圆翘曲等问题。

Description

一种三维封装互连结构及其制作方法

技术领域

本发明涉及微电子三维封装领域，尤其是一种具有聚合物核心的三维封装互连结构及其制作方法。

背景技术

随着微电子技术的不断进步，集成电路的特征尺寸不断缩小，互连密度不断提高。同时用户对高性能低耗电的要求不断提高。在这种情况下，靠进一步缩小互连线的线宽来提高性能的方式受到材料物理特性和设备工艺的限制，二维互连线的电阻电容（RC）延迟逐渐成为限制半导体芯片性能提高的瓶颈。硅穿孔（ThroughSiliconVia，简称TSV）工艺通过在晶圆中形成金属立柱，并配以金属凸点，可以实现晶圆(芯片)之间或芯片与基板间直接的三维互连，这样可以弥补传统半导体芯片二维布线的局限性。这种互连方式与传统的堆叠技术如键合技术相比具有三维方向堆叠密度大、封装后外形尺寸小等优点，从而大大提高芯片的速度并降低功耗。因此，TSV技术已经被广泛认为是继键合、载带焊和倒装芯片之后的第四代封装技术，将逐渐成为高密度封装领域的主流技术。

然而，现有的三维封装技术，存在如下的缺点：第一、由于设备和工艺的限制，使得其三维集成制造成本居高不下。第二、高密度和微型化带来的制造过程中的可靠性问题日益严重，比如在硅穿孔刻蚀过程中，在侧壁上形成扇贝状的结构，影响后续的制造工艺；电镀填充微孔变得越来越困难，孔中的气孔问题很难解决。第三、由于填充材料和硅基板的热膨胀系数不匹配，导致一系列严重的可靠性问题，如填充材料的凸起，界面的开裂与分层，凸点的可靠性等。

现有专利文献以及其他技术文献中尚没有发现针对上述问题提出过改进技术方案的先例。因此，有必要提出一种新的三维封装技术，以克服现有技术中存在的缺陷。

发明内容

有鉴于此，本发明的目的在于提出一种全新的三维封装互连结构及其制作方法，避免了在晶圆上进行通孔制备等工艺，从而克服现有的三维封装技术中，工艺难度大、成本高的缺陷。

根据本发明的目的提出的一种三维封装互连结构，包括垂直互连结构和封装于该垂直互连结构正面的多个芯片，该垂直互连结构包括多个导电柱体和填充于该多个导电柱体之间的介质层，导电柱体包括聚合物核心和形成于该聚合物核心表面的导电层，该多个导电柱体具有露出于所述介质层的第一导电面和与该第一导电面相对的同样露出于所述介质层的第二导电面，该多个导电柱体之间至少有部分彼此绝缘，所述多个芯片电性连接于所述第一导电面上。

优选的，所述导电柱体的第一导电面和第二导电面上设有金属凸点，所述多个芯片通过该些金属凸点实现与垂直互连结构的电性连接。

优选的，所述导电柱体的第一导电面和第二导电面上设有一层或多层金属再分配层，所述金属分配层上设有金属凸点，所述多个芯片通过该些金属凸点实现与垂直互连结构的电性连接。

优选的，所述聚合物核心为光刻胶或树脂。

优选的，所述导电层为金属层，该金属层为单层或多层金属组合层。

优选的，在所述垂直互连结构的正面，还包括将所述多个芯片进行覆盖的塑封层。

同时，根据本发明的目的还提出了一种如上所述的三维封装互连结构的制作方法，包括步骤：

11）提供一载体平台，在该载体平台表面涂覆一层聚合物材料；

12）对所述聚合物层进行图形化处理，刻蚀出多个聚合物核心柱体；

13）对上述制作有聚合物核心柱体的晶圆表面进行金属沉积工艺，使所述多个聚合物核心柱体表面覆盖金属导电层，形成多个导电柱体；

14）在上述多个导电柱体间进行介质填充，并将金属导电层的上表面露出，该金属导电层的上表面即第一导电面，；

15）将多个芯片与该第一导电面进行电性连接，并在该多个芯片上覆盖塑封层进行封装；

16）移除载体平台，露出垂直互连结构的背面；

17）在垂直互连结构的背面制作用于连接的金属凸点。

优选的，所述步骤13）中的金属沉积工艺采用电镀工艺进行，其包括步骤：首先利用PVD技术或者原子层沉积技术在整个载体平台表面和聚合物核心柱体表面制作种子层；然后通过电镀在种子层上沉积金属，形成比种子层更加厚的金属层。

优选的，所述步骤15中，将多个芯片与该第一导电面进行电性连接的工艺包括步骤：

在第一导电面上制作一层或多层的金属再分配层；

在该金属再分配层15上制作金属凸点16；

将芯片与对应位置处的金属凸点对位后进行回流焊工艺，使芯片与金属凸点固定，完成电连接。

优选的，在步骤17）中，所述金属凸点的制作工艺具体包括如下的步骤：

首先在垂直互连结构的背面利用PVD技术沉积一层种子层；

然后在种子层上电镀一层金属层作为再分配层（RDL）；

对金属层进行图形化，刻蚀深度露出聚合物核心为止，刻蚀完成后使得相邻的导电柱体之间不导电；

在剩余的金属层上制作金属凸点（bump）或金属柱凸点（pillarbump）进行背面的互连工艺。本发明采用由聚合物核心和外围导电层形成的导电柱体，配合介质层对导电柱塑封形成互连结构，与现有技术相比，具有制作简单、成本低廉，且由于避免使用晶圆及TSV技术，因此不存在翘曲、断裂等问题，大大提高了封装的质量。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1至图13是本发明三维封装互连结构制作方法各步骤对应的结构示意图，其中图13是本发明三维封装互连结构的示意图。

具体实施方式

正如背景技术中所述，现有的三维封装技术，采用晶圆作为互连结构的载体，需要在晶圆中进行开孔、填充、减薄等工艺，制作出用于互连的TSV结构。然而随着产品工艺的发展，对TSV结构的尺寸要求也进一步提高，TSV变得越来越高密度化和微型化，这对基于TSV的三维封装技术来说，工艺的难度、成本以及制作周期都增加，而且在封装过程中，容易出现晶圆翘曲、填充物溢出、界面断裂等品质问题。

因此本发明提出了一种全新的三维封装技术，该技术采用由聚合物核心和外围导电层形成的导电柱体，配合介质层对导电柱塑封形成垂直互连结构，具有制作简单、成本低廉，且由于避免使用晶圆及TSV技术，因此不存在翘曲、断裂等问题，大大提高了封装的质量。

下面将通过具体实施方式对本发明的技术方案做详细介绍。

请直接参见图13，图13是本发明一种实施方式下的三维封装互连结构的示意图。如图所示，该三维封装互连结构包括垂直互连结构10以及封装在该垂直互连结构正面的多个外部芯片20。该外部芯片20可以是一些具有完整功能的半导体芯片，比如储存芯片、控制芯片、驱动芯片等，也可以是一些仅具有电子元器件，对电流或电压实施调制的电路芯片。该垂直互连结构10的作用是一种中转载体，将外部芯片20与第三方芯片、晶圆或基片进行互连，进行一些信号的输入和输出。垂直互连结构10的正面还设有将外部芯片20覆盖的塑封料21，起到对外部芯片固定和保护的作用。

该垂直互连结构10是本发明的发明重点，包括多个导电柱体11和填充于该多个导电柱体之间的介质层12。这些导电柱体11的功能类似于现有技术中的TSV导电柱，通过这些导电柱，实现芯片20与第三方芯片、晶圆或基片的互连。这些导电柱体11包括聚合物核心110和形成于该聚合物核心表面的导电层111。聚合物核心110的作用是使得导电柱体110能够具有贯通介质层12的形状和长度，同时能够提供外围的导电层111一个覆着的依托。在本发明中，采用聚合物材料作为该导电柱体的核心，是出于具体制作时的工艺简便性考虑，由于半导体图形化工艺对于聚合物材质具有较成熟的刻蚀手段，因此能够较好较快的形成各种本发明所需的形状。在一种较优的实施方式中能够，该聚合物核心110的材质具体可以选为光刻胶，因此光刻胶在图形化时，直接通过曝光显影处理，即能得到所需的图形。而当聚合物核心110为其它材质时，还需要在图形化过程中增加必要的刻蚀掩模，比如通过涂布一层光刻胶，先在光刻胶上制作出刻蚀用的掩模，然后再通过湿法刻蚀或干法刻蚀对聚合物材质进行刻蚀得到所需图形。出于对本发明的实施性考虑，在该导电柱体10的核心为其他材质时，比如陶瓷、玻璃甚至金属时，也是可选的方式之一，只不过这些材质在图形化过程中，会存在制作效率和品质上的问题。导电层111的材质在最优的实施方式中为金属层，金属层不仅具有较好的导电和散热的性能，而且制作时，可以通过已有的金属沉积工艺，比如电镀、蒸镀、磁控检索、物理或化学气相沉积等方式进行，具有相对成熟的工艺和较好的成本控制。进一步的，该金属层可以为单层金属层或者多层金属组合层。多层金属组合层可以为Ti/Cu、Ti/Ag、Ti/Au、Ti/Al等组合。

介质层12的作用是作为承载这些导电柱体11的承载体，类似于现有技术中的晶圆。在实际制作过程中，介质层12是在导电柱体11制作完成后，通过浇注、涂覆等形式填充在各个导电柱体11之间，因此该介质层12优选为具有快速固化效果的液态材质，比如常用于封装技术中的塑封料等材质。

多个导电柱体11具有露出于介质层12的第一导电面13和与该第一导电面13相对的同样露出于介质层12的第二导电面14，即导电柱体11贯穿于整个介质层12中。露出的两个导电面可以用作电性接触的平台，外部的芯片或其它载体可以通过这两个导电面实现垂直三维互连。在本发明中，该第一导电面13所在的平面即为该垂直互连结构10的正面，用于连接芯片20，而该第二导电面14所在的平面则为背面，用于连接第三方芯片、晶圆或基片。所有的这些导电柱体11露出的上下两个导电面之间，可以通过金属互连层实现互连，但是该多个导电柱体之间至少有部分彼此绝缘，如图1中所示，即相邻的导电面之间存在间断，防止芯片和芯片之间被短路。

在如图1所示的实施方式中，导电柱体11的第一导电面13和第二导电面14上设有一层或多层金属再分配层（RDL）15，金属分配层15上设有金属凸点16，多个芯片20使用回流工艺与第一导电面13上的金属凸点16连接，并通过该些金属凸点16实现与垂直互连结构10的电性连接。

而在另一种实施方式中，这些导电柱体11的第一导电面13和第二导电面14上直接设有金属凸点，此时，多个芯片20直接通过该些金属凸点实现与垂直互连结构的电性连接。这种实施方式适用于导电柱体11的尺寸较小，而且分布密度较大的情况下，由于此时导电柱体11间的间隔较小，不适合再制作金属再分配层，因此考虑之间将金属凸点制作在导电柱体11的导电面上。

下面，在对本发明的三维封装互连结构的制作方法做详细介绍。请参见图1至图13，图1至图13是本发明三维封装互连结构制作方法各步骤对应的结构示意图。如图所示，本发明的三维封装互连结构制作方法包括步骤：

S1：提供一载体平台，在该载体平台表面涂覆一层聚合物层，如图1所示。载体平台101的作用是作为本发明垂直互连结构的形成平台，在垂直互连结构的正面工艺完成之前，需要依托在该载体平台101上进行操作，而在后续工艺中，该载体平台将被去除。在实际应用中，该载体平台101可以使用载体晶圆充当，不仅可以约束垂直互连结构的形状，而且有利于去除。聚合物层100优选为光刻胶，这样可以直接通过曝光显影进行图形化。当然选择其它聚合物材料比如树脂、有机玻璃、聚氟乙烯等也是可行的实施方式。

S2：对所述聚合物层进行图形化处理，刻蚀出多个聚合物核心柱体，如图2所示。这些核心柱体10的位置以及尺寸形状，可以根据所需封装的外部芯片，以及与这些芯片互连的第三方载体有关。

S3：对上述制作有聚合物核心柱体的载体平台表面进行金属沉积工艺，使所述多个聚合物核心柱体表面覆盖金属导电层，形成多个导电柱体。该金属沉积工艺可以为电镀、蒸镀、磁控溅射、物理或化学气相沉积等工艺，在本实施方式中，该金属沉积工艺优选为电镀工艺，其具体包括两个步骤，首先利用PVD技术或者原子层沉积技术在整个载体平台表面和聚合物核心柱体表面制作种子层102，如图3所示。该种子层为Ti和Cu的组合层，其中Ti的作用是增粘和阻挡，Cu的作用是在电镀时提供电流载体。然后通过电镀在种子层上沉积金属，形成比种子层更加厚的金属层103，如图4所示。这样一来，导电柱体的主体部分就基本成型。

S4：在上述多个导电柱体间进行介质填充，并将金属导电层的上表面露出，如图5所示，该金属导电层的上表面即第一导电面13。这里的介质填充可以采用塑封工艺进行，介质层12的材质也可以选择常用的塑封料，比如环氧树脂等。填充完毕后，往往需要进行机械研磨，才能将金属导电层上方的塑封料去除，从而露出该第一导电面13。

S5：将多个芯片与该第一导电面进行电性连接，并在该多个芯片上覆盖塑封层进行封装。芯片20的封装数量可以使垂直互连结构的大小而定，一般在设定芯片20的封装位置时，可以预先在垂直互连结构的正面定义好每个芯片的焊接区，在一些工艺中，可以像在晶圆上画die（单元）一样，在本发明的垂直互联结构也可以预先通过图形化工艺制作一个个供芯片20连接的die，然后通过精确定位装置将一个个芯片固定上去。在另一些工艺中，可以让尚未划片的整体晶圆，整面的固定到该垂直互连结构上，即类似wafertowafer（晶圆级）封装工艺。在图示的实施方式中，将多个芯片与该第一导电面进行电性连接的工艺具体包括如下的步骤：

首先，在第一导电面上制作一层或多层的金属再分配层（RDL）15，该金属再分配层15可以通过金属沉积及图形化工艺完成，其作用是将芯片的焊接位置分配到适合工艺操作的地方，防止在焊接过程中引起对垂直互连结构的损坏。然后在该金属再分配层15上制作金属凸点16，如图6所示。将芯片20与对应位置处的金属凸点16对位后进行回流焊工艺，使芯片20与金属凸点16固定，完成电连接，如图7所示。最后，在垂直互连结构的表面和芯片上覆盖塑封料21，完成芯片20的封装工艺，如图8所示。

在另一种实施方式中，也可以直接在第一导电面上制作金属凸点，然后再焊接芯片和覆盖塑封料。该实施方式适合一些微尺寸和高密度的封装产品中。

上述各个步骤完成之后，垂直互连结构的正面处理工艺结束，接下来，开始对垂直互连结构的背面进行处理。

S6、移除载体平台，露出垂直互连结构的背面，如图9所示。通过化学浸泡方式或直接机械剥离方式，使得载体平台100跟垂直互连结构的连接面上形成松动，从而将载体平台移除。

S7、在垂直互连结构的背面制作用于连接的金属凸点。该金属凸点的作用是将正面的芯片通过导电柱体与第三方芯片、晶圆或基片进行电性连接。在图示所示的实施方式中该金属凸点的制作工艺具体包括如下的步骤：

首先在垂直互连结构的背面利用PVD技术沉积一层种子层104，如图10所示。该种子层104的作用于步骤S3中的相同，此处不再赘述。然后在种子层104上电镀一层金属层105作为再分配层（RDL），如图11所示。对金属层105进行图形化，刻蚀深度露出聚合物核心为止，刻蚀完成后使得相邻的导电柱体之间不导电，如图12所示；在剩余的金属层上通过一系列步骤制作金属凸点（ballbump）16或金属柱凸点（pillarbump）进行背面的互连工艺，如图13所示。该金属凸点16或金属柱凸点的制作工艺为常规现有工艺，其大致过程比如是首先在金属层105制作光刻胶，在需要制作凸点的位置处将光刻胶曝光显影，形成凹槽并露出底部的金属层105，然后在凹槽中以电镀形成填充金属，去除光刻胶后，以回流工艺形成金属凸点或不采用回流工艺直接形成金属柱凸点，这些金属凸点或金属柱凸点的作用是在后续实现与其它基板或芯片进行互连。

综上所述，本发明提出了一种三维封装互连结构及其制作方法，该三维封装互连结构采用由聚合物核心和外围导电层形成的导电柱体，对导电柱塑封形成垂直互连结构，避免了使用晶圆及TSV技术，具有制作简单、成本低廉的优点，且由于聚合物硬度较低，对凸点起到应力缓冲的作用，降低了焊点开裂和晶圆翘曲等问题。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种三维封装互连结构，包括垂直互连结构和封装于该垂直互连结构正面的多个芯片，其特征在于：所述垂直互连结构包括多个导电柱体和填充于该多个导电柱体之间的介质层，所述导电柱体包括聚合物核心和形成于该聚合物核心表面的导电层，该多个导电柱体具有露出于所述介质层的第一导电面和与该第一导电面相对的同样露出于所述介质层的第二导电面，该多个导电柱体之间至少有部分彼此绝缘，所述多个芯片电性连接于所述第一导电面上。

2.如权利要求1所述的三维封装互连结构，其特征在于：所述导电柱体的第一导电面和第二导电面上设有金属凸点，所述多个芯片通过该些金属凸点实现与垂直互连结构的电性连接。

3.如权利要求1所述的三维封装互连结构，其特征在于：所述导电柱体的第一导电面和第二导电面上设有一层或多层金属再分配层，所述金属分配层上设有金属凸点，所述多个芯片通过该些金属凸点实现与垂直互连结构的电性连接。

4.如权利要求1所述的三维封装互连结构，其特征在于：所述聚合物核心为光刻胶或树脂。

5.如权利要求1所述的三维封装互连结构，其特征在于：所述导电层为金属层，该金属层为单层或多层金属组合层。

6.如权利要求1所述的三维封装互连结构，其特征在于：在所述垂直互连结构的正面，还包括将所述多个芯片进行覆盖的塑封层。

7.一种如权利要求1至6任意一项所述的三维封装互连结构的制作方法，其特征在于，包括步骤：

11）提供一载体平台，在该载体平台表面涂覆一层聚合物材料；

12）对所述聚合物层进行图形化处理，刻蚀出多个聚合物核心柱体；

13）对上述制作有聚合物核心柱体的晶圆表面进行金属沉积工艺，使所述多个聚合物核心柱体表面覆盖金属导电层，形成多个导电柱体；

14）在上述多个导电柱体间进行介质填充，并将金属导电层的上表面露出，该金属导电层的上表面即第一导电面，；

15）将多个芯片与该第一导电面进行电性连接，并在该多个芯片上覆盖塑封层进行封装；

16）移除载体平台，露出垂直互连结构的背面；

17）在垂直互连结构的背面制作用于连接的金属凸点。

8.如权利要求7所述的三维封装互连结构的制作方法，其特征在于：所述步骤13）中的金属沉积工艺采用电镀工艺进行，其包括步骤：首先利用PVD技术或者原子层沉积技术在整个载体平台表面和聚合物核心柱体表面制作种子层；然后通过电镀在种子层上沉积金属，形成金属层。

9.如权利要求7所述的三维封装互连结构的制作方法，其特征在于：所述步骤15中，将多个芯片与该第一导电面进行电性连接的工艺包括步骤：

在第一导电面上制作一层或多层的金属再分配层；

在该金属再分配层15上制作金属凸点16；

将芯片与对应位置处的金属凸点对位后进行回流焊工艺，使芯片与金属凸点固定，完成电连接。

10.如权利要求7所述的三维封装互连结构的制作方法，其特征在于：在步骤17）中，所述金属凸点的制作工艺具体包括如下的步骤：

首先在垂直互连结构的背面利用PVD技术沉积一层种子层；

然后在种子层上电镀一层金属层作为再分配层；

对金属层进行图形化，刻蚀深度露出聚合物核心为止，刻蚀完成后使得相邻的导电柱体之间不导电；

在剩余的金属层上制作金属凸点或金属柱凸点进行背面的互连工艺。