CN102842562A - 一种基于基板的wlcsp单芯片封装件及其塑封方法 - Google Patents
一种基于基板的wlcsp单芯片封装件及其塑封方法 Download PDFInfo
- Publication number
- CN102842562A CN102842562A CN2012103066139A CN201210306613A CN102842562A CN 102842562 A CN102842562 A CN 102842562A CN 2012103066139 A CN2012103066139 A CN 2012103066139A CN 201210306613 A CN201210306613 A CN 201210306613A CN 102842562 A CN102842562 A CN 102842562A
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- salient point
- paste layer
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Abstract
本发明涉及一种基于基板的WLCSP单芯片封装件及其塑封方法，属于集成电路封装技术领域，基板上与金属凸点焊接区域镀有锡膏层，IC芯片的压区表面镀金属凸点，金属凸点与基板上锡膏层采用倒装芯片的方式用焊料焊接在一起，基板上依次是锡膏层、焊料、金属凸点上、IC芯片，塑封体包围了基板、锡膏层、焊料、金属凸点、IC芯片构成了电路的整体，IC芯片、金属凸点、焊料、锡膏层、基板构成了电路的电源和信号通道。本发明采用不同于以往的镀金属凸点，同时，利用焊料将芯片与框架管脚焊接，不用打线，直接完成了芯片与管脚间的导通、互连，具有低成本、高效率的特点。
Description
技术领域
本发明涉及一种基于基板的WLCSP单芯片封装件及其塑封方法，WLCSP单芯片封装件镀有Au或Cu金属凸点和锡膏层，属于集成电路封装技术领域。
背景技术
微电子技术的迅猛发展，集成电路复杂度的增加，一个电子系统的大部分功能都可能集成在一个单芯片内(即片上系统)，这就相应地要求微电子封装具有更高的性能、更多的引线、更密的内连线、更小的尺寸或更大的芯片腔、更大的热耗散功能、更好的电性能、更高的可靠性、更低的单个引线成本等。芯片封装工艺由逐个芯片封装向圆片级封装转变，晶圆片级芯片封装技术——WLCSP正好满足了这些要求，形成了引人注目的WLCSP工艺。
晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，简称WLCSP)，即晶圆级芯片封装方式，不同于传统的芯片封装方式(先切割再封测，而封装后至少增加原芯片20％的体积)，此种最新技术是先在整片晶圆上进行封装和测试，然后才切割成一个个的IC颗粒，因此封装后的体积即等同IC裸晶的原尺寸。WLCSP的封装方式，不仅明显地缩小产品尺寸，而符合行动装置对于机体空间的高密度需求；另一方面在效能的表现上，更提升了数据传输的速度与稳定性。传统的WLCSP工艺中，采用溅射、光刻、电镀技术或丝网印刷在晶圆上进行电路的刻印。以下流程是对已经完成前道工艺的晶圆进行WLCSP封装的操作步骤：
(1)隔离层流程(Isolation Layer)
(2)接触孔流程(Contact Hole)
(3)焊盘下金属层流程(UBM Layer)
(4)为电镀作准备的光刻流程(Photolithography for Plating)
(5)电镀流程(Plating)
(6)阻挡层去除流程(Resist Romoval)
传统WLCSP制作过程复杂，对电镀和光刻的精确度要求极高，且成本较高。
发明内容
本发明是针对上述现有WLCSP工艺缺陷，提出一种基于基板的WLCSP单芯片封装件及其塑封方法，WLCSP单芯片封装件镀有Au或Cu金属凸点和锡膏层，采用不同于以往的化学镀金属凸点、溅射、光刻、电镀或丝网印刷工艺的压焊的方式在芯片压区金属Al或Cu表面生成金属凸点，同时，利用焊料将芯片各凸点与框架管脚焊接，压焊时，不用打线，直接完成了芯片与管脚间的导通、互连，本单芯片封装件具有低成本、高效率的特点。
本发明采用的技术方案：一种基于基板的WLCSP单芯片封装件，镀有Au或Cu金属凸点4和锡膏层2，包括基板1、基板上锡膏层2、焊料3、金属凸点4、IC芯片5、塑封体6；基板1上与金属凸点焊接区域镀有锡膏层2，IC芯片5的压区表面镀金属凸点4，金属凸点4与基板上锡膏层2采用倒装芯片的方式用焊料3焊接在一起，基板1上是锡膏层2、锡膏层2上是焊料3、焊料3上是金属凸点4、金属凸点4上是IC芯片5，对IC芯片5起到了支撑和保护作用的塑封体6包围了基板1、锡膏层2、焊料3、金属凸点4、IC芯片5构成了电路的整体，IC芯片5、金属凸点4、焊料3、锡膏层2、基板1构成了电路的电源和信号通道。
一种基于基板的WLCSP单芯片封装件的封装方法；晶圆减薄→压焊植金属凸点→划片→框架对应区域镀锡膏层→上芯→回流焊→塑封→后固化→锡化→打印→产品分离→检验→包装→入库。
第一步、晶圆减薄；
晶圆减薄的厚度为50μm～200μm，粗糙度Ra 0.10mm～0.30mm；
第二步、镀金属凸点；
在整片晶圆上芯片压区金属Au或Cu表面镀2～50um金属凸点4；
第三步、划片；
150μm以上的晶圆采用普通划片工艺；厚度在150μm以下的晶圆，采用双刀划片机及其工艺；
第四步、框架对应区域镀锡；
在基板1上PAD对应区域镀上一层2～50um的锡膏层2；
第五步、上芯；
把IC芯片5倒过来，采用Flip-Chip的工艺，将IC芯片5上的金属凸点4焊在框架上；
第六步、回流焊；
采用SMT之后的回流焊工艺，经过融锡处理，把IC芯片5压区上的焊线与基板1焊接在一起；
第七步、塑封、后固化、打印、产品分离、检验、包装等均与常规工艺相同；
第八步、锡化。
所述的框架采用镍钯金框架则不需要进行锡化处理。
本发明的有益效果：
(1)采用镀金属凸点，不同于以往的化学镀金属凸点、溅射、光刻、电镀或丝网印刷工艺，具有低成本、高效率的特点。
(2)采用Flip-Chip的工艺，不使用DAF膜粘接，而是采用焊料将芯片各凸点与框架管脚焊接，压焊时，不用打线，在上芯中就已经完成了芯片与管脚间的导通、互连。
附图说明
图1为本发明的结构示意图；
图中：1-基板、2-基板上锡膏层、3-焊料、4-金属凸点、5-IC芯片、6-塑封体。
具体实施方式
下面结合附图和实施例对本发明做进一步说明，以方便技术人员理解。
如图1所示：一种基于基板的WLCSP单芯片封装件，镀有Au或Cu金属凸点4和锡膏层2，包括基板1、基板上锡膏层2、焊料3、金属凸点4、IC芯片5、塑封体6；基板1上与金属凸点焊接区域镀有锡膏层2，IC芯片5的压区表面镀金属凸点4，金属凸点4与基板上锡膏层2采用倒装芯片的方式用焊料3焊接在一起，基板1上是锡膏层2、锡膏层2上是焊料3、焊料3上是金属凸点4、金属凸点4上是IC芯片5，对IC芯片5起到了支撑和保护作用的塑封体6包围了基板1、锡膏层2、焊料3、金属凸点4、IC芯片5构成了电路的整体，IC芯片5、金属凸点4、焊料3、锡膏层2、基板1构成了电路的电源和信号通道。
实施例1
一种基于基板的WLCSP单芯片封装件，镀有Au或Cu金属凸点4和锡膏层2，其封装方法：按照下面步骤进行：
第一步、晶圆减薄；
晶圆减薄的厚度为50μm，粗糙度Ra 0.10mmmm；
第二步、镀金属凸点；
在整片晶圆上芯片压区金属Au表面镀金属凸点4；
第三步、划片；
厚度在150μm以下的晶圆，采用双刀划片机及其工艺；
第四步、框架对应区域镀锡；
在基板1上PAD对应区域镀上一层2um的锡膏层2；
第五步、上芯；
把IC芯片5倒过来，采用Flip-Chip的工艺，将IC芯片5上的金属凸点4焊在框架上；
第六步、回流焊；
采用SMT之后的回流焊工艺，经过融锡处理，把IC芯片5压区上的焊线与基板1焊接在一起；
第七步、塑封、后固化、打印、产品分离、检验、包装等均与常规工艺相同；
第八步、锡化。
实施例2
一种基于基板的WLCSP单芯片封装件，镀有Cu金属凸点4和锡膏层2，其封装方法：按照下面步骤进行：
第一步、晶圆减薄；
晶圆减薄的厚度为130μm，粗糙度Ra 0.20mm；
第二步、镀金属凸点；
在整片晶圆上芯片压区金属Cu表面镀金属凸点4；
第三步、划片；
厚度在150μm以下的晶圆，采用双刀划片机及其工艺；
第四步、框架对应区域镀锡；
在基板1上PAD对应区域镀上一层25um的锡膏层2；
第五步、上芯；
把IC芯片5倒过来，采用Flip-Chip的工艺，将IC芯片5上的金属凸点4焊在框架上；
采用SMT之后的回流焊工艺，经过融锡处理，把IC芯片5压区上的焊线与基板1焊接在一起；
第七步、塑封、后固化、打印、产品分离、检验、包装等均与常规工艺相同；
第八步、锡化。
实施例3
一种基于基板的WLCSP单芯片封装件，镀有Au或Cu金属凸点4和锡膏层2，其封装方法：按照下面步骤进行：
第一步、晶圆减薄；
晶圆减薄的厚度为200μm，粗糙度Ra 0.30mm；
第二步、镀金属凸点；
在整片晶圆上芯片压区金属Al或Cu表面镀金属凸点4；
第三步、划片；
150μm以上的晶圆采用普通划片工艺；
第四步、框架对应区域镀锡；
在基板1上PAD对应区域镀上一层50um的锡膏层2；
第五步、上芯；
把IC芯片5倒过来，采用Flip-Chip的工艺，将IC芯片5上的金属凸点4焊在框架上；
第六步、回流焊；
采用SMT之后的回流焊工艺，经过融锡处理，把IC芯片5压区上的焊线与基板1焊接在一起；
第七步、塑封、后固化、打印、产品分离、检验、包装等均与常规工艺相同；第八步、锡化。
实施例4
一种基于基板的WLCSP单芯片封装件，镀有Au或Cu金属凸点4和锡膏层2，若为镍钯金框架则不用做锡化处理。
Claims (3)
1.一种基于基板的WLCSP单芯片封装件，其特征在于：包括基板、基板上锡膏层、焊料、金属凸点、IC芯片、塑封体；基板上与金属凸点焊接区域镀有锡膏层，IC芯片的压区表面镀金属凸点，金属凸点与基板上锡膏层采用倒装芯片的方式用焊料焊接在一起，基板上是锡膏层、锡膏层上是焊料、焊料上是金属凸点、金属凸点上是IC芯片，对IC芯片起到了支撑和保护作用的塑封体包围了基板、锡膏层、焊料、金属凸点、IC芯片构成了电路的整体，IC芯片、金属凸点、焊料、锡膏层、基板构成了电路的电源和信号通道。
2.一种基于基板的WLCSP单芯片封装件的封装方法，其特征在于：封装方法具体按照下面步骤进行；
第一步、晶圆减薄；
晶圆减薄的厚度为50μm～200μm，粗糙度Ra 0.10mm～0.30mm；
第二步、镀金属凸点；
在整片晶圆上芯片压区金属Au或Cu表面镀2～50um金属凸点；
第三步、划片；
150μm以上的晶圆采用普通划片工艺；厚度在150μm以下的晶圆，采用双刀划片机及其工艺；
第四步、框架对应区域镀锡；
在基板上PAD对应区域镀上一层2～50um的锡膏层；
第五步、上芯；
把IC芯片倒过来，采用Flip-Chip的工艺，将IC芯片上的金属凸点焊在框架上；
第六步、回流焊；
采用SMT之后的回流焊工艺，经过融锡处理，把IC芯片压区上的焊线与基板焊接在一起；
第七步、塑封、后固化、打印、产品分离、检验、包装等均与常规工艺相同；
第八步、锡化。
3.根据权利要求2所述的一种基于基板的WLCSP单芯片封装件的封装方法，其特征在于：采用镍钯金框架不需要做锡化处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012103066139A CN102842562A (zh) | 2012-08-21 | 2012-08-21 | 一种基于基板的wlcsp单芯片封装件及其塑封方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012103066139A CN102842562A (zh) | 2012-08-21 | 2012-08-21 | 一种基于基板的wlcsp单芯片封装件及其塑封方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102842562A true CN102842562A (zh) | 2012-12-26 |
Family
ID=47369781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012103066139A Pending CN102842562A (zh) | 2012-08-21 | 2012-08-21 | 一种基于基板的wlcsp单芯片封装件及其塑封方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102842562A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004119801A (ja) * | 2002-09-27 | 2004-04-15 | Alps Electric Co Ltd | 半田バンプの形成方法 |
| CN102263078A (zh) * | 2011-06-13 | 2011-11-30 | 西安天胜电子有限公司 | 一种wlcsp封装件 |
| CN102263070A (zh) * | 2011-06-13 | 2011-11-30 | 西安天胜电子有限公司 | 一种基于基板封装的wlcsp封装件 |
-
2012
- 2012-08-21 CN CN2012103066139A patent/CN102842562A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004119801A (ja) * | 2002-09-27 | 2004-04-15 | Alps Electric Co Ltd | 半田バンプの形成方法 |
| CN102263078A (zh) * | 2011-06-13 | 2011-11-30 | 西安天胜电子有限公司 | 一种wlcsp封装件 |
| CN102263070A (zh) * | 2011-06-13 | 2011-11-30 | 西安天胜电子有限公司 | 一种基于基板封装的wlcsp封装件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102263078A (zh) | 一种wlcsp封装件 | |
| CN102263070A (zh) | 一种基于基板封装的wlcsp封装件 | |
| CN102456677B (zh) | 球栅阵列封装结构及其制造方法 | |
| CN103794587B (zh) | 一种高散热芯片嵌入式重布线封装结构及其制作方法 | |
| CN105070671A (zh) | 一种芯片封装方法 | |
| TW201142998A (en) | System-in-package | |
| CN102842558A (zh) | 一种基于锡膏层的wlcsp多芯片堆叠式封装件及其封装方法 | |
| CN103887256A (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法 | |
| US8987055B2 (en) | Method for packaging low-K chip | |
| CN102842560A (zh) | 一种wlcsp多芯片堆叠式封装件及其封装方法 | |
| CN102842551A (zh) | 一种基于基板、锡膏层的wlcsp多芯片堆叠式封装件及其封装方法 | |
| CN105845585A (zh) | 一种芯片封装方法及芯片封装结构 | |
| CN107564822A (zh) | 一种集成芯片的封装方法及系统级封装的集成芯片 | |
| CN102842563A (zh) | 一种wlcsp单芯片封装件及其塑封方法 | |
| CN102842552A (zh) | 一种基于锡膏层的wlcsp单芯片封装件及其塑封方法 | |
| CN207800585U (zh) | 芯片封装结构 | |
| CN102842559A (zh) | 一种基于镍钯金或镍钯的多芯片封装件及其封装方法 | |
| CN102842562A (zh) | 一种基于基板的wlcsp单芯片封装件及其塑封方法 | |
| CN203787410U (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构 | |
| CN102842561A (zh) | 一种wlcsp单芯片封装件及其塑封方法 | |
| CN206179856U (zh) | 一种高密度芯片重布线封装结构 | |
| CN102842553A (zh) | 一种基于镍钯金或镍钯的wlcsp单芯片封装件及其封装方法 | |
| CN102842554A (zh) | 一种基于镍钯金或镍钯、锡层的wlcsp单芯片封装件及其封装方法 | |
| CN104465597B (zh) | 一种四面无引脚扁平半导体器件封装结构及封装方法 | |
| CN100481407C (zh) | 晶片上引脚球格阵列封装构造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20121226 |
|
| RJ01 | Rejection of invention patent application after publication |