CN102842559A - 一种基于镍钯金或镍钯的多芯片封装件及其封装方法 - Google Patents

一种基于镍钯金或镍钯的多芯片封装件及其封装方法 Download PDF

Info

Publication number
CN102842559A
CN102842559A CN2012103063198A CN201210306319A CN102842559A CN 102842559 A CN102842559 A CN 102842559A CN 2012103063198 A CN2012103063198 A CN 2012103063198A CN 201210306319 A CN201210306319 A CN 201210306319A CN 102842559 A CN102842559 A CN 102842559A
Authority
CN
China
Prior art keywords
chip
salient point
inner pin
frame inner
nipdau
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103063198A
Other languages
English (en)
Inventor
郭小伟
蒲鸿鸣
崔梦
谢建友
李万霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Xian Co Ltd
Original Assignee
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Xian Co Ltd filed Critical Huatian Technology Xian Co Ltd
Priority to CN2012103063198A priority Critical patent/CN102842559A/zh
Publication of CN102842559A publication Critical patent/CN102842559A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种基于镍钯金或镍钯的多芯片封装件及其封装方法，属于集成电路封装技术领域。塑封体包围了框架内引脚、上层IC芯片、下层IC芯片、粘片胶、金属凸点、锡膏层、焊料、焊线构成了电路整体，对上层IC芯片、下层IC芯片、焊线起到了支撑和保护作用的塑封体包围了框架内引脚、锡膏层、焊料、金属凸点、上层IC芯片构成了电路的整体，上层IC芯片、下层IC芯片、焊线、金属凸点、焊料、锡膏层和框架内引脚构成了电路的电源和信号通道。本发明采用不同于以往的镀金属凸点，同时，利用焊料将芯片各凸点与框架管脚焊接，压焊时，不用打线，直接完成了芯片与管脚间的导通、互连，具有低成本、高效率的特点。

Description

一种基于镍钯金或镍钯的多芯片封装件及其封装方法
技术领域
本发明涉及一种基于镍钯金或镍钯的多芯片封装件及其封装方法，属于集成电路封装技术领域。
背景技术
微电子技术的迅猛发展，集成电路复杂度的增加，一个电子系统的大部分功能都可能集成在一个单芯片内(即片上系统)，这就相应地要求微电子封装具有更高的性能、更多的引线、更密的内连线、更小的尺寸或更大的芯片腔、更大的热耗散功能、更好的电性能、更高的可靠性、更低的单个引线成本等。芯片封装工艺由逐个芯片封装向圆片级封装转变，晶圆片级芯片封装技术——WLCSP正好满足了这些要求，形成了引人注目的WLCSP工艺。
晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，简称WLCSP)，即晶圆级芯片封装方式，不同于传统的芯片封装方式(先切割再封测，而封装后至少增加原芯片20％的体积)，此种最新技术是先在整片晶圆上进行封装和测试，然后才切割成一个个的IC颗粒，因此封装后的体积即等同IC裸晶的原尺寸。WLCSP的封装方式，不仅明显地缩小产品尺寸，而符合行动装置对于机体空间的高密度需求；另一方面在效能的表现上，更提升了数据传输的速度与稳定性。传统的WLCSP工艺中，采用溅射、光刻、电镀技术或丝网印刷在晶圆上进行电路的刻印。以下流程是对已经完成前道工艺的晶圆进行WLCSP封装的操作步骤：
(1)隔离层流程(Isolation Layer)
(2)接触孔流程(Contact Hole)
(3)焊盘下金属层流程(UBM Layer)
(4)为电镀作准备的光刻流程(Photolithography for Plating)
(5)电镀流程(Plating)
(6)阻挡层去除流程(Resist Romoval)
传统WLCSP制作过程复杂，对电镀和光刻的精确度要求极高，且成本较高。
发明内容
本发明是针对上述现有WLCSP工艺缺陷，提出一种基于镍钯金或镍钯的多芯片封装件及其封装方法，采用不同于以往的化学镀金属凸点、溅射、光刻、电镀或丝网印刷工艺的镀金属凸点，同时，利用焊料将芯片各凸点与框架管脚焊接，压焊时，不用打线，直接完成了芯片与管脚间的导通、互连，本多芯片堆叠式封装件具有低成本、高效率的特点。
本发明采用的技术方案：一种基于镍钯金或镍钯的多芯片封装件包括框架内引脚1、框架内引脚上锡膏层2、焊料3、金属凸点4、上层IC芯片5、粘片胶或胶膜片6、下层IC芯片7、下层IC芯片7与框架内引脚1间的焊线8、塑封体9，塑封体9包围了框架内引脚1、上层IC芯片5、下层IC芯片7、粘片胶6、金属凸点4、锡膏层2、焊料3、焊线8构成了电路整体，对上层IC芯片5、下层IC芯片7、焊线8起到了支撑和保护作用的塑封体9包围了框架内引脚1、锡膏层2、焊料3、金属凸点4、上层IC芯片5构成了电路的整体，上层IC芯片5、下层IC芯片7、焊线8、金属凸点4、焊料3、锡膏层2和框架内引脚1构成了电路的电源和信号通道。
所述的粘片胶6用胶膜片代换；焊线8为金线或铜线。
一种基于镍钯金或镍钯的多芯片封装件的封装方法，可以按照以下步骤进行：
第一步、晶圆减薄；
晶圆减薄的厚度为50μm～200μm，粗糙度Ra 0.10mm～0.30mm；
第二步、镀金属凸点；
在整片晶圆上芯片压区金属镍钯金或镍钯表面镀2～50um金属凸点4；
第三步、划片；
150μm以上的晶圆采用普通划片工艺；厚度在150μm以下的晶圆，采用双刀划片机及其工艺；
第四步、框架对应区域镀锡；
在框架内引脚1上PAD对应区域镀上一层2～50um的锡膏层；
第五步、上芯
上芯时，下层IC芯片7倒过来，采用Flip-Chip的工艺，利用焊料将芯片各凸点与框架管脚焊接；上层IC芯片5采用粘片胶6与下层芯片7粘接在一起；
第六步、回流焊；
采用SMT之后的回流焊工艺，经过融锡处理，把IC芯片5压区上的金线与框架内引脚1焊接在一起；
第七步、压焊；
对上层芯片7与框架内引脚之间用焊线8进行连接压焊；
第八步、塑封、后固化、打印、产品分离、检验、包装等均与常规工艺相同；
第九步、锡化。
所述的框架采用镍钯金框架则不需要做锡化处理。
本发明的有益效果：
(1)采用镀金属凸点，不同于以往的化学镀金属凸点、溅射、光刻、电镀或丝网印刷工艺，具有低成本、高效率的特点。
(2)采用Flip-Chip的工艺，不使用DAF膜粘接，而是采用焊料将芯片各凸点与框架管脚焊接，压焊时，不用打线，在上芯中就已经完成了芯片与管脚间的导通、互连。
附图说明
图1为本发明的结构示意图；
图中：1-框架内引脚、2-框架内引脚上锡膏层、3-焊料、4-金属凸点、5-IC芯片、6-粘片胶、7-IC芯片、8-焊线、9-塑封体。
具体实施方式
下面结合附图和实施例对本发明做进一步说明，以方便技术人员理解。
如图1所示：一种基于镍钯金或镍钯的多芯片封装件包括框架内引脚1、框架内引脚上锡膏层2、焊料3、金属凸点4、上层IC芯片5、粘片胶或胶膜片6、下层IC芯片7、下层IC芯片7与框架内引脚1间的焊线8、塑封体9，塑封体9包围了框架内引脚1、上层IC芯片5、下层IC芯片7、粘片胶6、金属凸点4、锡膏层2、焊料3、焊线8构成了电路整体，对上层IC芯片5、下层IC芯片7、焊线8起到了支撑和保护作用的塑封体9包围了框架内引脚1、锡膏层2、焊料3、金属凸点4、上层IC芯片5构成了电路的整体，上层IC芯片5、下层IC芯片7、焊线8、金属凸点4、焊料3、锡膏层2和框架内引脚1构成了电路的电源和信号通道。
所述的粘片胶6用胶膜片代换；焊线8为金线或铜线。
实施例1
一种基于镍钯金或镍钯的多芯片封装件的封装方法，可以按照以下步骤进行：
第一步、晶圆减薄；
晶圆减薄的厚度为50μm，粗糙度Ra 0.10mm；
第二步、镀金属凸点；
在整片晶圆上芯片压区金属镍钯金表面镀2um金属凸点4；
第三步、划片；
厚度在150μm以下的晶圆，采用双刀划片机及其工艺；
第四步、框架对应区域镀锡；
在框架内引脚1上PAD对应区域镀上一层2um的锡膏层；
第五步、上芯
上芯时，下层IC芯片7倒过来，采用Flip-Chip的工艺，利用焊料将芯片各凸点与框架管脚焊接；上层IC芯片5采用粘片胶6与下层芯片7粘接在一起；
第六步、回流焊；
采用SMT之后的回流焊工艺，经过融锡处理，把IC芯片5压区上的金线与框架内引脚1焊接在一起；
第七步、压焊；
对上层芯片7与框架内引脚之间用焊线8进行连接压焊；
第八步、塑封、后固化、打印、产品分离、检验、包装等均与常规工艺相同；
第九步、锡化。
实施例2
一种基于镍钯金或镍钯的多芯片封装件，可以按照以下步骤进行：
第一步、晶圆减薄；
晶圆减薄的厚度为130μm，粗糙度Ra 0.20mm；
第二步、镀金属凸点；
在整片晶圆上芯片压区金属镍钯表面镀25um金属凸点4；
第三步、划片；
厚度在150μm以下的晶圆，采用双刀划片机及其工艺；
第四步、框架对应区域镀锡；
在框架内引脚1上PAD对应区域镀上一层25um的锡膏层；
第五步、上芯
上芯时，下层IC芯片7倒过来，采用Flip-Chip的工艺，利用焊料将芯片各凸点与框架管脚焊接；上层IC芯片5采用粘片胶6与下层芯片7粘接在一起；
第六步、回流焊；
采用SMT之后的回流焊工艺，经过融锡处理，把IC芯片5压区上的金线与框架内引脚1焊接在一起；
第七步、压焊；
对上层芯片7与框架内引脚之间用焊线8进行连接压焊；
第八步、塑封、后固化、打印、产品分离、检验、包装等均与常规工艺相同；
第九步、锡化。
实施例3
一种基于镍钯金或镍钯的多芯片封装件的封装方法，可以按照以下步骤进行：
第一步、晶圆减薄；
晶圆减薄的厚度为200μm，粗糙度Ra 0.30mm；
第二步、镀金属凸点；
在整片晶圆上芯片压区金属镍钯金或镍钯表面镀50um金属凸点4；
第三步、划片；
150μm以上的晶圆采用普通划片工艺；
第四步、框架对应区域镀锡；
在框架内引脚1上PAD对应区域镀上一层50um的锡膏层；
第五步、上芯
上芯时，下层IC芯片7倒过来，采用Flip-Chip的工艺，利用焊料将芯片各凸点与框架管脚焊接；上层IC芯片5采用粘片胶6与下层芯片7粘接在一起；
第六步、回流焊；
采用SMT之后的回流焊工艺，经过融锡处理，把IC芯片5压区上的金线与框架内引脚1焊接在一起；
第七步、压焊；
对上层芯片7与框架内引脚之间用焊线8进行连接压焊；
第八步、塑封、后固化、打印、产品分离、检验、包装等均与常规工艺相同；
第九步、锡化。
实施例4
一种基于镍钯金或镍钯的多芯片封装件的封装方法，镀有镍钯金或镍钯金属凸点4和锡膏层2，若为镍钯金框架则不用做锡化处理。

Claims (5)

1.一种基于镍钯金或镍钯的多芯片封装件，其特征在于：包括框架内引脚、框架内引脚上锡膏层、焊料、金属凸点、上层IC芯片、粘片胶、下层IC芯片、下层IC芯片与框架内引脚间的焊线、塑封体；框架内引脚上与金属凸点焊接区域镀有锡膏层，IC芯片的压区表面镀金属凸点，金属凸点与框架内引脚上锡膏层采用倒装芯片的方式用焊料焊接在一起，对上层IC芯片、下层IC芯片、焊线起到了支撑和保护作用的塑封体包围了框架内引脚、锡膏层、焊料、金属凸点、上层IC芯片构成了电路的整体，上层IC芯片、下层IC芯片、焊线、金属凸点、焊料、锡膏层和框架内引脚构成了电路的电源和信号通道。
2.根据权利要求1所述的一种基于镍钯金或镍钯的多芯片封装件，其特征在于：粘片胶用胶膜片代换。
3.根据权利要求1所述的一种基于镍钯金或镍钯的多芯片封装件，其特征在于：焊线为金线或铜线。
4.一种基于镍钯金或镍钯的多芯片封装件的封装方法，其特征在于：封装方法按照以下步骤进行：
第一步、晶圆减薄；
晶圆减薄的厚度为50μm～200μm，粗糙度Ra 0.10mm～0.30mm；
第二步、镀金属凸点；
在整片晶圆上芯片压区金属镍钯金或镍钯表面镀2～50um金属凸点；
第三步、划片；
150μm以上的晶圆采用普通划片工艺；厚度在150μm以下的晶圆，采用双刀划片机及其工艺；
第四步、框架对应区域镀锡；
在框架内引脚1上PAD对应区域镀上一层2～50um的锡膏层；
第五步、上芯
上芯时，下层IC芯片倒过来，采用Flip-Chip的工艺，利用焊料将芯片各凸点与框架管脚焊接；上层IC芯片采用粘片胶与下层芯片粘接在一起；
第六步、回流焊；
采用SMT之后的回流焊工艺，经过融锡处理，把IC芯片压区上的焊线与框架内引脚焊接在一起；
第七步、压焊；
对上层芯片与框架内引脚之间用焊线进行连接压焊；
第八步、塑封、后固化、打印、产品分离、检验、包装等均与常规工艺相同；
第九步、锡化。
5.根据权利要求4所述的一种基于镍钯金或镍钯的多芯片封装件的封装方法，其特征在于：所述的框架采用镍钯金框架则不需要做锡化处理。
CN2012103063198A 2012-08-21 2012-08-21 一种基于镍钯金或镍钯的多芯片封装件及其封装方法 Pending CN102842559A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012103063198A CN102842559A (zh) 2012-08-21 2012-08-21 一种基于镍钯金或镍钯的多芯片封装件及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012103063198A CN102842559A (zh) 2012-08-21 2012-08-21 一种基于镍钯金或镍钯的多芯片封装件及其封装方法

Publications (1)

Publication Number Publication Date
CN102842559A true CN102842559A (zh) 2012-12-26

Family

ID=47369778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103063198A Pending CN102842559A (zh) 2012-08-21 2012-08-21 一种基于镍钯金或镍钯的多芯片封装件及其封装方法

Country Status (1)

Country Link
CN (1) CN102842559A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178003A (zh) * 2013-03-27 2013-06-26 中国航天科技集团公司第九研究院第七七一研究所 一种基于镍钯金镀层的金线键合互连方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030160316A1 (en) * 2002-02-26 2003-08-28 Wen-Lo Shieh Open-type multichips stack packaging
CN102263070A (zh) * 2011-06-13 2011-11-30 西安天胜电子有限公司 一种基于基板封装的wlcsp封装件
CN102263078A (zh) * 2011-06-13 2011-11-30 西安天胜电子有限公司 一种wlcsp封装件
CN202564322U (zh) * 2012-05-09 2012-11-28 江苏长电科技股份有限公司 单基岛埋入型单圈多芯片倒装正装封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030160316A1 (en) * 2002-02-26 2003-08-28 Wen-Lo Shieh Open-type multichips stack packaging
CN102263070A (zh) * 2011-06-13 2011-11-30 西安天胜电子有限公司 一种基于基板封装的wlcsp封装件
CN102263078A (zh) * 2011-06-13 2011-11-30 西安天胜电子有限公司 一种wlcsp封装件
CN202564322U (zh) * 2012-05-09 2012-11-28 江苏长电科技股份有限公司 单基岛埋入型单圈多芯片倒装正装封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178003A (zh) * 2013-03-27 2013-06-26 中国航天科技集团公司第九研究院第七七一研究所 一种基于镍钯金镀层的金线键合互连方法

Similar Documents

Publication Publication Date Title
CN102263078A (zh) 一种wlcsp封装件
CN102263070A (zh) 一种基于基板封装的wlcsp封装件
CN102456677B (zh) 球栅阵列封装结构及其制造方法
CN103907185B (zh) 具有多材料印刷形成的包装部件的引线载体
CN105070671A (zh) 一种芯片封装方法
CN103794587B (zh) 一种高散热芯片嵌入式重布线封装结构及其制作方法
CN104576579B (zh) 一种三维叠层封装结构及其封装方法
CN102842558A (zh) 一种基于锡膏层的wlcsp多芯片堆叠式封装件及其封装方法
CN102842560A (zh) 一种wlcsp多芯片堆叠式封装件及其封装方法
CN103594447B (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN110211946A (zh) 一种芯片封装结构及其制造方法
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN107564822A (zh) 一种集成芯片的封装方法及系统级封装的集成芯片
CN102842551A (zh) 一种基于基板、锡膏层的wlcsp多芯片堆叠式封装件及其封装方法
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
CN102263077A (zh) 一种双扁平无载体无引脚的ic芯片封装件
CN102842563A (zh) 一种wlcsp单芯片封装件及其塑封方法
CN208923094U (zh) 一种多层功率器件叠层封装结构
CN105161475B (zh) 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法
CN102842559A (zh) 一种基于镍钯金或镍钯的多芯片封装件及其封装方法
CN102842571A (zh) 一种基于基板、锡层的wlcsp多芯片堆叠式封装件及其封装方法
CN102842552A (zh) 一种基于锡膏层的wlcsp单芯片封装件及其塑封方法
CN202196776U (zh) 一种扁平无载体无引线引脚外露封装件
CN201629329U (zh) 一种引线框架
CN102842570A (zh) 一种基于镍钯金或镍钯、锡层的多芯片封装件及其封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121226