CN208923094U - 一种多层功率器件叠层封装结构 - Google Patents

一种多层功率器件叠层封装结构 Download PDF

Info

Publication number
CN208923094U
CN208923094U CN201821950560.3U CN201821950560U CN208923094U CN 208923094 U CN208923094 U CN 208923094U CN 201821950560 U CN201821950560 U CN 201821950560U CN 208923094 U CN208923094 U CN 208923094U
Authority
CN
China
Prior art keywords
substrate
power chip
hole
power
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821950560.3U
Other languages
English (en)
Inventor
于中尧
曹立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201821950560.3U priority Critical patent/CN208923094U/zh
Application granted granted Critical
Publication of CN208923094U publication Critical patent/CN208923094U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本实用新型公开了一种多层功率器件叠层封装结构，包括：第一基板；设置在第一嵌入槽中的第一功率芯片；贯穿第一基板的第一栅极导电通孔；第一源极扇出焊盘，第一源极扇出焊盘电连接至第一功率芯片的源极；第二功率芯片；贯穿第二基板和第一基板的第二栅极导电通孔；第二源极扇出焊盘，它电连接至第二功率芯片的源极；第三功率芯片，其漏极贴焊至第二源极扇出焊盘；第三基板，具有容纳第三功率芯片的嵌入槽；第三栅极导电通孔，第三栅极导电通孔贯穿第三基板、第二基板和第一基板，且电连接至第三功率芯片的栅极；源极导电通孔，源极导电通孔贯穿第三基板、第二基板和第一基板，且电连接至第三功率芯片的源极。

Description

一种多层功率器件叠层封装结构
技术领域
本实用新型涉及半导体封装技术领域，尤其涉及一种多层功率器件叠层封装结构。
背景技术
传统的功率器件模块往往采用分立器件形式通过模块或系统基板线路进行互连，如TO封装器件，存在着封装体积大、互连距离长、模块集成功率密度低等缺点。在开发高性能的功率产品时，一般采用平铺MCM的方式实现其模块的芯片封装结构，这种结构也存在封装面积大、模块集成功率密度低的确定。此外，在功率器件模块封装结构小型化还会带来散热以及功率器件的高频的损耗等问题。
针对传统功率器件封装结构的上述问题，本实用新型提出一种新型的多层功率器件叠层封装结构，实现了高频性能、散热性能的提升，并具有小型化、低成本的量产优势。
实用新型内容
针对现有技术中传统功率器件封装存在的高频损耗、散热性能较差、模块集成功率密度低、很难小型化以及成本较高等问题，根据本实用新型的一个实施例，提供一种多层功率器件叠层封装结构，包括：
第一基板，所述第一基板具有第一嵌入槽；
第一功率芯片，所述第一功率芯片设置在所述第一嵌入槽中；
第一栅极导电通孔，所述第一栅极导电铜通孔贯穿所述第一基板，且电连接至所述第一功率芯片的栅极；
第一源极扇出焊盘，所述第一源极扇出焊盘电连接至所述第一功率芯片的源极；
第二功率芯片，所述第二功率芯片的漏极贴焊至所述第一源极扇出焊盘；
第二基板，所述第二基板具有容纳所述第二功率芯片的嵌入槽；
第二栅极导电通孔，所述第二栅极导电通孔贯穿所述第二基板和第一基板，且电连接至所述第二功率芯片的栅极；
第二源极扇出焊盘，所述第二源极扇出焊盘电连接至所述第二功率芯片的源极；
第三功率芯片，所述第三功率芯片的漏极贴焊至所述第二源极扇出焊盘；
第三基板，所述第三基板具有容纳所述第三功率芯片的嵌入槽；
第三栅极导电通孔，所述第三栅极导电通孔贯穿所述第三基板、第二基板和第一基板，且电连接至所述第三功率芯片的栅极；
源极导电通孔，所述源极导电通孔贯穿所述第三基板、第二基板和第一基板，且电连接至所述第三功率芯片的源极。
在本实用新型的一个实施例中，所述第一功率芯片和或第二功率芯片和或第三功率芯片为双面电极结构，具有位于芯片第一面的栅极(G极)和源极(S 极)，以及具有位于芯片第二面的漏极(D极)。
在本实用新型的一个实施例中，所述第一功率芯片通过半固化介质层层压埋置在所述第一基板的嵌入槽中，所述半固化介质层填充入所述第一功率芯片与所述第一基板的嵌入槽之间的间隙；
所述第二功率芯片通过半固化介质层层压埋置在所述第二基板的嵌入槽中，所述半固化介质层填充入所述第二功率芯片与所述二基板的嵌入槽之间的间隙；以及
所述第三功率芯片通过半固化介质层层压埋置在所述第三基板的嵌入槽中，所述半固化介质层填充入所述第三功率芯片与所述第三基板的嵌入槽之间的间隙。
在本实用新型的一个实施例中，所述第一栅极导电通孔和或第二栅极导电通孔和或第三栅极导电通孔进一步包括靠近通孔壁的金属导电结构和位于所述金属导电结构内部的树脂填充材料。
在本实用新型的一个实施例中，所述第二功率芯片具有N个，其中N≥2。
在本实用新型的一个实施例中，所述第一功率芯片、所述第二功率芯片以及第三功率芯片为相同的功率芯片。
在本实用新型的一个实施例中，所述第一功率芯片、所述第二功率芯片以及第三功率芯片为不同的功率芯片。
在本实用新型的一个实施例中，多层功率器件叠层封装结构还包括位于第三基板上方的第一阻焊绿油层和位于第一基板下方的第二阻焊绿油层，所述第一阻焊绿油层、第二阻焊绿油层覆盖除需要裸露的漏极电极和导电通孔之外的区域。
在本实用新型的一个实施例中，多层功率器件叠层封装结构还包括载板，所述第一栅极导电通孔、第二栅极导电通孔、第三栅极导电通孔、第一功率芯片的漏极以及源极导电通孔电连接至所述载板。
在本实用新型的一个实施例中，所述载板为PCB基板。
本实用新型提供一种多层功率器件叠层封装结构，基于双面电极功率芯片结构特点，通过基板工艺对功率芯片源极(S极)进行扇出形成焊盘，再将上层功率芯片的漏极(D极)焊接到该扇出焊盘，从而形成两个功率芯片的漏- 源(D-S)两极串联结构，最大限度缩短了芯片互连的距离，降低芯片间的互连电阻。该多层功率器件叠层封装结构的优点包括：1)降低了整体封装结构的损耗和压降，提高了模块高频性能；2)功率芯片间的互连建立上下互连的散热通道，散热通道均由器件以及金属等高散热的材料组成，提高芯片的散热性能；3)采用基板埋入工艺直接将多层芯片堆叠的叠层封装结构，减小了体积，提高了模块的功率密度；4)相对于传统封装结构，Penal级的板级封装结构可以的提高封装效率，另外基板材料和工艺具有成本低以及适用于规模化量产的特点。
附图说明
为了进一步阐明本实用新型的各实施例的以上和其它优点和特征，将参考附图来呈现本实用新型的各实施例的更具体的描述。可以理解，这些附图只描绘本实用新型的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出一种多层功率器件叠层封装结构100的剖面示意图。
图2A至图2O示出根据本实用新型的一个实施例形成该种多层功率器件叠层封装结构100的过程剖面示意图。
图3示出的是根据本实用新型的一个实施例形成该种多层功率器件叠层封装结构100的流程图。
具体实施方式
在以下的描述中，参考各实施例对本实用新型进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本实用新型的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本实用新型的实施例的全面理解。然而，本实用新型可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本实用新型的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本实用新型的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本实用新型的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
本实用新型提供一种多层功率器件叠层封装结构，基于双面电极功率芯片结构特点，通过基板工艺对功率芯片源极(S极)进行扇出形成焊盘，再将上层功率芯片的漏极(D极)焊接到该扇出焊盘，从而形成两个功率芯片的漏- 源(D-S)两极串联结构，最大限度缩短了芯片互连的距离，降低芯片间的互连电阻。该多层功率器件叠层封装结构的优点包括：1)降低了整体封装结构的损耗和压降，提高了模块高频性能；2)功率芯片间的互连建立上下互连的散热通道，散热通道均由器件以及金属等高散热的材料组成，提高芯片的散热性能；3)采用基板埋入工艺直接将多层芯片堆叠的叠层封装结构，减小了体积，提高了模块的功率密度；4)相对于传统封装结构，Penal级的板级封装结构可以的提高封装效率，另外基板材料和工艺具有成本低以及适用于规模化量产的特点。
下面结合图1来详细介绍根据本实用新型的一个实施例的一种多层功率器件叠层封装结构。图1示出一种多层功率器件叠层封装结构100的剖面示意图。如图1所示，该多层功率器件叠层封装结构100进一步包括第一功率芯片 101、第一基板102、第一半固化介质层103、第一栅极导电通孔104、第一源极扇出焊盘105、第二功率芯片106、第二基板107、第二半固化介质层108、第二栅极导电通孔109、第二源极扇出焊盘110、第三功率芯片111、第三基板 112、第三半固化介质层113、第三栅极导电通孔114、源极导电通孔115、第一阻焊绿油层116、第二阻焊绿油层117以及载板118。
第一功率芯片101具有双面电极功率芯片结构，进一步包括位于一面的栅极(G极)1011、源极(S极)1012以及位于与该面相对的另一面的漏极(D 极)1013。
第一基板102具有可容纳第一功率芯片101的嵌入槽，嵌入槽贯穿第一基板102。其中，第一功率芯片101设置在第一基板102的该嵌入槽中。
第一半固化介质层103分成3个部分，其中第一部分和第二部分位于设置有第一功率芯片101的第一基板102的上下两面，第三部分位于第一部分的上方，其中部分区域与第一部分融为一体。在本实用新型的一个实施例中，第一半固化介质层103的第一部分和第二部分通过层压工艺，将第一功率芯片101 完全嵌入埋置到第一基板102的嵌入槽中，且填充满第一功率芯片101与第一基板102的嵌入槽之间的间隙。
第一栅极导电通孔104位于第一基板102靠近第一功率芯片101的栅极一侧，贯穿整个第一基板102；第一栅极导电通孔104进一步包括位于靠近通孔壁的金属导电结构1041和位于金属导电结构1041内部的树脂填充材料1042。在本实用新型的一个实施例中，第一栅极导电通孔104是通过对第一基板102 对应位置进行光刻、通孔、沉积电镀种子层、电镀等方法形成。其中第一栅极导电通孔104通过位于第一半固化介质层103内部的重新布局导线电连接至第一功率芯片101的栅极1011。
第一源极扇出焊盘105是通过在第一固化介质层103的第三部分进行光刻形成电镀窗口后电镀形成，与第一功率芯片101的源极1012电连接。第一源极扇出焊盘105是为了与层叠的第二功率芯片的漏极进行焊接固定和形成电连接。
第二功率芯片106的漏极1063位于下方，通过焊接材料/结构固定到第一源极扇出焊盘105上，第二功率芯片106的栅极1061和源极1062位于第二功率芯片106的上方。第二功率芯片106可以是与第一功率芯片101相同或不同的功率芯片，其大小、尺寸没有限制。
第二基板107位于第一基板102的上方，通过第一半固化介质层103的第三部分与第一基板102相连。与第一基板102类似，第二基板107具有容纳第二功率芯片106的嵌入槽。
第二半固化介质层108位于第二基板107和第二功率芯片106的上方，第二半固化介质层108包括两部分：第一部分通过层压工艺将第二功率芯片106 完全嵌入埋置到第二基板107的嵌入槽中，且填充满第二功率芯片106与第二基板107的嵌入槽之间的间隙；第二部分位于第一部分上方，且部分与第一部分融为一体。
第二栅极导电通孔109位于第二基板107和第一基板102靠近第二功率芯片106的栅极一侧，贯穿整个第二基板107和第一基板102；第二栅极导电通孔109与第一栅极导电通孔104类似，进一步包括位于靠近通孔壁的金属导电结构和位于金属导电结构内部的树脂填充材料。第二栅极导电通孔109通过位于第二半固化介质层108内部的重新布局导线电连接至第二功率芯片106的栅极1061。
第二源极扇出焊盘110是通过在第二固化介质层108的第二部分进行光刻形成电镀窗口后电镀形成，与第二功率芯片106的源极1062电连接。第二源极扇出焊盘110是为了与层叠的第三功率芯片的漏极进行焊接固定和形成电连接。
至此，本领域的技术人员应该可以知道，可以具有多个(如2个、3个等等)第二功率芯片以此基于前述结构依次形成堆叠，在此不再详述。
第三功率芯片111的漏极1113位于下方，通过焊接材料/结构固定到第二源极扇出焊盘110上，第三功率芯片111的栅极1111和源极1112位于第三功率芯片111的上方。第三功率芯片111可以是与第一功率芯片101、第二功率芯片106相同或不同的功率芯片，其大小、尺寸没有限制。
第三基板112位于第二基板107的上方，通过第二半固化介质层108的第二部分与第二基板107相连。与第一基板102、第二基板107类似，第三基板 112具有容纳第三功率芯片111的嵌入槽。
第三半固化介质层113位于第三基板112和第三功率芯片111的上方，第三半固化介质层113也包括两部分：第一部分通过层压工艺将第三功率芯片 111完全嵌入埋置到第三基板112的嵌入槽中，且填充满第三功率芯片111与第三基板112的嵌入槽之间的间隙；第二部分位于第一部分上方，且部分与第一部分融为一体。
第三栅极导电通孔114位于第三基板112、第二基板107和第一基板102 靠近第三功率芯片111的栅极一侧，贯穿整个第三基板112、第二基板107和第一基板102；第三栅极导电通孔114与第二栅极导电孔109、第一栅极导电通孔104类似，进一步包括位于靠近通孔壁的金属导电结构和位于金属导电结构内部的树脂填充材料。第三栅极导电通孔114通过位于第三半固化介质层 113内部的重新布局导线电连接至第三功率芯片111的栅极1111。
源极导电通孔115位于第三基板112、第二基板107和第一基板102靠近第三功率芯片111的源极一侧，贯穿整个第三基板112、第二基板107和第一基板102；源极导电通孔115与第三栅极导电通孔114、第二栅极导电孔109、第一栅极导电通孔104的结构类似，进一步包括位于靠近通孔壁的金属导电结构和位于金属导电结构内部的树脂填充材料。源极导电通孔115通过位于第三半固化介质层113内部的重新布局导线电连接至第三功率芯片111的源极 1112。
第一阻焊绿油层116位于第三半固化介质层113和第三功率芯片源极、栅极重新布局布线的上方，起到绝缘和机械保护作用。第二阻焊绿油层117位于第一功率芯片101的漏极电极一侧，覆盖除需要裸露的漏极电极和导电通孔之外的区域。
载板118用于承载层叠封装结构。载板118通常为PCB基板，可以包含有除功率器件叠层结构以外的其他芯片、互连电路以及无源器件等。
下面结合图2A至图2O以及图3来详细描述形成控制形变的扇出封装结构200的过程。图2A至图2O示出根据本实用新型的一个实施例形成该种多层功率器件叠层封装结构100的过程剖面示意图；图3示出的是根据本实用新型的一个实施例形成该种多层功率器件叠层封装结构100的流程图。
首先，在步骤301，如图2A所示，提供第一芯片基板201。第一芯片基板201用于后续第一功率芯片的承载。
接下来，在步骤302，如图2B所示，在第一基板201上形成芯片嵌入槽202。具体的芯片嵌入槽202的大小、尺寸和位置根据设计和芯片的型号确定。可以通过机械挖槽、激光挖槽以及刻蚀等方法实现。
然后，在步骤303，如图2C所示，将第一功率芯片203嵌入槽内，并在上下两面叠层半固化膜204。其中第一功率芯片203具有双面电极功率芯片结构，进一步包括位于一面的栅极(G极)2031、源极(S极)2032以及位于与该面相对的另一面的漏极(D极)2033。半固化膜204具有在高温下流动固化作用。
接下来，在步骤304，如图2D所示，进行第一功率芯片203的层压埋置。通过高温层压工艺，半固化膜204融化回流，将第一功率芯片203完全嵌入埋置到第一芯片基板201的嵌入槽202中，且填充满第一功率芯片203 与第一基板201的嵌入槽202之间的间隙。
然后，在步骤305，如图2E所示，形成第一功率芯片的栅极窗口2051、源极窗口2052、漏极窗口2053以及基板通孔2054。其中，在第一功率芯片的电极位置制作盲孔栅极窗口2051、源极窗口2052、漏极窗口2053漏出对应的电极；在第一功率芯片的栅极电极引出的相应位置上通过机械钻孔加工通孔结构2054。
接下来，在步骤306，如图2F所示，形成基板通孔及电极窗口的导电填充及线路连接。通过种子层沉积、光刻、电镀、去胶、去除种子层等工艺，形成第一栅极导电通孔209、第一功率芯片栅极焊盘206、源极焊盘207、漏极焊盘208及栅极互连210，其中栅极互连210电连接第一栅极导电通孔209 至栅极焊盘206。第一栅极导电通孔209进一步包括位于靠近通孔壁的金属导电结构2091和位于金属导电结构2091内部的树脂填充材料2092。
然后，在步骤307，如图2G所示，单面层压形成介质层211。
接下来，在步骤308，如图2H所示，形成第一功率芯片源极电镀窗口 212。
然后，在步骤309，如图2I所示，电镀形成第一功率芯片源极扇出焊盘213。源极扇出焊盘213的尺寸与第二层芯片漏极匹配，另外在此封装结构中各层功率芯片不限定尺寸一样，各层芯片类型、尺寸等可以不同。
接下来，在步骤310，如图2J所示，将第二功率芯片214的漏极焊接至第一功率芯片源极扇出焊盘213上。具体的焊接方法可以通过回流焊接、共晶烧结、纳米银烧结、导电胶粘接等形式实现第二功率芯片214与下层芯片的电气互连。
然后，在步骤311，如图2K所示，利用第二基板215、第二半固化膜 216进行第二功率芯片214的基板层压埋置。通过高温层压工艺，半固化膜 216融化回流后固化，将第二功率芯片214完全嵌入埋置到第二基板215的嵌入槽中，且填充满第二功率芯片214与第二基板215的嵌入槽之间的间隙。
接下来，在步骤312，如图2L所示，重复步骤305-309形成多个功率芯片栅极互连217、源极焊盘218、栅极导电通孔填充219以及源极扇出焊盘220。在本实用新型的一个实施例中，进行通孔焊盘制作时可使用干膜工艺将第一层芯片下面的线路层进行保护，对于第三层线路层同样遵循该规律。
然后，在步骤313，如图2M所示，完成最后一层功率芯片的栅极导电通孔223和源极导电通孔。具体可通过介质层制作、光刻、通孔、重新布局布线等工艺完成。
接下来，在步骤314，如图2N所示，在完成的叠层结构的上下表面形成阻焊绿油层，覆盖除漏极电极和导电通孔之外的区域。
最后，在步骤315，如图2O所示，将形成的多层功率器件叠层封装结构集成焊接到载板227上。载板227通常为PCB基板，可以包含有除功率器件叠层结构以外的其他芯片、互连电路以及无源器件等。
基于本实用新型提供的该种多层功率器件叠层封装结构，利用双面电极功率芯片结构特点，通过基板工艺对功率芯片源极(S极)进行扇出形成焊盘，再将上层功率芯片的漏极(D极)焊接到该扇出焊盘，从而形成两个功率芯片的漏-源(D-S)两极串联结构，最大限度缩短了芯片互连的距离，降低芯片间的互连电阻。该多层功率器件叠层封装结构的优点包括：1)降低了整体封装结构的损耗和压降，提高了模块高频性能；2)功率芯片间的互连建立上下互连的散热通道，散热通道均由器件以及金属等高散热的材料组成，提高芯片的散热性能；3)采用基板埋入工艺直接将多层芯片堆叠的叠层封装结构，减小了体积，提高了模块的功率密度；4)相对于传统封装结构，Penal级的板级封装结构可以的提高封装效率，另外基板材料和工艺具有成本低以及适用于规模化量产的特点。
尽管上文描述了本实用新型的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本实用新型的精神和范围。因此，此处所公开的本实用新型的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种多层功率器件叠层封装结构，其特征在于，包括：
第一基板，所述第一基板具有第一嵌入槽；
第一功率芯片，所述第一功率芯片设置在所述第一嵌入槽中；
第一栅极导电通孔，所述第一栅极导电铜通孔贯穿所述第一基板，且电连接至所述第一功率芯片的栅极；
第一源极扇出焊盘，所述第一源极扇出焊盘电连接至所述第一功率芯片的源极；
第二功率芯片，所述第二功率芯片的漏极贴焊至所述第一源极扇出焊盘；
第二基板，所述第二基板具有容纳所述第二功率芯片的嵌入槽；
第二栅极导电通孔，所述第二栅极导电通孔贯穿所述第二基板和第一基板，且电连接至所述第二功率芯片的栅极；
第二源极扇出焊盘，所述第二源极扇出焊盘电连接至所述第二功率芯片的源极；
第三功率芯片，所述第三功率芯片的漏极贴焊至所述第二源极扇出焊盘；
第三基板，所述第三基板具有容纳所述第三功率芯片的嵌入槽；
第三栅极导电通孔，所述第三栅极导电通孔贯穿所述第三基板、第二基板和第一基板，且电连接至所述第三功率芯片的栅极；
源极导电通孔，所述源极导电通孔贯穿所述第三基板、第二基板和第一基板，且电连接至所述第三功率芯片的源极。
2.如权利要求1所述的多层功率器件叠层封装结构，其特征在于，所述第一功率芯片和或第二功率芯片和或第三功率芯片为双面电极结构，具有位于芯片第一面的栅极(G极)和源极(S极)，以及具有位于芯片第二面的漏极(D极)。
3.如权利要求1所述的多层功率器件叠层封装结构，其特征在于，所述第一功率芯片通过半固化介质层层压埋置在所述第一基板的嵌入槽中，所述半固化介质层填充入所述第一功率芯片与所述第一基板的嵌入槽之间的间隙；
所述第二功率芯片通过半固化介质层层压埋置在所述第二基板的嵌入槽中，所述半固化介质层填充入所述第二功率芯片与所述二基板的嵌入槽之间的间隙；以及
所述第三功率芯片通过半固化介质层层压埋置在所述第三基板的嵌入槽中，所述半固化介质层填充入所述第三功率芯片与所述第三基板的嵌入槽之间的间隙。
4.如权利要求1所述的多层功率器件叠层封装结构，其特征在于，所述第一栅极导电通孔和或第二栅极导电通孔和或第三栅极导电通孔进一步包括靠近通孔壁的金属导电结构和位于所述金属导电结构内部的树脂填充材料。
5.如权利要求1所述的多层功率器件叠层封装结构，其特征在于，所述第二功率芯片具有N个，其中N≥2。
6.如权利要求1所述的多层功率器件叠层封装结构，其特征在于，所述第一功率芯片、所述第二功率芯片以及第三功率芯片为相同的功率芯片。
7.如权利要求1所述的多层功率器件叠层封装结构，其特征在于，所述第一功率芯片、所述第二功率芯片以及第三功率芯片为不同的功率芯片。
8.如权利要求1所述的多层功率器件叠层封装结构，其特征在于，还包括位于第三基板上方的第一阻焊绿油层和位于第一基板下方的第二阻焊绿油层，所述第一阻焊绿油层、第二阻焊绿油层覆盖除需要裸露的漏极电极和导电通孔之外的区域。
9.如权利要求1所述的多层功率器件叠层封装结构，其特征在于，还包括载板，所述第一栅极导电通孔、第二栅极导电通孔、第三栅极导电通孔、第一功率芯片的漏极以及源极导电通孔电连接至所述载板。
10.如权利要求9所述的多层功率器件叠层封装结构，其特征在于，所述载板为PCB基板。
CN201821950560.3U 2018-11-23 2018-11-23 一种多层功率器件叠层封装结构 Active CN208923094U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201821950560.3U CN208923094U (zh) 2018-11-23 2018-11-23 一种多层功率器件叠层封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201821950560.3U CN208923094U (zh) 2018-11-23 2018-11-23 一种多层功率器件叠层封装结构

Publications (1)

Publication Number Publication Date
CN208923094U true CN208923094U (zh) 2019-05-31

Family

ID=66712398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821950560.3U Active CN208923094U (zh) 2018-11-23 2018-11-23 一种多层功率器件叠层封装结构

Country Status (1)

Country Link
CN (1) CN208923094U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993594A (zh) * 2019-11-02 2020-04-10 复旦大学 一种三维的高电压电路结构及紧凑型Marx发生器
CN111799251A (zh) * 2020-07-09 2020-10-20 华羿微电子股份有限公司 采用多芯片堆叠结构的功率分立器件及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993594A (zh) * 2019-11-02 2020-04-10 复旦大学 一种三维的高电压电路结构及紧凑型Marx发生器
CN111799251A (zh) * 2020-07-09 2020-10-20 华羿微电子股份有限公司 采用多芯片堆叠结构的功率分立器件及其制备方法

Similar Documents

Publication Publication Date Title
TWI279897B (en) Embedded semiconductor chip structure and method for fabricating the same
CN102629560B (zh) 封装载板及其制作方法
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
CN109524373A (zh) 嵌入式微流道的三维主动散热封装结构及其制作工艺
CN103474361B (zh) 一种嵌入式有源埋入功能基板的封装工艺及封装结构
CN107452707A (zh) 含热、电性能改善的再分布结构的芯片载体及半导体器件
CN102779808B (zh) 集成电路封装和封装方法
CN209029359U (zh) 一种基于基板埋入工艺模块的芯片间全屏蔽封装结构
CN102610583B (zh) 封装载板及其制作方法
CN102403275B (zh) 一种堆叠封装结构及其制作方法
CN105244347B (zh) 一种嵌入式封装及封装方法
CN106373952A (zh) 功率模块封装结构
CN208923094U (zh) 一种多层功率器件叠层封装结构
CN107680946A (zh) 一种多芯片叠层的封装结构及其封装方法
CN104051363A (zh) 芯片封装和用于制造该芯片封装的方法
CN110211946A (zh) 一种芯片封装结构及其制造方法
CN105097760A (zh) 半导体封装件及其制法与承载结构
CN110364496A (zh) 一种芯片封装结构及其封装方法
CN110268520A (zh) 用于集成功率芯片以及形成散热器的汇流条的方法
CN104716057B (zh) 具有嵌入部件的集成电路封装系统及其制造方法
CN107845610A (zh) 基板结构及其制作方法
CN201594536U (zh) 芯片堆栈电路结构
CN110364490A (zh) 一种芯片封装结构及其封装方法
CN105390477B (zh) 一种多芯片3d二次封装半导体器件及其封装方法
CN104112673B (zh) 芯片封装基板及其制作方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant