CN103907185B - 具有多材料印刷形成的包装部件的引线载体 - Google Patents

具有多材料印刷形成的包装部件的引线载体 Download PDF

Info

Publication number
CN103907185B
CN103907185B CN201280046700.3A CN201280046700A CN103907185B CN 103907185 B CN103907185 B CN 103907185B CN 201280046700 A CN201280046700 A CN 201280046700A CN 103907185 B CN103907185 B CN 103907185B
Authority
CN
China
Prior art keywords
pad
main part
tube core
packaging
lower floor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280046700.3A
Other languages
English (en)
Other versions
CN103907185A (zh
Inventor
P·E·罗格雷恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lianda Technology Holdings Ltd
Original Assignee
Lianda Technology Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lianda Technology Holdings Ltd filed Critical Lianda Technology Holdings Ltd
Publication of CN103907185A publication Critical patent/CN103907185A/zh
Application granted granted Critical
Publication of CN103907185B publication Critical patent/CN103907185B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种引线载体在制造过程中提供对半导体设备的支持。该引线载体包括具有多个包装地点的临时支持构件。每个地点包括被端子垫包围的一个管芯附连垫。垫由包括下层和主体部分的多种材料形成。上层也可以在主体部分之上提供。芯片安装在管芯垫上面并且焊线从芯片延伸到端子垫。这些部分全都封装在模塑化合物中。主体部分优选地通过在要定位垫的地方提供金属粉末和悬浮介质的混合物来形成。施加热量，以便使悬浮介质散开并且使金属粉末烧结，以形成主体部分。在封装之后，临时支持构件可以被剥离并且包装地点彼此隔离。

Description

具有多材料印刷形成的包装部件的引线载体
技术领域
以下的发明涉及供集成电路芯片用于电气系统中集成电路芯片的有效互连的引线载体包装。更具体地说，本发明涉及引线框架及其它引线载体，在与集成电路的组合、焊线的附连以及不导电材料中的封装之前及其过程中、在隔离成单独的包装以便在诸如印制电路板的电子系统板上使用之前，所述引线框架及其它引线载体在公共组件中作为多个包装地点的阵列来制造。
背景技术
结合如今半导体增加的集成水平，对更小并且更强大、便携式的电子系统的需求推动了对具有更大量输入/输出端子的更小半导体包装的需求。同时，对于降低消费者电子系统的所有部件的成本存在持续的压力。四方扁平无引线（“QFN”）半导体包装系列是所有半导体包装类型中最小和最成本有效的，但是，当利用常规的技术和材料制造时，具有显著的限制。例如，利用QFN技术，I/O端子的个数和该技术可以支持的电气性能是受限的。
QFN包装P（图5-7）常规地在从铜板蚀刻出的区域阵列引线框架（图1和2）上组装。引线框架1可以包含几十至几千个包装地点，每个包装地点由被一行或多行焊线垫4（图2和5-7）包围的管芯附连垫2（图1、2和5-7）组成。所有这些包装P的部件都通过铜块附连到公共的框架1，以维持包装P的部件相对于引线框架1剩余部分的位置，并且提供到所有部件的电气连接，以方便结合和焊接表面的电镀。
这些被连接的结构，通常称为拉杆3（图1、2和5-7）把引线框架1的所有部件短路到一起。因此，这些拉杆3必须设计成使得它们在个体包装P从引线框架1切单的过程中全都可以从公共的短路结构6（图1和2）断开，从而允许每个管芯附连垫2与焊线垫4电隔离。通常，方便把拉杆3电连接到引线框架1的设计涉及把拉杆3连接到刚好在最终包装P的覆盖区外面包围每个包装P地点的铜短路结构6（图1和2）。这种短路结构6在切单过程中被锯掉（沿着图2的线X），从而允许拉杆3在包装P的边缘暴露。
QFN引线框架1提供了包装P中方便固定半导体管芯的部分，其中的半导体管芯诸如包装P中的集成电路芯片7（图5-7）和可以通过焊线8（图5和6）连接到集成电路7的端子。以焊线垫4的形式，端子还提供了通过与焊线8表面相对的表面上的焊点5（图5-7）连接到电子系统板（诸如印制电路板）的手段。
所有包装P部件都要通过金属结构连接到引线框架1的需求严重限制了可以在任何给定的包装P边框中实现的引线数量。例如，焊线垫4可以在包围管芯附连垫2的多行中提供，每一行离管芯附连垫2有不同的距离。对于最外面一行焊线垫4中的任何焊线垫4，拉杆3连接结构必须在外面行的垫4之间路由，使得这种拉杆3会延伸到在包装P隔离（沿线X）外侧的公共短路结构6。这些拉杆3的最小规模使得只有一个拉杆可以在两个相邻的垫4之间路由。因而，只有两行垫4可以在标准的QFN引线框架1中实现。因为目前管芯尺寸与引线计数之间的关系，标准的QFN包装被限于大约一百个端子，大部分包装P具有不多于大约六十个端子。这种限制使得QFN包装不能被许多类型的管芯使用，这些类型的管芯否则将受益于更小尺寸和更低成本的QFN技术。
虽然常规的QFN技术非常成本有效，但是仍然存在进一步降低成本的机会。在集成电路芯片7利用焊线8附连并连接到外部引线焊线垫4之后，多个包装P的组装引线框架1完全被环氧模塑化合物9（图6和7）封装，诸如在转移模制工艺中。因为引线框架1在很大程度上从前向后是打开的，所以在组装工艺之前把一层高温胶带T施加到引线框架1的背面，以便在模制过程中定义每个包装P的背板。因为这种胶带T必须经受高温结合和模制工艺，而没有由于热处理造成的不利影响，所以这种胶带是相当昂贵的。施加胶带T、除去胶带T和除去粘合剂残留物的过程会给处理每个引线框架1添加显著的成本。
个体包装P从引线框架1切单的最常见方法是通过锯（沿着图2的线X）。因为，除切割环氧模塑化合物9之外，锯子还必须除去刚好在包装P边框外面的所有短路结构6，所以，与只切割模塑化合物9相比，这个过程大幅减慢而且刀片寿命显著更短。因为短路结构6一直到切单工艺都不被除去，所以这意味着管芯一直到切单之后才能被测试。处理数以千计的微小包装P，并且确保每个都在正确的朝向呈现给测试者，比能够利用每个包装P处于已知位置地测试整个条昂贵得多。
基于引线框架1的工艺，称为打孔切单，在某种程度上解决了与锯子切单相关联的问题并且允许在引线框架1条中进行测试，但是由于把引线框架1的利用率减少到小于锯子切单引线框架1的利用率的百分之五十而从根本上增加了成本。打孔切单还迫使对于每种基本的引线框架设计都需要专用的模制工具。为锯子切单设计的标准引线框架1对于相同维度的所有引线框架1使用单个模帽。
在锯子切单和打孔切单的包装P中，拉杆3都留在完成后的包装P中并且代表不能被除去的电容性和电感性寄生元件。这些现在多余的金属块显著影响完成后的包装P的性能，使QFN包装P不能用于许多高性能的集成电路芯片7及应用。此外，这种有可能相当有价值的多余金属的成本会是很大的而且被QFN工艺浪费了。
对于消除蚀刻引线框架的限制的QFN类型衬底，已经提出了几个概念。其中一个是通过电镀在牺牲载体上沉积包装部件的阵列的工艺。载体首先利用电镀抗蚀剂构图并且该载体（通常是不锈钢）被轻微蚀刻，以增强粘合。然后，该条用金和钯电镀，以创建粘合/阻挡层，然后用Ni电镀至大约六十微米厚。Ni隆起处（bump）的顶部利用一层电镀的Ag来磨光，以方便引线结合。在条被组装和模制之后，载体条被剥离，留下可以在板中进行测试并且以比常规引线框架更高的速率和产量切单的一片包装管芯。这种电镀方法消除了与包装中连接性金属结构相关联的所有问题并且允许非常精细的特征。但是，电镀工艺导致与标准蚀刻引线框架相比非常昂贵的条。这种方法在Fukutomi等人所写的美国专利No.7,187,072中描述。
另一种方法是对蚀刻引线框架工艺的修改，其中正面的图案蚀刻到大约引线框架的厚度的一半，而引线框架条的背面原封不动，一直到完成模制工艺之后。一旦完成了模制，就印刷背面图案并且蚀刻引线框架，以除去除焊线垫和管芯焊盘的背面部分之外的所有金属。这种双蚀刻工艺消除了与包装内连接性金属结构相关联的所有问题。双蚀刻引线框架的成本比电镀版本的小，但是仍然比标准的蚀刻引线框架昂贵，而且蚀刻和电镀工艺对环境而言是不期望的。
对于引线框架包装的集成电路来说，一种故障模式是焊线垫4变得与耦合到其的焊线8断开，尤其是当包装经历冲击负荷时（诸如当其中结合了该包装的电子设备落下并撞击到硬表面时）。在与周围环氧模塑化合物轻微分离的同时，焊线垫4可以保持安装到印制电路板或者其它的电子系统板，从而使焊线8从焊线垫4分离。因此，存在对在整个包装中（尤其是当经历冲击负荷时）更好地保持焊线垫4的引线载体包装的进一步需求。
本领域中已知并且由位于加州Redwood City的Eoplex公司开发的另一种引线载体被称为具有印刷形成的包装部件的引线载体并且是美国专利申请No.13/135,210的主题，该申请的全部内容以引用的方式并入本文。这种具有印刷形成的包装部件的引线载体具有多包装引线载体形式的单独包装地点的阵列（见例如图3和4对一种形式的这种引线载体的通用描绘）。烧结材料，通常以银粉开始，放到由耐高温材料（诸如不锈钢）形成的临时层的上面。形成临时层的不锈钢或其它材料在其被加热到烧结温度的同时支持被烧结的材料。
烧结材料在单独的结构中位于临时层上面，这种单独的结构优选地以管芯附连垫和端子垫的形式彼此电隔离（除通过临时层之外）。一个或多个端子垫包围每个管芯附连垫。每个管芯附连垫配置为具有在其上被支持的集成电路或其它半导体设备。焊线可以从管芯附连垫上的集成电路路由到包围每个管芯附连垫的单独端子垫（见例如图8）。然后，可以施加模塑化合物，该化合物封装管芯附连垫、集成电路、端子垫和焊线（见例如图9和10）。只有定义管芯附连垫和端子垫下面部分的表面贴装接合点保持不被封装（图10），因为它们与临时层相邻。
一旦引线载体的模塑化合物硬化，临时层就可以从引线载体的剩余部分剥离，从而留下具有单独管芯附连垫和相关联的集成电路的多个包装地点，端子垫和焊线全都嵌在公共的模塑化合物中。然后，个体的包装地点可以通过沿着包装地点之间的边界切割来彼此切割并且通过表面贴装接合点表面贴装到电子系统板或其它支持物的表面。
因为，除通过临时层之外，引线载体的包装地点和包装地点中的个体垫每个都彼此电隔离，所以这些个体垫可以在处于临时层之上的时候进行电气连续性的测试。在除去临时层之后，但是在切单成独立的包装之前，可以测试各种电气性能特性。此外，利用与QFN包装使用的已知的测试装备或者其它测试装备，这种包装可以在从引线载体上相邻的包装隔离之后进行测试。
此外，引线载体的每个垫，包括管芯附连垫和端子垫，优选地具有在其外周周围的边缘，该边缘配置为机械地与模塑化合物稍微啮合。特别地，这些边缘可以悬垂方式逐渐变细，或者以悬垂方式呈阶梯形，或者以别的方式配置为使得每个边缘与其底部隔开的至少一部分比每个边缘更靠近每个边缘底部的部分进一步横向延伸。因而，一旦硬化，模塑化合物就把垫牢牢地锁定到模塑化合物中。以这种方式，垫抵抗从焊线的分离或者抵抗另外地变得与模塑化合物分离，尤其是当临时层被剥离的时候，并且保持整个包装作为单个整体包装。
发明内容
利用本发明，提供了具有多包装引线载体形式的单独包装地点阵列的引线载体。每个包装地点包括至少一个管芯附连垫和至少一个端子垫，但是通常包括包围每个管芯附连垫的多行多个端子垫。垫固定到由与半导体组装工艺的需求兼容的材料（诸如钢或钢合金或不锈钢）形成的临时支持层。
通过首先提供与半导体管芯附连的常规工艺，金或铜热超声焊线及SMT（表面贴装技术）焊接，兼容的高传导性金属的下层，管芯附连垫和端子垫固定到临时支持层。更进一步，管芯附连垫和端子垫的主体部分放到该下层之上，优选地是作为由金属粉末与悬浮介质组成的悬浮物，在放置之后，该悬浮物被加热至足够高的温度，以分解并散开悬浮介质并且使金属粉末烧结成高密度块，从而形成主体部分。该主体部分保留粉末和悬浮介质在放到临时支持构件上时所具有的形状的可预测近似。
通过选择形成下层的材料的成分以便提供足够的粘合来防止半导体组装过程中垫的损坏或分离，形成管芯附连垫和端子垫的金属相对于临时支持层的粘合被仔细地控制。此外，期望足够低的粘合，以便在多个包装地点与安装在管芯附连垫上的集成电路或其它半导体组装并且引线把这种半导体连接到端子垫以及半导体、引线和垫的封装在环氧模塑化合物中发生之后允许临时支持层被剥离。结果产生的包装地点是由结果产生的垫、集成电路和电线形成的，在环氧模塑化合物中未损坏并且嵌在其中，并且管芯附连垫和端子垫的下表面暴露，以便例如用于在包装地点彼此切单之前或之后进行测试，并且用于例如利用SMT过程安装。
可选的第三层优选地在主体部分之上提供。这个第三层是由金或铜线能够容易地热超声引线结合到其的材料形成的。这个第三层可以可选地还在管芯附连垫的主体部分之上的上表面上提供。管芯附连垫和端子垫的主体部分优选地比垫的下层和任何上层的厚度厚十至一百倍。以这种方式，提供了本质上是多种材料的垫，下层由为诸如抗腐蚀、高可焊接性的属性进行优化的第一种材料形成，以便与表面贴装技术（SMT）制造技术兼容，并且相对于临时支持层呈现适量的粘合质量。
形成每个垫的主体部分的第二种材料只需要具有最小所需的电气传导性和机械强度，其它方面与下层充分兼容，但是一般而言可以选自没有形成下层的材料那么稀有的材料，使得成本得以下降，尤其是当考虑主体部分相对于下层来说显著更大厚度的因素时。类似地，任何上层都可以由为诸如与金或铜线的热超声焊接高度可兼容的特性进行优化的材料形成。用于形成下层或上层的材料的例子包括银、金、铂、镍、钯、铝、锡及这些金属的合金。用于形成主体部分的代表性材料可以包括铜、镍、铁及这些金属的合金。
当制造包括多材料垫的引线载体时，临时支持构件通常最初在其上提供临时成型材料。用于这种临时成型材料的放置的一种方法包括提供一满层的临时成型材料，然后在这层临时成型材料上放置光蚀刻掩膜并且把该临时成型材料暴露给光辐射，以便选择性地除去临时成型材料的部分并且留下临时成型材料之间将在随后的步骤中形成垫的部分。优选地，这种临时成型材料的边缘逐渐变细，以便为垫的边缘提供互锁结构，这种逐渐变细可以是稍微有些连续的逐渐变细或者是阶梯形形状，或者以别的方式具有与随后提供的封装材料的互锁形式。
在下一步中，一薄层下层材料施加到临时支持层。这个下层优选地是在临时成型材料的剩余部分之间并且还在临时成型材料的横向表面之上的垫位置施加的，但是优选地不在临时成型材料的顶表面上施加。用于提供这种下层的一种方法可以是电镀。接下来，以填充临时成型材料的剩余部分之间位置的形式，垫的剩余部分通过在临时成型材料之上放置金属粉末与悬浮介质的组合而形成，以便提供垫的主体部分。如果处于糊状，则这种材料是可以是可流动的，并且，诸如利用丝网印刷工艺，被施加，以填充剩余临时成型材料之间的这些空穴。上层可以可选地通过进一步的电镀步骤提供，以覆盖端子垫和/或管芯附连垫的主体部分。
然后，施加热量，以造成悬浮介质的分解/去除并且还使形成主体部分的金属粉末烧结成固态块。这种热量同时还可以除去临时成型材料。然后，集成电路或其它半导体可以表面贴装到管芯附连垫上并且可以在半导体与端子垫之间放置焊线，诸如通过热超声焊线技术。然后，整个包装的封装可以利用封装不导电环氧化合物发生。
一旦这种化合物已硬化，临时支持构件就可以从引线载体的剩余部分剥离，使管芯附连垫的下表面暴露，诸如用于测试引线载体中的各个包装地点。最后，诸如通过在包装地点之间切割所进行的切单可以发生，以提供完成的包装。垫被暴露的下表面是由下层形成的，因而呈现与形成下层的第一种材料相关联的低腐蚀性和高可焊接性特性。因而，包装可以很容易地通过SMT或其它焊接技术安装并且可以长时间存储而不存在降级未来可安装性的腐蚀。
附图说明
图1是简化类型的QFN引线框架的透视图并且说明现有引线框架技术。
图2是图1中所示的一部分的细节透视图，其中虚线指示，为了从引线框架分离个体包装地点，切割线沿着的地方。
图3是根据本发明、其上具有多个单独包装地点并且安装在临时支持构件上的引线载体的透视图。
图4是图3中所示的一部分的细节透视图，并且进一步说明了在集成电路芯片安装、焊线附连及模塑化合物中封装之前每个包装地点的细节。
图5是示出集成电路芯片和焊线放置的现有技术QFN包装的透视图，并且以虚线说明了封装材料相对于包装中的其它传导性结构如何放置。
图6是与图5所示相似的透视图，但封装模塑化合物已就位，而且封装模塑化合物的部分被切掉了，以揭露包装的内部结构。
图7是与图6所示相似的透视图，但是从下面说明了可用于包装在电气系统中的电子系统板或其它界面上表面贴装的焊点。
图8是在放置集成电路芯片与焊线之后本发明引线载体上的个体包装地点的透视图，并且用虚线说明了模塑化合物的位置。
图9是与图8所示相似的透视图，但是模塑化合物示为已就位，从而封装包装中的传导性结构，并且模塑化合物的部分被切掉了，以揭露包装的内部细节。
图10是从包装下面看的透视图，并且说明了根据本发明的包装的表面贴装接合点。
图11是本发明的备选引线载体的端子垫的透视图，其一部分被切掉了，从而说明这种实施例中的端子垫是如何由包括下层、主体部分和上层的多种材料形成的。
图12是根据本发明的备选引线载体的管芯附连垫的全截面图，其由包括下层和主体部分的多种材料形成。
图13是图11中所示的全截面图，并且说明了在本发明的这种实施例中下层如何还定义端子垫的侧边缘。
图14-17是根据本发明的一种实施例在形成备选引线载体时的步骤的全截面顺序视图。
图18是图16所示的一部分的细节，沿图16的线18-18取得。
图19是图17所示的一部分的细节，沿图17的线19-19取得。
图20是图17所示的一部分的细节，沿图17的线20-20取得。
图21是在制造过程中的图14-17的顺序步骤之后本发明的一种实施例的备选引线载体的全截面图。
图22是图21所示的一部分的细节，沿图21的线22-22取得。
图23-25是全截面顺序视图，进一步显示图21的备选引线载体如何可以让集成电路芯片、焊线和模塑化合物添加到其以及临时支持构件去除，以便完成根据本发明的半导体包装的形成。
图26是与本发明的其它实施例的管芯附连垫和端子垫形成对比的第二备选管芯附连垫和第二备选端子垫的部分切掉的透视图，并且这种备选方案还方便了垫与随后施加的封装模塑化合物的互锁。
具体实施方式
参考附图，其中相同的标号贯穿各个图代表相同的部分，标号110（图21）针对优选实施例的完成的引线载体。这种引线载体110包括其上的临时支持构件120，并且在除去临时支持构件120之后体现在最终的包装组件112（图25）中。
在有些方面，引线载体110与本文以上所述并且是美国专利申请No.13/135,210的主题的引线载体10（图3、4及8-10）相似，该申请的全部内容以引用的方式并入本文。这种相关的引线载体10（图3和4）配置为在临时支持构件20上支持多个包装地点12，用于包括集成电路芯片60的多个包装100（图9和10）的制造，并且配置为提供进入集成电路芯片60的大量输入和输出。
本质上说，并且特别参考图3、4、8和9，对于本发明的引线载体110相关的引线载体10和包装100描述基本细节。引线载体10包括薄平面抗高温材料（诸如不锈钢）的临时支持构件20。多个管芯附连垫30和端子垫40在包装地点12排列在临时支持构件20上，多个端子垫40包围每个管芯附连垫30。
集成电路芯片60安装到管芯附连垫30上（图8和9）。焊线50在芯片60上的输入输出端子与端子垫40之间结合。除了定义包装100下侧的表面贴装接合点90部分（图10）之外，包括管芯附连垫30、端子垫40、焊线50和芯片60的整个包装100都封装在模塑化合物70当中。模塑化合物70通常施加到引线载体10，以包围每个包装地点12。随后，通过模塑化合物70的切割，每个包装100的隔离发生，以便从原始的引线载体10提供多个包装100。
特别参考图1和2，为了与引线载体10的细节进行比较并形成对比，描述“四方扁平无引线”（QFN）类型的现有技术引线框架1的细节。在所示出的实施例中，QFN引线框架1是蚀刻传导性材料的平面结构。这种蚀刻的传导性材料蚀刻到不同的管芯附连垫2和焊线垫4中，每个垫都通过拉杆3结合到公共短路结构6。这种整个蚀刻的QFN引线框架1安装在模制胶带T上，使得环氧模塑化合物9可以施加到引线框架1并封装垫2、4（图5-7）。
在这种封装之前，芯片7的集成安装在管芯附连垫2上。焊线8放在焊线垫4和芯片7上的输入/输出端子之间。然后，模塑化合物9可以完全封装垫2、4以及芯片7和焊线8。通过胶带T，防止模塑化合物封装垫2、4的下侧。在模塑化合物9硬化之后，胶带T可以被剥离，使得焊点5（图7）出现在引线框架1的下侧上。最后，通过切割（沿着图2的切割线X）隔离单独的QFN包装P，以便从整个引线框架1隔离每个包装P。
重要的是，应当指出，从管芯附连垫2和焊线垫4延伸的拉杆3的部分保留在包装P中。这些拉杆3的有些部分实际上延伸出包装P的边缘（图6和7）。此外，公共短路结构6（图1和2）不是任何包装P的一部分。因而，公共短路结构6通常是浪费的。此外，每个包装P中拉杆3的剩余部分不提供任何有益的目的而且因此在包装P中也是浪费的。这种拉杆3残余物还会对包装P和包装P中的芯片7的性能有不利的影响。例如，拉杆3延伸出包装P模塑化合物9的边缘的一部分存在不期望的短路或者电磁干扰和“噪声”的机会，使得某些电子应用不能由现有技术的QFN包装P良好地提供服务。甚至当这种现有技术的QFN包装P适合时，与公共短路结构6和嵌入包装P中的拉杆3相关联的浪费也是不期望的。此外，当利用已知的现有技术QFN引线框架1和包装P技术时（尤其是考虑胶带T不可循环和有可能有害的本质时），胶带T不可重复使用而且是另一个被浪费的开销。
参考图3和4，根据示例性实施例，描述了引线载体10以及临时支持构件20和垫30、40的具体细节。这种示例性实施例与典型的优选实施例相比显著简化了，因为每个包装地点12只示出了包围每个管芯附连垫30的四个端子垫40。通常，这种端子垫40将以包围每个管芯附连垫30的几十或者有可能甚至几百的数量存在。还可预期与每个管芯附连垫30相邻地提供少至一个端子垫40。这种端子垫40将通常在多行中存在，最里面的一行最靠近管芯附连垫30，最外面的一行端子垫40离管芯附连垫30最远，并且在最里面的一行和最外面的一行端子垫40之间有可能有多个中间行。
引线载体10是平面结构，该结构制造成包括多个包装地点12并且在其制造过程中支持这些包装地点12并且通过测试并且与集成电路芯片60（或者其它半导体设备，诸如二极管或晶体管）和焊线50（图8和9）集成，以方便多个包装100的最终生产（图9和10）。引线载体10包括临时支持构件20。这种临时支持物20是耐高温材料的薄平板，最优选地是不锈钢。这种构件20包括顶表面22，在其上制造引线载体10的其它部分。临时支持构件20的边缘24定义临时支持构件20的周界。在这种示例性实施例中，这个边缘24是大体矩形的。
临时支持构件20优选地足够薄，使得它可以稍弯曲并且在包装100在包装地点12和引线载体10完全制造（图8-10）之后便于临时支持构件20从引线载体10的剥离去除（或者反之亦然）。
临时支持构件20的顶表面22在其上支持多个包装地点12，每个包装地点12包括至少一个管芯附连垫30和与每个管芯附连垫30相邻的至少一个端子垫40。切割线Y一般地定义每个包装地点12的边界（图4）。
管芯附连垫30和端子垫40呈现不同的几何形状与位置，但是优选地是由类似的材料形成的。特别地，这些垫30、40优选地是由至少两种烧结材料形成的。根据优选实施例，这些垫30、40以与悬浮成分混合的导电材料粉末开始，其中导电材料优选地是铜和银。这种悬浮成分一般用来赋予粉末糊的稠度或者其它可流动特性，使得粉末可以被最好地处理和移动，以便为垫30、40呈现期望的几何形状。
这种悬浮成分与铜和银粉或其它导电粉末的混合物被加热至金属粉末的烧结温度。悬浮成分沸腾成气体并且从引线框架10溢出。金属粉末烧结成整体的块，这个块具有管芯附连垫30和端子垫40期望的形状。
临时支持构件20配置为具有热特性，使得其在高达用于形成垫30、40的导电材料的这种烧结温度维持柔性和期望的强度以及其它属性。通常，这种烧结温度接近被烧结到垫30、40中的金属粉末的熔点。
特别参考图8-10，根据一种示例性实施例，描述在各个包装地点12在引线载体10上进一步制造之后每个包装100的细节。集成电路芯片60安装在管芯附连垫30上，通常集成电路芯片60的下侧电耦合到管芯附连垫30。这种电耦合可以与用于芯片60的“地”是公共的或者与用于芯片60的某个其它参考是公共的，或者可以具有包装100在其中使用的整个电气系统中的某个其它电气状态。芯片60包括基部62，该基部62定义其与管芯附连垫30的顶侧32接触的下部。芯片60的上表面相对于该基部62提供。这个上表面64具有多个输入输出接点，这些接点可以在焊线50的一端终止（图8和9）。
一条焊线50优选地在芯片60的每个输入输出接点和一个周围的端子垫40之间终止。因而，每条焊线50都具有与端子端相对的芯片端。利用已知的焊线50终止技术，诸如与QFN引线框架一起使用的那些，这些焊线50耦合在芯片60和端子垫40之间。
为了完成包装100形成过程，模塑化合物70在引线载体10上流动并且允许以完成封装管芯附连垫30、端子垫40、焊线50和集成电路芯片60中的每一个的方式硬化。这种模塑化合物70可以逆着临时支持构件20的顶表面22模制。因而，每个垫30、40的表面贴装接合点90在除去临时支持构件20之后保持暴露（图10）。模塑化合物70通常是在第一温度时处于流体形式但在调整成第二温度时可以硬化的类型。
模塑化合物70由基本上非传导性材料形成，使得垫30、40彼此电隔离。模塑化合物70在垫30、40之间流动，以提供互锁，利用模塑化合物70，这种互锁趋于把垫30、40保持在整个包装100中并且结合在一起。这种互锁使端子垫40不会与焊线50分离。这种分离倾向首先在临时支持构件20从引线载体10除去时被阻止，并且在包装100使用当中并且有可能经历冲击负荷时同样有利地被阻止，在其它情况下，这种冲击负荷可能使端子垫40与包装100分离。这些互锁可以具有如以上关联垫30、40的边缘所定义的多种不同形状。
在模塑化合物70硬化之后，包装100在引线载体10的阵列中提供，其中每个包装100包括与底部相对的顶部并且具有周界侧面。有利地，与现有技术的QFN包装P形成对比（图6和7），该周界侧面不需要有从其延伸的任何导电材料，在现有技术的QFN包装P中这是必须的。
特别参考图11-13，根据这种备选实施例，描述了备选引线载体110的独特细节（图21、23和24）。对于这种备选引线载体110，提供管芯附连垫130和端子垫140形式的垫。在这种实施例中，这些垫130、140是由多种材料独特地形成的。特别地，提供了定义下层133、143的第一种材料并且提供了定义主体部分135、145的第二种材料。提供由第三种材料形成的可选的第三层，在有些实施例中，第三种材料可以与第一种材料相同。
特别地，并且参考图11，提供了包括与下侧144相对的上侧142并且具有在上侧142和下侧144之间延伸的边缘146的端子垫140。由第一种材料形成的下层143定义下侧144并且可选地还定义边缘146。主体部分145定义端子垫140的内部。提供定义上侧142的可选的上层147。最优选地，主体部分145在厚度上是下层143的至少五倍大。上层147的厚度可以与下层143的厚度相似。在有些实施例中，上层147和下层143可以小至主体部分145厚度的百分之一，或者甚至更小。
特别参考图12，描述了这种备选引线载体110的管芯附连垫130。管芯附连垫130也是由多种材料形成的，但是在这种实施例中，只由两种单独的材料形成。特别地，管芯附连垫130包括与底侧134相对并且被边缘136界定的顶侧132。提供由第一种材料形成的下层133。提供由第二种材料形成的主体部分135。下层133优选地定义管芯附连垫130的底侧134和边缘136。主体部分135定义管芯附连垫130的内部以及管芯附连垫130的顶侧132。
虽然图12被识别为绘出管芯附连垫130而图11和13被绘制为识别端子垫140，但是可预期管芯附连垫130和端子垫140都可以具有与图11和13中所绘相似的配置，下层在主体部分下面而上层在主体部分之上。而且，可预期图12中所绘的与管芯附连垫130关联的配置也可以对端子垫140提供。但是，在优选实施例中，管芯附连垫130利用两种单独的材料形成，如图12中所绘出的，而端子垫140具有三个单独的层，如图11和13中所绘出的。
形成下层143的材料被选择成呈现比主体部分145更大的抗腐蚀性并且比主体部分145具有更高的可焊接性。用于形成这种下层143的合适材料的例子包括银、金、铂、镍、钯、锡及主要由这些金属中一种或多种形成的合金。当使用术语“合金”时，它可以广义地解释为包括不同元素的混合物（amalgam）或其它混合物，而没有关于其同质混合或其结晶形成的任何程度的任何特定规范。
从其可以形成主体部分的材料可以包括铜、镍、铁以及主要由这些金属中一种或多种形成的合金。主体部分为垫130、140提供机械强度并且添加期望的整体厚度。因为主体部分145定义垫140的大部分厚度，所以材料可以选择成具有较低成本但是仍然呈现最小的必要量的导电性，但是制造成本可以被最小化。这种成本的一种度量可以是从其形成主体部分145和下层143的这种元素在地球上的稀有程度。上层147由选择成与金线或铜线的热超声焊接高度可兼容的材料形成。用于形成这种上层的合适材料的例子包括金、银、铂、钯、铝、镍及主要由这些金属形成的合金。
特别参考图14-25，根据优选实施例，描述了在备选引线载体110（图21、23和24）的制造过程中的一系列步骤的细节。这些图一般而言是在用于备选引线载体110和结果包装112的制造的典型序列中提供的。在有利的时候，包括详图来绘出备选引线载体110和包装112的精细特征。
一开始，并且参考图14，提供临时支持构件120。这种临时支持构件120具有优选地是平面并且在临时支持构件120的边缘之间跨越一宽度的顶表面。这种临时支持构件120优选地是由不锈钢形成的。重要的是它应当足够柔性，以便于在包装112（图24）在临时支持构件120上完全形成之后从备选引线载体110（图21）的其它部分剥离去除。形成临时支持构件120的材料还选择成能够抵抗形成管芯附连垫130和端子垫140的主体部分135、145的金属粉末可以烧结到一起并且分解或以别的方式除去用于这种材料的悬浮介质的温度。临时支持构件120应当由与临时成型材料180在其上的放置（图16）兼容或者在临时支持构件120顶表面上某种程度的蚀刻或某种其它表面处理之后兼容的材料形成。
作为下一个步骤（图15），一层临时成型材料180施加到临时支持构件120的上表面。可以使用光蚀刻掩膜或者用于选择性除去光蚀刻材料的这个初始层185的一部分以便在临时支持构件120上留下临时成型材料180的其它技术（图16）。作为备选方案，临时成型材料可以印刷到期望的表面上。用于垫130、140的位置在临时成型材料180的位置之间提供，诸如在图18中详细绘出的。临时成型材料180优选地具有包括基本上平面的顶表面182的轮廓，该顶表面通过横向表面184向下过渡到临时支持构件120的表面。这些横向表面184优选地逐渐变细，使得临时成型材料180的区段之间的位置在与临时支持构件120相邻的地方比与临时成型材料180的顶表面182相邻的地方窄。
图17绘出了在其中形成垫130、140之后临时成型材料180之间用于垫130、140的位置。这种形成包括两个步骤，包括其中放置垫130、140的下层133、143的第一步（图19）。这种下层133、143放置成与临时支持构件120相邻并且与临时成型材料180的横向表面184相邻。这个第一步可以通过电镀执行，使得可以沉积相对少量的从其形成下层133、143的第一种材料。在第二步，在临时成型材料180的区段之间的位置，剩余的空穴被从其形成垫130、140的主体部分135、145的第二种材料填充。
形成主体部分145的这种材料优选地包括金属粉末与悬浮介质，它们一起具有糊的稠度，可以流到临时成型材料180之间和下层133、143之上的空穴的剩余部分。丝网印刷工艺将是施加这种金素粉末和悬浮介质糊的一种途径。其它的印刷形成方法也可以用于把主体部分135、145的材料放到下层133、143之上。下层133、143也可以与主体135、145相同的方式或者通过电镀放置。
特别参考图20，可以提供用于端子垫140并且可选地还用于管芯附连垫130的可选的第三层。这个上层147可以是与形成下层133、143相似的材料，或者可以是不相似的材料。这个上层147可以通过电镀或者以与主体135、145相同的方式形成。
如图21中所绘出的，下一步涉及临时成型材料180的去除。这种去除可以通过加热到临时成型材料180挥发、融化或以别的方式散去的温度来发生。这个温度还优选地足以造成与形成主体部分135、145的材料相关联的悬浮介质散去或分解，并且还使得剩余的金属粉末部分烧结到一起，以形成定义主体部分135、145的固态整体块。
这个加热步骤可以同时除去临时成型材料180并有效地硬化从其形成主体部分135、145的材料。在另一种实施例中，温度以这样一种方式升高，使得首先主体部分135、145开始烧结并硬化，然后使临时成型材料180分解/散去，或者相反的顺序可以发生。在除去临时成型材料180之后剩余端子垫140的细节在图22中绘出。
最后，引线载体110利用集成电路芯片160或其它半导体在管芯附连垫130之上的安装并且利用焊线150把集成电路芯片160结合到端子垫140来装备（outfit）。然后，模塑化合物170把垫130、140、焊线150以及集成电路芯片160全都嵌到一起。在这个模塑化合物170硬化之后，临时成型材料180可以剥离。因为临时成型材料180具有逐渐变细的横向表面184，所以模塑化合物170填充由于临时成型材料180除去而形成的空穴，导致在相邻的垫130、140之间的保持特征172，这趋于在模塑化合物170内保持垫130、140，并且防止对结果产生的包装112的损坏。
在除去临时支持构件120之前和之后，多个包装112通常在单个引线载体110中提供。以这种方式，在切单成个体包装112之前，每个包装地点可以进行电测试。如果发现缺陷，则用户可以可选地切掉并丢弃有缺陷的包装，或者，如果存在太多缺陷，则可以避免切单步骤并且整个引线载体可以被回收。这种测试有助于自动化，并且，在切单之后，任何有缺陷的包装地点都可以被自动去除，从而保留结果产生的可接受包装112将呈现预期性能的高可信度。
如图26中所绘出的，示出了备选管芯附连垫230和备选端子垫240。作为对前面实施例中备选引线载体110中逐渐变细的侧边缘136、146的备选方式，这些备选的垫230、240呈现阶梯形边缘236、246。这些备选垫230、240中这种阶梯形式可以通过最初利用尺寸稍有不同的光蚀刻掩膜在两层中形成临时模塑材料180来形成，使得这两层利用不同维度被蚀刻，从而产生这种阶梯形的特性。如果下层的临时成型材料比上层的临时成型材料宽，则当逆着这种双层的临时成型材料形成垫230、240时，将产生这种阶梯形的配置。当随后临时成型材料被除去时，垫230、240的阶梯形特征保持打开，使得模塑化合物可以流入这个间隙，并且提供用于在环氧材料的包装中保持垫230、240的安全保持特征。
本公开内容的提供是为了揭示本发明的优选实施例以及用于实践本发明的最佳模式。因而，虽然以这种方式描述了本发明，但是很显然，在不背离本发明公开内容的范围与主旨的情况下，可以对该优选实施例进行各种不同的修改。当结构被识别为执行一功能的装置时，这种识别是要包括可以执行所规定的功能的所有结构。当本发明的结构被识别为耦合到一起时，这种语言应当广义地解释为包括直接耦合到一起或者通过中间结构耦合到一起的结构。除非具体地限定，否则这种耦合可以是永久性的或者是临时性的，并且，在仍然提供某种形式的附连的同时，可以是刚性方式或者是允许枢轴转动、滑动或其它相对运动的方式。
工业应用
本发明呈现出工业实用性，因为它提供了制造半导体包装的电气互连部件的系统，该系统允许简化的QFN工艺的实现，以便更容易地生产QFN包装的半导体管芯。
本发明的另一个目标是提供更低成本以便投入实践的QFN制造过程。
本发明的另一个目标是提供用于形成在牺牲载体上排列的半导体包装的电气互连部件的系统及方法，其中牺牲载体在模制之后可以被剥离或以别的方式分离，以便利用垫产生多个半导体包装的连续条，在任何两个垫之间都没有电气连接，以方便在制造的各个不同阶段进行测试并且避免材料浪费。
本发明的另一个目标是以这样一种方式提供半导体包装的电气互连部件，使得在其中利用最小量金属的同时具有更高的电气性能，以方便半导体管芯到电子系统的系统板的电气连接。
本发明的另一个目标是提供半导体包装的电气互连部件，该半导体包装允许包括多于两行输入/输出端子以及比利用基于引线框架的QFN包装可行的多出许多倍的输入/输出端子。
本发明的另一个目标是提供半导体包装的电气互连部件，当与现有技术基于引线框架的QFN包装相比时，该半导体包装允许更大的设计灵活性，以便结合诸如多个电源和接地结构及多个管芯附连垫的特征。
本发明的另一个目标是提供其上具有多个集成电路安装包装地点的引线载体，该引线载体可以用低成本高质量的方式制造。
本发明的另一个目标是提供用于电气互连到相邻部件的半导体包装，该半导体包装对与到其的冲击负荷相关联的损坏具有高抵抗性。
本发明的另一个目标是提供具有多个集成电路安装包装地点的引线载体，该引线载体通过最小化其中过多的传导性部分而呈现高电气性能。
本发明的另一个目标是提供其上具有包装地点的引线载体，该引线载体可以简单和自动的方式在制造过程中多个阶段进行测试。
本发明的另一个目标是提供一种半导体包装的制造方法，该方法有助于高质量低成本的大规模生产制造。
本发明证明其工业实用性的其它进一步目标将通过对所包括的具体描述的仔细阅读、通过对附图的检查并且通过对本文所包括的权利要求的检查而变得显然。

Claims (16)

1.一种用于半导体包装的制造的引线载体，结合地包括：
至少一个管芯附连垫，由导电材料形成；
所述管芯附连垫具有与底侧相对的顶侧，在所述顶侧与所述底侧之间具有边缘；
至少一个端子垫，由导电材料形成并且与所述管芯附连垫隔开；
所述端子垫具有与下侧相对的上侧，在所述上侧与所述下侧之间具有边缘；
所述管芯附连垫和所述端子垫二者中的至少一个是由至少两种不同材料形成的多材料垫，所述至少两种不同材料包括下层中的第一种材料和在所述下层之上并与所述下层相邻的主体部分中的第二种材料；
其中所述至少一个多材料垫的所述主体部分是由烧结的导电材料形成的；
其中多个包装地点位于公共的柔性不锈钢支持构件之上，其中每个包装地点都具有所述管芯附连垫中的至少一个和所述端子垫中的至少一个，该支持构件具有比形成所述至少一个多材料垫的所述主体部分的所述导电材料的烧结温度更高的熔点；
其中，除通过所述支持构件之外，所述垫彼此电隔离。
2.如权利要求1所述的载体，其中所述下层中的所述第一种材料比所述主体部分中的所述第二种材料更耐腐蚀。
3.如权利要求1所述的载体，其中所述下层中的所述第一种材料比所述主体部分中的所述第二种材料更可焊接。
4.如权利要求1所述的载体，其中所述下层是所述主体部分的厚度的至多五分之一。
5.如权利要求1所述的载体，其中形成所述下层的所述第一种材料比形成所述主体部分的所述第二种材料更加稀有。
6.如权利要求1所述的载体，其中所述下层既位于所述主体部分下面又与所述主体部分的横向侧面相邻，所述下层定义所述端子垫的所述边缘和所述管芯附连垫的所述边缘。
7.如权利要求1所述的载体，其中形成所述下层的所述第一种材料取自包括银、金、铂、镍、钯、锡及主要由银、金、铂、镍、钯和锡中的一种或多种形成的合金的材料组。
8.如权利要求7所述的载体，其中形成所述主体部分的所述第二种材料与形成所述下层的所述第一种材料不同，而且所述第二种材料取自包括铜、镍、铁及主要由铜、镍和铁中的一种或多种形成的合金的材料组。
9.如权利要求1所述的载体，其中所述多材料垫中的至少一个包括在所述主体部分之上并与所述主体部分相邻的上层，所述上层由与金线或铜线到其的热超声焊接兼容的材料形成。
10.如权利要求1所述的载体，其中所述引线载体包括多个多材料垫，所述端子垫中的至少一个是多材料垫而且所述管芯附连垫中的至少一个是多材料垫。
11.如权利要求10所述的载体，其中所述多材料端子垫包括在所述主体部分之上并与所述主体部分相邻的上层，所述上层由与金线或铜线到其的热超声焊接兼容的材料形成。
12.如权利要求11所述的载体，其中所述多材料管芯附连垫包括在所述主体部分之上并与所述主体部分相邻的上层，所述上层由与金线或铜线到其的热超声焊接兼容的材料形成。
13.如权利要求1所述的载体，其中所述至少一个多材料垫具有形成轮廓的边缘，该边缘至少部分地形成轮廓，使得所述形成轮廓的边缘能够把所述垫保持到随后施加到所述引线载体的基本上不导电材料，以便至少部分地封装所述至少一个多材料垫。
14.如权利要求13所述的载体，其中所述形成轮廓的边缘具有与下范围相对的上范围，所述边缘的至少第一部分与所述下范围隔开，从而定义与所述边缘的比所述第一部分更靠近所述下范围的第二部分相比更大的横向垫宽度，从而使得所述第一部分悬垂所述第二部分。
15.如权利要求14所述的载体，其中所述边缘呈现锥形，所述边缘离所述下范围最远的部分悬垂所述边缘的更靠近所述下范围的部分。
16.如权利要求1所述的载体，其中所述管芯附连垫的所述底侧和所述端子垫的所述下侧位于公共的平面内。
CN201280046700.3A 2011-08-11 2012-08-10 具有多材料印刷形成的包装部件的引线载体 Expired - Fee Related CN103907185B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161522410P 2011-08-11 2011-08-11
US61/522,410 2011-08-11
PCT/US2012/000345 WO2013022477A2 (en) 2011-08-11 2012-08-10 Lead carrier with multi-material print formed package components

Publications (2)

Publication Number Publication Date
CN103907185A CN103907185A (zh) 2014-07-02
CN103907185B true CN103907185B (zh) 2016-10-19

Family

ID=47669134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280046700.3A Expired - Fee Related CN103907185B (zh) 2011-08-11 2012-08-10 具有多材料印刷形成的包装部件的引线载体

Country Status (5)

Country Link
US (1) US8749035B2 (zh)
EP (1) EP2742528A4 (zh)
JP (1) JP2014522130A (zh)
CN (1) CN103907185B (zh)
WO (1) WO2013022477A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082760B2 (en) * 2014-06-16 2015-07-14 Chang Wah Technology Co., Ltd. Dual layered lead frame
US9640468B2 (en) * 2014-12-24 2017-05-02 Stmicroelectronics S.R.L. Process for manufacturing a package for a surface-mount semiconductor device and semiconductor device
JP6369691B2 (ja) * 2015-03-12 2018-08-08 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法
US20180047588A1 (en) * 2015-05-04 2018-02-15 Eoplex Limited Lead carrier structure and packages formed therefrom without die attach pads
JP6524533B2 (ja) * 2016-02-25 2019-06-05 大口マテリアル株式会社 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法
DE102016112289B4 (de) * 2016-07-05 2020-07-30 Danfoss Silicon Power Gmbh Leiterrahmen und Verfahren zur Herstellung desselben
US9978613B1 (en) 2017-03-07 2018-05-22 Texas Instruments Incorporated Method for making lead frames for integrated circuit packages
US9818656B1 (en) * 2017-05-23 2017-11-14 Nxp Usa, Inc. Devices and methods for testing integrated circuit devices
CN108933089A (zh) * 2017-05-25 2018-12-04 无锡华润安盛科技有限公司 一种集成电路封装结构及其制造方法
CN109427698B (zh) * 2017-09-04 2023-08-29 恩智浦美国有限公司 组装qfp型半导体器件的方法
CN110391143A (zh) * 2019-07-02 2019-10-29 东莞链芯半导体科技有限公司 半导体封装结构及其封装方法
CN111696873A (zh) * 2020-06-17 2020-09-22 佛山市蓝箭电子股份有限公司 一种半导体封装方法和封装芯片
US20240047415A1 (en) * 2021-03-15 2024-02-08 Nano-X Imaging Ltd Systems and methods for fabricating silicon die stacks for electron emitter array chips

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022044A (ja) * 1998-07-02 2000-01-21 Mitsubishi Electric Corp 半導体装置とその製造方法
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
DE10148043A1 (de) * 2001-09-28 2003-01-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
US7507605B2 (en) * 2004-12-30 2009-03-24 Texas Instruments Incorporated Low cost lead-free preplated leadframe having improved adhesion and solderability
TWI283916B (en) * 2005-12-08 2007-07-11 Taiwan Solutions Systems Corp Manufacturing method of chip package structure
DE102006030581B3 (de) * 2006-07-03 2008-02-21 Infineon Technologies Ag Verfahren zum Herstellen eines Bauelements
KR101204092B1 (ko) * 2008-05-16 2012-11-22 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지와 그 제조방법
US8432036B2 (en) * 2009-01-22 2013-04-30 Aculon, Inc. Lead frames with improved adhesion to plastic encapsulant
US8124447B2 (en) * 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US8643165B2 (en) * 2011-02-23 2014-02-04 Texas Instruments Incorporated Semiconductor device having agglomerate terminals

Also Published As

Publication number Publication date
US20130037927A1 (en) 2013-02-14
JP2014522130A (ja) 2014-08-28
EP2742528A4 (en) 2015-03-25
EP2742528A2 (en) 2014-06-18
US8749035B2 (en) 2014-06-10
WO2013022477A2 (en) 2013-02-14
WO2013022477A3 (en) 2013-05-16
CN103907185A (zh) 2014-07-02

Similar Documents

Publication Publication Date Title
CN103907185B (zh) 具有多材料印刷形成的包装部件的引线载体
KR102054385B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
US6984880B2 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
US8551820B1 (en) Routable single layer substrate and semiconductor package including same
TWI286375B (en) Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for fabricating the same
JP6840466B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法
KR102126009B1 (ko) 인쇄 형태의 단자 패드를 갖는 리드 캐리어
CN103843133B (zh) 具有热熔接封装部件的引线载体
US20050218499A1 (en) Method for manufacturing leadless semiconductor packages
US8115288B2 (en) Lead frame for semiconductor device
US20120025375A1 (en) Routable array metal integrated circuit package fabricated using partial etching process
US8865524B2 (en) Lead carrier with print-formed package components
CN102386106A (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
US20180047588A1 (en) Lead carrier structure and packages formed therefrom without die attach pads
JP2016127067A (ja) 半導体装置の製造方法
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
CN109243983A (zh) 制备集成电路封装体的方法、集成电路基板及其制备方法
CN100456442C (zh) 具有支撑部的半导体封装结构及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161019

Termination date: 20200810

CF01 Termination of patent right due to non-payment of annual fee