CN109243983A - 制备集成电路封装体的方法、集成电路基板及其制备方法 - Google Patents

制备集成电路封装体的方法、集成电路基板及其制备方法 Download PDF

Info

Publication number
CN109243983A
CN109243983A CN201811016896.7A CN201811016896A CN109243983A CN 109243983 A CN109243983 A CN 109243983A CN 201811016896 A CN201811016896 A CN 201811016896A CN 109243983 A CN109243983 A CN 109243983A
Authority
CN
China
Prior art keywords
substrate
metal layer
integrated circuit
pin
package body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811016896.7A
Other languages
English (en)
Other versions
CN109243983B (zh
Inventor
王政尧
王志远
贾丹丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Riyuexin semiconductor (Suzhou) Co.,Ltd.
Original Assignee
SUZHOU RIYUEXIN SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU RIYUEXIN SEMICONDUCTOR CO Ltd filed Critical SUZHOU RIYUEXIN SEMICONDUCTOR CO Ltd
Priority to CN201811016896.7A priority Critical patent/CN109243983B/zh
Publication of CN109243983A publication Critical patent/CN109243983A/zh
Application granted granted Critical
Publication of CN109243983B publication Critical patent/CN109243983B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明实施例涉及一种制备集成电路封装体的方法以及一种集成电路基板及其制备方法。其中，该制备集成电路基板的方法包括：1)提供载板；2)对载板进行加工，得到基板结构；其中基板结构具有第一表面以及第二表面；基板结构的第一表面上设有多个引脚和导电触点，引脚上设有阻焊层，基板结构的第二表面上设有第一金属层；3)移除第一金属层以裸露出多个引脚；以及4)在多个引脚中的每一者的经裸露表面上形成第二金属层，得到集成电路基板。与现有技术相比，本发明实施例提供的集成电路基板及其制备方法，通过改变现有技术中的基板工艺和封装工艺，使得封装工艺中省去了蚀刻和电镀的步骤，既简化了封装制程，又降低了封装成本和时间。

Description

制备集成电路封装体的方法、集成电路基板及其制备方法
技术领域
本发明大体上涉及集成电路领域，更具体地，涉及制备集成电路封装体的方法、集成电路基板及其制备方法。
背景技术
随着集成电路技术的发展，如何简化封装工艺并同时降低封装成本和时间是本领域技术人员愈发关切的问题。基于薄型基板的集成电路封装工艺主要包括：上片、注塑封装、铜层移除、蚀刻引脚和电镀以及切单等步骤。具体的，来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片(Die)；然后将切割好的晶片用粘接剂贴到相应的引线框架/基板的晶片承载座上，再利用超细的金属(金锡铜铝)导线将晶片的接合焊盘(Bond Pad)连接到引线框架/基板的相应引脚(Lead/Finger)从而构成所要求的电路；或者预先在晶片IO/Pad上植金属球/凸块，经过倒装芯片(Flip chip)工艺将晶片倒装焊接在引线框架/基板上，然后再对独立的晶片用塑料外壳加以封装保护；接着对引脚进行蚀刻和电镀；最后对塑封的集成电路封装体进行切单，得到多个独立的封装体。然而，上述这些集成电路封装工艺由于步骤多、通常花费时间比较长、所需费用也较大。
因此，有必要对现有的集成电路制备工艺，尤其是集成电路基板制备工艺以及集成电路封装工艺做进一步的改进。
发明内容
本发明实施例的目的之一在于提供一种集成电路产品及其制备方法。更具体的，本发明实施例提供一种集成电路基板及其制备方法。
本发明的一实施例提供一种制备集成电路基板的方法，该方法包括：1)提供一载板；2)对载板进行加工，得到一基板结构；其中所述基板结构具有第一表面以及与所述第一表面相对的第二表面；所述基板结构的所述第一表面上设有多个引脚和导电触点，所述引脚上设有阻焊层，所述基板结构的所述第二表面上设有第一金属层；3)移除第一金属层以裸露出多个引脚；以及4)在多个引脚中的每一者的经裸露表面上形成第二金属层，得到集成电路基板。
根据本发明的另一实施例，其中在步骤4)之后还包括在所述第二金属层的裸露表面上依次贴装保护层以及固定板，从而固定所述集成电路基板；所述固定板由中间部分和边框部分组成，且所述边框部分上设有多个定位孔。
根据本发明的又一实施例，其中对所述载板进行加工，得到所述集成电路基板结构的步骤包括：a)在所述载板的第一表面以及与所述第一表面相对的第二表面分别形成所述第一金属层；b)在所述第一金属层上形成金属柱；c)在所述金属柱上依次形成基板基体以及第三金属层，使得所述金属柱内埋于所述基板基体中；d)从所述金属柱上方的所述第三金属层的裸露表面处向所述金属柱的方向形成过孔，直至裸露出所述金属柱的表面；e)在所述过孔及裸露出的所述金属柱的表面上形成第四金属层，从而形成引脚；f)图案化所述第三金属层，从而在所述基板基体上形成第一导线层；g)在所述引脚上形成所述阻焊层；h)在所述第一导线层上形成第五金属层，从而形成所述导电触点；i)移除所述载板，得到所述基板结构。
本发明的另一实施例还提供一种集成电路基板，包括基板基体，其具有第一表面以及与所述第一表面相对的第二表面；多个引脚，所述多个引脚中的每一者内埋于所述基板基体中并分别从所述基板基体的所述第一表面和所述第二表面暴露出；阻焊层，其位于所述基板基体的所述第一表面之上并覆盖所述多个引脚中的每一者；多个导电触点，其位于所述基板基体的所述第一表面之上；以及第二金属层，其形成于从所述基板基体的所述第二表面暴露出的所述多个引脚中的每一者的表面之上。
根据本发明的另一实施例，其中所述集成电路基板还包括保护层以及固定板，所述保护层的第一表面贴附于所述第二金属层之上，且所述固定板贴附于与所述保护层的所述第一表面相对的第二表面上；所述固定板由中间部分和边框部分组成，且所述边框部分上设有多个定位孔。
本发明的又一实施例还提供一种制备集成电路封装体的方法，其包括：I)在所述集成电路基板的所述第一表面上设置集成电路芯片使其与所述集成电路基板上的所述导电触点电性连接；II)在所述集成电路基板的所述第一表面上执行注塑封装工艺以将所述集成电路芯片、所述导电触点以及其上形成有阻焊层的所述引脚都封装于所述集成电路封装体内；以及III)对所述集成电路封装体执行切单工艺，从而得到多个独立的封装体。
根据本发明的另一实施例，在步骤II)之后且在步骤III)之前还包括从所述集成电路基板的所述第二表面移除所述保护层以及所述固定板的步骤；或者在步骤III)之后还包括从所述集成电路基板的所述第二表面移除所述保护层以及所述固定板的步骤。
与现有技术相比，本发明实施例提供的集成电路基板及其制备方法，通过改变现有技术中的集成电路基板制备工艺和集成电路封装工艺，使得集成电路封装工艺中省去了蚀刻和电镀的步骤，既简化了封装制程，又降低了封装成本和时间。
附图说明
图1-11为根据本发明一实施例的集成电路基板制备工艺流程示意图。
图12-14为根据本发明另一实施例的集成电路封装体制备工艺流程示意图。
图15为根据本发明又一实施例的集成电路封装体结构示意图。
图16为根据本发明一实施例的固定板的示意图。
具体实施方式
本申请的实施例将会被详细的描示在下文中。在本申请说明书全文中，将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实施例不应该被解释为对本发明的限制。
在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本申请以特定的方向建构或操作。
再者，为便于描述，“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。
在本申请中，除非经特别指定或限定之外，“安置”、“连结”、“耦合”、“固定”以及与其类似的用词在使用上是广泛地，而且本领域技术人员可根据具体的情况以理解上述的用词可以是，比如，固定连结、可拆式连结或集成连结；其也可以是机械式连结或电连结；其也可以是直接链接或通过中介结构的间接链接；也可以是两个组件的内部通讯。
图1-11为根据本发明一实施例的集成电路基板制备工艺流程示意图。图1中，提供一载板100，并在载板100的上表面和下表面上分别形成金属层102和103。其中，金属层102和103可为相同的材料，例如：但不限于，铜或其他本领域常用的导电金属材料。形成金属层102和103的方法可为压合的方式，但并不以此为限。
图2中，在金属层102的上表面形成多个金属柱104。其中，金属柱104的材料可为，但不限于，铜或其他本领域常用的导电金属材料。形成金属柱104的方法为电镀法，但并不以此为限。
图3中，在金属柱104上形成基板基体106，使得金属柱104内埋于基板基体106中；接着，在基板基体106上形成金属层108。本领域常用的各种绝缘材料都可以作为基板基体106。根据本发明一实施例，基板基体106可为BT树脂，金属层108的材料可为铜或其他本领域常用的导电金属材料，而形成基板基体106以及金属层108的方式可为压合的方式，但并不以此为限。
图4中，从金属柱104上方的金属层108的裸露表面处向金属柱104的方向形成过孔107，直至裸露出金属柱104的表面。根据本发明一实施例，形成过孔107的方式包括在金属柱104上方的基板基体106以及金属层108上钻孔，直至裸露出金属柱104的上表面，从而形成过孔107；接着，对该过孔进行电镀操作，将金属层109(例如，但不限于，铜)电镀在该过孔中，从而形成引脚110。
图5中，图案化金属层108，从而在基板基体106上形成导线层112。根据本发明一实施例，形成导线层112的方式包括先在金属层108上进行图案化，然后通过蚀刻等方式在基板基体106上形成导线层112。
图6中，在每个引脚110的上表面上形成阻焊层114，使得引脚110的上表面被阻焊层114所覆盖。根据本发明一实施例，阻焊层114的材料可为但不限于，防焊膜绿漆或者阻焊油墨等。
接着，在图7中，在导线层112上形成金属层116，从而形成导电触点118。具体的，可通过电镀或化学镀的方式或者通过其他本领域常用的其他已知方式形成金属层116。此外，可使用镍、金或者其他本领域常用的导电金属材料作为金属层116的材料。
图8中，移除载板100，得到基板结构10’。此外，应当注意的是：本领域技术人员也可以理解，同样的结构也可以同时形成在金属层103的表面上，以此形成相对于载板100完全对称的结构。
为了更清楚地显示后续的集成电路封装的切单工艺，从图8开始显示了两个相连的基板结构10’。这两个相连的基板结构10’中的每一者都与图7中所示的结构完全相同。
接着，在图9中，移除金属层102，从而裸露出多个引脚110的下表面1102。最后，在图10中，在多个引脚110中的每一者上形成金属层120，从而形成根据本发明一实施例的集成电路基板10。根据本发明一实施例，可以通过例如，但不限于，电镀的方式将金属层120电镀于多个引脚110中的每一者所裸露出的下表面1102上。电镀用的金属层120可为以下金属中的一者：镍、钯以及金，但不限于此。
此外，为了在后续封装工艺中固定本发明上述实施例的集成电路基板10，防止封装时翘曲的产生，如图11所示，本发明又一实施例中还提供一保护层122以及一固定板124。具体的，在金属层120的裸露下表面上依次贴装保护层122以及固定板124，从而固定集成电路基板10，防止封装时集成电路基板10产生翘曲。其中，保护层122可为胶带，优选的为耐高温胶带。保护层122的其中一个表面(未示出)粘结到引脚110上的金属层120的裸露的下表面上，另一个表面(未示出)粘结到固定板124上，以透过固定板124提供集成电路基板10支撑功能。保护层122的尺寸较佳为大于或等于集成电路基板10的尺寸，以充分的粘结到集成电路基板10上；而固定板124的尺寸较佳为大于集成电路基板10的尺寸，以起到充分支撑集成电路基板10的作用。
图12-14为根据本发明另一实施例的集成电路封装体制备工艺流程示意图。参见图12，在图11所示的集成电路基板10的上表面上设置集成电路芯片202。图12中虽然例示通过倒装集成电路芯片202的方式设置芯片，然而应当理解，特过非倒装方式设置芯片的实施态样也涵盖于本发明的保护范围中。
具体的，图12中将集成电路芯片202上的焊接引脚2020与集成电路基板10上的导电触点118进行电性连接，并执行注塑封装工艺以将集成电路芯片202、导电触点118以及其上形成有阻焊层114的引脚110都封装于集成电路封装体20’内。接着，在图13中，移除保护层122以及固定板124。最后，在图14中，对集成电路封装体20’执行切单工艺，从而得到如图15所示的独立的封装体20。
虽然图13到14中先执行了移除保护层122以及固定板124之后才对集成电路封装体20’执行切单工艺，但是本领域技术人员应能理解也可以对集成电路封装体20’先执行切单工艺，随后再移除保护层122以及固定板124。
此外，虽然图12中显示了在图11所示的集成电路基板10的基础上进行封装工艺，但是本领域技术人员也可以知道：也可以在图10所示的集成电路基板10的基础上直接进行封装工艺，两者的区别仅在于图11所示的集成电路基板10由于有保护层122以及固定板124，因此能更好的防止封装时集成电路基板10翘曲产生，故本说明书中不再对此进行详述。
与现有技术相比，本发明实施例通过改变现有技术中的集成电路基板制备工艺，使得封装工艺中省去了蚀刻和电镀的步骤，既简化了封装制程，又降低了封装成本和时间。
如图10所示，本发明一实施例还提供一种集成电路基板，其包括：基板基体106、多个引脚110、阻焊层114、多个导电触点118以及金属层120。多个引脚110中的每一者都内埋于基板基体106中，并分别从基板基体106的上表面1062和下表面1064暴露出。阻焊层114位于基板基体106的上表面1062之上并覆盖多个引脚110中的每一者。多个导电触点118也位于基板基体106的上表面1062之上。金属层120形成于从基板基体106的下表面1064暴露出的多个引脚110中的每一者的表面之上。
如图11所示，根据本发明另一实施例所提供的集成电路基板还可以包括：保护层122以及固定板124。保护层122的一表面贴附于金属层120之上，且固定板124贴附于保护层122的另一表面上。
图16为根据本发明一实施例的固定板124的示意图。如图16所述，固定板124由中间部分1242和边框部分1244组成。图16所示的固定板124的中间部分1242为实心结构，然而本领域技术人员可以理解：固定板124的中间部分1242还可为其他结构，例如镂空结构等。边框部分1244上设有多个定位孔1246，其用于封装作业时与集成电路基板定位孔匹配，方便对集成电路基板进行封装作业。根据本发明一实施例，中间部分1242的尺寸较佳大于等于所述集成电路基板10的尺寸。封装时，在集成电路基板10的背面贴上保护层122(例如：高温胶带)，并在保护层122的外侧用固定板124固定与定位，以防止封装翘曲的产生。在注塑封装之后或者在对集成电路封装体切单之后，直接移除固定板124以及保护层122。
如前所述，虽然本发明说明书及其附图中揭示的是倒装芯片的集成电路基板及其封装体，但是本领域技术人员可以理解本发明所揭示的集成电路基板、集成电路封装体及其制备方法同样可以应用于常规非倒装芯片式(例如，引线键合式)的集成电路基板及其封装体。例如，可以在图6中改变阻焊层114的位置，使其位于集成电路基板10的中间位置并仍然使其覆盖引脚110；随后在图7中使得导电触点118的位置从集成电路基板10的中间位置改变到两边位置且仍然位于基板基体106的上表面之上；封装时，将集成电路芯片固定在阻焊层114上，通过引线将集成电路芯片上的导电触点(未示出)与基板基体106上的导电触点118连接，并将其注塑封胶在集成电路封装体中。除此之外，其他步骤皆与以上说明书及其附图记载倒装封装芯片的工艺流程的相同或类似，在此不再赘述。
本发明的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求书所涵盖。

Claims (10)

1.一种制备集成电路基板的方法，所述方法包括：
1)提供一载板；
2)对所述载板进行加工，得到一基板结构；其中所述基板结构具有第一表面以及与所述第一表面相对的第二表面；所述基板结构的所述第一表面上设有多个引脚和导电触点，所述引脚上设有阻焊层，所述基板结构的所述第二表面上设有第一金属层；
3)移除所述第一金属层以裸露出多个引脚；以及
4)在所述多个引脚中的每一者的经裸露表面上形成第二金属层，得到所述集成电路基板。
2.根据权利要求1所述的制备集成电路基板的方法，其中在步骤4)之后还包括在所述第二金属层的裸露表面上依次贴装保护层以及固定板，从而固定所述集成电路基板。
3.根据权利要求2所述的制备集成电路基板的方法，其中所述固定板由中间部分和边框部分组成，且所述边框部分上设有多个定位孔。
4.根据权利要求1-3中任一权利要求所述的制备集成电路基板的方法，其中对所述载板进行加工，得到所述基板结构的步骤包括：
a)在所述载板的第一表面以及与所述第一表面相对的第二表面分别形成所述第一金属层；
b)在所述第一金属层上形成金属柱；
c)在所述金属柱上依次形成基板基体以及第三金属层，使得所述金属柱内埋于所述基板基体中；
d)从所述金属柱上方的所述第三金属层的裸露表面处向所述金属柱的方向形成过孔，直至裸露出所述金属柱的表面；
e)在所述过孔及裸露出的所述金属柱的表面上形成第四金属层，从而形成引脚；
f)图案化所述第三金属层，从而在所述基板基体上形成第一导线层；
g)在所述引脚上形成所述阻焊层；
h)在所述第一导线层上形成第五金属层，从而形成所述导电触点；
i)移除所述载板，得到所述基板结构。
5.一种集成电路基板，其包括：
基板基体，其具有第一表面以及与所述第一表面相对的第二表面；
多个引脚，所述多个引脚中的每一者内埋于所述基板基体中并分别从所述基板基体的所述第一表面和所述第二表面暴露出；
阻焊层，其位于所述基板基体的所述第一表面之上并覆盖所述多个引脚中的每一者；
多个导电触点，其位于所述基板基体的所述第一表面之上；以及
第二金属层，其形成于从所述基板基体的所述第二表面暴露出的所述多个引脚中的每一者的表面之上。
6.根据权利要求5所述的集成电路基板，其中所述集成电路基板还包括保护层以及固定板，所述保护层的第一表面贴附于所述第二金属层之上，且所述固定板贴附于与所述保护层的所述第一表面相对的第二表面上。
7.根据权利要求6所述的集成电路基板，所述固定板由中间部分和边框部分组成，且所述边框部分上设有多个定位孔。
8.一种制备集成电路封装体的方法，所述方法包括对根据权利要求1-4中任一权利要求所述的制备集成电路基板的方法所得到的集成电路基板进行封装，以得到所述集成电路封装体，其中所述制备集成电路封装体的方法包括：
I)在所述集成电路基板的所述第一表面上设置集成电路芯片使其与所述集成电路基板上的所述导电触点电性连接；
II)在所述集成电路基板的所述第一表面上执行注塑封装工艺以将所述集成电路芯片、所述导电触点以及其上形成有阻焊层的所述引脚都封装于所述集成电路封装体内；以及
III)对所述集成电路封装体执行切单工艺，从而得到多个独立的封装体。
9.根据权利要求8所述的制备集成电路封装体的方法，其中在步骤II)之后且在步骤III)之前还包括从所述集成电路基板的所述第二表面移除所述保护层以及所述固定板的步骤。
10.根据权利要求8所述的制备集成电路封装体的方法，其中在步骤III)之后还包括移除所述保护层以及所述固定板的步骤。
CN201811016896.7A 2018-08-31 2018-08-31 制备集成电路封装体的方法、集成电路基板及其制备方法 Active CN109243983B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811016896.7A CN109243983B (zh) 2018-08-31 2018-08-31 制备集成电路封装体的方法、集成电路基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811016896.7A CN109243983B (zh) 2018-08-31 2018-08-31 制备集成电路封装体的方法、集成电路基板及其制备方法

Publications (2)

Publication Number Publication Date
CN109243983A true CN109243983A (zh) 2019-01-18
CN109243983B CN109243983B (zh) 2020-10-30

Family

ID=65059936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811016896.7A Active CN109243983B (zh) 2018-08-31 2018-08-31 制备集成电路封装体的方法、集成电路基板及其制备方法

Country Status (1)

Country Link
CN (1) CN109243983B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112863744A (zh) * 2020-12-31 2021-05-28 协讯电子（吉安）有限公司 一种耐剪切力数据线

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109834A (ja) * 1991-03-20 1993-04-30 Nippon Steel Corp 半導体装置用のフイルム
CN104167400A (zh) * 2014-06-23 2014-11-26 苏州日月新半导体有限公司 一种四边无引脚封装件及其封装工艺、制作工艺
CN105161465A (zh) * 2015-08-10 2015-12-16 中芯长电半导体（江阴）有限公司 晶圆级芯片封装方法
CN105428325A (zh) * 2015-12-22 2016-03-23 苏州日月新半导体有限公司 一种带金属屏蔽层的单层超薄基板封装结构的制备工艺及其制品
CN106531714A (zh) * 2017-01-24 2017-03-22 日月光封装测试(上海)有限公司 用于半导体封装的引线框架条及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109834A (ja) * 1991-03-20 1993-04-30 Nippon Steel Corp 半導体装置用のフイルム
CN104167400A (zh) * 2014-06-23 2014-11-26 苏州日月新半导体有限公司 一种四边无引脚封装件及其封装工艺、制作工艺
CN105161465A (zh) * 2015-08-10 2015-12-16 中芯长电半导体（江阴）有限公司 晶圆级芯片封装方法
CN105428325A (zh) * 2015-12-22 2016-03-23 苏州日月新半导体有限公司 一种带金属屏蔽层的单层超薄基板封装结构的制备工艺及其制品
CN106531714A (zh) * 2017-01-24 2017-03-22 日月光封装测试(上海)有限公司 用于半导体封装的引线框架条及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112863744A (zh) * 2020-12-31 2021-05-28 协讯电子（吉安）有限公司 一种耐剪切力数据线

Also Published As

Publication number Publication date
CN109243983B (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
US6331451B1 (en) Methods of making thin integrated circuit device packages with improved thermal performance and substrates for making the packages
CN105575913B (zh) 埋入硅基板扇出型3d封装结构
CN104576517B (zh) 平衡有虚设铜图案的嵌入pcb单元表面的半导体器件和方法
US6580159B1 (en) Integrated circuit device packages and substrates for making the packages
KR101734882B1 (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
US7185426B1 (en) Method of manufacturing a semiconductor package
CN104253115B (zh) 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制
CN102709202B (zh) 一种集成电路封装及其组装方法
US7622377B2 (en) Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
CN103367300B (zh) 引线框、半导体装置以及引线框的制造方法
KR101150322B1 (ko) 반도체 칩 패키지 및 그 제조 방법
CN102005432B (zh) 四面无引脚封装结构及其封装方法
KR102054385B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
CN101383301A (zh) 形成倒装芯片突起载体式封装的方法
CN106744646A (zh) Mems芯片封装结构以及封装方法
CN108695269A (zh) 半导体装置封装及其制造方法
CN107912069A (zh) 不具有裸片附接垫的引线载体结构和由此形成的封装
CN103887256B (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN102054714A (zh) 封装结构的制法
KR100292033B1 (ko) 반도체칩패키지및그제조방법
CN107958844A (zh) 封装结构及其制作方法
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
CN109243983A (zh) 制备集成电路封装体的方法、集成电路基板及其制备方法
CN203787410U (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构
CN103824820B (zh) 引线框区域阵列封装技术

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: No. 188, Suhong West Road, Suzhou Industrial Park, Suzhou, Jiangsu Province

Patentee after: Riyuexin semiconductor (Suzhou) Co.,Ltd.

Address before: No. 188, Suhong West Road, Suzhou Industrial Park, Suzhou, Jiangsu Province

Patentee before: SUZHOU ASEN SEMICONDUCTORS Co.,Ltd.