CN108933089A - 一种集成电路封装结构及其制造方法 - Google Patents
一种集成电路封装结构及其制造方法 Download PDFInfo
- Publication number
- CN108933089A CN108933089A CN201710380765.6A CN201710380765A CN108933089A CN 108933089 A CN108933089 A CN 108933089A CN 201710380765 A CN201710380765 A CN 201710380765A CN 108933089 A CN108933089 A CN 108933089A
- Authority
- CN
- China
- Prior art keywords
- photosensitive layer
- substrate
- integrated circuit
- external pin
- support plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 86
- 238000000034 method Methods 0.000 claims abstract description 36
- 238000007639 printing Methods 0.000 claims abstract description 16
- 239000011810 insulating material Substances 0.000 claims description 35
- 238000000926 separation method Methods 0.000 claims description 18
- 238000007596 consolidation process Methods 0.000 claims description 8
- 238000003490 calendering Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 2
- 238000011161 development Methods 0.000 abstract description 11
- 238000005530 etching Methods 0.000 abstract description 5
- 230000001681 protective effect Effects 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 25
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 239000004033 plastic Substances 0.000 description 11
- 229920003023 plastic Polymers 0.000 description 11
- 238000004806 packaging method and process Methods 0.000 description 10
- 239000005022 packaging material Substances 0.000 description 8
- 238000005286 illumination Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- XBWAZCLHZCFCGK-UHFFFAOYSA-N 7-chloro-1-methyl-5-phenyl-3,4-dihydro-2h-1,4-benzodiazepin-1-ium;chloride Chemical compound [Cl-].C12=CC(Cl)=CC=C2[NH+](C)CCN=C1C1=CC=CC=C1 XBWAZCLHZCFCGK-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000010426 asphalt Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000002198 insoluble material Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000007648 laser printing Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 239000012763 reinforcing filler Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明提供一种集成电路封装结构及其制造方法，该方法包括：提供一载板；在载板上形成感光层图形；采用印刷方式在感光层图形上形成集成电路的外部引脚和基底，外部引脚与所述基底之间间隔预设距离，该方法，通过印刷方式可在载板上形成集成电路的外部引脚和基底，不需要采用现有技术中对载板进行多次曝光、显影和蚀刻等工艺才能形成外部引脚和基底，因此，可以简化集成电路封装结构的制造工艺，降低生产成本，且制造过程更为绿色环保。
Description
技术领域
本发明涉及集成电路技术领域，尤其涉及一种集成电路封装结构及其制造方法。
背景技术
封装(Package)，是把集成电路装配为芯片最终产品的过程，简单地说，就是把集成电路裸片(Die)放在一块起到承载作用的载板上，把集成电路的引脚引出来，然后通过塑封料将集成电路包装成为一个整体，可称为封装体。
为实现电磁干扰屏蔽，在集成电路封装过程中，往往采用在封装后的集成电路的塑封料上覆盖金属盖子，这种方式的成本昂贵，而且封装尺寸往往较大。另外一种方式是在封装好的集成电路的塑封料表面直接电镀金属来实现电磁干扰屏蔽，这种在塑封料表面直接电镀的方式可以在集成电路封装过程以阵列的方式实现，也可以降低总体封装厚度和尺寸，提升集成电路板设计的灵活，同降低制造成本。但是该方式要求引脚必须缩进在塑封料中，不能在侧面漏出，因为在电镀过程中，电镀金属材料很可能会形成在塑封料的侧面，导致引脚短路。
QFN(Quad Flat No-leadPackage，方形扁平无引脚封装)封装体采用的是引线框架封装方式，集成电路的引脚在切割之后侧面外漏在封装体的四周，所以无法通过在塑封料表面电镀的方式来实现电磁干扰屏蔽。
基于传统引线框架的QFN封装体如果要实现侧面的引脚不外漏，必须采用特殊工艺，该种工艺需要多次采用曝光、显影、蚀刻等步骤，工艺流程复杂，制作成本较高。
发明内容
为解决集成电路封装中制造工艺复杂和成本高的问题，本发明提供一种制造集成电路封装结构的方法，所述方法包括：
提供一载板；
在载板上形成感光层图形；
采用印刷方式在所述感光层图形上形成集成电路的外部引脚和基底，所述外部引脚与所述基底之间间隔预设距离。
可选的，所述感光层图形包括感光层保留区域和感光层未保留区域；
所述采用印刷方式在所述感光层图形上形成集成电路的外部引脚和基底，具体包括：
采用刮板在所述感光层图形上印刷导电层，以将所述导电层填充在所述感光层未保留区域；
去除所述感光层保留区域的感光层，形成在所述感光层未保留区域的导电层构成所述外部引脚和所述基底。
可选的，所述在载板上形成感光层图形，具体包括：
在载板上形成感光层；
对所述感光层进行曝光，使所述感光层形成固化区域和未固化区域；
对所述感光层进行显影，去除未固化区域的感光层，固化区域的感光层形成所述感光层保留区域，其他区域形成所述感光层未保留区域。
可选的，在所述去除所述感光层保留区域的感光层之后，还包括以下步骤：
对形成在所述感光层未保留区的导电层进行压延处理。
可选的，在所述采用印刷方式在所述感光层图形上形成集成电路的外部引脚和基底之后，还包括以下步骤：
将集成电路裸片固定在所述基底上；
将所述集成电路裸片的内部引脚通过导线与所述外部引脚对应绑定；
采用绝缘材料包封所述集成电路裸片、所述基底、所述外部引脚和所述导线。
可选的，在所述在在载板上形成感光层图形之前，还包括以下步骤；
在载板上形成隔离层。
可选的，在所述采用绝缘材料包封所述集成电路裸片、所述基底和所述外部引脚之后，还包括以下步骤：
将所述隔离层与所述外部引脚、所述基底以及形成在所述外部引脚和所述基底之间的绝缘材料的表面分离。
本发明还提供一种集成电路封装结构，包括：
基底，所述基底间隔预设距离设置有外部引脚；
集成电路裸片，设置在所述基底上；
所述集成电路裸片的内部引脚通过导线与所述外部引脚对应连接。
可选的，该封装结构，还包括：
绝缘材料，所述绝缘材料包封所述集成电路裸片、所述基底、所述外部引脚和所述导线。
可选的，该封装结构，所述外部引脚均匀设置在所述基底周围，所述集成电路裸片和所述导线封装在所述绝缘材料的内部，所述基底的下部表面和所述外部引脚的下部表面暴露于所述绝缘材料的下部表面，所述基底的下部表面以外的部分和所述外部引脚的下部表面以外的部分均封装在所述绝缘材料内部。
基于上述技术方案，通过印刷方式可在载板上形成集成电路的外部引脚和基底，不需要采用现有技术中对载板进行多次曝光、显影和蚀刻等工艺才能形成外部引脚和基底，因此，可以简化集成电路封装结构的制造工艺，降低生产成本，且制造过程更为绿色环保。
附图说明
图1A-图1I为本发明提供的一种制造集成电路封装结构的方法各步骤的截面图；
图2为本发明提供的一种制造集成电路封装结构的方法的流程图；
图3为本发明提供的另一种制造集成电路封装结构的方法的流程图；
图4A-图4G为本发明提供的另一种制造集成电路封装结构的方法各步骤的截面图；
图5为本发明提供的一种集成电路封装结构的立体图；
图6为本发明提供的一种集成电路封装结构的仰视图。
具体实施方式
下面参考附图详细描述本发明的各实施方式。参照图1A-图1I所示，为制造引脚不外漏的封装体，现提供一种制造集成电路封装结构的方法，该方法包括：
步骤1、如图1A所示，在板载10的两个表面分别形成感光层20和21；
步骤2、如图1B所示，对位于第一表面的感光层20进行曝光显影，使其中一部分感光层20保留，一部分感光层20去除；
步骤3、如图1C所示，对载板10进行蚀刻，感光层去除区域对应的载板10的部分厚度被蚀刻掉；
步骤4、如图1D所示，去除保留的感光层；
步骤5、如图1D所示，在感光层保留部分对应的载板区域其中一部分电镀一层具有良好导电性的金属材料22(例如，银)，被电镀金属材料部分的载板区域后续作为与集成电路的内部引脚相连的区域，作为待形成的外部引脚所在区域；
步骤6、如图1E所示，将集成电路裸片30贴附在载板10上，并将集成电路裸片上30的内部引脚31与外部引脚所在区域32通过引线33分别对应连接；
步骤7、如图1F所示，采用塑封料34进行封装，将集成电路裸片30、引线33和外部引脚所在区域31封装在塑封料34内；
步骤8、如图1G所示，对位于载板10另一表面的感光层21进行曝光显影，使其中一部分感光层21保留，一部分感光层去除；
步骤9、如图1H所示，对载板10进行再次蚀刻，感光层21去除区域对应的载板10的厚度被全部蚀刻掉，未被蚀刻掉的外部引脚所在区域的载板形成最终的外部引脚35，其他区域的载板作为支撑集成电路裸片30的基底36；
步骤10、如图1I所示，去除保留的感光层，为了更好地将集成电路裸片封装在塑封料34中，可在封装有集成电路裸片30的没有设置塑封料34的一侧再次形成感光层37；
步骤11、如图1I所示，对感光层37进行曝光显影，去除外部引脚35对应的感光层，其他区域的感光层37保留，形成最后的封装有集成电路裸片30的封装体。
上述实施例中，制造集成电路封装体需要多次的曝光、显影和蚀刻等工艺步骤，工艺流程复杂，并且制造成本高。
为解决上述实施例中制造工艺复杂和成本高的问题，本发明实施例提供一种制造集成电路封装结构的方法，如图2所示，该方法包括：
步骤100、提供一载板。
载板是用于承载工艺中所需要形成的各种材料层的承载体，载板可以为单种金属或者金属合金形成的板体，或者可替代的由聚合物或者含有增强填料(玻璃纤维的)的聚合物形成的板体。载板的具体材料可根据工艺的实际需要进行选择。
步骤110、在载板上形成感光层图形。
感光层图形采用的材料为光敏感材料，可以为由感光树脂、增感剂和溶剂等主要成分组成的混合材料，该材料经光照后，经光照的曝光区能很快地发生光固化反应，使得这种材料的物理性能，特别是溶解性和亲合性等发生明显变化。经适当的溶剂处理，溶去可溶性部分，得到所需图形，光敏感材料根据其化学反应机理和显影原理，可分负性胶和正性胶。本实施例对此不作限定。
可通过对第一载板上形成的光敏感材料进行曝光显影等，形成需要的感光层图形。
可通过涂覆方式在载板上覆盖一层感光材料，可经过加热方式使感光材料固化，形成感光层，进而对其进行曝光显影等处理使感光层图案化，形成感光层图形。
步骤120、采用印刷方式在感光层图形上形成集成电路的外部引脚和基底，外部引脚与所述基底之间间隔预设距离。
通过印刷方式形成外部引脚和基底，外部引脚为将集成电路裸片中的内部引脚引出来的引脚，外部引脚是集成电路裸片与外部通信或连接的端口，通常将封装好的封装结构设置在印刷电路板上，通过印刷电路板上的布线与其他器件相连接。
基底可作为承载集成电路裸片的衬底，以放置集成电路裸片，基底和外部引脚间隔预设距离，该预设距离可根据实际需要设置，通常外部引脚设置在基底的四周并间隔一定距离。
上述的印刷方式具体可以为采用印版，印版上通常具有可通过所需材料的孔，印版上孔的图形与待形成的外部引脚和基底的图形相同，在印刷时，通过一定的压力使待形成外部引脚和基底的所需材料通过孔转移到载板上，形成对应外部引脚和基底的图形。或者是采用刮板对所需材料施加压力，使材料填充在感光层图形上，形成对应外部引脚和基底的图形。
本实施例中，通过印刷方式可在载板上形成集成电路的外部引脚和基底，不需要采用现有技术中对载板进行多次曝光、显影和蚀刻等工艺才能形成外部引脚和基底，因此，可以简化制造工艺，降低生产成本，且制造过程更为绿色环保。
在另一种可选的实施方式中，如图3所示，上述的步骤110具体可以包括以下步骤：
步骤111、如图4A所示，在载板50上形成感光层51。
步骤112、对感光层51进行曝光，使感光层形成固化区域和未固化区域；
步骤113、如图4B所示，对感光层51进行显影，去除未固化区域的感光层，固化区域的感光层形成感光层保留区域A，其他区域形成感光层未保留区域B。
上述实施例中，可采用光罩掩膜板对感光层进行曝光，光罩掩膜板具体可以为透明的石英玻璃基板，石英玻璃基板上设置不透明膜层，其中，不透明膜层由不透明的挡光材料形成在石英玻璃基板，作为遮光区；未设置不透明膜层的区域为透光区，透光区允许光线透过。
感光层可以为正性感光胶或者负性感光胶，负性感光胶在没有经过光照时，对某种显影液是可溶的，经过光照后转化为对某种显影液不可溶物质，能得到与掩膜板透光区相同的图形；而正性感光胶在没有经过光照时，对某种显影液是不可溶的，经过光照后转化为对某种显影液可溶物质，能得到与遮光区相同的图形。
下面以采用负性感光胶为例说明：
当通过光罩掩膜板对光刻胶进行曝光时，遮光区由于没有光线透过，遮光区对应的感光胶的不发生变化形成未固化区域，而透光区对应的感光胶由于受到光照会发生变化而固化，形成固化区域。
之后，通过显影液对感光胶进行显影后，未固化区域的感光胶对显影液是可溶的而被去除，形成第一感光材料层未保留区域；固化区域的感光胶对显影液完全不可溶而保留，形成第一感光材料层保留区域。
在一个可选的实施方式中，如图3所示，上述的步骤120具体可以包括以下步骤：
步骤121、如图4C所示，采用刮板60在感光层图形上印刷导电层53，以将导电层53填充在感光层未保留区域；
步骤122、如图4D所示，去除感光层保留区域的感光层51，形成在感光层未保留区域的导电层53构成外部引脚531和基底532。
本实施例中，形成第一感光图形后，其中的感光层未保留区域与外部引脚和基底的图形对应，可将所需材料形成在该未保留区域，具体的，可在感光层上形成一层导电层，然后采用刮板对导电层施加一定的压力，这样导电层可填充在感光层未保留区域，然后通过烧结、灰化或者其他高温加热方式去除感光层保留区域的感光层，这样形成在感光层未保留区域的导电层构成外部引脚和所述基底。导电层可选择导电性能良好的导电材料，例如银或者铜等。
在一个可选的实施方式中，为了使形成的外部引脚和基底更加可靠地固定在载板上，如图3所示，上述步骤122之后，还可以包括以下步骤：
步骤123、对形成在感光层未保留区的导电层进行压延处理。
在一个可选的实施方式中，如图3所示，上述步骤120之后还可以包括以下步骤：
步骤130、如图4D所示，将集成电路裸片70固定在基底532上。
集成电路裸片指从工厂出来的一块块从晶圆上划下来的硅片，可采用各种类型的粘合剂将集成电路裸片固定在基底上，固定好之后可对粘合剂进一步的加热固化。
步骤140、如图4E和图5所示，将集成电路裸片70上的内部引脚701通过导线54与外部引脚531对应绑定。
为了将集成电路裸片70中的内部引脚701与外部引脚531相连，可采用导线54将内部引脚701对应的接引到外部引脚531，该过程可称为绑定，也可称为键合，这样通过外部引脚便于将集成电路裸片与其它器件连接。
步骤150、如图4F和图6所示，采用绝缘材料55包封集成电路裸片70、基底532、外部引脚531和导线54。
绝缘材料覆盖在集成电路裸片、基底和外部引脚上，绝缘材料可以为塑料、环氧树脂、硅石填充的树脂、陶瓷等或者其组合。
绝缘材料可以是液态聚合物，覆盖在集成电路裸片、基底和引脚后，可使用紫外光线(Ultraviolet Rays，简称UV)即或者加热使其固化以形成固体。绝缘材料也可以是固态材料，通过加热形成其成为液态材料覆盖在集成电路裸片、基底和引脚，然后适当冷却成固定。
本实施例中，包括对集成电路裸片进行封装的各步骤，由于集成电路裸片直接暴露在外部环境中会受到空气中的杂质和水分以及射线的影响，造成损伤从而导致集成电路失效或性能下降，因此，需要对其封装，形成集成电路封装结构，封装后不仅起到对集成电路裸片进行保护的作用，而且方便运输、保管和使用。
参照图4G和图6所示，集成电路裸片70、外部引脚531、基底532和导线54被绝缘材料55包封，绝缘材料55覆盖在集成电路裸片70、外部引脚531、基底532和导线54上，由于外部引脚531和基底532形成在绝缘材料55的底部，将其与载板30分离之后，外部引脚531不设置在封装结构的侧面，不会造成外部引脚531在侧面的外漏，因此，可通过在形成的封装结构表面(即绝缘材料表面)电镀的方式来实现电磁干扰屏蔽。
可选择的上述步骤110之前，可以包括以下步骤：
步骤101、如图4A所示，在载板50上形成隔离层52。
隔离层可以为金属和非金属的氧化物层，可以起到隔离载板与形成外部引脚和基底的导电层的作用，防止制造过程中直接在载板上形成导电层时，载板对外部引脚的导电性能造成的影响，进而，可以提高形成外部引脚的电学性能，并且在后续工艺中，隔离层也有利于将外部引脚和基底与载板分离。
在一个可选的实施方式中，如图3所示，在上述的步骤150之后还可以包括以下步骤：
步骤160、如图4G和图6所示，将隔离层52与外部引脚531、基底532以及形成在外部引脚531和基底532之间的绝缘材料的表面分离。
本实施例中为了将外部引脚和基底与载板分离，可在载板上形成隔离层，隔离层位于感光层和载板之间，在包封集成电路裸片、基底和外部引脚之后，可通过将隔离层烧结或者灰化或者通过剥离液等方式，使外部引脚、基底以及形成在外部引脚和基底之间的绝缘材料的表面与隔离层分离，这样可更加方便的使集成电路封装结构与载板分离，分离之后只有外部引脚和基底漏出，且位于绝缘材料的底面，形成最终的集成电路封装结构，该封装结构没有位于侧面的外部引脚，不会造成外部引脚在侧面的外漏，因此，可通过在形成的封装结构表面电镀的方式来实现电磁干扰屏蔽。
在上述集成电路封装结构制造过程中还可能包括其他工艺步骤，例如，在载板上形成感光层之前还包括对载板进行清洗和预设等步骤，或者在包封集成电路裸片、基底和外部引脚之后还可以包括清洗的步骤，或者在将集成电路裸片固定在基底之前还可以对其集成电路裸片进行研磨、检测等，以保证后续形成最终产品的良率，在将集成电路裸片上的内部引脚与外部引脚对应绑定后还可以包括检测步骤。在将隔离层与外部引脚和基底分离之前还可以包括在绝缘材料表面用激光打印相关产品标记或者型号的步骤，分离之后还可以包括检测的步骤。
当然，上述制造集成电路封装结构的过程通常是包括在载板上制造多个单个的集成电路封装结构，通常包括多个呈阵列分布的封装结构，因此，在上述将隔离层与外部引脚和基底分离之后还可以包括切割的步骤，切割后形成单个的集成电路封装结构。本实施例附图只是为了方便说明，以单个封装结构为例进行描述，但是本实施例的制造方法并不限定于此。
本发明实施例还提供一种集成电路封装结构，如图4E和图4G所示，包括：
基底532，基底532间隔预设距离设置有外部引脚531；集成电路裸片70，设置在基底532上；集成电路裸片70的内部引脚701与外部引脚531对应连接。
在一个可选的实施方式中，该封装结构还包括：
绝缘材料55，绝缘材料55包封集成电路裸片70、基底532、外部引脚531和导线54。
在一个可选的实施方式中，如图4G、图5和图6所示，该封装结构中，外部引脚531均匀设置在基底532周围，集成电路裸片70和导线54封装在绝缘材料55的内部，基底532的下部表面5321和外部引脚531的下部表面5311暴露于绝缘材料55的下部表面551，基底532的下部表面5321以外的部分和外部引脚531的下部表面以外的部分均封装在绝缘材料55内部。
本实施例提供的集成电路封装结构，由于集成电路裸片、外部引脚、基底和导线被包封，只有外部引脚和基底的下部表面暴露于绝缘材料的下部表面，没有位于绝缘材料侧面的外部引脚和导线，切割后形成的单个的集成电路封装结构，不会造成外部引脚和导线在侧面外漏，因此，可通过在形成的封装结构表面(即绝缘材料表面)电镀的方式来实现电磁干扰屏蔽。
本领域技术人员可以理解附图只是一个优选实施例的示意图，附图中的模块或流程并不一定是实施本发明所必须的。以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种制造集成电路封装结构的方法，其特征在于，包括：
提供一载板；
在载板上形成感光层图形；
采用印刷方式在所述感光层图形上形成集成电路的外部引脚和基底，所述外部引脚与所述基底之间间隔预设距离。
2.根据权利要求1所述的方法，其特征在于，所述感光层图形包括感光层保留区域和感光层未保留区域；
所述采用印刷方式在所述感光层图形上形成集成电路的外部引脚和基底，具体包括：
采用刮板在所述感光层图形上印刷导电层，以将所述导电层填充在所述感光层未保留区域；
去除所述感光层保留区域的感光层，形成在所述感光层未保留区域的导电层构成所述外部引脚和所述基底。
3.根据权利要求1所述的方法，其特征在于，所述在载板上形成感光层图形，具体包括：
在载板上形成感光层；
对所述感光层进行曝光，使所述感光层形成固化区域和未固化区域；
对所述感光层进行显影，去除未固化区域的感光层，固化区域的感光层形成所述感光层保留区域，其他区域形成所述感光层未保留区域。
4.根据权利要求2所述的方法，其特征在于，在所述去除所述感光层保留区域的感光层之后，还包括以下步骤：
对形成在所述感光层未保留区的导电层进行压延处理。
5.根据权利要求1-4任一项所述的方法，其特征在于，在所述采用印刷方式在所述感光层图形上形成集成电路的外部引脚和基底之后，还包括以下步骤：
将集成电路裸片固定在所述基底上；
将所述集成电路裸片的内部引脚通过导线与所述外部引脚对应绑定；
采用绝缘材料包封所述集成电路裸片、所述基底、所述外部引脚和所述导线。
6.根据权利要求5所述的方法，其特征在于，在所述在在载板上形成感光层图形之前，还包括以下步骤；
在载板上形成隔离层。
7.根据权利要求6所述的方法，其特征在于，在所述采用绝缘材料包封所述集成电路裸片、所述基底和所述外部引脚之后，还包括以下步骤：
将所述隔离层与所述外部引脚、所述基底以及形成在所述外部引脚和所述基底之间的绝缘材料的表面分离。
8.一种集成电路封装结构，其特征在于，包括：
基底，所述基底间隔预设距离设置有外部引脚；
集成电路裸片，设置在所述基底上；
所述集成电路裸片的内部引脚通过导线与所述外部引脚对应连接。
9.根据权利要求8所述的封装结构，其特征在于，还包括：
绝缘材料，所述绝缘材料包封所述集成电路裸片、所述基底、所述外部引脚和所述导线。
10.根据权利要求9所述的封装结构，其特征在于，所述外部引脚均匀设置在所述基底周围，所述集成电路裸片和所述导线封装在所述绝缘材料的内部，所述基底的下部表面和所述外部引脚的下部表面暴露于所述绝缘材料的下部表面，所述基底的下部表面以外的部分和所述外部引脚的下部表面以外的部分均封装在所述绝缘材料内部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710380765.6A CN108933089A (zh) | 2017-05-25 | 2017-05-25 | 一种集成电路封装结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710380765.6A CN108933089A (zh) | 2017-05-25 | 2017-05-25 | 一种集成电路封装结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108933089A true CN108933089A (zh) | 2018-12-04 |
Family
ID=64450139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710380765.6A Pending CN108933089A (zh) | 2017-05-25 | 2017-05-25 | 一种集成电路封装结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108933089A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101175378A (zh) * | 2006-10-30 | 2008-05-07 | 三星电机株式会社 | 制造电路板的方法 |
| JP2008147237A (ja) * | 2006-12-06 | 2008-06-26 | Toyo Kohan Co Ltd | Ｑｆｎ用金属積層板及びその製造方法、並びに該ｑｆｎ用金属積層板を用いたｑｆｎの製造方法 |
| CN103907185A (zh) * | 2011-08-11 | 2014-07-02 | 联达科技控股有限公司 | 具有多材料印刷形成的包装部件的引线载体 |
-
2017
- 2017-05-25 CN CN201710380765.6A patent/CN108933089A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101175378A (zh) * | 2006-10-30 | 2008-05-07 | 三星电机株式会社 | 制造电路板的方法 |
| JP2008147237A (ja) * | 2006-12-06 | 2008-06-26 | Toyo Kohan Co Ltd | Ｑｆｎ用金属積層板及びその製造方法、並びに該ｑｆｎ用金属積層板を用いたｑｆｎの製造方法 |
| CN103907185A (zh) * | 2011-08-11 | 2014-07-02 | 联达科技控股有限公司 | 具有多材料印刷形成的包装部件的引线载体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10486963B2 (en) | Wafer-level package with enhanced performance | |
| US20190013255A1 (en) | Wafer-level packaging for enhanced performance | |
| KR100657117B1 (ko) | 집적회로장치 및 그 제조방법 | |
| CN109844938A (zh) | 具有增强性能的晶片级封装 | |
| US10103113B2 (en) | Method of manufacturing printed circuit board | |
| CN104364894B (zh) | 摄像装置、半导体装置及摄像单元 | |
| CN105247678A (zh) | 具有暴露的传感器阵列的传感器封装以及制造其的方法 | |
| JP2016540385A (ja) | オプトエレクトロニクス部品およびその製造方法 | |
| CN107210288A (zh) | 并排半导体封装 | |
| CN107093586B (zh) | 一种芯片的封装结构以及封装方法 | |
| US9601531B2 (en) | Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions | |
| CN102455472A (zh) | 光学器件、用于制造光学器件的工艺和包括该光学器件的电子封装 | |
| CN101246882A (zh) | 具有多芯片的半导体组件封装结构及其方法 | |
| US8293572B2 (en) | Injection molding system and method of chip package | |
| TW201117408A (en) | Small type photo-interrupter and fabrication method thereof | |
| CN111524924B (zh) | 芯片封装方法及芯片封装结构 | |
| JP2018037082A (ja) | 指紋センサに適したカバー部材を製造する方法 | |
| WO2019103681A1 (en) | Fingerprint sensor package with desired component outline and method for manufacturing thereof | |
| CN108538794A (zh) | 表面贴装型封装结构及其制作方法 | |
| CN108933089A (zh) | 一种集成电路封装结构及其制造方法 | |
| KR100494025B1 (ko) | 이미지 센서의 제조 방법 및 그 이미지 센서를 패캐지하는 방법 | |
| CN110659554A (zh) | 指纹感测封装模块及其制法 | |
| JP2007150038A (ja) | 光学半導体装置及びその製造方法 | |
| TW201101446A (en) | Leadframe and method for manufacturing the same | |
| CN106783642A (zh) | 一种芯片及其封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181204 |