CN100456442C - 具有支撑部的半导体封装结构及其制法 - Google Patents

具有支撑部的半导体封装结构及其制法 Download PDF

Info

Publication number
CN100456442C
CN100456442C CNB2004101041382A CN200410104138A CN100456442C CN 100456442 C CN100456442 C CN 100456442C CN B2004101041382 A CNB2004101041382 A CN B2004101041382A CN 200410104138 A CN200410104138 A CN 200410104138A CN 100456442 C CN100456442 C CN 100456442C
Authority
CN
China
Prior art keywords
chip
semiconductor package
bearing part
support portion
packing colloid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004101041382A
Other languages
English (en)
Other versions
CN1797727A (zh
Inventor
黄建屏
汤富地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNB2004101041382A priority Critical patent/CN100456442C/zh
Publication of CN1797727A publication Critical patent/CN1797727A/zh
Application granted granted Critical
Publication of CN100456442C publication Critical patent/CN100456442C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

一种具有支撑部的半导体封装结构及其制法，该结构包括：多个电性接点；至少一芯片，且该芯片电性连接至该电性接点；以及一封装胶体，用于包覆该芯片与电性接点，并令该多个电性接点的至少一表面能够外露出该封装胶体，且该封装胶体形成有向外延伸的凸部，该封装结构能够借由该凸部接置在外部装置上；本发明能够避免该封装结构的各电性接点上的导电粘着材料相互接触所引起短路问题，另外通过本发明在封装胶体上延伸形成的凸部支撑高度，可避免封装结构与外部装置之间因导电粘着材料高度过低，造成热应力过大及粘着点断裂的问题。

Description

具有支撑部的半导体封装结构及其制法
技术领域
本发明是关于一种半导体封装结构及其制法，特别是关于一种具有支撑部的半导体封装结构及其制造方法。
背景技术
传统半导体芯片是以导线架(Lead Frame)作为芯片载体形成一半导体封装件。该导线架包括一芯片座及形成在该芯片座周围的多个管脚，待半导体芯片粘接至芯片座上并以焊线电性连接该芯片与管脚后，经由一封装树脂包覆该芯片、芯片座、焊线以及管脚的内段，形成该具有导线架的半导体封装件。
导线架作为芯片载体的半导体封件的型态及种类繁多，如QFP半导体封装件(Quad Flat Package)、QFN(Quad-Flat Non-leaded)半导体封装件、SOP半导体封装件(Small Outline Package)或DIP半导体封装件(Dual in-line Package)等，为提高半导体封装件的散热效率与兼顾芯片尺寸封装(Chip Scale Package，CSP)的在小尺寸方面的要求，目前多以芯片座底部外露的QFN半导体封装件或露垫式(Exposed Pad)半导体封装件为封装主流。
对于QFN半导体封装件，其未设置有外管脚，即未形成有如现有四边形平面(QFP)半导体封装件中用于与外界电性连接的外管脚，如此，能够缩小半导体封装件的尺寸。如图1所示，该QFN半导体封装件1的导线架芯片座11底面及管脚12底面均是外露出封装胶体15，使得接置在该芯片座11上、并借由焊线14电性连接至管脚12的半导体芯片13产生的热量能够有效传播至外界，并使该QFN半导体封装件能够借该管脚12外露的表面，直接通过焊锡材料16与外界装置，如印刷电路板(printed circuit board)10上的焊垫100相互电性连接。
此外，伴随着半导体产品轻薄短小的发展趋势，传统导线架往往因其厚度的限制，无法进一步缩小封装结构的整体高度，因此，业界便发展出一种无承载件的半导体封装结构，借由降低常用的导线架厚度，令其整体厚度能够比传统导线架式封装结构更为轻薄。
图2是美国专利第5,830,800号案揭示的无承载件的半导体封装结构，该半导体封装结构主要是先在一铜质承载件(未标出)上依线路布局形成多个电镀焊垫(Pad)21，该电镀焊垫21的镀层包括Au/Pd/Ni/Pd(金/钯/镍/钯)层，且其厚度大约是6μm；接着，再在该承载件上设置芯片22并进行焊线23连接作业，还进行封装模压制程，形成封装胶体24，然后再移除该铜质承载件，使其电镀焊垫21能够显露在外界，借以完成一无需预备芯片载体供芯片接置使用的封装结构，并使该封装结构能够借该电镀焊垫21外露表面，直接通过焊锡材料形成焊锡接点26，与外界装置如印刷电路板(printed circuit board)20上的焊垫200相互电性连接。
请参阅图3，然而，不论是对该QFN半导体封装件或是该无承载件的半体封装结构而言，当该封装结构与印刷电路板之间借由表面贴装技术(SMT)，通过焊锡材料回焊形成焊锡接点(solder joint)36而相互电性连接时，因该封装结构是通过焊锡材料直接平贴接置在印刷电路板上，当中若有焊锡量控制不好，特别是该封装结构与印刷电路板之间的接置距离控制不好时，会容易造成相邻的焊锡材料接触导致短路问题，如图3的S所示。
再有，由于该封装结构主要是通过焊锡材料接置在该印刷电路板上，在制程中该封装结构与印刷电路板之间会由于材质的不同产生热应力，其中该热应力与封装结构与印刷电路板之间的热膨胀系数差异成正比，以及与该焊锡接点的高度成反比，因此，对于上述现有采用表面贴装技术(SMT)电性连接至印刷电路板的半导体封装结构而言，它仅是借由焊锡材料接置在印刷电路板上，由于该封装结构与印刷电路板之间的热膨胀系数不同，因此在提供其相互连接的焊锡接点上会产生明显的热应力，该热应力是正比于((α2-α1)ΔTδ1)/h，其中该(α2-α1)是封装结构与印刷电路板之间的热膨胀系数差，该ΔT是封装结构与印刷电路板之间的最大温差，该δ1是封装结构中心到最远的焊锡接点的距离，该h为焊锡接点高度。因此，在上述现有封装结构中，由于该焊锡接点36的高度h极低，会导致在该封装结构与印刷电路板之间的焊锡接点36上产生极大的热应力，如此不仅导致该封装结构与印刷电路板之间的焊锡接点36有效寿命(fatigue life)缩减，甚至会导致该焊锡接点36发生断裂(crack)问题，严重影响电子产品的可信性；相对地，如果增加焊锡量的设置及高度，也会因焊锡量过多或该封装结构与印刷电路板之间的接置距离控制不好时，造成相邻的焊锡材料接触发生短路问题，导致制程上的困扰。
发明内容
为解决上述现有技术的它问题，本发明的主要目的在于提供一种具有支撑部的半导体封装结构及其制法，封装结构与外部装置间的接置距离控制不良或焊锡量过多，避免造成焊锡材料相互接触引起短路问题。
本发明的又一目的在于提供一种具有支撑部的半导体封装结构及其制法，避免封装结构与外部装置间因焊锡接点高度过低导致剥离问题。
为达到上述及其它目的，本发明的一种具有支撑部的半导体封装结构包括：至少一芯片；多个电性接点，形成于该芯片的周围，且该芯片电性连接至该电性接点；以及一封装胶体，用于包覆该芯片与电性接点，藉以形成方型封装结构，并令该多个电性接点的底面及侧面能露出该封装胶体并与该封装胶体表面切齐，且该封装胶体于该封装结构的四角端形成有向外延伸的凸部，该封装结构能够借由该凸部接置在外部装置上。
其中该半导体封装结构可以是无承载件的形式或一般具有导线架的形式，且该芯片可以覆晶方式或打线方式电性连接至该电性接点，该封装胶体凸部形成在该封装结构中未设置有电性接点及芯片处，例如可设置在该电性接点与芯片间或设置在封装结构角隅处，且该凸部的形状可以是点状、条状或环状等各式形态，供该封装结构借由该凸部有效地接置在外部装置上。
本发明的一种具有支撑部的半导体封装结构制法包括以下步骤：提供一承载件，并在该承载件上形成多个电性接点与凹部；将至少一芯片接置在该承载件上、且电性连接至该电性接点；进行模压制程，在该承载件上形成用于包覆该芯片与电性接点的封装胶体，并使该封装胶体能够充填在该承载件凹部中；以及移除该承载件，使该电性接点能够外露出该封装胶体，且令该封装胶体形成向外延伸的凸部，借以形成一具有支承部的封装结构。其中该封装结构的制程是可采用单颗或批次方式进行。
本发明的另一种具有支撑部的半导体封装结构制法包括以下步骤：提供一导线架，具有一芯片座及多个分布在该芯片座周围的管脚，将至少一芯片接置在该芯片座上、并借由焊线电性连接至该管脚；将该接置有芯片的导线架置于由上、下模具构成的模穴中进行模压制程，其中该下模具表面预设有凹部，在该模穴中注入用于包覆该芯片与焊线的封装胶体，并使该封装胶体充填在该下模具凹部中；以及移除该模具，令该芯片座及管脚底面能够外露出该封装胶体，且使该封装胶体表面形成有向外延伸的凸部，借以形成一具支撑部的封装结构。其中该封装结构的制程可采用单颗或批次方式进行。
因此，本发明的具有支撑部的半导体封装结构及其制法主要是在完成芯片与封装结构内电性接点间的导电连接后，在进行模压制程时，预先在接置该芯片与电性接点的模压承载件上形成凹部，在进行封装胶体灌注包覆芯片时，能够同时使该封装胶体充填在该凹部中，在移除该模压承载件后，令先前充填在该凹部中的封装胶体部分在移除该模压承载件后，成为设置在该封装胶体表面的凸部，如此该半导体封装结构能够利用该凸部接置在外部装置上，避免现有封装结构直接平贴接置在外部装置上时，封装结构与外部装置间的接置距离控制不良或导电粘着材料使用量控制不佳时，在该封装结构的各电性接点上的导电粘着材料相互接触所引起短路问题；另外通过本发明在封装胶体上延伸形成的凸部支撑高度，可避免封装结构与外部装置之间因导电粘着材料高度过低，造成热应力过大及粘着点断裂的问题。
附图说明
图1是现有QFN半导体封装件接置在印刷电路板的剖面示意图；
图2是美国专利第5,830,800号案揭示的无承载件的半导体封装结构接置在印刷电路板的剖面示意图；
图3是现有半导体封装结构与外部装置间作电性连接时导电粘着材料相互接触引起短路问题的剖面示意图；
图4A至图4G是本发明的具有支撑部的半导体封装结构制法剖面示意图；
图5A至图5D是本发明的具有支撑部的半导体封装结构制法实施例2的型态剖面示意图；
图6A至图6C是本发明的具有支撑部的半导体封装结构具有不同型态凸部的平面示意图；
图7是本发明的具有支撑部的半导体封装结构另一实施型态的剖面示意图；
图8是本发明的具有支撑部的半导体封装结构接置在印刷电路板的剖面示意图；
图9A至图9D是本发明的具有支撑部的半导体封装结构制法采用批次方式制作的示意图；以及
图10A至图10C是本发明的具有支撑部的半导体封装结构制法又另一实施型态剖面示意图。
具体实施方式
图4A至图4G是本发明的具有支撑部的半导体封装结构制法剖面示意图。其中，须注意的是，该附图均为简化的示意图，仅以示意方式说明本发明的基本结构。因此，在该附图中仅显示与本发明有关的组件，且所显示的组件并非以实际实施时的数目、形状及尺寸比例等加以绘制，其实际实施时的数目、形状及尺寸比例是一种选择性的设计，且其组件布局形态可能更为复杂。
如图4A所示，首先提供一承载件40，该承载件40是金属材质，例如是铜，借以提供后续电镀制程时，作为电镀电流的传导路径。
如图4B所示，在该承载件40表面覆盖一阻层41，并通过图案化制程形成有多个开口410，显露出部分承载件40。其中该阻层41可以是一光阻层，可通过曝光、显影等方式形成多个外露出部分该承载件的开口410。
如图4C所示，进行电镀制程，通过该金属材质的承载件40传导电镀电流，在显露出该阻层开口410的承载件40上依线路布局形成多个电性接点421及芯片座垫422，这些电性接点421是薄型的电镀焊垫(Pad)如金/钯/镍/钯电镀层，以符合封装件薄型化的需求。
如图4D所示，移除该阻层41，并在该承载件40表面形成凹部43，其中该凹部43是设置在承载件40上、未接置电性接点421及芯片座垫422处，且该凹部43的形状可以是点状、条状或环状等各种形态。
如图4E所示，将芯片44接置在该芯片座垫422上，并进行焊线制程，借多个焊线45电性连接该芯片44与该芯片44周围的多个电性接点421。
如图4F所示，进行模压制程，在该承载件40上形成用于包覆该芯片44、焊线45与电性接点421的封装胶体46，保护芯片44与该多个焊线45，该封装胶体46可选自一树脂材料，并使该封装胶体46能够充填在该承载件40表面的凹部43中。
如图4G所示，通过例如蚀刻(Etching)等方式移除该承载件40，使该电性接点421能够外露出该封装胶体46，与外界电性连接，并使先前填充在该承载件凹部43的封装胶体46在移除该承载件40时，即可在该封装胶体46表面形成向外延伸的凸部430；接着可再进行切割(Singulation)步骤，沿该封装胶体30进行裁切，形成所需的半导体封装结构。
因此，本发明主要是在封装胶体表面形成向外延伸的凸部，进而提供该半导体封装结构在外部装置上能够利用该凸部接置，在封装结构与外部装置之间的接置距离控制不良或导电材料使用过多时，减少在该封装结构的各电性接点上的导电粘着材料相互接触引起短路问题，以及通过该凸部的支撑高度，也能够避免封装结构与外部装置间因导电粘着材料厚度过低造成热应力过大，进而导致粘着点断裂(solderjoint crack)的问题。
此外，本发明的设计除了在该承载件上形成图案化的电镀焊垫外，也可将该电镀焊垫改为导电凸块，在该承载件上形成凸块式管脚(BumpLead)，再同样借由多个焊线电性连接该芯片与对应的凸块式管脚，也可收相同的功效；再有，本发明的芯片除了接置在该承载件的芯片垫座上，也可直接接置在该承载件上的预留位置，借由该预留位置作为暂时的芯片载体，再在模压制程后移除该承载件即可；另外，本发明的具有支撑部的半导体封装结构制法能够以单颗方式或以批次形成所需的半导体封装结构。
实施例2
图5A至图5D显示了本发明的具有支撑部的半导体封装结构制法实施例2的剖面示意图。与上述制法大致相同，实施例2主要是在电镀制程进行之前形成该承载件表面的凹部。
如图5A所示，首先提供一金属承载件40，并在该承载件40表面不影响电路布局位置处形成有凹部43。
如图5B所示，在该承载件上覆盖一阻层41，且该阻层41覆盖住该凹部43，并通过图案化制程形成有多个开口，借以显露出部分承载件40；接着，进行电镀制程，通过该金属材质的承载件40传导电镀电流，借以在显露出该阻层开口的承载件40上，依线路布局形成多个电性接点421及芯片座垫422。
如图5C所示，移除该阻层41，并将芯片44接置在该芯片座垫422上及进行焊线制程，借多个焊线45电性连接该芯片44与该芯片44周围的多个电性接点421。
如图5D所示，进行模压制程，在该承载件400上形成用于包覆该芯片44、焊线45与电性接点421的封装胶体46，并使该封装胶体46能够充填在该承载件表面的凹部43中，接着，移除该承载件40，使该电性接点421能够外露出该封装胶体46，且在该封装胶体46表面形成有凸部430，并进行切割步骤，沿该封装胶体46多余部分进行裁切，即可制得所需的半导体封装结构。
另请参阅图6A至图6C，它显示本发明的半导体封装结构不同型态的平面示意图。如图所示，该半导体封装结构的凸部430可形成在该封装结构未影响电性接点421及芯片44设置处，且该凸部430的结构型态可以是点状(如图6A所示)、条状(如图6B所示)或环状(如图6C所示)等，另该凸部430的设置数量及位置可因应实际设计需求，供封装结构可有效接置在外部装置上。
图7是本发明的半导体封装结构另一实施型态的剖面示意图。如图所示，在该半导体封装结构的半导体芯片44除了可利用上述焊线方式电性连接至该电性接点外，也可通过多金属凸块75采用覆晶方式电性导接至该电性接点421。
因此，经由本发明的制法制得的半导体封装结构包括：芯片44与多个电性接点421，该芯片44与该多个电性接点421可借由焊线45或金属凸块75电性连接；一封装胶体46，包覆该芯片44、焊线45(或金属凸块75)与电性接点421，并令该多个电性接点421外露出该封装胶体46，且该封装胶体46表面形成有向外延伸的凸部430，该半导体封装结构通过该凸部430接置在外部装置上，并能够借由表面贴装技术(SMT)，通过焊锡材料85电性连接到例如印刷电路板80等外部装置的焊垫800上(如图8所示)，半导体装置能够利用该凸部430接置在外部装置上。在封装结构与外部装置之间的接置距离控制不良时或导电材料使用过多时，减少在该封装结构的各电性接点上的导电粘着材料相互接触引起短路问题，以及通过该凸部430的支撑高度H，避免现有封装结构与外部装置之间因导电粘着材料厚度过低造成的热应力过大以及接着处断裂等问题。
为了提高半导体装置的产能且节省制程时间、成本及步骤，图9A至图9D显示了以批次方式大量制作本发明的具有支撑部的半导体封装结构的平面及剖面示意图。它是在一金属材质的承载件40上预先规划出多个封装单元400，且各该封装单元400是由多个呈格栅排列的横向切割线Sx及纵向切割线Sy所区隔，并在该承载件40上形成电性接点421及凹部43时，使该电性接点421形成在该切割线Sx、Sy通过处，以及使该凹部43形成在该切割线Sx、Sy交会处，供后续完成芯片44的接置、芯片44与电性接点421的电性导接(除了可由本附图所示的打线方式外，也可采用覆晶方式)以及形成封装胶体46后，在移除该承载件40并沿该切割线Sx，Sy进行切单时，能够同时切割通过这些电性接点421及由封装胶体46延伸形成的凸部430，使得各封装单元400完成分离的同时，也各自拥有其电性接点421及凸部430(如图9C及图9D所示)，如此即可快速形成本发明的具有支撑部的半导体封装结构，进而节省了制程成本、时间及步骤，达到了快速量产的目的。
图10A至图10C是本发明的具有支撑部的半导体封装结构制法另一实施型态的剖面示意图。本发明除了可应用在上述未具有承载件的半导体封装结构外，也可应用在一般具有导线架的封装结构。
如图10A所示，它提供了一例如四方形平面无管脚(QFN)型的导线架92，该导线架92具有一芯片座922以及多个形成在该芯片座922周围的管脚921，将一半导体芯片94接置在该芯片座922上、并通过焊线95电性连接至该管脚921，借以将该接置有芯片94的导线架92放置在一由上模具971与下模具972形成的模穴970中，供后续进行模压作业，其中在该下模具972表面形成有凹部93，该凹部93的设置位置没有影响该导线架92的配置。
如图10B所示，进行模压制程，在该模穴970中注入用于包覆该半导体芯片94与焊线95的封装胶体96，并使该封装胶体96能够充填在该下模具972的凹部93中。
如图10C所示，之后即可移除该上、下模具971，972，使该芯片座922及管脚921的下表面能够外露出该封装胶体96，之前填充在该下模具凹部93的封装胶体96，在移除该下模具972之后，会在该封装胶体96表面形成向外延伸的凸部930。
另外，应注意的是上述制程同样能够以单颗方式或以批次方式大量形成所需的半导体封装结构，且该凸部的结构型态可以是点状、条状或环状等，该凸部的设置数量及位置是可因应实际设计需求，供封装结构可有效接置在外部装置上。
因此，本发明的具有支撑部的半导体封装结构及其制法主要是在完成芯片与封装结构内电性接点间的导电连接后，在进行模压制程时，预先在接置该芯片与电性接点的模压承载件上形成凹部，在进行封装胶体灌注包覆芯片时，能够同时使该封装胶体充填在该凹部中，借以在移除该模压承载件后，令先前充填在该凹部中的封装胶体部分在移除该模压承载件后，成为设置在该封装胶体表面的凸部，如此该半导体封装结构能够利用该凸部接置在外部装置上，避免现有封装结构直接平贴接置在外部装置上时，在封装结构与外部装置之间的接置距离控制不良或导电粘着材料使用量控制不佳时，在该封装结构的各电性接点上的导电粘着材料相互接触所引起短路问题；另外通过本发明在封装胶体上延伸形成的凸部支撑高度，可避免封装结构与外部装置之间因导电粘着材料高度过低，造成热应力过大及粘着点断裂(solder jointcrack)的问题。

Claims (19)

1.一种具有支撑部的半导体封装结构制法，其特征在于，该具有支撑部的半导体封装结构制法包括：
提供一承载件，并在该承载件上形成多个电性接点与凹部；
将至少一芯片接置在该承载件上、且电性连接至该电性接点；
进行模压制程，在该承载件上形成用于包覆该芯片与电性接点的封装胶体，并使该封装胶体能够充填在该承载件凹部中；以及
移除该承载件，使该电性接点能够外露出该封装胶体，且令该封装胶体形成向外延伸的凸部。
2.如权利要求1所述的具有支撑部的半导体封装结构制法，其特征在于，该芯片是以覆晶或打线其中一种方式电性连接到该电性接点。
3.如权利要求1所述的具有支撑部的半导体封装结构制法，其特征在于，该封装胶体凸部形成在该封装结构中未影响电性接点及芯片设置的位置处，且该凸部的形状可以是点状、条状及环状其中一种，该封装结构能够借由该凸部有效地接置在外部装置上。
4.如权利要求1所述的具有支撑部的半导体封装结构制法，其特征在于，该承载件是金属材质。
5.如权利要求1所述的具有支撑部的半导体封装结构制法，其特征在于，该承载件上的电性接点与凹部的制法包括：
在该承载件表面覆盖一阻层，并通过图案化制程形成多个开口，借以显露出部分承载件；
进行电镀制程，在显露出该阻层开口的承载件上依线路布局形成多个电性接点；以及
移除该阻层，并在该承载件表面形成凹部。
6.如权利要求1所述的具有支撑部的半导体封装结构制法，其特征在于，该承载件上的电性接点与凹部的制法包括：
在该承载件表面形成凹部；
在该承载件表面覆盖一阻层，且该阻层是覆盖住该凹部，并通过图案化制程形成多个开口，借以显露出部分承载件；
进行电镀制程，在显露出该阻层开口的承载件上，依线路布局形成多个电性接点；以及
移除该阻层。
7.如权利要求1所述的具有支撑部的半导体封装结构制法，其特征在于，在该承载件上形成该电性接点同时，也形成芯片座垫，供接置半导体芯片。
8.如权利要求1所述的具有支撑部的半导体封装结构制法，其特征在于，该半导体封装结构能够以单颗及批次其中一种方式进行生产。
9.如权利要求1所述的具有支撑部的半导体封装结构制法，其特征在于，该半导体封装结构是以批次方式制作，并在承载件上预先规划出多个封装单元，且各该封装单元是由多个呈格栅排列的纵向及横向切割线所区隔，并该承载件上形成电性接点及凹部时，使该电性接点形成在该纵向及横向切割线通过处，以及使该凹部形成在该纵向及横向切割线交会处。
10.如权利要求9所述的具有支撑部的半导体封装结构制法，其特征在于，该制法还包括进行置晶、芯片与电性接点的电性导接、封装模压、移除该承载件以及沿该切割线进行切单。
11.一种具有支撑部的半导体封装结构制法，其特征在于，该具有支撑部的半导体封装结构制法包括：
提供一导线架，具有一芯片座及多个分布在该芯片座周围的管脚，将至少一芯片接置在该芯片座上、并借由焊线电性连接至该管脚；
将该接置有芯片的导线架置于由上、下模具构成的模穴中进行模压制程，其中该下模具表面预设有凹部，在该模穴中注入用于包覆该芯片与焊线的封装胶体，并使该封装胶体充填在该下模具凹部中；以及
移除该模具，令该芯片座及管脚底面能够外露出该封装胶体，且使该封装胶体表面形成有向外延伸的凸部。
12.如权利要求11所述的具有支撑部的半导体封装结构制法，其特征在于，该凸部的形状可以是点状、条状及环状其中一种，供该封装结构借由该凸部有效地接置在外部装置上。
13.如权利要求11所述的具有支撑部的半导体封装结构制法，其特征在于，该半导体封装结构能够以单颗及批次其中一种方式进行生产。
14.一种具有支撑部的半导体封装结构，其特征在于，该具有支撑部的半导体封装结构包括：
至少一芯片；
多个电性接点，形成于该芯片的周围，且该芯片电性连接至该电性接点；以及
一封装胶体，用于包覆该芯片与电性接点，并令该多个电性接点的底面及侧面能露出该封装胶体并与该封装胶体表面切齐，且该封装胶体的底面的四角端形成有向外延伸的凸部，该封装结构能够借由该凸部接置在外部装置上。
15.如权利要求14所述的具有支撑部的半导体封装结构，其特征在于，该芯片是以覆晶或打线其中一种方式电性连接至该电性接点。
16.如权利要求14所述的具有支撑部的半导体封装结构，其特征在于，该凸部的形状是点状、条状或环状其中一种。
17.如权利要求14所述的具有支撑部的半导体封装结构，其特征在于，该半导体封装结构还包括芯片座垫，供接置半导体芯片。
18.如权利要求14所述的具有支撑部的半导体封装结构，其特征在于，该半导体封装结构中未设置芯片载体。
19.一种具有支撑部的半导体封装结构，其特征在于，该具有支撑部的半导体封装结构包括：
至少一芯片；
多个电性接点，形成于该芯片的周围，且该芯片电性连接至该电性接点；以及
一封装胶体，用于包覆该芯片与电性接点，并令该多个电性接点的底面及侧面外露出该封装胶体并与该封装胶体表面切齐，该封装胶体的底面四角端形成有向外延伸的凸部，且该凸部位于未影响该多个电性接点及该芯片设置的位置处，使该封装结构能够借由该凸部接置在外部装置上。
CNB2004101041382A 2004-12-30 2004-12-30 具有支撑部的半导体封装结构及其制法 Active CN100456442C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004101041382A CN100456442C (zh) 2004-12-30 2004-12-30 具有支撑部的半导体封装结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004101041382A CN100456442C (zh) 2004-12-30 2004-12-30 具有支撑部的半导体封装结构及其制法

Publications (2)

Publication Number Publication Date
CN1797727A CN1797727A (zh) 2006-07-05
CN100456442C true CN100456442C (zh) 2009-01-28

Family

ID=36818652

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101041382A Active CN100456442C (zh) 2004-12-30 2004-12-30 具有支撑部的半导体封装结构及其制法

Country Status (1)

Country Link
CN (1) CN100456442C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383332B (zh) * 2007-09-03 2011-10-26 亿光电子工业股份有限公司 电子元件装置及其制造方法
CN105225974A (zh) * 2015-11-05 2016-01-06 南通富士通微电子股份有限公司 封装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340164A (ja) * 1995-06-09 1996-12-24 Fujitsu General Ltd Ｂｇａ型パッケージの面実装構造
JP2000277655A (ja) * 1999-03-25 2000-10-06 Kawasaki Steel Corp Ｂｇａパッケージ
US6239383B1 (en) * 1998-09-05 2001-05-29 Via Technologies, Inc. Ball-grid array IC packaging frame
JP2002043513A (ja) * 2000-07-31 2002-02-08 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US6613605B2 (en) * 1999-12-15 2003-09-02 Benedict G Pace Interconnection method entailing protuberances formed by melting metal over contact areas
US20030209785A1 (en) * 2002-05-10 2003-11-13 Choi Seung-Yong Semiconductor package having solder joint of improved reliability

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340164A (ja) * 1995-06-09 1996-12-24 Fujitsu General Ltd Ｂｇａ型パッケージの面実装構造
US6239383B1 (en) * 1998-09-05 2001-05-29 Via Technologies, Inc. Ball-grid array IC packaging frame
JP2000277655A (ja) * 1999-03-25 2000-10-06 Kawasaki Steel Corp Ｂｇａパッケージ
US6613605B2 (en) * 1999-12-15 2003-09-02 Benedict G Pace Interconnection method entailing protuberances formed by melting metal over contact areas
JP2002043513A (ja) * 2000-07-31 2002-02-08 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US20030209785A1 (en) * 2002-05-10 2003-11-13 Choi Seung-Yong Semiconductor package having solder joint of improved reliability

Also Published As

Publication number Publication date
CN1797727A (zh) 2006-07-05

Similar Documents

Publication Publication Date Title
US10008438B2 (en) Low profile leaded semiconductor package and method of fabricating the same
CN101601133B (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
CN101252096B (zh) 芯片封装结构以及其制作方法
CN103843133B (zh) 具有热熔接封装部件的引线载体
KR20030051222A (ko) 반도체 장치 및 그 제조 방법
US20110163430A1 (en) Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
CN101556946B (zh) 形成半导体封装件的方法及其结构
CN102386106A (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
JP2015527753A (ja) 印刷形成による端子パッドを有するリードキャリア
CN107912069A (zh) 不具有裸片附接垫的引线载体结构和由此形成的封装
US6967128B2 (en) Semiconductor device and method of manufacturing the same
CN107768339B (zh) 半导体器件及制造半导体器件的方法
CN103972199A (zh) 线键合方法和结构
CN100456442C (zh) 具有支撑部的半导体封装结构及其制法
CN101866889B (zh) 无基板芯片封装及其制造方法
CN101090077A (zh) 半导体封装件及其制法
US20180269135A1 (en) Methods and apparatus for an improved integrated circuit package
JP2000114295A (ja) 半導体装置の製造方法
CN101378023B (zh) 半导体封装件及其制法
CN110690191A (zh) 一种双面芯片封装结构及封装方法
CN109559997A (zh) 表面安装半导体器件及其制造方法
CN210467822U (zh) 一种双面芯片封装结构
CN104882386B (zh) 半导体器件格栅阵列封装
CN203260571U (zh) 无外引脚半导体封装构造及导线架条
CN112018063A (zh) 半导体封装、半导体装置及半导体封装的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant