CN110690191A - 一种双面芯片封装结构及封装方法 - Google Patents

一种双面芯片封装结构及封装方法 Download PDF

Info

Publication number
CN110690191A
CN110690191A CN201911069533.4A CN201911069533A CN110690191A CN 110690191 A CN110690191 A CN 110690191A CN 201911069533 A CN201911069533 A CN 201911069533A CN 110690191 A CN110690191 A CN 110690191A
Authority
CN
China
Prior art keywords
chip
pin
packaging
double
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911069533.4A
Other languages
English (en)
Inventor
吴涛
岳茜峰
吴奇斌
吕磊
汪阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changdian Technology (chuzhou) Co Ltd
Original Assignee
Changdian Technology (chuzhou) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changdian Technology (chuzhou) Co Ltd filed Critical Changdian Technology (chuzhou) Co Ltd
Priority to CN201911069533.4A priority Critical patent/CN110690191A/zh
Publication of CN110690191A publication Critical patent/CN110690191A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开了一种双面芯片封装结构及封装方法，属于半导体封装制造领域。针对现有技术中存在的现有的产品集成度低、成本高、可靠性的问题，本发明提供了一种双面芯片封装结构及封装方法，形成包封料包覆正面芯片及电性连接部、正面引脚和背面引脚，包封料包覆背面芯片周围、电性连接部、基板背面，并包覆背面引脚部分背面，正面引脚和背面引脚背面至少部分区域外露封装体，背离芯片的引脚侧面及侧面连接的引脚凸出也外露封装体。它可以提高双面装芯片封装产品的生产效率，降低时间成本和材料成本。

Description

一种双面芯片封装结构及封装方法
技术领域
本发明涉及半导体封装制造领域，更具体地说，涉及一种双面芯片封装结构及封装方法。
背景技术
现有双面芯片封装结构大多数是以基板为芯片载体的多芯片封装，虽然满足了小型化、高密度的要求，但是由于基板的成本较高，不适合要求低成本、高密度的产品。
以引线框为载体降低成本，现有在引线框两面进行芯片封装的产品，如中国专利CN200610029153.4，方法如下：
(1)在所述引线框架的一面覆盖一层不与所述第一塑封材料结合的薄膜；
(2)在所述引线框架的另一面上通过粘结剂将所述第一芯片粘贴在所述引线框架的芯片座上；
(3)用所述导线进行引线键合，完成第一芯片和所述引线框架的电性连接；
(4)用所述第一塑封材料包覆所述第一芯片、第一芯片所在面的导线和部分内引脚；
(5)固化所述第一塑封材料；
(6)揭去所述覆盖在引线框架上的薄膜；
(7)用步骤(2)的方法在引线框架的一面上进行第二芯片的粘贴；
(8)用步骤(3)的方法完成所述第二芯片和所述引线框架的电性连接；
(9)用第二塑封材料包覆所述第一塑封材料、第二芯片、第二芯片所在面的导线以及所述引线框架内的内引脚；
(10)固化所述第二塑封材料；
(11)对整个封装结构进行切割和引脚加工。
又如中国专利CN200610029153.4，在完成塑封后需要对整个封装结构进行冲切成型：首先冲塑，利用刀片将塑封体四周多余溢胶祛除，然后外引脚向着电路板的方向弯折，形成支撑的肩部与焊接面。上述方法由于在引线框版面上需要布局这种外引脚结构，而这种外引脚又占据不小的面积，所以不利于引线框上排布更多的产品单元，排布密度不高，不利于产品产生效率的提高，不利于时间成本和材料成本的降低。另外，外引脚焊接面部分由于经过产品切断操作，切断面无锡层覆盖，以至于后续产品贴片上板环节出现贴片不牢，导致产虚焊、开路，降低了贴装可靠性。
发明内容
1.要解决的技术问题
针对现有技术中存在的现有的产品集成度低、成本高、可靠性的问题，本发明提供了一种双面芯片封装结构及封装方法，它可以提高双面装芯片封装产品的生产效率，降低时间成本和材料成本。
2.技术方案
本发明的目的通过以下技术方案实现。
一种双面芯片封装结构，包括封装基材，若干引脚设置在封装基材相对的两侧或四周，若干引脚分正面引脚和背面引脚，正面引脚和背面引脚互不连通；
正面引脚与背面引脚远离芯片的一侧设置引脚侧面及与引脚侧面连接的引脚凸出；
封装基材设置有正面芯片，正面芯片与正面引脚之间通过电性连接部电性连接；
封装基材设置有背面芯片，背面芯片与背面引脚之间通过电性连接部电性连接；
包封料包覆正面芯片、背面芯片、电性连接部、正面引脚和背面引脚之间区域，正面引脚背面至少部分露出塑封体，背面引脚背面部分露出塑封体。。
更进一步的，还包括基岛，正面芯片设置在基岛正面和/或背面芯片设置在基岛背面。
更进一步的，所述背面引脚靠近芯片设有一段延伸部。
更进一步的，所述的背面引脚设置在正面引脚内侧。
更进一步的，正面芯片为球焊芯片或者倒装芯片，背面芯片为球焊芯片或倒装芯片。
更进一步的，电性连接部为焊球、焊线。
一种双面芯片封装结构的封装方法，包括对正面芯片进行封装的步骤，选取封装基材，对封装基材正面半蚀刻，安装正面芯片，打线和包封后，完成正面芯片的安装；还包括如下步骤，
步骤一、在封装基材背面进行半蚀刻，形成与正面芯片连通的正面引脚、背面芯片连通的背面引脚、和正面引脚与背面引脚远离芯片的一侧设置的引脚侧面及与引脚侧面连接的引脚凸出，正面引脚和背面引脚二者电性上互不连通；
步骤二、在经过背面半蚀刻后的封装基材背面刷油墨，使用菲林进行曝光，将引脚位置的区域的油墨全部去除，露出正面引脚、背面引脚、引脚凸出的金属表面，然后油墨进行固化、收缩；
步骤三、将背面芯片安装在刷过油墨的封装基材背面，通过电性连接部与背面引脚连通；
步骤四、对背面芯片进行背面包封，形成背面封装，包封后的背面引脚部分区域外露封装体，正面引脚至少部分外围区域外露封装体；
步骤五、经过背面包封后的封装结构相应位置进行电镀，正面引脚、背面引脚都被电镀上锡，产品切割成型，完成双面芯片封装结构的制作。
更进一步的，步骤一中，蚀刻形成的背面引脚设置在蚀刻形成的正面引脚内侧。
更进一步的，对应的步骤二去除油墨时候，正面引脚、背面引脚远离芯片的一侧的油墨也被去除，即露出引脚侧面及引脚凸出的侧面部分；步骤四中包封后的对应的引脚侧面及引脚凸出的侧面部分也外露封装体，步骤五中引脚侧面及引脚凸出的侧面部分也被电镀上锡。
更进一步的，步骤二中的油墨为感光油墨。
更进一步的，步骤四中的包封通过对应的包封模具进行制作，在包封模具上对应倒装芯片位置开设型腔，进行背面包封。
更进一步的，封装基材正面半蚀刻或步骤一中还可以半蚀刻形成基岛，步骤二中对应基岛位置区域的油墨也去除，步骤三中的背面芯片可以设置在基岛背面。
更进一步的，封装基材正面半蚀刻时，还可以蚀刻去除背面引脚的上半部分。
3.有益效果
相比于现有技术，本发明的优点在于：
本方案双面封装结构的引脚至少部分露出于封装产品背面，配合开窗PCB板贴片上板，无需对外引脚进行弯折操作，减少了引线框上外引脚的排布面积，使引线框上能排布更多产品单元，从而提高双面装芯片封装产品的生产效率，降低时间成本和材料成本，同时，引脚侧面设计爬锡结构，增加了上板焊接可靠性，封装体可以通过开窗PCB板，使封装体可以向PCB板两面进行散热，相比现有技术，散热效果更加。
附图说明
图1为芯片正面包封步骤后的截面示意图；
图2为正面芯片安装后的俯视示意图；
图3为基材背面蚀刻后的截面示意图；
图4为基材背面蚀刻后的背面俯视示意图；
图5为基材背面刷油墨后的截面示意图；
图6为基材背面去除引线脚侧部的油墨后的背面俯视示意图；
图7为倒装芯片焊接在基材背面的截面示意图；
图8为倒装芯片焊接在基材背面的俯视示意图；
图9为倒装芯片包封后的截面示意图；
图10为倒装芯片包封后的背面俯视示意图；
图11为切割分离后的侧面截面示意图；
图12为DFN结构芯片封装背面俯视示意图；
图13为一种半蚀刻背面引脚实施例结构的截面示意图；
图14为另一种半蚀刻背面引脚实施例结构的截面示意图。
图中标号说明：
1、正面芯片；2、正面引脚；3、背面引脚；4、引脚凸出；5、引脚侧面；6、油墨；7、背面芯片；8、背面封装；9、正面封装；10、连筋；11、延伸部；12、基岛。
具体实施方式
下面结合说明书附图和具体的实施例，对本发明作详细描述。
本芯片通过，一系列的步骤完成双面芯片的封装制作，从金属板材→正面贴膜半蚀刻形成管脚→安装正面芯片→压焊→正面包封→后固化→金属板材背面半蚀刻→刷油墨、曝光、显影(露出背面引脚)→安装背面芯片→背面包封→切割→测试打印→检验→包装→入库，完成整体的双面芯片的封装结构；具体的实施例如下；
实施例1
安照常规的步骤安装正面芯片1，具体的步骤如图1、2所示，包括，一封装基材，这里的封装基材主要是指的是铜板基材，此处的铜板基材可以为大版的铜板基材，可以在铜板基材上模组化地进行双面芯片封装结构单元产品的制造，这样可以合理地设置对应的正面引脚2、背面引脚3和基岛12。在铜板基材正面进行半蚀刻，形成正面引脚2、背面引脚3和基岛12的上半部分，并在基岛上安装正面芯片1。根据产品厚度及设计要求，可以选择正面芯片1倒装或者正装。正面芯片1与正面引脚2通过电性连接部进行连接，并对封装基材上方进行包封形成正面封装9，完成正面芯片1的安装。正面引脚2和背面引脚3远离芯片一侧设有引脚侧面5，引脚侧面5上设置一引脚凸出4，即引脚凸出4设于正面引脚2和背面引脚3远离芯片的一侧。每个双面芯片封装结构单元产品通过正面引脚2和背面引脚3外侧的引脚凸出4与铜板基材上的条状连筋10连接。后续产品电镀时，通过引脚凸出4与条状连筋10的导通，实现正面引脚2和背面引脚3的上锡。
安装完正面芯片1后进行背面芯片7的安装；具体的步骤如下：具体的此处实施例采用FBP封装的形式来进行示例。
步骤一、如图3、4所示，在封装基材背面进行半蚀刻，采用现有的蚀刻方式即可，通过半蚀刻分离形成与正面芯片1电性连通的正面引脚2和背面芯片7电性连通的背面引脚3，二者电性上互不连通。具体的引脚数量以及位置可以根据需求进行设置。本实施例的方案中，将正面引脚2、背面引脚3设置在基岛(或芯片)周围。背面引脚3底部向基岛延伸，最接近基岛的端部与基岛12中心的距离要近于正面引脚2最接近基岛12中心的距离，从而在安装背面芯片7的时候，背面芯片7与背面引脚3接触的同时避免背面芯片7与正面引脚2接触。当然，引脚位置可以根据设计需要进行规划设置，例如可以设置在封装基材相对的两侧，即为DFN封装类型的。
当然，背面引脚3向基岛中心延伸并不是必须的，无论是正装还是倒装芯片，只要引脚有一定的面积使正装/倒装芯片的打线/锡球可以粘上即可，通过对应的设计就可以实现。如果背面安装的是球焊芯片，装片胶是不导电的，接触正面引脚2也无妨。如果背面安装的是倒装芯片也没有必要，倒装芯片借助焊球安装在背面引脚3上，倒装芯片7与正面引脚2会有一定的间隔，不会接触到正面引脚2。
步骤二、如图5、6所示，在经过背面半蚀刻后的封装基材背面刷油墨6，油墨6为感光油墨，如绿油。油墨印刷的丝网采用整片区域印刷，再使用菲林进行曝光、显影，将引脚表面区域的油墨6全部去除，露出正面引脚2、背面引脚3、基岛12、引脚凸出4的金属表面，还可以露出正面引脚2、背面引脚3远离芯片的一侧，即露出引脚侧面5及引脚凸出4的侧面部分，有助实现产品引脚侧面镀锡，提高SMT上板可靠性。然后对油墨6进行固化、收缩。。
步骤三、如图7、8所示，将背面芯片7安装在刷过油墨的封装基材背面，通过电性连接部与背面引脚3连通。根据焊接的方式，背面芯片7进行正装打线或者倒装都可以。采用倒装芯片，可以将背面芯片7设置在背面引脚3靠近封装内部的位置，保证后续背面包封结束后正面引脚2和背面引脚3的底部表面至少部分区域外露封装体。当然，此处背面芯片7也可以采用正面贴装、球焊的方式进行连接，当然也可以使用其他方式。
步骤四、如图9、10所示，对背面芯片7芯片进行背面包封，形成背面封装8，包封后的背面引脚3部分区域外露封装体，正面引脚2背面至少部分外露封装体。正面引脚2、背面引脚3对应的引脚凸出4以及引脚侧面5也外露封装体。此处的包封通过对应的包封模具进行制作，在包封模具上对应倒装芯片位置开设型腔，进行背面包封。
步骤五、经过背面包封后的封装结构相应位置进行电镀，正面引脚2、背面引脚3及其引脚侧面5底部表面都被电镀上锡。然后模组化的双面芯片封装结构产品切割成型分离成单颗双面芯片封装结构，如图11所示，完成双面芯片封装结构的制作。
优选的，在本实施中步骤一中，如图4所示，可以在背面引脚3靠近基岛(或芯片)设有一段延伸部11。延伸部11后续可以作为背面封装8电性连接部与背面引脚3的连接部位，提高电性连接的质量。
本产品在安装的时候，在PCB板上开设适合背面封装8尺寸的窗口，以让背面封装8设于窗口内，引脚贴片上板，不占用空间。
对应的本方案的，一种双面芯片封装结构，如下，
包括封装基材，若干引脚设置在封装基材的四周，若干引脚分正面引脚2和背面引脚3，正面引脚2和背面引脚3互不连通；
正面引脚2与背面引脚3远离芯片的一侧设有引脚侧面5及与引脚侧面连接的引脚凸出4；
封装基材正面设置有正面芯片1，正面芯片1与正面引脚2之间通过电性连接部电性连接；
封装基材及背面引脚3背面贴装背面芯片7，背面芯片7与背面引脚3之间通过电性连接部电性连接；
包封料包覆正面芯片1、背面芯片7、电性连接部、正面引脚2和背面引脚3之间区域；正面引脚2背面至少部分露出塑封体，背面引脚3背面部分露出塑封体，引脚侧面5、引脚凸出4背面及侧面露出塑封体。
本方案的芯片封装以及工艺方法，配合开窗PCB板贴片上板，无需对外引脚进行弯折操作，减少了引线框上外引脚的排布面积，使引线框上能排布更多产品单元，从而提高双面装芯片封装产品的生产效率，降低时间成本和材料成本，同时，引脚侧面设计爬锡结构，增加了上板焊接可靠性，封装体可以通过开窗PCB板，使封装体可以向PCB板两面进行散热，相比现有技术，散热效果更加。
实施例2
本实施例与实施例1基本相同，不同之处在于，还可以适用于多种不同形式的封装结构，如可以设计一种DFN封装结构，如图12所示，正面引脚2背面引脚3并未设置在四周，而是设置在封装基材相对的两侧。
实施例3
本实施例与实施例1基本相同，不同之处在于，本方案可以不设置基岛。本方案中基岛没有外露封装结构，基板不作为引出电信号的导电端子，所以仅用来承载芯片。在封装基材正面半蚀刻后，正面芯片1可以设置在凹陷的中心区域，可以更进一步控制封装产品的厚度。在封装基材背面半蚀刻后，背面芯片7可以设置在固化后的油墨6上。这样整体芯片的厚度就可以大大降低。如正面芯片1可以是倒装芯片，倒装芯片不需要基岛，倒装芯片直接设置在引脚上的。背面引脚3还可以在封装基材正面半蚀刻的时候蚀刻去除上半部分，背面引脚3只需要保证与背面芯片7能够电性连接，并且在背面芯片包封后背面引脚3背面处于的外围区域外露封装体即可，所以背面引脚3可以正面半蚀刻。
实施例4
实施例4与实施例3的区别在于，背面引脚3形成的设置在正面引脚2的内侧，在完成背面包封后，背面引脚3背面部分外露封装体，正面引脚2的背面则完全外露封装体，形成两圈引脚外露的封装体结构，这样可以合理的设置更多的引脚。
以上示意性地对本发明创造及其实施方式进行了描述，该描述没有限制性，在不背离本发明的精神或者基本特征的情况下，能够以其他的具体形式实现本发明。附图中所示的也只是本发明创造的实施方式之一，实际的结构并不局限于此，权利要求中的任何附图标记不应限制所涉及的权利要求。所以，如果本领域的普通技术人员受其启示，在不脱离本创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本专利的保护范围。此外，“包括”一词不排除其他元件或步骤，在元件前的“一个”一词不排除包括“多个”该元件。产品权利要求中陈述的多个元件也可以由一个元件通过软件或者硬件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。

Claims (13)

1.一种双面芯片封装结构，其特征在于，包括封装基材，若干引脚设置在封装基材相对的两侧或四周，若干引脚分正面引脚(2)和背面引脚(3)，正面引脚(2)和背面引脚(3)互不连通；
正面引脚(2)与背面引脚(3)远离芯片的一侧设置引脚侧面(5)及与引脚侧面连接的引脚凸出(4)；
封装基材正面设置有正面芯片(1)，正面芯片(1)与正面引脚(2)之间通过电性连接部电性连接；
封装基材背面设置有背面芯片(7)，背面芯片(7)与背面引脚(3)之间通过电性连接部电性连接；
包封料包覆正面芯片(1)、背面芯片(7)、电性连接部、正面引脚(2)和背面引脚(3)之间区域，正面引脚(2)背面至少部分露出塑封体，背面引脚(3)背面部分露出塑封体。
2.根据权利要求1所述的一种双面芯片封装结构，其特征在于，还包括基岛(12)，正面芯片(1)设置在基岛(12)正面和/或背面芯片(7)设置在基岛(12)背面。
3.根据权利要求1所述的一种双面芯片封装结构，其特征在于，所述背面引脚(3)靠近芯片设有一段延伸部(11)。
4.根据权利要求1所述的一种双面芯片封装结构，其特征在于，所述的背面引脚(3)设置在正面引脚(2)内侧。
5.根据权利要求1所述的一种双面芯片封装结构，其特征在于，正面芯片(1)为球焊芯片或者倒装芯片，背面芯片(7)为球焊芯片或倒装芯片。
6.根据权利要求1或4所述的一种双面芯片封装结构，其特征在于，所述的引脚侧面(5)、引脚凸出(4)背面及侧面露出塑封体。
7.一种双面芯片封装结构的封装方法，包括对正面芯片进行封装的步骤，选取封装基材，后封装基材正面半蚀刻，安装正面芯片，打线和包封后，完成正面芯片(1)的安装；
还包括如下步骤，
步骤一、在封装基材背面进行半蚀刻，形成与正面芯片(1)连通的正面引脚(2)、背面芯片(7)连通的背面引脚(3)、和正面引脚(2)与背面引脚(3)远离芯片的一侧设置的引脚侧面(5)及与引脚侧面连接的引脚凸出(4)，正面引脚(2)和背面引脚(3)二者电性上互不连通；
步骤二、在经过背面半蚀刻后的封装基材背面刷油墨(6)，使用菲林进行曝光，将引脚位置的区域的油墨(6)全部去除，露出正面引脚(2)、背面引脚(3)、引脚凸出(4)的金属表面，然后油墨(6)进行固化、收缩；
步骤三、将背面芯片(7)安装在刷过油墨的封装基材背面，通过电性连接部与背面引脚(3)连通；
步骤四、对背面芯片(7)进行背面包封，形成背面封装(8)，包封后的背面引脚(3)部分区域外露封装体，正面引脚(2)背面至少部分外露封装体；
步骤五、经过背面包封后的封装结构相应位置进行电镀，正面引脚(2)、背面引脚(3)都被电镀上锡，产品切割成型，完成双面芯片封装结构的制作。
8.根据权利要求7所述的一种双面芯片封装结构的封装方法，其特征在于，步骤一中，蚀刻形成的背面引脚(3)设置在蚀刻形成的正面引脚(2)内侧。
9.根据权利要求7或8所述的一种双面芯片封装结构的封装方法，其特征在于，对应的步骤二去除油墨(6)时候，露出正面引脚(2)、背面引脚(3)远离芯片的一侧的油墨(6)也被去除，即露引脚侧面(5)及引脚凸出(4)的侧面部分；步骤四中包封后的对应的引脚侧面(5)及引脚凸出(4)的侧面部分也外露封装体，步骤五中引脚侧面(5)及引脚凸出(4)的侧面部分也被电镀上锡。
10.根据权利要求7或9所述的一种双面芯片封装结构的封装方法，其特征在于，步骤二中的油墨(6)为感光油墨。
11.根据权利要求7所述的一种双面芯片封装结构的封装方法，其特征在于，步骤四中的包封通过对应的包封模具进行制作，在包封模具上对应倒装芯片位置开设型腔，进行背面包封。
12.根据权利要求7所述的一种双面芯片封装结构的封装方法，其特征在于，封装基材正面半蚀刻或步骤一中还可以半蚀刻形成基岛(12)，步骤二中对应基岛(12)位置区域的油墨(6)也去除，步骤三中的背面芯片(7)可以设置在基岛(12)背面。
13.根据权利要求7所述的一种双面芯片封装结构的封装方法，其特征在于，封装基材正面半蚀刻时，还可以蚀刻去除背面引脚(3)的上半部分。
CN201911069533.4A 2019-11-05 2019-11-05 一种双面芯片封装结构及封装方法 Pending CN110690191A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911069533.4A CN110690191A (zh) 2019-11-05 2019-11-05 一种双面芯片封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911069533.4A CN110690191A (zh) 2019-11-05 2019-11-05 一种双面芯片封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN110690191A true CN110690191A (zh) 2020-01-14

Family

ID=69116198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911069533.4A Pending CN110690191A (zh) 2019-11-05 2019-11-05 一种双面芯片封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN110690191A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113299565A (zh) * 2021-07-28 2021-08-24 江苏长晶浦联功率半导体有限公司 一种芯片封装方法和芯片封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952725A (en) * 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
CN202003984U (zh) * 2010-09-04 2011-10-05 江苏长电科技股份有限公司 双面图形芯片倒装先镀后刻单颗封装结构
CN102403283A (zh) * 2011-11-25 2012-04-04 江苏长电科技股份有限公司 有基岛球栅阵列封装结构及其制造方法
CN108206170A (zh) * 2017-12-29 2018-06-26 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN210467822U (zh) * 2019-11-05 2020-05-05 长电科技（滁州）有限公司 一种双面芯片封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952725A (en) * 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
CN202003984U (zh) * 2010-09-04 2011-10-05 江苏长电科技股份有限公司 双面图形芯片倒装先镀后刻单颗封装结构
CN102403283A (zh) * 2011-11-25 2012-04-04 江苏长电科技股份有限公司 有基岛球栅阵列封装结构及其制造方法
CN108206170A (zh) * 2017-12-29 2018-06-26 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN210467822U (zh) * 2019-11-05 2020-05-05 长电科技（滁州）有限公司 一种双面芯片封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113299565A (zh) * 2021-07-28 2021-08-24 江苏长晶浦联功率半导体有限公司 一种芯片封装方法和芯片封装结构

Similar Documents

Publication Publication Date Title
US6762118B2 (en) Package having array of metal pegs linked by printed circuit lines
US9209081B2 (en) Semiconductor grid array package
KR101037997B1 (ko) 반도체 다이 패키지와 반도체 다이 패키지용 기판 그리고 이들의 형성 방법, 및 리드 프레임 구조물의 제조 방법 및 처리 방법
US6720207B2 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
JP3691993B2 (ja) 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
US8618641B2 (en) Leadframe-based semiconductor package
US4903114A (en) Resin-molded semiconductor
US6358778B1 (en) Semiconductor package comprising lead frame with punched parts for terminals
US8384205B2 (en) Electronic device package and method of manufacture
CN210467822U (zh) 一种双面芯片封装结构
CN109390237A (zh) 侧面可焊接无引线封装
CN113990831A (zh) 用于半导体器件的表面贴装封装件
JP2000150702A (ja) 半導体装置の製造方法
US6380062B1 (en) Method of fabricating semiconductor package having metal peg leads and connected by trace lines
CN110690191A (zh) 一种双面芯片封装结构及封装方法
JP2000049383A (ja) 光電変換素子及びその製造方法
CN108198797B (zh) 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN107658286B (zh) 半导体元件安装用基板、半导体装置及它们的制造方法
WO2006126809A1 (en) Very small light emitting diode package and manufacturing methods of it
CN110890284A (zh) 一种芯片堆叠封装结构及其工艺方法
JP2004104153A (ja) 発光素子および半導体装置
US20010001069A1 (en) Metal stud array packaging
CN100456442C (zh) 具有支撑部的半导体封装结构及其制法
JP7145414B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
KR101297662B1 (ko) 리드프레임의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination