CN111696873A - 一种半导体封装方法和封装芯片 - Google Patents

一种半导体封装方法和封装芯片 Download PDF

Info

Publication number
CN111696873A
CN111696873A CN202010553778.0A CN202010553778A CN111696873A CN 111696873 A CN111696873 A CN 111696873A CN 202010553778 A CN202010553778 A CN 202010553778A CN 111696873 A CN111696873 A CN 111696873A
Authority
CN
China
Prior art keywords
packaging
plastic package
metal substrate
electroplating
package body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010553778.0A
Other languages
English (en)
Inventor
袁凤江
雒继军
江超
张国光
徐周
颜志扬
李伟光
阳征源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FOSHAN BLUE ROCKET ELECTRONICS CO LTD
Original Assignee
FOSHAN BLUE ROCKET ELECTRONICS CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FOSHAN BLUE ROCKET ELECTRONICS CO LTD filed Critical FOSHAN BLUE ROCKET ELECTRONICS CO LTD
Priority to CN202010553778.0A priority Critical patent/CN111696873A/zh
Publication of CN111696873A publication Critical patent/CN111696873A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开了一种半导体封装方法和封装芯片，属于半导体封装技术领域，所述半导体封装方法包括如下步骤：S1.在金属基板的上表面电镀若干组封装单元，每组封装单元由载片基岛和管脚构成；S2.在所述载片基岛上粘接对应的晶圆芯片；S3.对所述晶圆芯片与对应的管脚进行引线焊接；S4.对所述金属基板的上表面进行塑封，得到第一塑封体；S5.剥离所述第一塑封体上的金属基板，得到第二塑封体；S6.在所述第二塑封体的非管脚面贴上薄膜；S7.以所述封装单元为单位将所述第二塑封体切割成若干个封装成品；S8.去掉所述薄膜，使所述封装成品分离脱落；通过上述设置，解决封装成品的厚度受引线框架制约的问题，使封装成品的厚度降低，体积更小。

Description

一种半导体封装方法和封装芯片
技术领域
本发明涉及半导体封装技术领域，特别涉及一种半导体封装方法。
背景技术
以便携式消费类产品为代表的电子市场需求暴涨，体积更小，集成度更高的封装产品已经成为应用的优先选择。DFN和QFN均为扁平无引脚封装，因其内部引脚与焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，使得其能提供更卓越的电热性能。DFN和QFN封装产品在智能手机、笔记本电脑、各类控制板卡、以及其他各类便携式消费类电子产品中都有广泛需求。
DFN或QFN形式的封装的管脚是从底面露出，传统的DFN或QFN封装技术一般采用蚀刻框架基于贴膜载体的方法，现有技术主要的封装工艺流程如下：1.通过冲压成型或蚀刻的方式制造引线框架，引线框架上各个封装单元之间的管脚或载片基岛都是通过金属连筋连接以保证框架完整；2.在引线框架背面贴上膜片以保证在塑封时管脚底部不被塑封料包封；3.将晶圆片粘接在载片基岛上；4.引线焊接；5.塑封；6.成品划片，得到封装成品。
但上述封装方法存在以下技术缺陷：由于通过冲压成型或蚀刻方式制造的引线框架上的各个封装单元上的载片基岛或管脚之间依靠引线框架的连筋支撑连接，为避免引线框架容易变形和保证引线框架的完整性，引线框架的薄度受限，制约了封装成品的厚度降低。
可见，现有技术还有待改进和提高。
发明内容
鉴于上述现有技术的不足之处，本发明的目的在于提供一种半导体封装方法和封装芯片，旨在降低半导体封装成品的厚度，解决封装成品的厚度受引线框架制约的问题，。
为了达到上述目的，本发明采取了以下技术方案：
一种半导体封装方法，包括以下步骤：S1.在金属基板的上表面电镀若干组封装单元，每组封装单元由载片基岛和管脚构成；S2.在所述载片基岛上粘接对应的晶圆芯片；S3.对所述晶圆芯片与对应的管脚进行引线焊接；S4.对所述金属基板的上表面进行塑封，得到第一塑封体；S5.剥离所述第一塑封体上的金属基板，得到第二塑封体；S6.在所述第二塑封体的非管脚面贴上薄膜；S7.以所述封装单元为单位将所述第二塑封体切割成若干个封装成品；S8.去掉所述薄膜，使所述封装成品分离脱落。
所述的半导体封装方法，其中，所述步骤S1具体包括：在所述金属基板的上表面均匀划分若干个封装区域，在所述封装区域等间距地设置若干组封装单元，每组封装单元由至少一个载片基岛和至少一个管脚构成，在所述金属基板的上表面电镀所述载片基岛和管脚。
所述的半导体封装方法，其中，所述在所述金属基板的上表面电镀所述载片基岛和管脚具体包括：先在所述金属基板的上表面电镀一层隔离层，然后在所述隔离层的表面电镀一层第一阻挡层，再在所述第一阻挡层的表面电镀一层导电层，再在所述导电层的表面电镀一层第二阻挡层，最后在所述第二阻挡层的表面电镀一层防氧化层，形成所述载片基岛或管脚。
所述的半导体封装方法，其中，所述电镀形成的载片基岛或管脚的上部外径大于其下部外径。
所述的半导体封装方法，其中，所述隔离层由与稀硫酸或稀盐酸不易反应的金属材质电镀形成，所述隔离层的厚度不小于0.025um。
所述的半导体封装方法，其中，所述封装区域之间间隔设置，所述步骤S4具体包括：对所述金属基板的上表面的各个封装区域进行塑封，得到第一塑封体。
所述的半导体封装方法，其中，所述步骤S5具体包括：通过化学腐蚀或机械研磨的方式剥离所述第一塑封体上的金属基板，并保留所述载片基岛和管脚的隔离层，得到若干个以所述封装区域为单位的第二塑封体。
所述的半导体封装方法，其中，所述步骤S4和步骤S5之间还包括：对所述第一塑封体进行后固化；所述后固化的温度设置为165-175℃，所述后固化的时间设置为290-310min。
所述的半导体封装方法，其中，还包括步骤S9,所述步骤S9包括：对所述封装成品进行等离子清洗。
一种封装芯片，包括晶圆芯片，所述晶圆芯片采用如上任一项所述的半导体封装方法封装成型。
有益效果：
本发明提供了一种半导体封装方法和封装芯片，相比现有技术，通过在金属基板上电镀载片基岛和管脚，由于金属基板已经提供足够的支撑力，使封装单元之间无需金属连筋连接，载片基岛和管脚相对传统的冲压成型或蚀刻的引线框架可以做得更薄，从而解决封装成品的厚度受引线框架制约的问题，使封装成品的厚度降低，体积更小。
附图说明
图1为本发明一种半导体封装方法的工艺流程示意图。
图2为本发明所述步骤S1的实施示意图。
图3为本发明所述步骤S4的实施示意图。
图4为本发明所述步骤S5的实施示意图。
图5为本发明所述步骤S7的实施示意图。
图6为本发明所述封装成品的结构示意图。
主要元件符号说明：10-金属基板、11-封装区域、20-封装单元、21-载片基岛、22-管脚、30-晶圆芯片、40-引线、51-隔离层、52-第一阻挡层、53-导电层、54-第二阻挡层、55-防氧化层、60-第一塑封体、70-第二塑封体、80-薄膜、90-切割刀、100-封装成品。
具体实施方式
本发明提供一种半导体封装方法和封装芯片，为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明的保护范围。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接连接，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
需要说明的是，DFN和QFN均为扁平无引脚封装，因其内部引脚与焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，使得其能提供更卓越的电热性能。DFN和QFN封装产品在智能手机、笔记本电脑、各类控制板卡、以及其他各类便携式消费类电子产品中都有广泛需求。传统的DFN或QFN封装技术一般采用蚀刻框架基于贴膜载体的方法，现有技术主要的封装工艺流程如下：1.通过冲压成型或蚀刻的方式制造引线框架，引线框架上各个封装单元之间的管脚或载片基岛都是通过金属连筋连接以保证框架完整；2.在引线框架背面贴上膜片以保证在塑封时管脚底部不被塑封料包封；3.将晶圆片粘接在载片基岛上；4.引线焊接；5.塑封；6.成品划片，得到封装成品。
上述封装方法存在以下技术缺陷：由于通过冲压成型或蚀刻方式制造的引线框架上的各个封装单元上的载片基岛或管脚之间依靠引线框架的连筋支撑连接，为避免引线框架容易变形和保证引线框架的完整性，引线框架的薄度受限，制约了封装成品的厚度降低；在引线焊接时，由于高温容易使膜片软化，单靠引线框架的支撑性弱，导致焊点受力不均，存在虚焊的风险；塑封时，由于注塑压力对底面膜片的冲击，易导致塑封料撑开膜片造成底面焊脚溢胶，焊脚表面存在的残余塑封料影响产品的焊接可靠性；成品划片时，由于封装单元之间存在金属连筋，切割刀需要切割塑封料和金属两种材质，一容易导致两种材质的结合面分层，二加大切割刀的损耗，三切割后得到的产品侧面存在引线框架外露的问题，即连筋的切割面外露，影响产品气密性。
请参阅图4-5，本发明提供一种半导体封装方法，包括如下步骤。
请参阅图2，步骤S1.在金属基板10的上表面电镀若干组封装单元20，每组封装单元20由载片基岛21和管脚22构成；需要说明的是，封装单元20的载片基岛21和管脚22的数量和排布根据具体的需要封装的晶圆芯片30的型号种类设置，不同型号种类的晶圆芯片30需要引出的引脚数有所区别，本领域技术人员可根据实际情况进行设置。
在某些实施方式中，金属基板10的材质可采用铜或不锈钢，为保证金属基板10具有一定支撑性，避免金属基板10太薄而导致容易翘曲变形，金属基板10的厚度设置在145-155um。需要说明的是，本领域技术人员也可根据实际的半导体生产设备的情况或者金属基板10的面积大小设置为其它不同厚度的金属基板10以保证支撑性和适配性。
在某些实施方式中，所述步骤S1具体包括：在所述金属基板10的上表面均匀划分若干个封装区域11，在所述封装区域11等间距地设置若干组封装单元20，每组封装单元20由至少一个载片基岛21和至少一个管脚22构成，在所述金属基板10的上表面电镀所述载片基岛21和管脚22。上述封装区域11的大小可根据塑封设备的塑封模具大小和形状进行相应的划分，本领域技术人员可根据实际情况将封装区域11划分为正方形、长方形、圆形等形状。
请参阅图5-6，进一步地，在某些实施方式中，所述在所述金属基板10的上表面电镀所述载片基岛21和管脚22具体包括：先在所述金属基板10的上表面电镀一层隔离层51，然后在所述隔离层51的表面电镀一层第一阻挡层52，再在所述第一阻挡层52的表面电镀一层导电层53，再在所述导电层53的表面电镀一层第二阻挡层54，最后在所述第二阻挡层54的表面电镀一层防氧化层55，形成所述载片基岛21或管脚22。
通过上述设置，载片基岛21和管脚22为多层电镀结构，每层电镀层相互配合起到保护载片基岛21和管脚22的作用。其中，导电层53主要起到导电作用，一般作为载片基岛21和管脚22的导电主体，采用导电性能良好的金属材质电镀形成，例如：金、银、铜等。在使用化学腐蚀剥离金属基板10时，隔离层51起到保护载片基岛21和管脚22不被腐蚀的作用，在剥离金属基板10时最大限度地不损伤载片基岛21和管脚22的整体结构，因此隔离层51一般由与稀硫酸或稀盐酸不易反应的金属材质电镀形成，例如：金、银、铂等贵金属，这些金属化学性质稳定，不易被酸蚀。第一阻挡层52和第二阻挡层54起到防止相邻两层金属互相迁移的作用，一般采用镍电镀形成，镍具有耐腐蚀性、可焊性等特性，还适用于作为避免金属迁移的阻挡层。防氧化层55起到避免载片基岛21和管脚22的顶面长时间暴露在空气中而产生氧化，避免顶面氧化对引线焊接步骤产生影响，保证焊接的可靠性，防氧化层55可采用理化性稳定、不易氧化的金属电镀形成，例如金、银等。
其中，在某些实施方式中，为保证隔离层51能有效地保护载片基岛21和管脚22，需要保证隔离层51具有一定厚度，因此所述隔离层51的厚度不小于0.025um。
在实际应用中，载片基岛21和管脚22均为多层电镀结构，保证封装成品100的功能性和可靠性，另外地，在考虑塑封料与载片基岛21或管脚22的接触面积影响两者之间的结合力强弱的情况下，载片基岛21和管脚22的厚度可设置在60-75um，比传统的冲压成型或蚀刻得到的引线框架的厚度更小。以DFN1×1-4L的封装出脚规格为例，成型后的封装成品100可以达到0.37mm的厚度，理论上载片基岛21和管脚22的厚度可以做得更小，得到封装成品100的厚度和体积也更小；而采用传统的引线框架封装得到的封装成品100，由于受到传统引线框架的厚度限制，一般只能做到0.5mm的厚度水平。
在某些实施方式中，为提高载片基岛21或管脚22与塑封后的塑封料之间的结合力，以使在载片基岛21和管脚22的厚度做得更小的同时保证两者之间的结合力，使所述电镀形成的载片基岛21或管脚22的上部外径大于其下部外径。在实际应用中，载片基岛21和管脚22的侧面形状可设置为T形、倒等腰梯形、蘑菇形等可以起到倒扣效果的形状，从而增大载片基岛21或管脚22与塑封料之间的接触面积从而提高结合力，使载片基岛21和管脚22以有限的厚度提供足够的结合力。
步骤S2.在所述载片基岛21上粘接对应的晶圆芯片30。
在某些实施方式中，该步骤具体包括：每在一个所述载片基岛21上蘸上导电胶或绝缘胶，则将对应的晶圆芯片30粘到该载片基岛21上，即蘸胶和粘片动作同步进行，对载片基岛21逐个蘸胶和粘片。
在另一些实施方式中，该步骤具体包括：先在每个载片基岛21上蘸上导电胶或绝缘胶，再在每个载片基岛21上进行粘片；上述步骤中需要根据导电胶或绝缘胶的性能参数以及金属基板10上的封装单元20的数量，在一定时间内完成对已经蘸胶的载片基岛的粘片动作，以避免载片基岛上的胶点变形或固化而影响粘接性。
在另一些实施方式中，也可以基于导电胶或绝缘胶的性能参数，在金属基板10上的载片基岛21分批蘸胶和粘片，即先对一批载片基岛21进行蘸胶和粘片，再对下一批载片基岛21进行蘸胶和粘片，保证在一定时间内完成蘸胶和粘片动作。为进一步提高生产效率，可以在对第一批载片基岛21粘片的同时，对第二批载片基岛21蘸胶，实现同步执行。
需要说明的是，根据实际的晶圆芯片30的种类型号，本领域技术人员可选用导电胶或绝缘胶，若晶圆芯片30需要载片基岛21引出引脚时则采用导电胶，反之，则采用绝缘胶，避免晶圆芯片30与载片基岛21之间导电。
步骤S3.对所述晶圆芯片30与对应的管脚22进行引线40焊接，即每个安装单元的载片基岛21上的晶圆芯片30和管脚22之间进行引线40焊接，一般采用压焊炉等应用于半导体引线焊接的设备；为保证导电性能，引线40一般采用金线或铜线，金线相对铜线导电性能更好，但成本更高；而铜线相对金线，成本更加低廉。另外，由于采用金属基板10作为载片基岛21和管脚22的支撑载体，金属基板10相对传统封装技术中的膜片不会由于压焊炉的高温而软化，为载片基岛21和管脚22提供足够的支撑力，避免产生虚焊的风险，焊点可靠性好。
请参阅图3，步骤S4.对所述金属基板10的上表面进行塑封，得到第一塑封体60，通常采用高分子塑封料对金属基板10上的封装单元20进行塑封。在某些实施方式中，所述封装区域11之间间隔设置，步骤S4具体包括：对所述金属基板10的上表面的各个封装区域11进行塑封，得到第一塑封体60；具体地，在塑封时，封装区域11之间的间隔配合模具对各个封装区域11进行分隔，使塑封料分别流入各个封装区域11，从而得到若干个第一塑封体60，而不是对整块金属基板10进行塑封，节省耗材。
另外地，相对传统的蚀刻框架基于贴膜载体的封装方法，在进行塑封时，金属基板10与载片基岛21或管脚22的底面之间采用电镀的形式连接，可有效避免载片基岛21与管脚22的底面被塑封料污染，即保护了封装成品100的焊脚，避免封装成品100的焊脚有残余塑封料，保证焊接的可靠性，提高产品质量。
请参阅图4，步骤S5.剥离所述第一塑封体60上的金属基板10，得到第二塑封体70；在某些实施方式中，所述步骤S5具体包括：通过化学腐蚀或机械研磨的方式剥离所述第一塑封体60上的金属基板10，并保留所述载片基岛21和管脚22的隔离层51，得到若干个以所述封装区域11为单位的第二塑封体70，有效利用金属基板10上划分的封装区域11，提高生产效率。另外，保留的隔离层51除了防止化学腐蚀的作用外，还起到防氧化的作用，保证封装成品100在使用时其底面焊脚的焊接可靠性，提高产品质量。
步骤S6.在所述第二塑封体70的非管脚22面贴上薄膜80，以避免第二塑封体70成品划片时得到的封装成品100由于刀片动作而飞溅散落，会造成封装成品100的塑封料崩边；薄膜80一般选用UV膜。
请参阅图5-6，步骤S7.以所述封装单元20为单位将所述第二塑封体70切割成若干个封装成品100，此时封装成品100粘连在薄膜80上以避免散落。由于封装单元20电镀在金属基板10上，各个封装单元20之间不存在传统引线框架带有的金属连筋，因此切割刀90只需切割塑封料一种材质，降低切割刀90的损耗，避免切割对金属与塑封料之间的结合面造成影响而导致分层，且得到的封装成品100的侧面不会外露引线框架，保证封装的气密性，提高封装的效果。
步骤S8.去掉所述薄膜80，使所述封装成品100分离脱落。
进一步地，在某些实施方式中，还包括步骤S9,所述步骤S9包括：对所述封装成品100进行等离子清洗，去除封装成品100表面的由微粒、有机物和无机物等形成的沾污杂质，保证产品质量。
进一步地，在某些实施方式中，所述步骤S4和步骤S5之间还包括：对所述第一塑封体60进行后固化，即加热固化，通过加热可释放第一塑封体60的封装应力，避免由于封装应力导致内部结构损坏；所述后固化的温度设置为165-175℃，所述后固化的时间设置为290-310min，保证充分释放封装应力。
请参阅图1、6，为更好地说明技术方案，以DFN1×1-4L封装形式作为实施例，上述封装形式的意思表示DFN封装系列中的成型尺寸1.0×1.0mm和具有4个管脚22的封装，需要说明的是，以下实施例只是一种封装产品的该半导体封装方法应用的说明，基于其它封装产品的该半导体封装方法应用也属于本发明的保护范围内。
步骤一，在250mm×70mm的矩形金属基板10的上表面划分4个封装区域11，在每个封装区域11上电镀若干组封装单元20，每组封装单元20由多层电镀结构的载片基岛21和管脚22构成；
步骤二，在所述载片基岛21上通过一定厚度的导电胶或绝缘胶粘接对应的晶圆芯片30；
步骤三，对所述晶圆芯片30上的焊点与对应的管脚22进行引线40焊接；
步骤四，对所述金属基板10上的封装区域11进行塑封，得到第一塑封体60；对第一塑封体60进行后固化，温度设置为165-175℃，时间设置为290-310min；
步骤五，通过化学酸蚀剥离所述第一塑封体60上的金属基板10，得到若干个以封装区域11为单位的第二塑封体70；
步骤六，在所述第二塑封体70的非管脚22面贴上薄膜80；
步骤七，以所述封装单元20为单位将所述第二塑封体70切割成若干个封装成品100；
步骤八，去掉所述薄膜80，使所述封装成品100分离脱落；
步骤九，对所述封装成品100进行等离子清洗。
综上所述，本公开的一种半导体封装方法，相对传统的采用蚀刻框架基于贴膜载体的封装方法，通过在金属基板10上电镀载片基岛21和管脚22、将载片基岛21和管脚22设置为多层电镀结构等设置，在剥离金属基板10时，起到保护载片基岛21和管脚22不被腐蚀的作用，而且多层电镀结构相对传统引线框架在厚度上可以做得更薄，可以进一步降低产品的厚度。另外地，在引线焊接工序中可以保证引线40焊接的可靠性，在塑封工序中可以避免载片基岛21和管脚22的底面粘上塑封料，保证封装成品100的焊接可靠性，在成品划片工序中可以降低切割刀90的损耗；而对于生产得到的封装成品100而言，可避免切割对金属和塑封料的结合面造成影响而导致分层，且封装成品100的侧面没有引线框架外露，保证封装的气密性，大大改善了DNF或QFN封装产品的质量。
本发明还提供了一种封装芯片，包括晶圆芯片30，所述晶圆芯片30采用如上任一项所述的半导体封装方法封装成型；由于上文对该半导体封装方法进行了详细的描述，此处不再赘述。需要说明的是，所述晶圆芯片30通过以下工艺得到：由晶圆片进行研磨减薄达到封装所需的厚度，然后将晶圆片粘贴在蓝膜或UV膜上，最后对整个晶圆片进行切割得到若干个晶圆芯片30；其中，蓝膜或UV膜起到避免得到的晶圆芯片30散落的作用。
可以理解的是，对本领域普通技术人员来说，可以根据本发明的技术方案及其发明构思加以等同替换或改变，而所有这些改变或替换都应属于本发明的保护范围。

Claims (10)

1.一种半导体封装方法，其特征在于，包括以下步骤：
S1.在金属基板的上表面电镀若干组封装单元，每组封装单元由载片基岛和管脚构成；
S2.在所述载片基岛上粘接对应的晶圆芯片；
S3.对所述晶圆芯片与对应的管脚进行引线焊接；
S4.对所述金属基板的上表面进行塑封，得到第一塑封体；
S5.剥离所述第一塑封体上的金属基板，得到第二塑封体；
S6.在所述第二塑封体的非管脚面贴上薄膜；
S7.以所述封装单元为单位将所述第二塑封体切割成若干个封装成品；
S8.去掉所述薄膜，使所述封装成品分离脱落。
2.根据权利要求1所述的半导体封装方法，其特征在于，所述步骤S1具体包括：在所述金属基板的上表面均匀划分若干个封装区域，在所述封装区域等间距地设置若干组封装单元，每组封装单元由至少一个载片基岛和至少一个管脚构成，在所述金属基板的上表面电镀所述载片基岛和管脚。
3.根据权利要求2所述的半导体封装方法，其特征在于，所述在所述金属基板的上表面电镀所述载片基岛和管脚具体包括：先在所述金属基板的上表面电镀一层隔离层，然后在所述隔离层的表面电镀一层第一阻挡层，再在所述第一阻挡层的表面电镀一层导电层，再在所述导电层的表面电镀一层第二阻挡层，最后在所述第二阻挡层的表面电镀一层防氧化层，形成所述载片基岛或管脚。
4.根据权利要求3所述的半导体封装方法，其特征在于，所述电镀形成的载片基岛或管脚的上部外径大于其下部外径。
5.根据权利要求3所述的半导体封装方法，其特征在于，所述隔离层由与稀硫酸或稀盐酸不易反应的金属材质电镀形成，所述隔离层的厚度不小于0.025um。
6.根据权利要求2所述的半导体封装方法，其特征在于，所述封装区域之间间隔设置，所述步骤S4具体包括：对所述金属基板的上表面的各个封装区域进行塑封，得到第一塑封体。
7.根据权利要求6所述的半导体封装方法，其特征在于，所述步骤S5具体包括：通过化学腐蚀或机械研磨的方式剥离所述第一塑封体上的金属基板，并保留所述载片基岛和管脚的隔离层，得到若干个以所述封装区域为单位的第二塑封体。
8.根据权利要求1所述的半导体封装方法，其特征在于，所述步骤S4和步骤S5之间还包括：对所述第一塑封体进行后固化；所述后固化的温度设置为165-175℃，所述后固化的时间设置为290-310min。
9.根据权利要求1所述的半导体封装方法，其特征在于，还包括步骤S9,所述步骤S9包括：对所述封装成品进行等离子清洗。
10.一种封装芯片，其特征在于，包括晶圆芯片，所述晶圆芯片采用如权利要求1-9任一项所述的半导体封装方法封装成型。
CN202010553778.0A 2020-06-17 2020-06-17 一种半导体封装方法和封装芯片 Pending CN111696873A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010553778.0A CN111696873A (zh) 2020-06-17 2020-06-17 一种半导体封装方法和封装芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010553778.0A CN111696873A (zh) 2020-06-17 2020-06-17 一种半导体封装方法和封装芯片

Publications (1)

Publication Number Publication Date
CN111696873A true CN111696873A (zh) 2020-09-22

Family

ID=72481762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010553778.0A Pending CN111696873A (zh) 2020-06-17 2020-06-17 一种半导体封装方法和封装芯片

Country Status (1)

Country Link
CN (1) CN111696873A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380690A (zh) * 2021-06-10 2021-09-10 西安微电子技术研究所 一种塑封器件湿法开帽的保护方法
CN115599027A (zh) * 2022-12-16 2023-01-13 西北工业大学（Cn） 一种低维飞行器芯片微系统、制备及控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702846A (zh) * 2005-04-07 2005-11-30 江苏长电科技股份有限公司 新型集成电路或分立元件超薄无脚封装工艺及其封装结构
CN102376656A (zh) * 2011-11-28 2012-03-14 江苏长电科技股份有限公司 无基岛四面无引脚封装结构及其制造方法
CN103907185A (zh) * 2011-08-11 2014-07-02 联达科技控股有限公司 具有多材料印刷形成的包装部件的引线载体
CN106409785A (zh) * 2016-11-30 2017-02-15 天水华天科技股份有限公司 一种薄型阵列塑料封装件及其生产方法
CN107960132A (zh) * 2015-05-04 2018-04-24 由普莱克斯有限公司 带有印刷成形封装部件和导电路径再分布结构的引线载体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702846A (zh) * 2005-04-07 2005-11-30 江苏长电科技股份有限公司 新型集成电路或分立元件超薄无脚封装工艺及其封装结构
CN103907185A (zh) * 2011-08-11 2014-07-02 联达科技控股有限公司 具有多材料印刷形成的包装部件的引线载体
CN102376656A (zh) * 2011-11-28 2012-03-14 江苏长电科技股份有限公司 无基岛四面无引脚封装结构及其制造方法
CN107960132A (zh) * 2015-05-04 2018-04-24 由普莱克斯有限公司 带有印刷成形封装部件和导电路径再分布结构的引线载体
CN106409785A (zh) * 2016-11-30 2017-02-15 天水华天科技股份有限公司 一种薄型阵列塑料封装件及其生产方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380690A (zh) * 2021-06-10 2021-09-10 西安微电子技术研究所 一种塑封器件湿法开帽的保护方法
CN113380690B (zh) * 2021-06-10 2023-06-16 西安微电子技术研究所 一种塑封器件湿法开帽的保护方法
CN115599027A (zh) * 2022-12-16 2023-01-13 西北工业大学（Cn） 一种低维飞行器芯片微系统、制备及控制方法

Similar Documents

Publication Publication Date Title
CN207781575U (zh) 经封装的电子装置
CN210006732U (zh) 芯片封装结构
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
EP1235272B1 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
JP4911727B2 (ja) 半導体装置の製造方法
US5869905A (en) Molded packaging for semiconductor device and method of manufacturing the same
EP1180792A1 (en) Semiconductor packaging
WO2006115267A1 (ja) 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造
WO2008057770A9 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
KR20070112699A (ko) 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법
CN102386106A (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
CN111696873A (zh) 一种半导体封装方法和封装芯片
CN112117251A (zh) 芯片封装结构及其制作方法
CN211125635U (zh) 半导体设备和电子设备
CN212113712U (zh) 一种半导体封装引线框架
US8222088B2 (en) Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
JPH10135366A (ja) Ｂｇａ半導体パッケージの外部端子の製造方法
KR101001876B1 (ko) 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
CN114883201A (zh) Aqfn制造方法
CN107658286B (zh) 半导体元件安装用基板、半导体装置及它们的制造方法
JP2014022582A (ja) 半導体装置の製造方法、及び半導体装置
CN110890284A (zh) 一种芯片堆叠封装结构及其工艺方法
JP4979661B2 (ja) 半導体装置の製造方法
CN111653542A (zh) 一种半导体封装引线框架

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination