CN212113712U - 一种半导体封装引线框架 - Google Patents
一种半导体封装引线框架 Download PDFInfo
- Publication number
- CN212113712U CN212113712U CN202021129328.0U CN202021129328U CN212113712U CN 212113712 U CN212113712 U CN 212113712U CN 202021129328 U CN202021129328 U CN 202021129328U CN 212113712 U CN212113712 U CN 212113712U
- Authority
- CN
- China
- Prior art keywords
- lead frame
- metal substrate
- packaging
- layer
- base island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型公开了一种半导体封装引线框架,属于半导体封装技术领域,该半导体封装引线框架包括金属基板,所述金属基板的上表面电镀有至少一组封装单元,所述封装单元包括载片基岛以及与所述载片基岛对应的管脚;通过上述设置,相对现有技术,金属基板代替传统引线框架的连筋为载片基岛和管脚提供足够的支撑力,使载片基岛和管脚之间无需依靠连筋支撑,使封装成品的厚度不受连筋的厚度制约,有利于QFN或DFN封装产品做得更薄;另外地,在成品划片中,切割刀只需切割塑封料一种材质来完成划片,有效避免两种材质的结合面分层,封装成品的侧面不会有引线框架外露,减小切割刀的损耗。
Description
技术领域
本实用新型涉及半导体封装领域,特别涉及一种封装引线框架。
背景技术
以便携式消费类产品为代表的电子市场需求暴涨,体积更小,集成度更高的封装产品已经成为应用的优先选择。DFN和QFN均为扁平无引脚封装,因其内部引脚与焊盘之间的导电路径短,自感系数以及封装体内布线电阻很低,使得其能提供更卓越的电热性能。DFN和QFN封装产品在智能手机、笔记本电脑、各类控制板卡、以及其他各类便携式消费类电子产品中都有广泛需求。
DFN和QFN的封装从底面露出管脚,传统的DFN和QFN封装技术采用蚀刻框架基于贴膜载体的方法,该方法需要在引线框架的背面进行贴膜,以使塑封时底部管脚不被包封,然后经过焊线、塑封、成品划片等工序得到封装成品。但现有的封装引线框架存在以下技术缺陷:由于各个封装单元上的载片基岛或管脚之间依靠引线框架的连筋支撑连接,为保证支撑性,引线框架的薄度受限,同时也制约了封装成品的厚度降低。另外在成品划片时,由于各封装成品之间由于引线框架的连筋存在使得需要切割塑封料与金属两种材质,一容易导致两种材质结合面的分层,二加大了切割刀的损耗,三产品侧面存在引线框架外露,致使产品的气密性不高。
可见,现有技术还有待改进和提高。
实用新型内容
鉴于上述现有技术的不足之处,本实用新型的目的在于提供一种半导体封装引线框架及封装方法,其中,旨在解决现有引线框架制约封装成品的厚度降低和影响成品切割的问题。
为了达到上述目的,本实用新型采取了以下技术方案:
一种半导体封装引线框架,包括金属基板,所述金属基板的上表面电镀有至少一组封装单元,所述封装单元包括载片基岛以及与所述载片基岛对应的管脚。
所述的半导体封装引线框架,其中,所述金属基板的上表面划分有封装区域,所述封装区域内等间距地电镀有若干所述封装单元。
所述的半导体封装引线框架,其中,所述金属基板的上表面均分有若干封装区域,各个所述封装区域之间留有空隙。
所述的半导体封装引线框架,其中,所述载片基岛和管脚均包括电镀在所述金属基板上的导电层,所述导电层与所述金属基板之间电镀有隔离层。
所述的半导体封装引线框架,其中,所述导电层上电镀有防氧化层。
所述的半导体封装引线框架,其中,所述导电层与所述隔离层之间电镀有第一阻挡层,所述导电层与所述防氧化层之间电镀有第二阻挡层。
所述的半导体封装引线框架,其中,所述载片基岛的上部外径大于其下部的外径,所述管脚的上部外径大于其下部的外径。
所述的半导体封装引线框架,其中,所述隔离层为镀金层,所述隔离层的厚度不小于0.025um。
所述的半导体封装引线框架,其中,所述防氧化层为镀银层。
所述的半导体封装引线框架,其中,所述第一阻挡层和第二阻挡层均为镀镍层。
有益效果:
本实用新型提供了一种半导体封装引线框架,相比现有技术,通过在金属基板上电镀载片基岛和管脚,金属基板代替传统引线框架的连筋为载片基岛和管脚提供足够的支撑力,使载片基岛和管脚之间无需依靠连筋支撑,且使封装成品的厚度不受连筋的厚度制约,由载片基岛和管脚的厚度决定,而金属基板在后续工序中去除,不影响封装成品的厚度,有利于QFN 或DFN封装产品做得更薄。另外地,在成品划片中,由于在金属基板上安装单元之间的载片基岛与管脚之间彼此独立,切割刀只需切割塑封料一种材质来完成划片,有效避免两种材质的结合面分层,封装成品的侧面不会有引线框架外露,减小切割刀的损耗。
附图说明
图1为本实用新型一种半导体封装引线框架的整体示意图。
图2为本实用新型所述安装单元的侧面示意图。
图3为本实用新型一种半导体封装引线框架的实施示意图一。
图4为本实用新型一种半导体封装引线框架的实施示意图二。
主要元件符号说明:10-金属基板、20-封装单元、21-载片基岛、22- 管脚、30-封装区域、40-空隙、51-导电层、52-隔离层、53-防氧化层、54- 第一阻挡层、55-第二阻挡层、60-塑封料、70-芯片、80-引线。
具体实施方式
本实用新型提供一种半导体封装引线框架,为使本实用新型的目的、技术方案及效果更加清楚、明确,以下参照附图并举实施例对本实用新型进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本实用新型,并不用于限定本实用新型的保护范围。
在本实用新型的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通讯;可以是直接连接,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
需要说明的是,DFN和QFN的封装从底面露出管脚,传统的DFN和QFN 封装技术采用蚀刻框架基于贴膜载体的方法,该方法需要在引线框架的背面进行贴膜,以使塑封时底部管脚不被包封,然后经过焊线、塑封、成品划片等工序得到封装成品。而传统的引线框架通常为一块经过蚀刻的金属片,该金属片上蚀刻有载片基岛和管脚,载片基岛和管脚之间连接有连筋,若干封装单元也通过连筋连接,封装单元在金属片上通过连筋连成一体;若引线框架的厚度太薄则生产中引线框架容易发生变形,需要保证框架有一定厚度来确保支撑性,同时也制约了封装成品的厚度降低。
请参阅图1-2,本实用新型提供一种半导体封装引线框架,包括金属基板10,所述金属基板10的上表面电镀有至少一组封装单元20,所述封装单元20包括载片基岛21以及与所述载片基岛21对应的管脚22。需要说明的是,所述载片基岛21的设置数量以及与所述载片基岛21对应的管脚22 的设置数量,根据需要封装的芯片类型和型号决定,本领域技术人员可以根据实际生产的封装产品的类型和型号在金属基板10上电镀相对对应的载片基岛21和管脚22。另外,金属基板10太薄会容易导致翘曲变形,为保证金属基板10的支撑性,以面积为250mm×70mm的金属基板10为例,该金属基板10的厚度可设置在145-155um,其中,金属基板10的材质可选用铜或不锈钢;本领域技术人员也可以根据实际金属基板10的大小或压焊炉体的适配情况,对金属基板10的具体厚度做出不同于上述厚度范围的适应性调整。
相对现有技术,本实用新型的半导体封装引线框架,在金属基板10上电镀有与需要生产的产品对应的载片基岛21和管脚22,安装单元的载片基岛21与管脚22之间不存在连筋,由于金属基板10起到支撑作用,也无需连筋连接载片基岛21和管脚22来实现支撑,不受连筋的厚度制约,载片基岛21和管脚22做得越薄,相应地,产品也可以做得越薄。为进一步地说明本实用新型的技术效果,请参阅图3-4,在半导体生产中,在载片基岛21上粘连芯片70后,芯片70与管脚22之间焊接引线,然后对金属基板 10表面的芯片70、载片基岛21和管脚22进行塑封,塑封完成后,通过化学腐蚀或机械研磨的方式,即可将金属基板10去除,而载片基岛21和管脚22则保留在塑封料60内,因此金属基板10的厚度不影响封装成品的厚度。当存在两组以上的封装单元20时,对完成塑封且已去除金属基板10 的成品进行划片切割,由于封装单元20之间不存在连筋,如图4所示,切割刀只需切割塑封料60一种材质,降低切割刀的损耗,且切割出来的封装成品的管脚22不会在侧面外露,只有封装成片的背面露出载片基岛21和管脚22的焊接面用于焊接应用,有效避免金属和塑封料60的结合面分层,增强封装成品的气密性。
通过上述设置,采用本实用新型的半导体封装引线框架得到的DFN或 QFN封装产品无需受传统的引线框架的连筋厚度制约,便于使封装产品做得更薄,体积更小;另外得到的封装产品的侧面不存在引线框架外露的情况,有效避免金属和塑封料60的结合面分层,且气密性好。
另外地,采用蚀刻框架基于贴膜载体的方法进行DFN或QFN封装还存在以下缺陷,为保证封装成品的背面露出引脚,需要在传统的引线框架的背面贴膜,该贴膜在焊线工序中起到支撑作用,而在塑封工序中则起到避免引线框架的背面塑封作用,但是在焊线时,由于高温会导致贴膜软化,失去原来的支撑作用,导致芯片和引脚之间进行焊接时焊点受力不均,容易出现虚焊的情况,而在塑封时,由于塑封料的注塑压力,贴膜会被撑开,塑封料会溢出至引线框架的背面,导致背面引脚粘上塑封料,即封装成品的焊接面粘上塑封料60,影响封装成品的焊接可靠性。
而本实用新型所述的金属基板10能起到很好的支撑作用,不会因高温而软化,有效避免芯片70和管脚22之间出现虚焊;另外载片基岛21、管脚22与金属基板10之间采用电镀的方式连接,金属基板10不会被塑封料 60的注塑压力撑开而发生溢出的情况,保证载片基岛21与金属基板10的连接面、管脚22与金属基板10的连接面不会粘上塑封料60,即封装成品的焊接面不会粘上塑封料60,保证封装成品的焊接可靠性。
请参阅图1,在某些实施方式中,所述金属基板10的上表面划分有封装区域30,所述封装区域30内等间距地电镀有若干所述封装单元20;通过上述设置,每片引线框架可成批地生产封装成品。需要说明的是,如图1 所示,封装区域30采用虚线表示,在实际产品中并非具有实体的存在,作为一个区域划分的表示说明,便于本领域技术人员更好地清楚理解本实用新型的技术方案。
进一步地,在某些实施方式中,所述金属基板10的上表面均分有若干封装区域30,各个所述封装区域30之间留有空隙40;通过上述设置,在塑封时,模具压在金属基板10上并注入塑封料60,封装区域30之间的空隙40配合塑封设备的模具将各个封装区域30分隔来进行注塑,即只对金属基板10的封装区域30进行注塑,而不是对整个金属基板10进行注塑,减少耗材。
请参阅图2,在某些实施方式中,所述载片基岛21和管脚22均包括电镀在所述金属基板10上的导电层51,所述导电层51与所述金属基板10之间电镀有隔离层52。在后续工序处理中需要采用化学腐蚀或机械研磨的方式去掉金属基板10,而作为最底层且与金属基板10直接接触的隔离层52 起到隔离保护其它层的作用;需要说明的是,该工艺处理只去除金属基板 10,载片基岛21和管脚22仍然保留有隔离层52,该隔离层52还起到防止封装成品的焊接面氧化的作用。因此隔离层52通常采用化学性质稳定的金属进行电镀,例如采用酸蚀的方式去除金属基板10,则选用不跟酸反应的金属进行电镀。该隔离层52可为镀金层,金属于与大部分化学物都不会发生化学反应的贵金属,化学性质稳定,同时为保证采用化学腐蚀的方式去除金属基板10时隔离层52可以有效保护其它层不被腐蚀,即保护载片基岛21和管脚22不被腐蚀,隔离层52的厚度应不小于0.025um。同时,隔离层52的设置,使在去除金属基板10时可以最大限度地不损伤载片基岛 21和管脚22的整体结构。而导电层51可设为镀铜层,采用导电性能良好的铜可起到导电作用。
进一步地,在某些实施方式中,所述导电层51上电镀有防氧化层53,防止在生产过程中,管脚22和载片基岛21的顶面长时间暴露在空气中产生氧化,避免氧化对焊线工序产生影响,保证焊接的可靠性。该防氧化层 53可设为镀银层,银是一种理化性质较为稳定的贵金属,在空气中不容易发生氧化,起到很好的防氧化作用。
进一步地,在某些实施方式中,为避免导电层51与隔离层52之间、导电层51与防氧化层53之间发生金属迁移,所述导电层51与所述隔离层 52之间电镀有第一阻挡层54,所述导电层51与所述防氧化层53之间电镀有第二阻挡层55;第一阻挡层54和第二阻挡层55可以防止相邻两层金属的互相迁移。其中,所述第一阻挡层54和第二阻挡层55均可设为镀镍层,镍具有耐腐蚀性、可焊性等特征,可作为避免金属迁移的阻挡层。
通过上述的多电镀层设置,载片基岛21和管脚22均为多层电镀结构,保证封装成品的功能性和可靠性,另外地,在考虑塑封料60与引线框架的接触面积对两者之间的结合力强弱的情况下,载片基岛21和管脚22的厚度可设置在60-75um,因此成型后的封装成品甚至可以做到0.37mm的厚度;当然理论上载片基岛21和管脚22的厚度可以做得更小,得到封装成品的厚度和体积也更小。而采用传统的引线框架封装得到的封装成品,由于受到传统引线框架的厚度限制,一般只能做到0.5mm的厚度水平。
请参阅图2,在某些实施方式中,为进一步提高引线框架与塑封料60 的结合力,以使在载片基岛21和管脚22的厚度做得更小的同时保证两者之间的结合力,所述载片基岛21的上部外径大于其下部的外径,所述管脚 22的上部外径大于其下部的外径。通过上述设置,载片基岛21和管脚22 的侧面形状可设置为T形、倒等腰梯形、蘑菇形等,形成的倒扣状可以有效增大引线框架和塑封料60之间的结合面积从而提高结合力,使载片基岛 21和管脚22以有限的厚度提供足够的结合力。
可以理解的是,对本领域普通技术人员来说,可以根据本实用新型的技术方案及其实用新型构思加以等同替换或改变,而所有这些改变或替换都应属于本实用新型的保护范围。
Claims (10)
1.一种半导体封装引线框架,其特征在于,包括金属基板,所述金属基板的上表面电镀有至少一组封装单元,所述封装单元包括载片基岛以及与所述载片基岛对应的管脚。
2.根据权利要求1所述的半导体封装引线框架,其特征在于,所述金属基板的上表面划分有封装区域,所述封装区域内等间距地电镀有若干所述封装单元。
3.根据权利要求2所述的半导体封装引线框架,其特征在于,所述金属基板的上表面均分有若干封装区域,各个所述封装区域之间留有空隙。
4.根据权利要求1所述的半导体封装引线框架,其特征在于,所述载片基岛和管脚均包括电镀在所述金属基板上的导电层,所述导电层与所述金属基板之间电镀有隔离层。
5.根据权利要求4所述的半导体封装引线框架,其特征在于,所述导电层上电镀有防氧化层。
6.根据权利要求5所述的半导体封装引线框架,其特征在于,所述导电层与所述隔离层之间电镀有第一阻挡层,所述导电层与所述防氧化层之间电镀有第二阻挡层。
7.根据权利要求4-6任一项所述的半导体封装引线框架,其特征在于,所述载片基岛的上部外径大于其下部的外径,所述管脚的上部外径大于其下部的外径。
8.根据权利要求6所述的半导体封装引线框架,其特征在于,所述隔离层为镀金层,所述隔离层的厚度不小于0.025um。
9.根据权利要求6所述的半导体封装引线框架,其特征在于,所述防氧化层为镀银层。
10.根据权利要求6所述的半导体封装引线框架,其特征在于,所述第一阻挡层和第二阻挡层均为镀镍层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021129328.0U CN212113712U (zh) | 2020-06-17 | 2020-06-17 | 一种半导体封装引线框架 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021129328.0U CN212113712U (zh) | 2020-06-17 | 2020-06-17 | 一种半导体封装引线框架 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN212113712U true CN212113712U (zh) | 2020-12-08 |
Family
ID=73615018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202021129328.0U Active CN212113712U (zh) | 2020-06-17 | 2020-06-17 | 一种半导体封装引线框架 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN212113712U (zh) |
-
2020
- 2020-06-17 CN CN202021129328.0U patent/CN212113712U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1235272B1 (en) | Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device | |
US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
KR100551641B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
US20110201159A1 (en) | Semiconductor package and manufacturing method thereof | |
US20110079887A1 (en) | Lead frame and method of manufacturing the same | |
CN102456648B (zh) | 封装基板的制法 | |
JP2009526381A (ja) | 半導体qfn/sonデバイス用のアルミニウム・リードフレーム | |
US20080122071A1 (en) | Heat dissipating semiconductor package and fabrication method therefor | |
US10727169B2 (en) | Semiconductor device having lead with back and end surfaces provided with plating layers | |
JP2000150760A (ja) | ターミナルランドフレームおよびその製造方法 | |
US20080054418A1 (en) | Chip carrier with signal collection tape and fabrication method thereof | |
CN102315135B (zh) | 芯片封装及其制作工艺 | |
CN111696873A (zh) | 一种半导体封装方法和封装芯片 | |
CN111987002A (zh) | 一种封装体成型方法 | |
CN212113712U (zh) | 一种半导体封装引线框架 | |
CN102244062B (zh) | 半导体封装结构以及半导体封装工艺 | |
US8222088B2 (en) | Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method | |
CN101866889B (zh) | 无基板芯片封装及其制造方法 | |
CN111653542A (zh) | 一种半导体封装引线框架 | |
KR101001876B1 (ko) | 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법 | |
CN103094128A (zh) | 一种Fan-out Panel Level BGA封装件的制作工艺 | |
TW201036113A (en) | Substrateless chip package and fabricating method | |
CN105206594A (zh) | 单面蚀刻水滴凸点式封装结构及其工艺方法 | |
CN102751203A (zh) | 半导体封装结构及其制作方法 | |
US6940183B1 (en) | Compound filled in lead IC packaging product |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |