CN203800034U - 一种半导体器件封装引线框架 - Google Patents
一种半导体器件封装引线框架 Download PDFInfo
- Publication number
- CN203800034U CN203800034U CN201420112295.7U CN201420112295U CN203800034U CN 203800034 U CN203800034 U CN 203800034U CN 201420112295 U CN201420112295 U CN 201420112295U CN 203800034 U CN203800034 U CN 203800034U
- Authority
- CN
- China
- Prior art keywords
- pin
- bonding region
- district
- region
- dao
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004806 packaging method and process Methods 0.000 title abstract description 3
- 239000011521 glass Substances 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 abstract description 16
- 239000002184 metal Substances 0.000 abstract description 16
- 210000000746 body region Anatomy 0.000 abstract 2
- 230000005611 electricity Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型公开了一种半导体器件封装引线框架，包括框架本体区、载片基岛区和引脚区；框架本体区与载片基岛区相连，引脚区包括第一引脚、第二引脚和第三引脚，第二引脚位于第一引脚和第三引脚中间，顶端设置有与载片基岛区相连的第二引脚包封区，第一引脚顶部设置有第一键合区，第三引脚顶部设置有第二键合区；本实用新型将第二引脚包封区向第一键合区一侧偏移，第二键合区向第二引脚包封区方向扩展，使得第二键合区面积有效地增大，在第二键合区表面能够键合的源极金属引线的数量和线径就能有效增加，增加了器件的最大熔断电流能力，充分发挥出了芯片的电流能力，提升了器件的性能。
Description
技术领域
本实用新型涉及作为半导体芯片载体的封装引线框架，是一种借助于键合材料实现芯片内部电路引出端与外引线的电气连接并形成电气回路的结构件，是电子信息产业的基础材料。
背景技术
封装引线框架是封装半导体芯片时提供机械支撑、电学通路和散热通道的一种金属框架，它通常包括框架本体区、载片基岛区和引脚区三个部分，其中载片基岛区是粘附装载芯片的平台，并提供芯片到线路板的电及热通道，引脚区是连接芯片到PCB电路板的电学通路，引脚区内的每支引脚都会对应连接于芯片的输入端与输出端。
当需要较大电流和功率的MOSFET分立器件时，目前普遍采用的封装种类包括TO-247、TO-3P、TO-220、TO-263等这类具有较小热阻的封装外形，由于MOSFET是三端器件，因此又多以三支引脚的TO-220-3L、TO-263-3L为主。如图1所示，为现有传统的TO-220-3L单个引线框架，所述引线框架包含框架本体区、载片基岛区和引脚区，所述引脚区包括第一引脚、第二引脚和第三引脚，所述第二引脚位于第一引脚和第三引脚中间并且顶端连接于载片基岛区，所述第二引脚在竖直方向位于引线框架的中轴线上，所述第一引脚顶部设置有第一键合区，所述第三引脚顶部设置有第二键合区，所述第二键合区的面积大于第一键合区的面积。
以目前使用最为广泛的VDMOSFET(垂直双扩散金属氧化场效应晶体管)为例，如图2所示，把VDMOSFET芯片粘附装载于封装引线框架的载片基岛区表面，所述芯片背面的漏极就与第二引脚电学相连，第二引脚从而成为芯片漏极引出引脚；芯片正面的栅极通过一根栅极金属引线与第一键合区相连，第一引脚从而成为芯片的栅极引出引脚；芯片正面的源极通过多根源极金属引线与第二键合区相连，第三引脚从而成为芯片的源极引出引脚。由于第二引脚位于载片基岛区中间正下方，因此，第三引脚顶部的第二键合区无法向第二引脚一侧扩展，使得第二键合区的面积受到限制，这样在第二键合区表面能够键合 的源极金属引线的线径与根数就会受到限制，源极金属引线线径越细、根数越少，则MOSFET器件的最大漏源熔断电流也会越小，从而限制了器件流通大电流的能力，尤其当芯片本身具备的电流能力强于封装键合引线的最大熔断电流能力时，器件最终的电流能力会严重受限于封装。若要充分发挥芯片的电流能力，就需要有效地增加源极金属引线的数量，这样，第二键合区的面积如何扩大就成为了关键。
实用新型内容
本实用新型的目的是克服现有技术中存在的不足，提供一种改进的半导体器件封装引线框架，其用于键合源极金属引线的引线键合区相较于传统引线框架结构具有更大的面积，从而可以有效地增加源极金属引线的键合数量和线径，提升源极金属引线的最大熔断电流能力，确保MOSFET芯片的电流能力得到充分发挥。
本实用新型的技术方案如下：
一种半导体封装引线框架，包括框架本体区、载片基岛区和引脚区，所述框架本体区与载片基岛区相连，所述引脚区包括第一引脚、第二引脚和第三引脚，所述第二引脚位于第一引脚和第三引脚中间，并且顶端与载片基岛区相连，所述第一引脚顶部设置有第一键合区，所述第三引脚顶部设置有第二键合区；
所述第二引脚顶部设置有第二引脚包封区，所述第二引脚包封区在沿着第二引脚竖直向下的方向上具有第二垂直高度，所述第一键合区在第一引脚竖直向下的方向上具有第一垂直高度，所述第二键合区在第三引脚竖直向下的方向上具有第三垂直高度，所述第二垂直高度与第三垂直高度的比值范围为0.5至2.0；
所述第二引脚包封区具有第二引脚第一侧边和第二引脚第二侧边，第二引脚第一侧边靠近第一键合区，第二引脚第二侧边靠近第二键合区；所述载片基岛区具有基岛区第一侧边和基岛区第二侧边，基岛区第一侧边靠近第一键合区，基岛区第二侧边靠近第二键合区；在同一水平位置上，第二引脚第一侧边距离基岛区第一侧边的垂直距离为第一距离，第二引脚第二侧边距离基岛区第二侧边的垂直距离为第二距离，所述第一距离小于或等于第二距离；
所述第二键合区的面积大于第一键合区的面积。
其进一步的技术方案为：所述第二引脚第一侧边与第二引脚第二侧边的形状包括线段或曲线；
其进一步的技术方案为：所述基岛区第一侧边与基岛区第二侧边相互平行；
其进一步的技术方案为：所述第二引脚包封区与载片基岛区相连，所述第一键合区和第二键合区与载片基岛区不相连。
其进一步的技术方案为：所述第一垂直高度与第三垂直高度的比值范围为0.7至1.6。
本实用新型有益的技术效果是：
本实用新型中第一距离小于第二距离，这样使得相较于现有传统型引线框架中第二引脚包封区位于载片基岛区中轴线正下方，本实用新型中的第二引脚包封区则向第一键合区一侧偏移，第二键合区这样就可以同时向第二引脚包封区方向扩展，使得第二键合区面积有效地增大，在第二键合区表面能够键合的源极金属引线的数量和线径就能有效增加，从而增加了器件的最大熔断电流能力，充分发挥出了芯片的电流能力，提升了器件的性能。
本实用新型结构的引线框架广泛适用于具有三支引脚的TO-247、TO-3P、TO-220、TO-263、TO-252等直插类型或贴片类型的封装种类。
附图说明
图1是现有TO-220-3L封装引线框架示意图。
图2是装载有VDMOSFET芯片的现有TO-220-3L封装引线框架示意图。
图3是本实用新型实施例TO-220-3L封装引线框架示意图。
图4是本实用新型实施例装载有VDMOSFET芯片的TO-220-3L封装引线框架示意图。
附图标记说明：1、框架本体区；2、载片基岛区；3、引脚区；31、第一键合区；32、第二键合区；301、第一引脚；302、第二引脚；303、第三引脚；41、栅极；42、源极；43、漏极；401栅极金属引线；402，源极金属引线；2-1、载片基岛区第一侧边；2-2；载片基岛区第二侧边；302-1、第二引脚第一侧边；302-2、第二引脚第二侧边；302-3、第二引脚包封区。
具体实施方式
下面结合具体附图和实施例对本实用新型作进一步说明。
如图3、图4所示，以TO-220-3L封装引线框架装载键合VDMOSFET芯片为例，所述封装引线框架包括位于其顶部的框架本体区、中部的载片基岛区和下部的引脚区，所述载片基岛区上粘附装载有VDMOSFET芯片，所述 VDMOSFET芯片的背面设置有漏极，正面设置有栅极和源极，所述VDMOSFET的漏极与载片基岛区电学相连。
所述引脚区包括第一引脚、第二引脚和第三引脚，所述第二引脚位于第一引脚与第三引脚中间，并且顶端与载片基岛区相连接。所述第一引脚顶部设置有第一键合区，所述第一键合区在竖直方向上的高度为a毫米，在所述第一键合区与芯片栅极之间通过键合1根5mil的金属铝丝将栅极从第一引脚电学引出。所述第三引脚顶部设置有第二键合区，所述第二键合区在竖直方向上的高度为b毫米，在所述第二键合区与芯片源极之间通过键合4根20mil的金属铝丝将源极从第三引脚电学引出，所述第二键合区的面积大于第一键合区的面积。所述第二引脚顶部设置有第二引脚包封区，所述第二引脚包封区在竖直方向上的高度为c毫米。在图3的实施例中，a、b的数值相等，而c稍大。在其他实施例中，c：b的比值可在0.5至2.0范围内浮动，a：b的比值可在0.7至1.6范围内浮动。
所述第二引脚包封区靠近第一键合区一侧的第一侧边距离载片基岛区靠近第一键合区一侧的第一侧边的垂直距离为m毫米，定义为第一距离；在同一水平位置上，所述第二引脚包封区靠近第二键合区一侧的第二侧边距离载片基岛区靠近第二键合区一侧的第二侧边的垂直距离为n毫米，定义为第二距离。在图4的实施例中，m小于n。在极限情况下，例如在图4中，当m、n的测量水平位置移动到第一侧边和第二侧边的最下方时，m等于n。但是需保证在绝大多数水平位置上，m都是小于n的。
由于在绝大多数水平位置上m小于n，所以第二键合区可以充分的向第二引脚包封区方向来扩展，使得第二键合区的面积相较于原有传统结构中的面积得以有效地增大，这样在第二键合区表面能够键合的源极金属引线的线径和数量可以有效地增加，原有传统TO-220-3L引线框架第二键合区上只能键合3根20mil的铝丝，本实用新型结构中第二键合区的面积增加了30％，可以键合4根20mil的铝丝，使得器件最终的最大熔断电流能力提升为原有的1.3倍，显著地增加了器件的性能。
本实用新型结构适宜于这类具有三支引脚的封装类型引线框架，具体包括直插类型的TO-247、TO-3P、TO-220、TO-251等和贴片类型的TO-263、TO-252等。
以上所述的仅是本实用新型的优选实施方式，本实用新型不限于以上实施 例。可以理解，本领域技术人员在不脱离本实用新型的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本实用新型的保护范围之内。
Claims (5)
1.一种半导体器件封装引线框架，包括框架本体区、载片基岛区和引脚区，所述框架本体区与载片基岛区相连，所述引脚区包括第一引脚、第二引脚和第三引脚，所述第二引脚位于第一引脚和第三引脚中间，并且顶端与载片基岛区相连，所述第一引脚顶部设置有第一键合区，所述第三引脚顶部设置有第二键合区，其特征在于：
所述第二引脚顶部设置有第二引脚包封区，所述第二引脚包封区在沿着第二引脚竖直向下的方向上具有第二垂直高度，所述第一键合区在第一引脚竖直向下的方向上具有第一垂直高度，所述第二键合区在第三引脚竖直向下的方向上具有第三垂直高度，所述第二垂直高度与第三垂直高度的比值范围为0.5至2.0；
所述第二引脚包封区具有第二引脚第一侧边和第二引脚第二侧边，第二引脚第一侧边靠近第一键合区，第二引脚第二侧边靠近第二键合区；所述载片基岛区具有基岛区第一侧边和基岛区第二侧边，基岛区第一侧边靠近第一键合区，基岛区第二侧边靠近第二键合区；在同一水平位置上，第二引脚第一侧边距离基岛区第一侧边的垂直距离为第一距离，第二引脚第二侧边距离基岛区第二侧边的垂直距离为第二距离，所述第一距离小于或等于第二距离；
所述第二键合区的面积大于第一键合区的面积。
2.根据权利要求1所述半导体器件封装引线框架，其特征在于：所述第二引脚第一侧边与第二引脚第二侧边的形状包括线段或曲线。
3.根据权利要求1所述半导体器件封装引线框架，其特征在于：所述基岛区第一侧边与基岛区第二侧边相互平行。
4.根据权利要求1所述半导体器件封装引线框架，其特征在于：所述第二引脚包封区与载片基岛区相连，所述第一键合区和第二键合区与载片基岛区不相连。
5.根据权利要求1所述半导体器件封装引线框架，其特征在于：所述第一垂直高度与第三垂直高度的比值范围为0.7至1.6。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420112295.7U CN203800034U (zh) | 2014-03-13 | 2014-03-13 | 一种半导体器件封装引线框架 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420112295.7U CN203800034U (zh) | 2014-03-13 | 2014-03-13 | 一种半导体器件封装引线框架 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203800034U true CN203800034U (zh) | 2014-08-27 |
Family
ID=51382228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420112295.7U Expired - Lifetime CN203800034U (zh) | 2014-03-13 | 2014-03-13 | 一种半导体器件封装引线框架 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203800034U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104538434A (zh) * | 2014-12-25 | 2015-04-22 | 廖奇泊 | 半导体功率元件 |
-
2014
- 2014-03-13 CN CN201420112295.7U patent/CN203800034U/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104538434A (zh) * | 2014-12-25 | 2015-04-22 | 廖奇泊 | 半导体功率元件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8669650B2 (en) | Flip chip semiconductor device | |
| CN203423167U (zh) | 半导体器件 | |
| CN103972184B (zh) | 芯片布置和芯片封装 | |
| CN204088299U (zh) | 一种新型sot223-3l封装引线框架 | |
| CN103824834A (zh) | 一种具有改进型封装结构的半导体器件及其制造方法 | |
| CN105489571A (zh) | 一种带散热片的半导体封装及其封装方法 | |
| CN102157408A (zh) | 通孔互联型圆片级mosfet封装结构及实现方法 | |
| CN105118818A (zh) | 一种方形扁平无引脚封装结构的功率模块 | |
| CN110323199B (zh) | 一种多基岛引线框架及电源转换模块的qfn封装结构 | |
| CN102122670B (zh) | 沟槽互联型圆片级mosfet封装结构及实现方法 | |
| CN203800034U (zh) | 一种半导体器件封装引线框架 | |
| CN220510029U (zh) | 一种大功率半导体的双基岛串联内绝缘封装结构 | |
| CN203733783U (zh) | 一种引线框架 | |
| CN203733785U (zh) | 一种具有改进型封装结构的半导体器件 | |
| CN103811456A (zh) | 多芯片dip封装结构 | |
| CN102593093A (zh) | 双芯片在to-220封装中引线框架的结构 | |
| US20210225754A1 (en) | Surface Mount Technology Structure of Power Semiconductor | |
| CN202712172U (zh) | 一种多芯片双基岛的sop封装结构 | |
| CN203812871U (zh) | 多芯片dip封装结构 | |
| CN202495446U (zh) | 一种新型结构晶闸管 | |
| CN201584411U (zh) | 具有叠层封装预成型垂直结构的功率芯片 | |
| CN205984972U (zh) | 一种引线框架结构 | |
| CN102315191A (zh) | 新型有基岛预填塑封料引线框结构 | |
| CN209515654U (zh) | Sot双芯片引线框架结构及sot双芯片引线框架组件 | |
| CN209515655U (zh) | Idf型引线框架结构及idf型引线框架组件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20140827 |
|
| CX01 | Expiry of patent term |