CN102122670B - 沟槽互联型圆片级mosfet封装结构及实现方法 - Google Patents

沟槽互联型圆片级mosfet封装结构及实现方法 Download PDF

Info

Publication number
CN102122670B
CN102122670B CN 201110033783 CN201110033783A CN102122670B CN 102122670 B CN102122670 B CN 102122670B CN 201110033783 CN201110033783 CN 201110033783 CN 201110033783 A CN201110033783 A CN 201110033783A CN 102122670 B CN102122670 B CN 102122670B
Authority
CN
China
Prior art keywords
chip
groove
layer
metal layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201110033783
Other languages
English (en)
Other versions
CN102122670A (zh
Inventor
陈栋
张黎
陈锦辉
赖志明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Changdian Advanced Packaging Co Ltd
Original Assignee
Jiangyin Changdian Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangyin Changdian Advanced Packaging Co Ltd filed Critical Jiangyin Changdian Advanced Packaging Co Ltd
Priority to CN 201110033783 priority Critical patent/CN102122670B/zh
Publication of CN102122670A publication Critical patent/CN102122670A/zh
Application granted granted Critical
Publication of CN102122670B publication Critical patent/CN102122670B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种沟槽互联型圆片级MOSFET封装结构及实现方法，所述结构包括芯片本体（1-1），所述芯片本体正面设置有芯片源电极（2-1）和芯片栅电极（2-2），芯片本体芯片源电极和芯片栅电极正面设置有芯片表面保护层（3），在芯片本体正面和背面贯穿有芯片沟槽（1-2），在芯片源电极表面、芯片栅电极表面、芯片表面保护层（3）表面和芯片沟槽（1-2）内设置有线路层（4），在线路层表面设置有线路表面保护层（5），在芯片本体（1-1）正面的线路层（4）表面设置有焊球（6），在芯片本体（1-1）的背面（1-3）设置有背面金属层（7），且背面金属层（7）与线路层（4）互联。本发明可以提供具有高性能的封装结构，以及实现这种结构具有高生产效率、低封装成本的工艺方法。

Description

沟槽互联型圆片级MOSFET封装结构及实现方法
技术领域
本发明涉及一种圆片级芯片尺寸封装结构及实现方法。属于半导体封装技术领域。
背景技术
MOSFET（金属氧化物半导体场效应管）是利用电场效应来控制半导体的场效应晶体管。由于MOSFET具有可实现低功耗电压控制的特性，近年来受到越来越多的关注。MOSFET性能特别是电流承载能力的优劣很大程度上取决于散热性能，散热性能的好坏又主要取决于封装形式。然而传统MOSFET封装主要是TO、SOT、SOP、QFN、QFP等形式，这类封装都是将芯片包裹在塑封体内，无法将芯片工作时产生的热量及时导走或散去，制约了MSOFET性能提升。而且塑封本身增加了器件尺寸，不符合半导体向轻、薄、短、小方向发展的要求。就封装工艺而言，这类封装都是基于单颗芯片进行，存在生产效率低、封装成本高的问题。
圆片级芯片尺寸封装（Wafer Level Chip Scale Packaging）是一种新型封装技术，封装后芯片是裸芯片，尺寸完全等同于芯片尺寸，而且是基于整个晶圆进行的批量封装。如果能够将圆片级芯片尺寸封装技术引入到MOSFET领域，不仅可以提升MOSFET性能、缩小封装尺寸，而且可以提高生产效率、降低封装成本。
MOSFET芯片的源极（Source）和栅极（Gate）位于芯片正面，需要在芯片背面或者内部设置金属层作为芯片的漏极(Drain)。但要实现圆片级芯片尺寸封装，还需要将设置的金属层漏极引到芯片正面，与源极和栅极形成同侧分布。通过形成沟槽并填充金属可以起到形成芯片漏极及将漏极引到正面的作用，借此可以实现MOSFET的圆片级芯片尺寸封装。
发明内容
本发明的目的在于克服传统MOSFET封装结构及其实现方法的不足，提供一种具有高性能的沟槽互联型圆片级MOSFET封装结构及具有高生产效率和低封装成本的实现方法。
本发明的目的是这样实现的：一种沟槽互联型圆片级MOSFET封装结构，包括芯片本体，所述芯片本体正面设置有芯片源电极和芯片栅电极，芯片本体、芯片源电极和芯片栅电极正面设置有芯片表面保护层，在芯片本体正面和背面贯穿有芯片沟槽，在所述芯片源电极表面、芯片栅电极表面和芯片表面保护层表面设置有线路层设置有线路层，以及在芯片沟槽内填充有线路层，线路层直接与芯片沟槽侧壁相连，之间无任何绝缘隔离层，在线路层表面设置有线路表面保护层，在芯片本体正面的线路层表面设置有焊球，在芯片本体的背面设置有背面金属层，且背面金属层与线路层互联。
封装过程的起点为带有芯片源电极、芯片栅电极和芯片表面保护层的晶圆，通过下列过程得到封装后的MOSFET芯片：
1)、通过光刻、硅刻蚀以及光刻胶剥离工艺，形成沟槽；
2)、通过光刻、溅射、电镀、光刻胶剥离以及金属刻蚀工艺、形成线路层；
3)、通过光刻工艺形成线路表面保护层；
4)、通过减薄、金属淀积工艺如溅射、蒸发或镀膜，形成背面金属层；
5)、通过印刷焊料或电镀焊料或植放焊球、然后回流的方法形成焊球；
6)、通过晶圆切割分离的方法形成单颗MSOFET封装芯片。
本发明的有益效果是：
（1）本发明通过形成与沟槽壁直接相连的线路层以及芯片背面金属层作为芯片的漏极，得到了比较大的漏极面积，提升了芯片的电流承载能力；芯片背面金属层起到散热片作用，提高了芯片工作时的散热效果；并且沟槽内线路层将所形成的漏极引到芯片正面，从而实现了在芯片正面通过焊球与外界进行互联，这种结构缩短了芯片与外界互联距离，也增强了芯片导电、导热效果。
（2）相比与传统MOSFET封装，本发明提出的封装方法是基于整个晶圆进行的，而不是基于单颗进行的；所以具有生产效率高、封装成本低的特点。
附图说明
图1为本发明沟槽互联型圆片级MOSFET封装结构的切面示意图。
图2、图3、图4分别为图1中互联部分A的几种细节结构的切面示意图。
图5为晶圆切割分离成单颗封装芯片的示意图。
图6、图7分别为图5中B部分的几种切割位置的俯视示意图。
图中：
芯片本体1-1、芯片沟槽1-2、芯片源（source）电极2-1、芯片栅（gate）电极2-2、芯片表面保护层3、线路层4、线路表面保护层5、焊球6、背面金属层7、背面1-3、切割位置C。
具体实施方式
参见图1，图1为本发明沟槽互联型圆片级MOSFET封装结构的切面示意图。由图1可以看出，本发明沟槽互联型圆片级MOSFET封装结构，包括芯片本体1-1、芯片沟槽1-2、芯片源电极2-1、芯片栅电极2-2、芯片表面保护层3、线路层4、线路表面保护层5、焊球6和背面金属层7，所述芯片源电极2-1和芯片栅电极2-2设置于芯片本体1-1正面，芯片表面保护层3设置于芯片本体1-1、芯片源电极2-1和芯片栅电极2-2正面，所述芯片沟槽1-2贯穿芯片本体1-1正面和背面，线路层4设置于所述芯片源电极2-1、芯片栅电极2-2和芯片表面保护层3的表面以及填充于芯片沟槽1-2内，线路层4直接与芯片沟槽1-2侧壁相连，之间无任何绝缘隔离层，线路表面保护层5设置于线路层4表面，焊球6设置于芯片本体1-1正面的线路层4表面，芯片本体1-1的背面1-3设置了背面金属层7，且背面金属层7与线路层4互联。
图2、图3、图4分别为该封装结构互联部分A的几种细节结构的切面示意图。其中，图2特征是线路表面保护层与背面金属层接触；图3特征是线路表面保护层与背面金属层接触；但与图2所示互联部分相比，特征是与背面金属层接触处的线路表面保护层有折边；图4特征是线路表面保护层与背面金属层接触不接触。
封装过程的起点为带有芯片源电极2-1、芯片栅电极2-2和芯片表面保护层3的晶圆，通过下列过程得到封装后的MOSFET芯片：
1)、通过光刻、硅刻蚀以及光刻胶剥离工艺，形成沟槽；
2)、通过光刻、溅射、电镀、光刻胶剥离以及金属刻蚀工艺、形成线路层；
3)、通过光刻工艺形成线路表面保护层；
4)、通过减薄、金属淀积工艺如溅射、蒸发或镀膜，形成背面金属层；
5)、通过印刷焊料或电镀焊料或植放焊球、然后回流的方法形成焊球；
6)、通过晶圆切割分离的方法形成单颗MSOFET封装芯片，参见图5。图6、图7分别为图5中B部分的几种切割位置的俯视示意图。其中图6是相邻芯片切割位置的俯视示意图；图7是相邻芯片切割位置的切面示意图。

Claims (4)

1.一种沟槽互联型圆片级MOSFET封装结构的实现方法，其特征在于：所述结构包括芯片本体（1-1），所述芯片本体（1-1）正面设置有芯片源电极（2-1）和芯片栅电极（2-2），芯片本体（1-1）、芯片源电极（2-1）和芯片栅电极（2-2）正面设置有芯片表面保护层（3），在芯片本体（1-1）正面和背面贯穿有芯片沟槽（1-2），在芯片源电极（2-1）表面、芯片栅电极（2-2）表面、芯片表面保护层（3）表面设置有线路层（4）以及在芯片沟槽（1-2）内填充有线路层（4），线路层（4）直接与芯片沟槽（1-2）侧壁相连，之间无任何绝缘隔离层，在线路层（4）表面设置有线路表面保护层（5），在芯片本体（1-1）正面的线路层（4）表面设置有焊球（6），在芯片本体（1-1）的背面（1-3）设置有背面金属层（7），且背面金属层（7）与线路层（4）互联；封装过程的起点为带有芯片源电极、芯片栅电极和芯片表面保护层的晶圆，通过下列过程得到封装后的MOSFET芯片：
1)、通过光刻、硅刻蚀以及光刻胶剥离工艺，形成沟槽；
2)、通过光刻、溅射、电镀、光刻胶剥离以及金属刻蚀工艺，形成线路层；
3)、通过光刻工艺形成线路表面保护层；
4)、先通过减薄，然后溅射、蒸发或镀膜，形成背面金属层；
5)、通过印刷焊料或电镀焊料或植放焊球，然后回流的方法形成焊球；
6)、通过晶圆切割分离的方法形成单颗MSOFET封装芯片。
2.根据权利要求1所述的一种沟槽互联型圆片级MOSFET封装结构的实现方法，其特征在于：所述线路表面保护层（5）与背面金属层（7）接触。
3.根据权利要求2所述的一种沟槽互联型圆片级MOSFET封装结构的实现方法，其特征在于：所述与背面金属层（7）接触处的线路表面保护层（5）有折边。
4.根据权利要求1所述的一种沟槽互联型圆片级MOSFET封装结构的实现方法，其特征在于：所述线路表面保护层（5）与背面金属层（7）不接触。
CN 201110033783 2011-01-31 2011-01-31 沟槽互联型圆片级mosfet封装结构及实现方法 Active CN102122670B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110033783 CN102122670B (zh) 2011-01-31 2011-01-31 沟槽互联型圆片级mosfet封装结构及实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110033783 CN102122670B (zh) 2011-01-31 2011-01-31 沟槽互联型圆片级mosfet封装结构及实现方法

Publications (2)

Publication Number Publication Date
CN102122670A CN102122670A (zh) 2011-07-13
CN102122670B true CN102122670B (zh) 2012-07-25

Family

ID=44251181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110033783 Active CN102122670B (zh) 2011-01-31 2011-01-31 沟槽互联型圆片级mosfet封装结构及实现方法

Country Status (1)

Country Link
CN (1) CN102122670B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201114A (zh) * 2014-08-26 2014-12-10 江阴长电先进封装有限公司 一种侧壁绝缘保护的芯片封装方法及其封装结构
CN104615979A (zh) * 2015-01-27 2015-05-13 华进半导体封装先导技术研发中心有限公司 指纹识别模块及封装方法、指纹识别模组及封装方法
CN104979222A (zh) * 2015-06-19 2015-10-14 宁波芯健半导体有限公司 一种超薄的mosfet封装结构及封装方法
CN110660765B (zh) * 2019-09-23 2021-06-25 上海朕芯微电子科技有限公司 一种三极管分离器件csp封装结构及封装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US7235877B2 (en) * 2004-09-23 2007-06-26 International Rectifier Corporation Redistributed solder pads using etched lead frame
US7955893B2 (en) * 2008-01-31 2011-06-07 Alpha & Omega Semiconductor, Ltd Wafer level chip scale package and process of manufacture

Also Published As

Publication number Publication date
CN102122670A (zh) 2011-07-13

Similar Documents

Publication Publication Date Title
CN102157408B (zh) 通孔互联型圆片级mosfet封装结构及实现方法
US8586419B2 (en) Semiconductor packages including die and L-shaped lead and method of manufacture
US8669650B2 (en) Flip chip semiconductor device
TWI466250B (zh) 具有增大焊接接觸面的晶圓級封裝結構及製備方法
US8710648B2 (en) Wafer level packaging structure with large contact area and preparation method thereof
US8519520B2 (en) Semiconductor package of small footprint with a stack of lead frame die paddle sandwich between high-side and low-side MOSFETs and manufacturing method
US10141264B2 (en) Method and structure for wafer level packaging with large contact area
CN102122670B (zh) 沟槽互联型圆片级mosfet封装结构及实现方法
CN202721131U (zh) 一种垂直型半导体器件
US8716734B2 (en) Light emitting diode package having a portion of reflection cup material covering electrode layer on side surfaces of substrate
US9281265B2 (en) Packaging structure of a semiconductor device
CN114883287A (zh) 半导体封装结构及封装方法
CN102122671B (zh) 后通孔互联型圆片级mosfet封装结构及实现方法
CN201994304U (zh) 沟槽互联型圆片级mosfet封装结构
CN201994303U (zh) 通孔互联型圆片级mosfet封装结构
CN201994305U (zh) 后通孔互联型圆片级mosfet封装结构
TWI427750B (zh) 包括晶粒及ｌ形引線之半導體封裝及其製造方法
US9929076B2 (en) Semiconductor package of a flipped MOSFET chip and a multi-based die paddle with top surface groove-divided multiple connecting areas for connection to the flipped MOSFET electrodes
TWI469311B (zh) 聯合封裝的功率半導體元件
CN203800034U (zh) 一种半导体器件封装引线框架
CN218299797U (zh) 一种多芯片合封的半导体封装结构
CN115172315A (zh) Mosfet的封测结构及其制造方法
CN202796918U (zh) 四方扁平无引脚的mos封装结构
CN115360182A (zh) 一种外露芯片组并联封装体、封装方法及pcb板
CN115360183A (zh) 一种外露双芯并联封装体、封装方法及pcb板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant