TWI466250B - 具有增大焊接接觸面的晶圓級封裝結構及製備方法 - Google Patents

具有增大焊接接觸面的晶圓級封裝結構及製備方法 Download PDF

Info

Publication number
TWI466250B
TWI466250B TW101120572A TW101120572A TWI466250B TW I466250 B TWI466250 B TW I466250B TW 101120572 A TW101120572 A TW 101120572A TW 101120572 A TW101120572 A TW 101120572A TW I466250 B TWI466250 B TW I466250B
Authority
TW
Taiwan
Prior art keywords
wafer
metal
layer
type
forming
Prior art date
Application number
TW101120572A
Other languages
English (en)
Other versions
TW201308539A (zh
Inventor
Yan Xun Xue
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Publication of TW201308539A publication Critical patent/TW201308539A/zh
Application granted granted Critical
Publication of TWI466250B publication Critical patent/TWI466250B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

具有增大焊接接觸面的晶圓級封裝結構及製備方法
本發明一般涉及一種晶圓級封裝體的製備方法，更確切的說，本發明旨在提供一種具有較大焊接接觸面的晶圓級封裝結構及製備方法。
晶圓級晶片尺寸封裝(Wafer Level Chip Scale Packaging，WLCSP)是IC封裝方式的一種，是整片晶圓生產完成後，直接在晶圓上進行封裝測試並實施植球，之後才切割製成單顆IC，完成封裝流程的晶片的尺寸幾乎等同于原晶粒的大小。其中，晶圓級晶片上所植的焊球或焊接凸點作為晶片與外部電路進行電氣連接的接觸端子，我們都知道，功率器件的功耗非常大，而焊球或焊接凸點通常是直接焊接在PCB印刷電路板上的焊盤上，通常焊球或焊接凸點的體積都比較小並且它們與外界進行接觸的接觸面也非常有限，這就使得它們容易導致高阻抗(High impedance)和低熱導(Low thermal conductance)效應。另外，晶圓級晶片尺寸封裝中裸露的晶片不僅缺乏物理保護，致使晶片在運輸或各種工藝製備流程中容易損壞，而且此類不抗濕氣的晶片也容易降低其使用壽命。
專利號為US2009/0032871A1的美國專利公開了一種帶有正面金屬接觸和背面金屬接觸的積體電路及其製備方法，其具體結構及製備流程參見本申請附圖1A-1B，這種方法是製作晶圓級封裝體的一個典型例子。圖1A中，晶圓190可以通過溝槽202將晶片200a、200b分割開，晶片200a、200b各自的正面均設置有正面金屬接觸104a、104b、104c，與正面金屬接觸104c連接的金屬互連110設置在溝槽202中。在圖1B中，減薄後的晶片151a、 151b、151c被分割開，設置在晶片正面的正面金屬接觸104c通過金屬互連110與設置在晶片背面的背面金屬接觸108進行連接，而背面金屬接觸108接觸晶片的有源區106構成一個位於晶片底部的電極。其中，多個焊球152分別焊接在正面金屬接觸104a、104b、104c上，焊球152構成晶片151a、151b、151c與外部進行電氣連接的埠，焊球152用於焊接在設置於PCB上的焊盤上，而焊球152焊接在PCB上的之後，其與PCB上的焊盤這兩者的接觸面非常小，如果圖1B所示的晶片應用在功率器件中，則會產生負面的高阻抗和低熱導效應，而這是我們所不期望發生的。
是以，要如何解決上述習用之問題與缺失，即為本發明之發明人與從事此行業之相關廠商所亟欲研究改善之方向所在者。
正是鑒於上述問題，本發明提出了一種具有較大焊接接觸面的晶圓級封裝結構的製備方法，其中，在晶圓所包含的晶片的正面設置有多個第一類金屬焊盤，包括以下步驟：在晶片的正面形成至少一個第二類金屬焊盤；形成一將第一類、第二類金屬焊盤包覆住的第一塑封層覆蓋在晶圓的正面；在晶圓的背面進行刻蝕以在晶圓所包含的晶片中形成接觸第二類金屬焊盤的底部通孔，並在底部通孔中填充金屬以形成接觸第二類金屬焊盤的底部金屬互連結構；形成一與所述底部金屬互連結構接觸的金屬層覆蓋在晶圓的背面；從晶圓的背面對晶圓及金屬層進行切割以形成位於晶圓及金屬層中的多個切割槽，所述切割槽延伸至第一塑封層中並將晶圓所包含的多個晶片彼此分隔開，以及，任意一晶片的背面均形成有一個由金屬層進行切割所構成的底部金屬 層；利用塑封料形成一第二塑封層覆蓋在所述底部金屬層上，且在形成第二塑封層的同時塑封料還填充在所述切割槽中；研磨減薄第一塑封層直至填充在所述切割槽中的塑封料在第一塑封層中予以外露，並且第一塑封層經研磨後形成覆蓋在晶片正面的頂部塑封層；在頂部塑封層中形成分別接觸第一類、第二類金屬焊盤的多個頂部通孔，並在頂部通孔中填充金屬以形成分別接觸第一類、第二類金屬焊盤的多個頂部金屬互連結構；在頂部塑封層上形成多個接觸焊盤，並且，任意一個接觸焊盤均通過至少一個頂部金屬互連結構相對應的電性連接到一個第一類金屬焊盤或一個第二類金屬焊盤上；沿所述切割槽對第二塑封層及填充在切割槽中的塑封料進行切割，第二塑封層被切割成包覆在底部金屬層上的底部塑封層。
上述的方法，在形成底部通孔之前，先在晶圓的背面進行研磨以減薄晶圓的厚度。
上述的方法，形成底部通孔之後，沉積一層絕緣隔離層覆蓋在底部通孔的側壁上，所述底部金屬互連結構通過所述絕緣隔離層與晶圓所包含的晶片的位於底部通孔周圍的區域進行絕緣隔離。
上述的方法，在晶圓的背面覆蓋所述金屬層之前，先在晶圓的背面注入重摻雜的離子。
上述的方法，晶圓所包含的晶片中形成所述底部通孔的區域為非有效電路製備區。
上述的方法，所述晶片為MOSFET，並且多個所述第一類金屬焊盤中至少包括所述晶片的柵極電極和源極電極，以及所述底部金屬層構成了所述晶片的漏極電極。
上述的方法，所述填充在切割槽中的塑封料經切割後形成了包覆在所述晶片側面的側部塑封層。
上述的方法，在晶圓的背面進行刻蝕以形成所述底部通孔的方法為幹法刻蝕或濕法刻蝕或鐳射刻蝕。
上述的方法，形成多個頂部通孔是通過在所述頂部塑封層中實施鐳射刻蝕實現的。
此外，一種實施方式中，另一種具有較大焊接接觸面的晶圓級封裝結構的製備方法，其中，在晶圓所包含的晶片的正面設置有多個第一類金屬焊盤，包括以下步驟：在晶片正面的一側進行刻蝕以在晶圓所包含的任意一個晶片中均形成至少一個深度小於晶圓厚度的底部通孔，並在底部通孔中填充金屬以形成底部金屬互連結構；在晶片的正面形成至少一個與底部金屬互連結構接觸的第二類金屬焊盤；形成一將第一類、第二類金屬焊盤包覆住的第一塑封層覆蓋在晶圓的正面；在晶圓的背面進行研磨直至所述底部金屬互連結構在晶圓的背面予以外露；形成一與所述底部金屬互連結構接觸的金屬層覆蓋在晶圓的背面；從晶圓的背面對晶圓及金屬層進行切割以形成位於晶圓及金屬層中的多個切割槽，所述切割槽延伸至第一塑封層中並將晶圓所包含的多個晶片彼此分隔開，以及，任意一晶片的背面均形成有一個由金屬層進行切割所構成的底部金屬層；利用塑封料形成一第二塑封層覆蓋在所述底部金屬層上，且在形成第二塑封層的同時塑封料還填充在所述切割槽中；研磨減薄第一塑封層直至填充在所述切割槽中的塑封料在第一塑封層中予以外露，並且第一塑封層經研磨後形成覆蓋在晶片正面的頂部塑封 層；在頂部塑封層中形成分別接觸第一類、第二類金屬焊盤的多個頂部通孔，並在頂部通孔中填充金屬以形成分別接觸第一類、第二類金屬焊盤的多個頂部金屬互連結構；在頂部塑封層上形成多個接觸焊盤，並且，任意一個接觸焊盤均通過至少一個頂部金屬互連結構相對應的電性連接到一個第一類金屬焊盤或一個第二類金屬焊盤上；沿所述切割槽對第二塑封層及填充在切割槽中的塑封料進行切割，第二塑封層被切割成包覆在底部金屬層上的底部塑封層。
上述的方法，形成底部通孔之後，沉積一層絕緣隔離層覆蓋在底部通孔的側壁上，所述底部金屬互連結構通過所述絕緣隔離層與晶圓所包含的晶片的位於底部通孔周圍的區域進行絕緣隔離。
上述的方法，在晶圓的背面覆蓋所述金屬層之前，先在晶圓的背面注入重摻雜的離子。
上述的方法，晶圓所包含的晶片中形成所述底部通孔的區域為非有效電路製備區。
上述的方法，所述晶片為MOSFET，並且多個所述第一類金屬焊盤中至少包括所述晶片的柵極電極和源極電極，以及所述底部金屬層構成了所述晶片的漏極電極。
上述的方法，所述填充在切割槽中的塑封料經切割後形成了包覆在所述晶片側面的側部塑封層。
另一種具有較大焊接接觸面的晶圓級封裝結構的製備方法，其中，在晶圓所包含的晶片的正面設置有多個第一類金屬焊盤，包括以下步驟：在晶片的正面形成至少一個第二類金屬焊盤；將多個頂部金屬互連結 構分別焊接在第一類、第二類金屬焊盤上；形成一將第一類、第二類金屬焊盤及頂部金屬互連結構包覆住的第一塑封層覆蓋在晶圓的正面；在晶圓的背面進行刻蝕以在晶圓所包含的晶片中形成接觸第二類金屬焊盤的底部通孔，並在底部通孔中填充金屬以形成接觸第二類金屬焊盤的底部金屬互連結構；形成一與所述底部金屬互連結構接觸的金屬層覆蓋在晶圓的背面；從晶圓的背面對晶圓及金屬層進行切割以形成位於晶圓及金屬層中的多個切割槽，所述切割槽延伸至第一塑封層中並將晶圓所包含的多個晶片彼此分隔開，以及，任意一晶片的背面均形成有一個由金屬層進行切割所構成的底部金屬層；利用塑封料形成一第二塑封層覆蓋在所述底部金屬層上，且在形成第二塑封層的同時塑封料還填充在所述切割槽中；研磨減薄第一塑封層直至填充在所述切割槽中的塑封料及所述頂部金屬互連結構均在第一塑封層中予以外露，且第一塑封層經研磨後形成覆蓋在晶片正面的頂部塑封層；在頂部塑封層上形成多個接觸焊盤，並且，任意一個接觸焊盤均通過至少一個頂部金屬互連結構相對應的電性連接到一個第一類金屬焊盤或一個第二類金屬焊盤上；沿所述切割槽對第二塑封層及填充在切割槽中的塑封料進行切割，第二塑封層被切割成包覆在底部金屬層上的底部塑封層。
上述的方法，所述頂部金屬互連結構為焊錫球或金屬凸塊。
上述的方法，在形成底部通孔之前，先在晶圓的背面進行研磨以減薄晶圓的厚度。
上述的方法，形成底部通孔之後，沉積一層絕緣隔離層覆蓋在底部通孔的側壁上，所述底部金屬互連結構通過所述絕緣隔離層與晶圓所包含的 晶片的位於底部通孔周圍的區域進行絕緣隔離。
上述的方法，在晶圓的背面覆蓋所述金屬層之前，先在晶圓的背面注入重摻雜的離子。
上述的方法，其中，晶圓所包含的晶片中形成所述底部通孔的區域為非有效電路製備區。
上述的方法，所述晶片為MOSFET，並且多個所述第一類金屬焊盤中至少包括所述晶片的柵極電極和源極電極，以及所述底部金屬層構成了所述晶片的漏極電極。
上述的方法，所述填充在切割槽中的塑封料經切割後形成了包覆在所述晶片側面的側部塑封層。
另一種具有較大焊接接觸面的晶圓級封裝結構的製備方法，其中，在晶圓所包含的晶片的正面設置有多個第一類金屬焊盤，包括以下步驟：在晶片正面的一側進行刻蝕以在晶圓所包含的任意一個晶片中形成至少一個深度小於晶圓厚度的底部通孔，並在底部通孔中填充金屬以形成底部金屬互連結構；在晶片的正面形成至少一個與底部金屬互連結構接觸的第二類金屬焊盤；將多個頂部金屬互連結構分別焊接在第一類、第二類金屬焊盤上；形成一將第一類、第二類金屬焊盤及頂部金屬互連結構包覆住的第一塑封層覆蓋在晶圓的正面；在晶圓的背面進行研磨直至所述底部金屬互連結構在晶圓的背面予以外露；形成一與所述底部金屬互連結構接觸的金屬層覆蓋在晶圓的背面；從晶圓的背面對晶圓及金屬層進行切割以形成位於晶圓及金屬層中的多個切割槽，所述切割槽延伸至第一塑封層中並將晶圓所包含的多個晶片彼此分隔開，以及，任意一晶片的背面均形成有 一個由金屬層進行切割所構成的底部金屬層；利用塑封料形成一第二塑封層覆蓋在所述底部金屬層上，且在形成第二塑封層的同時塑封料還填充在所述切割槽中；研磨減薄第一塑封層直至填充在所述切割槽中的塑封料及所述頂部金屬互連結構均在第一塑封層中予以外露，且第一塑封層經研磨後形成覆蓋在晶片正面的頂部塑封層；在頂部塑封層上形成多個接觸焊盤，並且，任意一個接觸焊盤均通過至少一個頂部金屬互連結構相對應的電性連接到一個第一類金屬焊盤或一個第二類金屬焊盤上；沿所述切割槽對第二塑封層及填充在切割槽中的塑封料進行切割，第二塑封層被切割成包覆在底部金屬層上的底部塑封層。
上述的方法，所述頂部金屬互連結構為焊錫球或金屬凸塊。
上述的方法，形成底部通孔之後，沉積一層絕緣隔離層覆蓋在底部通孔的側壁上，所述底部金屬互連結構通過所述絕緣隔離層與晶圓所包含的晶片的位於底部通孔周圍的區域進行絕緣隔離。
上述的方法，在晶圓的背面覆蓋所述金屬層之前，先在晶圓的背面注入重摻雜的離子。
上述的方法，晶圓所包含的晶片中形成所述底部通孔的區域為非有效電路製備區。
上述的方法，所述晶片為MOSFET，並且多個所述第一類金屬焊盤中至少包括所述晶片的柵極電極和源極電極，以及所述底部金屬層構成了所述晶片的漏極。
上述的方法，所述填充在切割槽中的塑封料經切割後形成了包覆在所述晶片側面的側部塑封層。
本發明還提供一種具有較大焊接接觸面的晶圓級封裝結構，包括：設置在晶片的正面的第一類、第二類金屬焊盤；覆蓋在晶片背面的底部金屬層；形成在晶片中接觸第二類金屬焊盤的底部通孔由晶片的正面延伸至晶片的背面，且位於底部通孔中的底部金屬互連結構將底部金屬層電性連接到第二類金屬焊盤上；覆蓋在晶片的正面的頂部塑封層及覆蓋在底部金屬層上的底部塑封層；形成在頂部塑封層上的多個接觸焊盤；以及形成在頂部塑封層中並分別連接在第一類、第二類金屬焊盤上的多個頂部金屬互連結構，並且，任意一個接觸焊盤均通過至少一個頂部金屬互連結構相對應的電性連接到一個第一類金屬焊盤或一個第二類金屬焊盤上。
上述的具有較大焊接接觸面的晶圓級封裝結構，在底部通孔的側壁上還設置有一層絕緣隔離層，所述底部金屬互連結構通過所述絕緣隔離層與晶片的位於底部通孔周圍的區域進行絕緣隔離。
上述的具有較大焊接接觸面的晶圓級封裝結構，晶片中形成所述底部通孔的區域為非有效電路製備區。
上述的具有較大焊接接觸面的晶圓級封裝結構，所述晶片為MOSFET，並且多個所述第一類金屬焊盤中至少包括所述晶片的柵極電極和源極電極，以及所述底部金屬層構成了所述晶片的漏極電極。
上述的具有較大焊接接觸面的晶圓級封裝結構，晶片的側面還包覆有側部塑封層。
上述的具有較大焊接接觸面的晶圓級封裝結構，位於頂部塑封層上的所述接觸焊盤帶有延伸至頂部塑封層邊緣的引腳。
本領域的技術人員閱讀以下較佳實施例的詳細說明，並參照附圖之 後，本發明的這些和其他方面的優勢無疑將顯而易見。
參見圖2A，晶圓200通常包含有大量鑄造連接在一起的晶片，並以未示意出的切割線(Scribe line)界定相鄰的晶片之間的邊界，最終可以沿著切割線將晶片從晶圓200上切割分離，由於這些技術特徵已經為本領域的技術人員所熟知，所以本發明不再在圖2A中特意對晶片進行額外標記。在已知的技術條件下，晶圓200完成正常的製備流程後，在晶圓200的正面通常製備有多個第一類金屬焊盤201、202，具體而言，其實是在晶圓200所包含的任意一個晶片的正面製備設置有第一類金屬焊盤201、202。第一類金屬焊盤201、202往往是早已預先設計在晶片上的鋁矽金屬襯墊(I/O Pad)，而且第一類金屬焊盤201、202通常是用作晶片的電極或是與外界進行信號傳輸的端子。
值得注意的是，除了晶圓200所包含的任意一個晶片上已經存在有的第一類金屬焊盤201、202外，本發明的要點在於提出了在晶圓200所包含的任意一個晶片的正面上再額外形成至少一個第二類金屬焊盤203，該第二類金屬焊盤203也可以是鋁矽合金等金屬材料製成的。為了簡潔起見，隔離第一類金屬焊盤201、202及第二類金屬焊盤203的鈍化層並未在圖中示意出。較于已經電氣連接於晶片內部積體電路上的第一類金屬焊盤201、202，第二類金屬焊盤203在初始狀態是空置的，也即初始形成的第二類金屬焊盤203並未構成晶片的任何電極或信號端口(例如圖2A)。
參見圖2B，利用塑封材料形成一層第一塑封層210覆蓋在晶圓200的正面，此時第一塑封層210將第一類金屬焊盤201、202以及第二類金屬焊 盤203均包覆住。因為功率器件一般要求較小的襯底電阻(即較薄的襯底厚度)，尤其是垂直器件，所以可以如圖2C所示先在晶圓200的背面進行研磨(如化學機械研磨)以減薄其厚度，由於與晶圓200結合在一起的第一塑封層210能夠有效地起到物理支撐作用，從而使得晶圓200的厚度可以減得足夠薄並且不易碎裂，這意味著晶圓200所包含的晶片的厚度也獲得減薄。晶圓200獲得減薄後，往往還需要在的晶圓200的背面進行較大濃度的摻雜物的植入以製備位於晶圓中位於晶片背面的一個摻雜區。之後再在晶圓200的背面進行刻蝕，以在晶圓200中形成如圖所示的底部通孔204。具體而言，刻蝕是在晶片的背面實施的，所以晶圓200所包含的任意一個晶片內均形成有底部通孔204，並且底部通孔204與第二類金屬焊盤203在垂直方向上交疊(定義垂直於晶圓所在平面的方向為垂直/豎直方向)，以便所形成的底部通孔204能夠延伸至晶片的正面並接觸第二類金屬焊盤203。當前的矽通孔技術(TSV，Through Silicon Via)適用於此刻蝕步驟，幹法刻蝕、濕法刻蝕或鐳射刻蝕均適用。一般要求底部通孔204的橫向截面面積小於第二類金屬焊盤203的平面尺寸面積，以避免第二類金屬焊盤203下方的襯底被完全刻蝕掉而導致其脫落。在形成底部通孔204之後，還需要沉積一層如SiO2之類的絕緣隔離層(未示出)覆蓋在底部通孔204的側壁上。雖然認為晶片中環繞在底部通孔204周圍的區域通過絕緣隔離層而與底部通孔204實施了絕緣，但是由於晶片中畢竟引入了需要擠佔一定空間的底部通孔204，為了最小限度地減少其可能帶來的負面影響，在晶片中形成底部通孔204的區域最好選擇為非有效電路製備區。也即晶圓200所包含的晶片中，用於刻蝕掉形成底部通孔204的這部分區域並未參與 構成晶片中有效的積體電路單元，被刻蝕掉的區域本身就處於一個電路空白區，這樣即使在晶片中形成有底部通孔204它也不會對晶片原有的電路產生任何不利影響。
參見圖2E所示，先在底部通孔204中填充金屬材料，所以由填充的金屬材料構成的底部金屬互連結構204a就會與第二類金屬焊盤203接觸並且這兩者形成電性連接，而且底部金屬互連結構204a通過覆蓋在底部通孔204內壁上的絕緣隔離層從而與晶片位於底部通孔204周圍的區域進行絕緣隔離。之後再在晶圓200的背面沉積覆蓋一層金屬層211，即背面金屬化(Metallization)的步驟，金屬層211與底部金屬互連結構204a相接觸的並且這兩者也形成電連接，則第二類金屬焊盤203和金屬層211就通過底部金屬互連結構204a實現了電性連接。參見圖2F所示，實施第一次切割工序，從晶圓200的背面對晶圓200及金屬層211進行切割，此切割步驟中可以利用晶圓200上原有的切割線作為切割參考基準線，以形成位於晶圓200及金屬層211中的多個切割槽205，此外，當選擇將切割刀切入部分厚度的第一塑封層210中時，切割槽205的切割深度可以延伸至第一塑封層210中。晶圓200所包含的的多個晶片200'原本相互鑄造連接在一起，直至在此切割步驟中所產生的切割槽205才將這些晶片200'彼此分割開。同時，金屬層211被切割成了多個底部金屬層211'，而且這些底部金屬層211'與晶片200'一一對應，任何一個晶片200'的背面均形成有一個底部金屬層211'。此時，位於晶片200'背面的底部金屬層211'通過底部金屬互連結構204a而與位於晶片200'正面的第二類金屬焊盤203進行電性連接。摻雜在晶圓200背面的摻雜物此時分佈在分割開的晶片200'內並位於其背面的一側，從而 構成晶片200'的背面摻雜區，該摻雜區與底部金屬層211'形成歐姆接觸。
參見圖2G所示，在位於晶圓200背面的一側再次實施塑封工藝，利用塑封料形成一層第二塑封層212覆蓋住所有的底部金屬層211'，由於未固化前的塑封料具流動性，則用於形成第二塑封層212的塑封料同時還填充在切割槽205中。參見圖2H所示，通常要求最終獲得的封裝體的尺寸盡可能的薄並小型化，所以需要研磨減薄第一塑封層210，因為填充在切割槽205中的塑封料還延伸至第一塑封層210內，所以可以選擇持續研磨第一塑封層210直至填充在切割槽205中的塑封料在第一塑封層中210予以外露。由於切割槽205的存在，導致第一塑封層210經研磨減薄後形成了多個頂部塑封層210'，相鄰的頂部塑封層210'被填充在切割槽205中的塑封料截斷隔開，而且一個頂部塑封層210'相對應的覆蓋在一個晶片200'的正面上。參見圖2I所示，在頂部塑封層210'中進行鑽孔(如鐳射刻蝕)以在頂部塑封層210'中形成分別接觸第一類金屬焊盤201、202及第二類金屬焊盤203的多個頂部通孔，例如圖中所示的頂部通孔206、207、208，而且在垂直方向上，頂部通孔206對準第一類金屬焊盤201、頂部通孔207對準第一類金屬焊盤202、頂部通孔208對第二類金屬焊盤203。之後再在這些頂部通孔206、207、208中填充金屬材料，以便分別形成接觸第一類金屬焊盤201的頂部金屬互連結構206a、接觸第一類金屬焊盤202的頂部金屬互連結構207a及接觸第二類金屬焊盤203的頂部金屬互連結構208a。此後，再形成位於頂部塑封層210'上的多個接觸焊盤221、222、223，其中，任意一個接觸焊盤均通過至少一個頂部金屬互連結構相對應的電性連接到一個第一類金屬焊盤201、202或一個第二類金屬焊盤203上。形成接觸焊盤221時要保障 接觸焊盤221與頂部金屬互連結構206a在垂直方向上交疊，這樣位於頂部塑封層210'上方的接觸焊盤221能接觸頂部金屬互連結構206a，並通過頂部金屬互連結構206a相對應的電性連接到第一類金屬焊盤201上；同樣，形成接觸焊盤222時要保障接觸焊盤222與頂部金屬互連結構207a在垂直方向上交疊，這樣位於頂部塑封層210'上的接觸焊盤222能接觸頂部金屬互連結構207a，並通過頂部金屬互連結構207a相對應的電性連接到第一類金屬焊盤202上；以及，形成接觸焊盤223時要保障接觸焊盤223與頂部金屬互連結構208a在垂直方向上交疊，這樣位於頂部塑封層210'上的接觸焊盤223能接觸頂部金屬互連結構208a，以便通過頂部金屬互連結構208a而相對應的電性連接到第二類金屬焊盤203上。如圖2K所示，實施第二次切割工序，沿切割槽205對第二塑封層212及填充在切割槽205中的塑封料進行切割，便形成了位於它們中的切割槽215，第二塑封層212將被切割成包覆在底部金屬層211'上的底部塑封層212a。如果形成切割槽215的切割刀的寬度小於形成切割槽205的切割刀的寬度，則填充在切割槽205中的塑封料經切割後還形成了包覆在晶片200'側面的側部塑封層212b。
完成圖2K所示的切割工序後，獲得多個晶圓級封裝結構250，在晶圓級封裝結構250中，包括：設置在晶片200'正面的第一類金屬焊盤201、202以及第二類金屬焊盤203，以及覆蓋在晶片200'背面的底部金屬層211'。其中，形成在晶片200'內的底部通孔204由晶片200'的正面向下延伸至晶片200'的背面，並且，第二類金屬焊盤203位於底部通孔204上方並與它在垂直方向上交疊，而且底部通孔204與第二類金屬焊盤203、底部金屬層211'相接觸，所以位於底部通孔204中的底部金屬互連結構204a進一步將底部 金屬層211'電性連接到第二類金屬焊盤203上，而底部金屬互連結構204a通過設置在底部通孔204側壁上的絕緣隔離層(未示出)與晶片200'所包含的位於底部通孔204周圍的區域進行絕緣隔離。晶圓級封裝結構250還包括覆蓋在晶片200'正面的頂部塑封層210'及包覆在底部金屬層211'上的底部塑封層212a，及包覆在晶片200'側面的側部塑封層212b。晶圓級封裝結構250還包括形成在頂部塑封層210'上的多個接觸焊盤221、222、223，以及形成在頂部塑封層210'中並分別連接在第一類金屬焊盤201、第一類金屬焊盤202、第二類金屬焊盤203上的多個頂部金屬互連結構206a、207a、208a，其中，接觸焊盤221和接觸焊盤222及接觸焊盤223這三者分別通過至少一個頂部金屬互連結構(例如分別通過206a、207a、208a)而相對應的電性連接到與之對應的第一類金屬焊盤201、第一類金屬焊盤202及第二類金屬焊盤上203上。每一個接觸焊盤可延伸到頂部塑封層210'相鄰的兩個邊沿使得每個接觸焊盤的面積大於其對應的頂部金屬互連結構的橫截面積和第一類金屬焊盤或第二類金屬焊盤的面積。在一個實施方式中，晶片200'為垂直式的功率半導體器件，例如金屬氧化物半導體場效應電晶體MOSFET，此時第一類金屬焊盤201即為晶片200'的柵極電極，第一類金屬焊盤202即為晶片200'的源極電極，而晶片200'的背面摻雜區構成了MOSFET的漏區，並且底部金屬層211'構成了晶片200'的漏極電極，以及晶片200'的漏極電極被底部金屬互連結構204a傳導至位於晶片200'正面的第二類金屬焊盤203上。對於整個封裝體而言，與第一類金屬焊盤201電性連接的接觸焊盤221體現為晶片200'的外部柵極端子，與第一類金屬焊盤202電性連接的接觸焊盤222體現為晶片200'的外部源極端子，與第二 類金屬焊盤203電性連接的接觸焊盤223體現為晶片200'的外部漏極端子。接觸焊盤221、222、223可以直接與PCB印刷電路板上預先設置的標準焊盤(Regular Pad，其表面通常鍍錫)進行焊接，平面尺寸較大的接觸焊盤221、222、223在與PCB上的焊盤進行焊接接觸時，可以保障它們與PCB電路板上的焊盤具有較大的接觸面，從而提高晶片200'在與外部電路進行電氣連接時候的阻抗和熱導效能。包覆晶片200'的頂部塑封層210'、底部塑封層212a及側部塑封層212b則可以提高晶片200'的機械強度並防止濕氣或其他不利環境因素對晶片200'造成的侵蝕。本發明的優勢顯而易見，不僅是獲得了較薄的晶片級尺寸封裝，而且沒有採用任何傳統引線框架(Lead-frame)，也沒有採用諸如導電銀漿之類的焊接劑作晶片安放的粘結劑，更沒有採用可能帶來負面的高阻抗效應的鍵合導線(Bonding wire)來做電氣連接。
製備接觸焊盤221、222、223的方式有多種，可以利用未示意出的掩膜在頂部塑封層210'上進行金屬沉積來製備彼此分隔開的接觸焊盤221、222、223；也可以先行在頂部塑封層210'上沉積一層金屬澱積層後，再對金屬澱積層進行刻蝕分割，以將金屬澱積層分割成互不連接的區域，例如分割成接觸焊盤221、222、223等不同的區域。另外，如果一個頂部塑封層210'的邊緣處的接觸焊盤與另一個相鄰的頂部塑封層210'的邊緣處的接觸焊盤相靠近，那麼位於相鄰的頂部塑封層210'上並且是彼此靠近的這兩個接觸焊盤在製備的時候就可以連接成一個整體，其連接處就剛好位於填充在切割槽205中的塑封料的上方。例如圖2J中，為了簡化工藝步驟，在生成左側的頂部塑封層210'上的接觸焊盤223以及圖中右側的頂部塑封層 210'上的接觸焊盤221的時候，它們可以直接製備成一個整體，只要在對填充在切割槽205中的塑封料及第二塑封層212實施切割時同時將該連接起來的接觸焊盤223和接觸焊盤221切割截斷即可(圖2K)。
圖2L所展示的是一種可選實施例的晶圓級封裝結構250的俯視圖，較於先前技術中(圖1B)利用體積較小的焊球152作為晶片與外部電路進行電氣連接的接觸端，本發明中則利用平面面積較大的接觸焊盤221、222、223用作與外部電路進行電氣連接的接觸端，這無疑極大提高了接觸端的接觸面。接觸焊盤221、222、223的形狀可以做適應性的調整，例如圖2M作為另一種實施方式，該接觸焊盤221、222、223的形狀較之圖2L稍有變化。接觸焊盤222可以被製備成帶有多個引腳222'的形狀，同樣接觸焊盤223可以被製備成帶有多個引腳223'的形狀，另外接觸焊盤221本身就可以作為一個引腳，只要在製備接觸焊盤221、222、223的時候，選擇對它們分別實施不同的圖案化方式就能很容易實現。顯而易見，圖2M中示意出的這種晶圓級封裝結構250，其位於頂部塑封層210'上的接觸焊盤222、223各自帶有延伸至頂部塑封層210'邊緣的引腳，這種封裝結構可以和傳統的QFN封裝(Quad Flat No-lead Package)相相容，任何適用於焊接QFN之類封裝體的PCB上均可以表面安裝(SMT)這種封裝結構。
在另外可選的實施方式中，圖2E所示的結構還以利用圖3A-3D所示的流程獲得，由於初始狀態在晶圓200所包含的晶片的正面原本就設置有多個第一類金屬焊盤201、202，但並無第二類金屬焊盤203，需要先在晶片的正面的進行刻蝕，以在晶圓200所包含的任意一個晶片中均能至少形成一個深度小於晶圓200初始厚度的底部通孔204，底部通孔204從晶片的正 面向下延伸至一定的深度但並未穿透整個晶圓200，之後在底部通孔204中填充金屬材料以形成位於底部通孔204中的底部金屬互連結構204a。同樣，晶圓200所包含的晶片中形成底部通孔204的區域為非有效電路製備區。形成底部通孔204之後，還需要沉積一層未示意出的絕緣隔離層(如SiO2)覆蓋在底部通孔204的側壁上再形成位於底部通孔204中的底部金屬互連結構204a，底部金屬互連結構204a通過絕緣隔離層與晶片的位於底部通孔204周圍的區域進行絕緣隔離。然後再如圖3B所示，在晶圓200所包含的晶片的正面形成至少一個與底部金屬互連結構204a相接觸的第二類金屬焊盤203，製備第二類金屬焊盤203的時候要使得第二類金屬焊盤203與底部金屬互連結構204a在垂直方向上交疊，這樣就能保障第二類金屬焊盤203剛好能接觸到底部金屬互連結構204a並與之形成電性連接。如圖3C所示，形成一層第一塑封層210覆蓋在晶圓200的正面，第一塑封層210將第一類金屬焊盤201、202及第二類金屬焊盤203均包覆住。利用第一塑封層210的支撐作用再在晶圓200的背面進行研磨以減薄晶圓200的厚度，如3C-3D所示，研磨持續到位於底部通孔204中的底部金屬互連結構204a在晶圓200的背面予以外露並獲得預期的晶圓厚度。之後在減薄後的晶圓200的背面注入重摻雜的離子，並在晶圓200的背面沉積一層金屬層211，金屬層211此時與底部金屬互連結構204a相接觸(即圖2E所示)。此實施例餘下的步驟就和2E-2M所展示的工藝流程完全相同。
參見圖4A-4J，是本發明所提供的另一種實施例，初始狀態在晶圓200所包含的晶片的正面原本設置有多個第一類金屬焊盤201、202但無第二類金屬焊盤203。本實施例中，需要先在晶圓200所包含的任意一個晶片的正 面形成至少一個第二類金屬焊盤203，再將多個頂部金屬互連結構206'a、207'a、208'a分別相對應的焊接到第一類金屬焊盤201、第一類金屬焊盤202、第二類金屬焊盤203上，頂部金屬互連結構206'a、207'a、208'a可以是焊錫球(Solder ball)或金屬凸塊(Solder bump)等金屬材料。參見圖4B所示，形成一層第一塑封層210覆蓋在晶圓200的正面，將第一類金屬焊盤201、第一類金屬焊盤202和第二類金屬焊盤203及頂部金屬互連結構206'a、207'a、208'a都包覆住，之後如圖4C在晶圓200的背面進行研磨以減薄晶圓200的厚度。參見圖4D所示，在減薄後的晶圓200所包含的晶片的背面進行刻蝕，以在晶圓200所包含的任意一個晶片中均能形成至少一個接觸第二類金屬焊盤203的底部通孔204，形成底部通孔204之後，還要沉積一層絕緣隔離層覆蓋在底部通孔204的內壁上，再在底部通孔204中填充金屬材料構成金屬互連結構204a。其中，晶圓200所包含的晶片中為了形成底部通孔204的而刻蝕掉的區域為非有效電路製備區。刻蝕底部通孔204時，須保障所形成的底部通孔204要與第二類金屬焊盤203在垂直方向上交疊，以便底部通孔204延伸至晶片的正面後能接觸到第二類金屬焊盤203，從而使得底部金屬互連結構204a能夠接觸第二類金屬焊盤203。參見圖4E所示，先在減薄後的晶圓200的背面注入重摻雜的摻雜物之後，再在晶圓200的背面沉積覆蓋一層金屬層211，然後如圖4F所示實施第一次切割工序，從晶圓200的背面一側進行切割，主要是對晶圓200及金屬層211進行切割，以便形成位於晶圓200及金屬層211中的多個切割槽205，切割槽205的切割的深度可以進行調整，例如切割刀還切入部分厚度的第一塑封層210中，從而使得這些切割槽205可以延伸至第一塑封層210中。 形成切割槽205的主要用處之一就是將晶圓200所包含的多個晶片200'彼此分隔開，此時金屬層211隨之也被切割成多個底部金屬層211'，而且任意一個晶片200'的背面均形成有一個由金屬層211進行切割所形成的底部金屬層211'。
參見圖4G所示，在晶圓200背面的一側，利用塑封料形成一個第二塑封層212覆蓋在所有的底部金屬層211'上，在形成第二塑封層212的同時，塑封料還填充在切割槽205中，位於切割槽205中的塑封料構成第二塑封層212的延伸部分。參見圖4H所示，研磨減薄第一塑封層210，直至填充在切割槽205中的塑封料及頂部金屬互連結構206'a、207'a、208'a均在減薄後的第一塑封層210中予以外露。該第一塑封層210經研磨減薄至一定的厚度之後被填充在切割槽205中的塑封料間隔成多個頂部塑封層210'，並且一個頂部塑封層210'相對應的覆蓋在一個晶片200'的正面。參見圖4I所示，在頂部塑封層210'上形成多個接觸焊盤221、222、223，並且，任意一個接觸焊盤均通過至少一個頂部金屬互連結構相對應的電性連接到一個第一類金屬焊盤201、202或一個第二類金屬焊盤203上。形成接觸焊盤221時要保障接觸焊盤221與頂部金屬互連結構206'a在垂直方向上交疊，這樣位於頂部塑封層210'上的接觸焊盤221能接觸頂部金屬互連結構206'a，並通過頂部金屬互連結構206'a相對應的電性連接到第一類金屬焊盤201上。形成接觸焊盤222時要保障接觸焊盤222與頂部金屬互連結構207'a在垂直方向上交疊，這樣位於頂部塑封層210'上的接觸焊盤222能接觸頂部金屬互連結構207'a，並通過頂部金屬互連結構207'a相對應的電性連接到第一類金屬焊盤202上。形成接觸焊盤223時要保障接觸焊盤223與頂部金屬 互連結構208'a在垂直方向上交疊，這樣位於頂部塑封層210'上的接觸焊盤223能接觸頂部金屬互連結構208'a，並通過頂部金屬互連結構208'a相對應的電性連接到第二類金屬焊盤203上。參見圖4J所示，實施第二次切割工序，沿切割槽205對第二塑封層212及填充在切割槽205中的塑封料進行切割，可獲得如圖所示的多個晶圓級封裝結構250'，相鄰兩晶圓級封裝結構250'之間的切割槽215即是實施第二次切割工序所產生的切割間隙，此時第二塑封層212被切割成包覆在底部金屬層211'上的底部塑封層212a，如果形成切割槽215的切割刀的寬度小於形成切割槽205的切割刀的寬度，則填充在切割槽205中的塑封料經切割後還形成了包覆在晶片200'的側面的側部塑封層212b。
在如圖5A-5C所示的另一個實施例中，先按照圖3A-3B所示的工藝流程製備圖3B所示的結構。之後如圖5A所示，將頂部金屬互連結構206'a相對應的焊接在第一類金屬焊盤201上，將將頂部金屬互連結構207'a相對應的焊接在第一類金屬焊盤202上，將頂部金屬互連結構208'a相對應的焊接在第二類金屬焊盤203上。頂部金屬互連結構206'a、207'a、208'a可以是焊錫球或金屬凸塊等材料。如圖5B所示，形成一第一塑封層210覆蓋在晶圓200的正面，第一塑封層210將第一類金屬焊盤201、202和第二類金屬焊盤203以及頂部金屬互連結構206'a、207'a、208'a包覆住。然後如圖5C所示，在晶圓200的背面進行研磨，直至位於底部通孔204中的底部金屬互連結構204a在晶圓200的背面予以外露並獲得預期的晶圓厚度，此時在減薄後的晶圓200的背面注入重摻雜的離子，並形成一金屬層211覆蓋在晶圓200的背面，則金屬層211與底部金屬互連結構204a相接觸並與之構 成電性連接，如此便可獲得如圖4E所示的結構，之後的工藝流程與圖4E-4J所展示的工藝流程完全一致。
透過上述之詳細說明，即可充分顯示本發明之目的及功效上均具有實施之進步性，極具產業之利用性價值，且為目前市面上前所未見之新發明，完全符合發明專利要件，爰依法提出申請。唯以上所述著僅為本發明之較佳實施例而已，當不能用以限定本發明所實施之範圍。即凡依本發明專利範圍所作之均等變化與修飾，皆應屬於本發明專利涵蓋之範圍內，謹請 貴審查委員明鑑，並祈惠准，是所至禱。
(先前技術)
104a、104b、104c‧‧‧正面金屬接觸
106‧‧‧有源區
108‧‧‧背面金屬接觸
110‧‧‧金屬互連
151a、151b、151c‧‧‧晶片
152‧‧‧焊球
190‧‧‧晶圓
202‧‧‧溝槽
200a、200b‧‧‧晶片
(本發明)
200‧‧‧晶圓
201、202‧‧‧第一類金屬焊盤
203‧‧‧第二類金屬焊盤
204‧‧‧底部通孔
204a‧‧‧底部金屬互連結構
205‧‧‧切割槽
210‧‧‧第一塑封層
211‧‧‧金屬層
200'‧‧‧晶片
206、207、208‧‧‧頂部通孔
206a、207a、208a‧‧‧頂部金屬互連結構
206'a、207'a、208'a‧‧‧金屬互連結構
210'‧‧‧頂部塑封層
211'‧‧‧底部金屬層
212‧‧‧第二塑封層
212a‧‧‧底部塑封層
212b‧‧‧側部塑封層
215‧‧‧切割槽
221、222、223‧‧‧接觸焊盤
222'‧‧‧引腳
223'‧‧‧引腳
250‧‧‧晶圓級封裝結構
250'‧‧‧晶圓級封裝結構
圖1A-1B是先前技術中帶有正面、背面金屬接觸的積體電路及其製備方法。
圖2A-2M是實施例一中本發明所提供的晶圓級封裝的製備流程示意圖。
圖3A-3D是實施例二中晶圓級封裝的製備流程示意圖。
圖4A-4J是實施例三中晶圓級封裝的製備流程示意圖。
圖5A-5C是實施例四中晶圓級封裝的製備流程示意圖。
200'‧‧‧晶片
204‧‧‧底部通孔
204a‧‧‧底部金屬互連結構
206a、207a、208a‧‧‧頂部金屬互連結構
210'‧‧‧頂部塑封層
211'‧‧‧底部金屬層
212a‧‧‧底部塑封層
212b‧‧‧側部塑封層
215‧‧‧切割槽
221、222、223‧‧‧接觸焊盤
250‧‧‧晶圓級封裝結構

Claims (36)

  1. 一種具有增大焊接接觸面的晶圓級封裝結構的製備方法，在晶圓所包含的晶片的正面設置有多個第一類金屬焊盤，包括以下步驟：在晶片的正面形成至少一個第二類金屬焊盤；形成一將第一類、第二類金屬焊盤包覆住的第一塑封層覆蓋在晶圓的正面；在晶圓的背面進行刻蝕以在晶圓所包含的晶片中形成接觸第二類金屬焊盤的底部通孔，並在底部通孔中填充金屬以形成接觸第二類金屬焊盤的底部金屬互連結構；形成一與所述底部金屬互連結構接觸的金屬層覆蓋在晶圓的背面；從晶圓的背面對晶圓及金屬層進行切割以形成位於晶圓及金屬層中的多個切割槽，所述切割槽延伸至第一塑封層中並將晶圓所包含的多個晶片彼此分隔開，以及，任意一晶片的背面均形成有一個由金屬層進行切割所構成的底部金屬層；利用塑封料形成一第二塑封層覆蓋在所述底部金屬層上，且在形成第二塑封層的同時塑封料還填充在所述切割槽中；研磨減薄第一塑封層直至填充在所述切割槽中的塑封料在第一塑封層中予以外露，並且第一塑封層經研磨後形成覆蓋在晶片正面的頂部塑封層；在頂部塑封層中形成分別接觸第一類、第二類金屬焊盤的多個頂部通孔，並在頂部通孔中填充金屬以形成分別接觸第一類、第二類金屬焊盤的多個頂部金屬互連結構；在頂部塑封層上形成多個接觸焊盤，並且，任意一個接觸焊盤均通過 至少一個頂部金屬互連結構相對應的電性連接到一個第一類金屬焊盤或一個第二類金屬焊盤上；沿所述切割槽對第二塑封層及填充在切割槽中的塑封料進行切割，第二塑封層被切割成包覆在底部金屬層上的底部塑封層。
  2. 如申請專利範圍第1項所述的方法，其中，在形成底部通孔之前，先在晶圓的背面進行研磨以減薄晶圓的厚度。
  3. 如申請專利範圍第1項所述的方法，其中，形成底部通孔之後，沉積一層絕緣隔離層覆蓋在底部通孔的側壁上，所述底部金屬互連結構通過所述絕緣隔離層與晶圓所包含的晶片的位於底部通孔周圍的區域進行絕緣隔離。
  4. 如申請專利範圍第1項所述的方法，其中，在晶圓的背面覆蓋所述金屬層之前，先在晶圓的背面注入重摻雜的離子。
  5. 如申請專利範圍第1項所述的方法，其中，晶圓所包含的晶片中形成所述底部通孔的區域為非有效電路製備區。
  6. 如申請專利範圍第1項所述的方法，其中，所述晶片為MOSFET，並且多個所述第一類金屬焊盤中至少包括所述晶片的柵極電極和源極電極，以及所述底部金屬層構成了所述晶片的漏極電極。
  7. 如申請專利範圍第1項所述的方法，其中，所述填充在切割槽中的塑封料經切割後形成了包覆在所述晶片側面的側部塑封層。
  8. 如申請專利範圍第1項所述的方法，其中，在晶圓的背面進行刻蝕以形成所述底部通孔的方法為幹法刻蝕或濕法刻蝕或鐳射刻蝕。
  9. 如申請專利範圍第1項所述的方法，其中，形成多個頂部通孔是通 過在所述頂部塑封層中實施鐳射刻蝕實現的。
  10. 一種具有增大焊接接觸面的晶圓級封裝結構的製備方法，在晶圓所包含的晶片的正面設置有多個第一類金屬焊盤，包括以下步驟：在晶片正面的一側進行刻蝕以在晶圓所包含的任意一個晶片中均形成至少一個深度小於晶圓厚度的底部通孔，並在底部通孔中填充金屬以形成底部金屬互連結構；在晶片的正面形成至少一個與底部金屬互連結構接觸的第二類金屬焊盤；形成一將第一類、第二類金屬焊盤包覆住的第一塑封層覆蓋在晶圓的正面；在晶圓的背面進行研磨直至所述底部金屬互連結構在晶圓的背面予以外露；形成一與所述底部金屬互連結構接觸的金屬層覆蓋在晶圓的背面；從晶圓的背面對晶圓及金屬層進行切割以形成位於晶圓及金屬層中的多個切割槽，所述切割槽延伸至第一塑封層中並將晶圓所包含的多個晶片彼此分隔開，以及，任意一晶片的背面均形成有一個由金屬層進行切割所構成的底部金屬層；利用塑封料形成一第二塑封層覆蓋在所述底部金屬層上，且在形成第二塑封層的同時塑封料還填充在所述切割槽中；研磨減薄第一塑封層直至填充在所述切割槽中的塑封料在第一塑封層中予以外露，並且第一塑封層經研磨後形成覆蓋在晶片正面的頂部塑封層；在頂部塑封層中形成分別接觸第一類、第二類金屬焊盤的多個頂部通 孔，並在頂部通孔中填充金屬以形成分別接觸第一類、第二類金屬焊盤的多個頂部金屬互連結構；在頂部塑封層上形成多個接觸焊盤，並且，任意一個接觸焊盤均通過至少一個頂部金屬互連結構相對應的電性連接到一個第一類金屬焊盤或一個第二類金屬焊盤上；沿所述切割槽對第二塑封層及填充在切割槽中的塑封料進行切割，第二塑封層被切割成包覆在底部金屬層上的底部塑封層。
  11. 如申請專利範圍第10項所述的方法，其中，形成底部通孔之後，沉積一層絕緣隔離層覆蓋在底部通孔的側壁上，所述底部金屬互連結構通過所述絕緣隔離層與晶圓所包含的晶片的位於底部通孔周圍的區域進行絕緣隔離。
  12. 如申請專利範圍第10項所述的方法，其中，在晶圓的背面覆蓋所述金屬層之前，先在晶圓的背面注入重摻雜的離子。
  13. 如申請專利範圍第10項所述的方法，其中，晶圓所包含的晶片中形成所述底部通孔的區域為非有效電路製備區。
  14. 如申請專利範圍第10項所述的方法，其中，所述晶片為MOSFET，並且多個所述第一類金屬焊盤中至少包括所述晶片的柵極電極和源極電極，以及所述底部金屬層構成了所述晶片的漏極電極。
  15. 如申請專利範圍第10項所述的方法，其中，所述填充在切割槽中的塑封料經切割後形成了包覆在所述晶片側面的側部塑封層。
  16. 一種具有增大焊接接觸面的晶圓級封裝結構的製備方法，在晶圓所包含的晶片的正面設置有多個第一類金屬焊盤，包括以下步驟： 在晶片的正面形成至少一個第二類金屬焊盤；將多個頂部金屬互連結構分別焊接在第一類、第二類金屬焊盤上；形成一將第一類、第二類金屬焊盤及頂部金屬互連結構包覆住的第一塑封層覆蓋在晶圓的正面；在晶圓的背面進行刻蝕以在晶圓所包含的晶片中形成接觸第二類金屬焊盤的底部通孔，並在底部通孔中填充金屬以形成接觸第二類金屬焊盤的底部金屬互連結構；形成一與所述底部金屬互連結構接觸的金屬層覆蓋在晶圓的背面；從晶圓的背面對晶圓及金屬層進行切割以形成位於晶圓及金屬層中的多個切割槽，所述切割槽延伸至第一塑封層中並將晶圓所包含的多個晶片彼此分隔開，以及，任意一晶片的背面均形成有一個由金屬層進行切割所構成的底部金屬層；利用塑封料形成一第二塑封層覆蓋在所述底部金屬層上，且在形成第二塑封層的同時塑封料還填充在所述切割槽中；研磨減薄第一塑封層直至填充在所述切割槽中的塑封料及所述頂部金屬互連結構均在第一塑封層中予以外露，且第一塑封層經研磨後形成覆蓋在晶片正面的頂部塑封層；在頂部塑封層上形成多個接觸焊盤，並且，任意一個接觸焊盤均通過至少一個頂部金屬互連結構相對應的電性連接到一個第一類金屬焊盤或一個第二類金屬焊盤上；沿所述切割槽對第二塑封層及填充在切割槽中的塑封料進行切割，第二塑封層被切割成包覆在底部金屬層上的底部塑封層。
  17. 如申請專利範圍第16項所述的方法，其中，所述頂部金屬互連結構為焊錫球或金屬凸塊。
  18. 如申請專利範圍第16項所述的方法，其中，在形成底部通孔之前，先在晶圓的背面進行研磨以減薄晶圓的厚度。
  19. 如申請專利範圍第16項所述的方法，其中，形成底部通孔之後，沉積一層絕緣隔離層覆蓋在底部通孔的側壁上，所述底部金屬互連結構通過所述絕緣隔離層與晶圓所包含的晶片的位於底部通孔周圍的區域進行絕緣隔離。
  20. 如申請專利範圍第16項所述的方法，其中，在晶圓的背面覆蓋所述金屬層之前，先在晶圓的背面注入重摻雜的離子。
  21. 如申請專利範圍第16項所述的方法，其中，晶圓所包含的晶片中形成所述底部通孔的區域為非有效電路製備區。
  22. 如申請專利範圍第16項所述的方法，其中，所述晶片為MOSFET，並且多個所述第一類金屬焊盤中至少包括所述晶片的柵極電極和源極電極，以及所述底部金屬層構成了所述晶片的漏極電極。
  23. 如申請專利範圍第16項所述的方法，其中，所述填充在切割槽中的塑封料經切割後形成了包覆在所述晶片側面的側部塑封層。
  24. 一種具有增大焊接接觸面的晶圓級封裝結構的製備方法，在晶圓所包含的晶片的正面設置有多個第一類金屬焊盤，包括以下步驟：在晶片正面的一側進行刻蝕以在晶圓所包含的任意一個晶片中形成至少一個深度小於晶圓厚度的底部通孔，並在底部通孔中填充金屬以形成底部金屬互連結構； 在晶片的正面形成至少一個與底部金屬互連結構接觸的第二類金屬焊盤；將多個頂部金屬互連結構分別焊接在第一類、第二類金屬焊盤上；形成一將第一類、第二類金屬焊盤及頂部金屬互連結構包覆住的第一塑封層覆蓋在晶圓的正面；在晶圓的背面進行研磨直至所述底部金屬互連結構在晶圓的背面予以外露；形成一與所述底部金屬互連結構接觸的金屬層覆蓋在晶圓的背面；從晶圓的背面對晶圓及金屬層進行切割以形成位於晶圓及金屬層中的多個切割槽，所述切割槽延伸至第一塑封層中並將晶圓所包含的多個晶片彼此分隔開，以及，任意一晶片的背面均形成有一個由金屬層進行切割所構成的底部金屬層；利用塑封料形成一第二塑封層覆蓋在所述底部金屬層上，且在形成第二塑封層的同時塑封料還填充在所述切割槽中；研磨減薄第一塑封層直至填充在所述切割槽中的塑封料及所述頂部金屬互連結構均在第一塑封層中予以外露，且第一塑封層經研磨後形成覆蓋在晶片正面的頂部塑封層；在頂部塑封層上形成多個接觸焊盤，並且，任意一個接觸焊盤均通過至少一個頂部金屬互連結構相對應的電性連接到一個第一類金屬焊盤或一個第二類金屬焊盤上；沿所述切割槽對第二塑封層及填充在切割槽中的塑封料進行切割，第二塑封層被切割成包覆在底部金屬層上的底部塑封層。
  25. 如申請專利範圍第24項所述的方法，其中，所述頂部金屬互連結構為焊錫球或金屬凸塊。
  26. 如申請專利範圍第24項所述的方法，其中，形成底部通孔之後，沉積一層絕緣隔離層覆蓋在底部通孔的側壁上，所述底部金屬互連結構通過所述絕緣隔離層與晶圓所包含的晶片的位於底部通孔周圍的區域進行絕緣隔離。
  27. 如申請專利範圍第24項所述的方法，其中，在晶圓的背面覆蓋所述金屬層之前，先在晶圓的背面注入重摻雜的離子。
  28. 如申請專利範圍第24項所述的方法，其中，晶圓所包含的晶片中形成所述底部通孔的區域為非有效電路製備區。
  29. 如申請專利範圍第24項所述的方法，其中，所述晶片為MOSFET，並且多個所述第一類金屬焊盤中至少包括所述晶片的柵極電極和源極電極，以及所述底部金屬層構成了所述晶片的漏極。
  30. 如申請專利範圍第24項所述的方法，其中，所述填充在切割槽中的塑封料經切割後形成了包覆在所述晶片側面的側部塑封層。
  31. 一種具有增大焊接接觸面的晶圓級封裝結構，包括：設置在晶片的正面的第一類、第二類金屬焊盤；覆蓋在晶片背面的底部金屬層；形成在晶片中接觸第二類金屬焊盤的底部通孔由晶片的正面延伸至晶片的背面，且位於底部通孔中的底部金屬互連結構將底部金屬層電性連接到第二類金屬焊盤上；覆蓋在晶片的正面的頂部塑封層及覆蓋在底部金屬層上的底部塑封 層；形成在頂部塑封層上的多個接觸焊盤；形成在頂部塑封層中的分別對準並接觸第一類金屬焊盤及第二類金屬焊盤的多個頂部通孔；以及形成在頂部塑封層中並分別連接在第一類、第二類金屬焊盤上的多個頂部金屬互連結構，其中頂部金屬互連結構填充在頂部通孔中，並且，任意一個接觸焊盤均通過至少一個頂部金屬互連結構相對應的電性連接到一個第一類金屬焊盤或一個第二類金屬焊盤上。
  32. 如申請專利範圍第31項所述的具有增大焊接接觸面的晶圓級封裝結構，其中，在底部通孔的側壁上還設置有一層絕緣隔離層，所述底部金屬互連結構通過所述絕緣隔離層與晶片的位於底部通孔周圍的區域進行絕緣隔離。
  33. 如申請專利範圍第31項所述的具有增大焊接接觸面的晶圓級封裝結構，其中，晶片中形成所述底部通孔的區域為非有效電路製備區。
  34. 如申請專利範圍第31項所述的具有增大焊接接觸面的晶圓級封裝結構，其中，所述晶片為MOSFET，並且多個所述第一類金屬焊盤中至少包括所述晶片的柵極電極和源極電極，以及所述底部金屬層構成了所述晶片的漏極電極。
  35. 如申請專利範圍第31項所述的具有增大焊接接觸面的晶圓級封裝結構，其中，所述晶片的側面還包覆有側部塑封層。
  36. 如申請專利範圍第31項所述的具有增大焊接接觸面的晶圓級封裝結構，其中，位於頂部塑封層上的所述接觸焊盤帶有延伸至頂部塑封層邊 緣的引腳。
TW101120572A 2011-08-09 2012-06-08 具有增大焊接接觸面的晶圓級封裝結構及製備方法 TWI466250B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/205,864 US8642385B2 (en) 2011-08-09 2011-08-09 Wafer level package structure and the fabrication method thereof

Publications (2)

Publication Number Publication Date
TW201308539A TW201308539A (zh) 2013-02-16
TWI466250B true TWI466250B (zh) 2014-12-21

Family

ID=47645868

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101120572A TWI466250B (zh) 2011-08-09 2012-06-08 具有增大焊接接觸面的晶圓級封裝結構及製備方法

Country Status (3)

Country Link
US (1) US8642385B2 (zh)
CN (1) CN102931094B (zh)
TW (1) TWI466250B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI721047B (zh) * 2015-12-26 2021-03-11 美商英特爾公司 路由穿過封裝裝置之水平資料信號傳輸線路的接地平面垂直隔離、接地線路同軸隔離、及阻抗調諧之技術

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130075892A1 (en) * 2011-09-27 2013-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Three Dimensional Integrated Circuit Fabrication
JP5728423B2 (ja) 2012-03-08 2015-06-03 株式会社東芝 半導体装置の製造方法、半導体集積装置及びその製造方法
US9666452B2 (en) * 2012-05-25 2017-05-30 Infineon Technologies Ag Chip packages and methods for manufacturing a chip package
KR101935860B1 (ko) * 2012-07-16 2019-01-07 에스케이하이닉스 주식회사 향상된 강도를 갖는 반도체 칩, 이를 이용한 반도체 패키지, 및 그 제조방법
US9406632B2 (en) * 2012-08-14 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including a substrate with a stepped sidewall structure
US9496195B2 (en) 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
US9620413B2 (en) 2012-10-02 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier in semiconductor packaging
US9177884B2 (en) 2012-10-09 2015-11-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Two-sided-access extended wafer-level ball grid array (eWLB) package, assembly and method
US9704824B2 (en) 2013-01-03 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded wafer level chip scale packages
US9721862B2 (en) 2013-01-03 2017-08-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
CN104124176B (zh) * 2013-04-24 2018-05-04 万国半导体股份有限公司 制备应用在倒装安装工艺上的半导体器件的方法
CN103311140B (zh) * 2013-06-16 2015-08-05 华进半导体封装先导技术研发中心有限公司 一种圆片级封装的引线焊盘引出方法
KR102077153B1 (ko) 2013-06-21 2020-02-14 삼성전자주식회사 관통전극을 갖는 반도체 패키지 및 그 제조방법
TWI651783B (zh) * 2013-11-02 2019-02-21 史達晶片有限公司 形成嵌入式晶圓級晶片尺寸封裝的半導體裝置和方法
US9142746B2 (en) 2013-11-11 2015-09-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Light-emitting diodes on a wafer-level package
US20160225733A1 (en) * 2013-11-26 2016-08-04 Diodes Incorporation Chip Scale Package
CN103794587B (zh) * 2014-01-28 2017-05-17 江阴芯智联电子科技有限公司 一种高散热芯片嵌入式重布线封装结构及其制作方法
US9412662B2 (en) * 2014-01-28 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and approach to prevent thin wafer crack
CN104851850A (zh) * 2014-02-14 2015-08-19 飞思卡尔半导体公司 集成电路的背面金属化图形
US9704769B2 (en) 2014-02-27 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)
US9653341B2 (en) * 2014-03-05 2017-05-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9541503B2 (en) 2014-03-14 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Compact systems, compact devices, and methods for sensing luminescent activity
US9443835B2 (en) 2014-03-14 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing embedded wafer-level packaging (eWLP) and eWLP devices, packages and assemblies made by the methods
US9305908B2 (en) 2014-03-14 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing extended wafer-level packaging (eWLP) and eWLP devices made by the methods
TWI539562B (zh) * 2014-03-31 2016-06-21 Quaternary planar pinless package structure and its manufacturing method
KR102261814B1 (ko) 2014-06-16 2021-06-07 삼성전자주식회사 반도체 패키지의 제조 방법
US9502270B2 (en) 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
CN104299949A (zh) * 2014-09-28 2015-01-21 南通富士通微电子股份有限公司 晶圆级芯片封装结构
TWI560758B (en) * 2014-10-20 2016-12-01 Niko Semiconductor Co Ltd Manufacturing method of wafer level chip scale package structure
CN105590867A (zh) * 2014-10-24 2016-05-18 无锡超钰微电子有限公司 晶圆级芯片尺寸封装结构的制造方法
TWI575676B (zh) * 2014-11-17 2017-03-21 矽品精密工業股份有限公司 電子封裝結構及其製法
CN104599985B (zh) * 2014-12-11 2018-01-16 通富微电子股份有限公司 全包封半导体芯片的制作方法
CN104538315B (zh) * 2015-01-08 2017-12-01 电子科技大学 一种低阻大电流dmos器件芯片级csp封装方法
US9541717B2 (en) 2015-01-30 2017-01-10 Avago Technologies General IP (Singapore) Pta. Ltd. Optoelectronic assembly incorporating an optical fiber alignment structure
US10037293B2 (en) * 2015-02-17 2018-07-31 Nephos (Hefei) Co. Ltd. Wafer-level package having asynchronous FIFO buffer used to deal with data transfer between different dies and associated method
US10515939B2 (en) * 2015-02-17 2019-12-24 Mediatek Inc. Wafer-level package having multiple dies arranged in side-by-side fashion and associated yield improvement method
JP6330690B2 (ja) * 2015-02-19 2018-05-30 株式会社オートネットワーク技術研究所 基板ユニット
DE102015002542B4 (de) * 2015-02-27 2023-07-20 Disco Corporation Waferteilungsverfahren
TWI690083B (zh) * 2015-04-15 2020-04-01 杰力科技股份有限公司 功率金氧半導體場效電晶體及其製作方法
CN105140211A (zh) * 2015-07-14 2015-12-09 华进半导体封装先导技术研发中心有限公司 一种fan-out的封装结构及其封装方法
CN105140197A (zh) * 2015-07-14 2015-12-09 华进半导体封装先导技术研发中心有限公司 一种含TSV的Fan-out的封装结构及其封装方法
US9899285B2 (en) * 2015-07-30 2018-02-20 Semtech Corporation Semiconductor device and method of forming small Z semiconductor package
US10290588B2 (en) 2015-09-09 2019-05-14 Infineon Technologies Americas Corp. Ultra-thin semiconductor component fabrication using a dielectric skeleton structure
US10319639B2 (en) * 2017-08-17 2019-06-11 Semiconductor Components Industries, Llc Thin semiconductor package and related methods
US10672664B2 (en) 2016-03-01 2020-06-02 Infineon Technologies Ag Composite wafer, semiconductor device, electronic component and method of manufacturing a semiconductor device
CN105938804A (zh) * 2016-06-28 2016-09-14 中芯长电半导体（江阴）有限公司 一种晶圆级芯片封装方法及封装件
JP6597499B2 (ja) * 2016-06-29 2019-10-30 三菱電機株式会社 半導体装置およびその製造方法
CN106449561B (zh) * 2016-11-27 2018-09-28 乐清市风杰电子科技有限公司 一种具有散热结构的晶圆封装
US10529671B2 (en) 2016-12-13 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
CN108780772B (zh) * 2017-02-13 2023-07-14 深圳市汇顶科技股份有限公司 硅通孔芯片的二次封装方法及其二次封装体
US10340198B2 (en) * 2017-02-13 2019-07-02 Mediatek Inc. Semiconductor package with embedded supporter and method for fabricating the same
US10522505B2 (en) 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US10854568B2 (en) 2017-04-07 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
DE102017123449B4 (de) 2017-04-10 2023-12-28 Taiwan Semiconductor Manufacturing Co. Ltd. Gehäuse mit Si-substratfreiem Zwischenstück und Ausbildungsverfahren
US10522449B2 (en) * 2017-04-10 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
CN107256847A (zh) * 2017-05-27 2017-10-17 华天科技（昆山）电子有限公司 增加焊盘面积的芯片封装结构及其制作方法
CN107369611B (zh) * 2017-07-11 2020-03-17 上海朕芯微电子科技有限公司 新型晶圆减薄背面金属化工艺
CN107464760A (zh) * 2017-08-17 2017-12-12 华天科技（西安）有限公司 一种具有硅通孔的指纹识别芯片的封装结构及其封装方法
US10748850B2 (en) * 2018-03-15 2020-08-18 Semiconductor Components Industries, Llc Thinned semiconductor package and related methods
US11152274B2 (en) * 2017-09-11 2021-10-19 Advanced Semiconductor Engineering, Inc. Multi-moldings fan-out package and process
US10290571B2 (en) 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same
DE102017122650B4 (de) * 2017-09-28 2023-02-09 Infineon Technologies Ag Halbleiterchip einschliesslich einer selbstausgerichteten rückseitigen leitfähigen schicht und verfahren zum herstellen desselben
KR102473662B1 (ko) * 2017-10-18 2022-12-02 삼성전자주식회사 반도체 소자의 제조 방법
CN109698136B (zh) * 2017-10-20 2020-06-12 中芯国际集成电路制造(北京)有限公司 一种射频soi芯片的封装方法及封装结构
US10522440B2 (en) * 2017-11-07 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
CN109920787B (zh) * 2017-12-12 2021-05-25 中芯国际集成电路制造(北京)有限公司 互连结构的设计方法、装置及制造方法
CN107910295B (zh) * 2017-12-27 2023-12-05 江阴长电先进封装有限公司 一种晶圆级芯片封装结构及其封装方法
US11488931B2 (en) * 2018-02-23 2022-11-01 Chengdu Eswin Sip Technology Co., Ltd. Encapsulated fan-in semiconductor package with heat spreader and method of manufacturing the same
EP3547363B1 (en) * 2018-03-29 2022-12-21 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic assembly and electronic system with impedance matched interconnect structures
CN208768159U (zh) * 2018-06-29 2019-04-19 宁波舜宇光电信息有限公司 线路板组件、感光组件及摄像模组
CN110729185B (zh) * 2018-07-16 2022-07-12 中芯国际集成电路制造(上海)有限公司 平坦化工艺方法
CN109103153B (zh) * 2018-08-15 2023-11-21 深圳市金誉半导体股份有限公司 一种功率器件及其制备方法
FR3085575B1 (fr) 2018-09-03 2021-06-18 St Microelectronics Tours Sas Boitier de puce electronique
US20200312732A1 (en) 2018-09-14 2020-10-01 Mediatek Inc. Chip scale package structure and method of forming the same
US11450606B2 (en) * 2018-09-14 2022-09-20 Mediatek Inc. Chip scale package structure and method of forming the same
FR3090197B1 (fr) * 2018-12-12 2023-01-06 St Microelectronics Alps Sas Dispositif électronique incluant des connexions électriques sur un bloc d’encapsulation
DE102018132447B4 (de) * 2018-12-17 2022-10-13 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
FR3093230B1 (fr) * 2019-02-27 2023-01-06 St Microelectronics Tours Sas Boîtier de puce électronique
CN112018027A (zh) * 2019-05-31 2020-12-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、晶圆切割方法
US11145623B2 (en) * 2019-06-14 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming the same
CN110223924A (zh) * 2019-07-15 2019-09-10 珠海格力电器股份有限公司 一种晶圆级封装方法和晶圆
JP2021044498A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体装置の製造方法
EP3799112B1 (en) 2019-09-30 2024-02-21 IMEC vzw Method for dicing a semiconductor substrate into a plurality of dies
KR20210087337A (ko) 2020-01-02 2021-07-12 삼성전자주식회사 반도체 패키지와 이를 구비하는 전자 장치 및 반도체 패키지의 제조방법
CN114424323B (zh) * 2020-02-21 2022-08-09 新唐科技日本株式会社 单片化方法
CN111540706A (zh) * 2020-04-22 2020-08-14 创能动力科技有限公司 用于制造具有支撑结构的半导体晶片的方法
US11735515B2 (en) * 2020-06-30 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for low-cost, high-bandwidth monolithic system integration beyond reticle limit
US11804416B2 (en) * 2020-09-08 2023-10-31 UTAC Headquarters Pte. Ltd. Semiconductor device and method of forming protective layer around cavity of semiconductor die
TWI730933B (zh) * 2020-12-28 2021-06-11 欣興電子股份有限公司 晶片封裝結構及其製作方法
CN112908947A (zh) * 2021-01-18 2021-06-04 上海先方半导体有限公司 一种塑封封装结构及其制造方法
CN113594106B (zh) * 2021-09-28 2021-12-17 江苏长晶科技有限公司 晶片尺寸封装
TWI784847B (zh) * 2021-12-17 2022-11-21 力成科技股份有限公司 封裝結構及其製造方法
CN115831736B (zh) * 2023-02-13 2023-05-05 成都万应微电子有限公司 一种半导体材料产品的切割方法
CN118099107A (zh) * 2024-04-24 2024-05-28 甬矽半导体(宁波)有限公司 半导体封装结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201044540A (en) * 2009-03-23 2010-12-16 Stats Chippac Ltd Semiconductor device and method of mounting pre-fabricated shielding frame over semiconductor die
TW201125073A (en) * 2009-11-04 2011-07-16 Stats Chippac Ltd Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3819395B2 (ja) * 2004-02-20 2006-09-06 沖電気工業株式会社 半導体装置の製造方法
US7772116B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects
TWI313037B (en) * 2006-12-12 2009-08-01 Siliconware Precision Industries Co Ltd Chip scale package structure and method for fabricating the same
US20080166837A1 (en) * 2007-01-10 2008-07-10 Tao Feng Power MOSFET wafer level chip-scale package
TWI344680B (en) * 2007-04-02 2011-07-01 Siliconware Precision Industries Co Ltd Sensor-type semiconductor device and manufacturing method thereof
US20090032871A1 (en) * 2007-08-01 2009-02-05 Louis Vervoort Integrated circuit with interconnected frontside contact and backside contact
CN101452862B (zh) * 2007-11-28 2011-04-20 南茂科技股份有限公司 晶粒重新配置的封装方法
US7872357B2 (en) * 2008-03-05 2011-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protection for bonding pads and methods of formation
US8053900B2 (en) * 2008-10-21 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias (TSVs) electrically connected to a bond pad design with reduced dishing effect
US8883559B2 (en) * 2009-09-25 2014-11-11 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive material to secure semiconductor die to carrier in WLCSP

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201044540A (en) * 2009-03-23 2010-12-16 Stats Chippac Ltd Semiconductor device and method of mounting pre-fabricated shielding frame over semiconductor die
TW201125073A (en) * 2009-11-04 2011-07-16 Stats Chippac Ltd Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI721047B (zh) * 2015-12-26 2021-03-11 美商英特爾公司 路由穿過封裝裝置之水平資料信號傳輸線路的接地平面垂直隔離、接地線路同軸隔離、及阻抗調諧之技術

Also Published As

Publication number Publication date
US8642385B2 (en) 2014-02-04
CN102931094A (zh) 2013-02-13
CN102931094B (zh) 2015-01-07
TW201308539A (zh) 2013-02-16
US20130037935A1 (en) 2013-02-14

Similar Documents

Publication Publication Date Title
TWI466250B (zh) 具有增大焊接接觸面的晶圓級封裝結構及製備方法
US8710648B2 (en) Wafer level packaging structure with large contact area and preparation method thereof
US10141264B2 (en) Method and structure for wafer level packaging with large contact area
US10211070B2 (en) Semiconductor device and method for manufacturing the same
US8853003B2 (en) Wafer level chip scale package with thick bottom metal exposed and preparation method thereof
KR101920715B1 (ko) 고 전자 이동도 트랜지스터 및 그 제조방법
US6379999B1 (en) Semiconductor device and method of manufacturing the same
TWI551199B (zh) 具電性連接結構之基板及其製法
TW201027706A (en) Die, stacked structures, and systems
TWI587458B (zh) 電子封裝件及其製法與基板結構
US8563361B2 (en) Packaging method of molded wafer level chip scale package (WLCSP)
US8778735B1 (en) Packaging method of molded wafer level chip scale package (WLCSP)
TW201247093A (en) Semiconductor packaging method to form double side electromagnetic shielding layers and device fabricated from the same
TW202129776A (zh) 半導體裝置和製造半導體裝置的方法
TWI556383B (zh) 封裝結構及其製法
TWI695474B (zh) 具有抗焊墊剝離結構的半導體裝置以及相關方法
TWI473178B (zh) 一種晶圓級的封裝結構及其製備方法
TWI575676B (zh) 電子封裝結構及其製法
CN113964046A (zh) 芯片-衬底复合半导体器件
TWI536507B (zh) 超薄半導體器件及製備方法
TW201505085A (zh) 半導體結構及其製法
TWI567889B (zh) 用於帶有厚背面金屬化的模壓晶片級封裝的晶圓製作方法
JP2010225600A (ja) 半導体装置の製造方法
TW201727778A (zh) 用於帶有厚背面金屬化的模壓晶片級封裝的晶圓製程
TW201324680A (zh) 底部具有源極的功率金氧半場效電晶體元件及其製作方法