CN102931094A - 具有增大焊接接触面的晶圆级封装结构及制备方法 - Google Patents

具有增大焊接接触面的晶圆级封装结构及制备方法 Download PDF

Info

Publication number
CN102931094A
CN102931094A CN2012101872234A CN201210187223A CN102931094A CN 102931094 A CN102931094 A CN 102931094A CN 2012101872234 A CN2012101872234 A CN 2012101872234A CN 201210187223 A CN201210187223 A CN 201210187223A CN 102931094 A CN102931094 A CN 102931094A
Authority
CN
China
Prior art keywords
plastic packaging
wafer
chip
metal
packaging layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101872234A
Other languages
English (en)
Other versions
CN102931094B (zh
Inventor
薛彦迅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Publication of CN102931094A publication Critical patent/CN102931094A/zh
Application granted granted Critical
Publication of CN102931094B publication Critical patent/CN102931094B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种具有增大焊接接触面的晶圆级封装结构及制备方法。先形成一个第一塑封层覆盖在晶圆的正面，并在晶圆的背面研磨，然后在芯片的背面刻蚀出通孔，之后在通孔中填充金属形成底部金属互连结构并在芯片的背面进行金属化，从而利用底部金属互连结构将位于芯片背面的电极传导到芯片的正面。从晶圆背面实施切割形成将芯片分割开的切割槽，并形成覆盖住芯片背面金属的另一层第二塑封层，研磨减薄第一塑封层以形成位于芯片正面的顶部塑封层，并在顶部塑封层中形成顶部金属互连结构，顶部金属互连结构将位于顶部塑封层上的金属焊盘电性连接到位于芯片正面的电极上。之后对第二塑封层及切割槽中的塑封料实施切割以分离出多颗晶圆级塑封体。

Description

具有增大焊接接触面的晶圆级封装结构及制备方法
技术领域
本发明一般涉及一种晶圆级封装体的制备方法，更确切的说，本发明旨在提供一种具有较大焊接接触面的晶圆级封装结构及制备方法。
背景技术
晶圆级芯片尺寸封装（Wafer Level Chip Scale Packaging，WLCSP）是IC封装方式的一种，是整片晶圆生产完成后，直接在晶圆上进行封装测试并实施植球，之后才切割制成单颗IC，完成封装流程的芯片的尺寸几乎等同于原晶粒的大小。其中，晶圆级芯片上所植的焊球或焊接凸点作为芯片与外部电路进行电气连接的接触端子，我们都知道，功率器件的功耗非常大，而焊球或焊接凸点通常是直接焊接在PCB印刷电路板上的焊盘上，通常焊球或焊接凸点的体积都比较小并且它们与外界进行接触的接触面也非常有限，这就使得它们容易导致高阻抗（High impedance）和低热导（Low thermal conductance）效应。另外，晶圆级芯片尺寸封装中裸露的芯片不仅缺乏物理保护，致使芯片在运输或各种工艺制备流程中容易损坏，而且此类不抗湿气的芯片也容易降低其使用寿命。
专利号为US2009/0032871A1的美国专利公开了一种带有正面金属接触和背面金属接触的集成电路及其制备方法，其具体结构及制备流程参见本申请附图1A-1B，这种方法是制作晶圆级封装体的一个典型例子。图1A中，晶圆190可以通过沟槽202将芯片200a、200b分割开，芯片200a、200b各自的正面均设置有正面金属接触104a、104b、104c，与正面金属接触104c连接的金属互连110设置在沟槽202中。在图1B中，减薄后的芯片151a、151b、151c被分割开，设置在芯片正面的正面金属接触104c通过金属互连110与设置在芯片背面的背面金属接触108进行连接，而背面金属接触108接触芯片的有源区106构成一个位于芯片底部的电极。其中，多个焊球152分别焊接在正面金属接触104a、104b、104c上，焊球152构成芯片151a、151b、151c与外部进行电气连接的端口，焊球152用于焊接在设置于PCB上的焊盘上，而焊球152焊接在PCB上的之后，其与PCB上的焊盘这两者的接触面非常小，如果图1B所示的芯片应用在功率器件中，则会产生负面的高阻抗和低热导效应，而这是我们所不期望发生的。
发明内容
正是鉴于上述问题，本发明提出了一种具有较大焊接接触面的晶圆级封装结构的制备方法，其中，在晶圆所包含的芯片的正面设置有多个第一类金属焊盘，包括以下步骤：
在芯片的正面形成至少一个第二类金属焊盘；形成一将第一类、第二类金属焊盘包覆住的第一塑封层覆盖在晶圆的正面；在晶圆的背面进行刻蚀以在晶圆所包含的芯片中形成接触第二类金属焊盘的底部通孔，并在底部通孔中填充金属以形成接触第二类金属焊盘的底部金属互连结构；形成一与所述底部金属互连结构接触的金属层覆盖在晶圆的背面；从晶圆的背面对晶圆及金属层进行切割以形成位于晶圆及金属层中的多个切割槽，所述切割槽延伸至第一塑封层中并将晶圆所包含的多个芯片彼此分隔开，以及，任意一芯片的背面均形成有一个由金属层进行切割所构成的底部金属层；利用塑封料形成一第二塑封层覆盖在所述底部金属层上，且在形成第二塑封层的同时塑封料还填充在所述切割槽中；研磨减薄第一塑封层直至填充在所述切割槽中的塑封料在第一塑封层中予以外露，并且第一塑封层经研磨后形成覆盖在芯片正面的顶部塑封层；在顶部塑封层中形成分别接触第一类、第二类金属焊盘的多个顶部通孔，并在顶部通孔中填充金属以形成分别接触第一类、第二类金属焊盘的多个顶部金属互连结构；在顶部塑封层上形成多个接触焊盘，并且，任意一个接触焊盘均通过至少一个顶部金属互连结构相对应的电性连接到一个第一类金属焊盘或一个第二类金属焊盘上；沿所述切割槽对第二塑封层及填充在切割槽中的塑封料进行切割，第二塑封层被切割成包覆在底部金属层上的底部塑封层。
上述的方法，在形成底部通孔之前，先在晶圆的背面进行研磨以减薄晶圆的厚度。
上述的方法，形成底部通孔之后，沉积一层绝缘隔离层覆盖在底部通孔的侧壁上，所述底部金属互连结构通过所述绝缘隔离层与晶圆所包含的芯片的位于底部通孔周围的区域进行绝缘隔离。
上述的方法，在晶圆的背面覆盖所述金属层之前，先在晶圆的背面注入重掺杂的离子。
上述的方法，晶圆所包含的芯片中形成所述底部通孔的区域为非有效电路制备区。
上述的方法，所述芯片为MOSFET，并且多个所述第一类金属焊盘中至少包括所述芯片的栅极电极和源极电极，以及所述底部金属层构成了所述芯片的漏极电极。
上述的方法，所述填充在切割槽中的塑封料经切割后形成了包覆在所述芯片侧面的侧部塑封层。
上述的方法，在晶圆的背面进行刻蚀以形成所述底部通孔的方法为干法刻蚀或湿法刻蚀或激光刻蚀。
上述的方法，形成多个顶部通孔是通过在所述顶部塑封层中实施激光刻蚀实现的。
此外，一种实施方式中，另一种具有较大焊接接触面的晶圆级封装结构的制备方法，其中，在晶圆所包含的芯片的正面设置有多个第一类金属焊盘，包括以下步骤：
在芯片正面的一侧进行刻蚀以在晶圆所包含的任意一个芯片中均形成至少一个深度小于晶圆厚度的底部通孔，并在底部通孔中填充金属以形成底部金属互连结构；在芯片的正面形成至少一个与底部金属互连结构接触的第二类金属焊盘；形成一将第一类、第二类金属焊盘包覆住的第一塑封层覆盖在晶圆的正面；在晶圆的背面进行研磨直至所述底部金属互连结构在晶圆的背面予以外露；形成一与所述底部金属互连结构接触的金属层覆盖在晶圆的背面；从晶圆的背面对晶圆及金属层进行切割以形成位于晶圆及金属层中的多个切割槽，所述切割槽延伸至第一塑封层中并将晶圆所包含的多个芯片彼此分隔开，以及，任意一芯片的背面均形成有一个由金属层进行切割所构成的底部金属层；利用塑封料形成一第二塑封层覆盖在所述底部金属层上，且在形成第二塑封层的同时塑封料还填充在所述切割槽中；研磨减薄第一塑封层直至填充在所述切割槽中的塑封料在第一塑封层中予以外露，并且第一塑封层经研磨后形成覆盖在芯片正面的顶部塑封层；在顶部塑封层中形成分别接触第一类、第二类金属焊盘的多个顶部通孔，并在顶部通孔中填充金属以形成分别接触第一类、第二类金属焊盘的多个顶部金属互连结构；在顶部塑封层上形成多个接触焊盘，并且，任意一个接触焊盘均通过至少一个顶部金属互连结构相对应的电性连接到一个第一类金属焊盘或一个第二类金属焊盘上；沿所述切割槽对第二塑封层及填充在切割槽中的塑封料进行切割，第二塑封层被切割成包覆在底部金属层上的底部塑封层。
上述的方法，形成底部通孔之后，沉积一层绝缘隔离层覆盖在底部通孔的侧壁上，所述底部金属互连结构通过所述绝缘隔离层与晶圆所包含的芯片的位于底部通孔周围的区域进行绝缘隔离。
上述的方法，在晶圆的背面覆盖所述金属层之前，先在晶圆的背面注入重掺杂的离子。
上述的方法，晶圆所包含的芯片中形成所述底部通孔的区域为非有效电路制备区。
上述的方法，所述芯片为MOSFET，并且多个所述第一类金属焊盘中至少包括所述芯片的栅极电极和源极电极，以及所述底部金属层构成了所述芯片的漏极电极。
上述的方法，所述填充在切割槽中的塑封料经切割后形成了包覆在所述芯片侧面的侧部塑封层。
另一种具有较大焊接接触面的晶圆级封装结构的制备方法，其中，在晶圆所包含的芯片的正面设置有多个第一类金属焊盘，包括以下步骤：
在芯片的正面形成至少一个第二类金属焊盘；将多个顶部金属互连结构分别焊接在第一类、第二类金属焊盘上；形成一将第一类、第二类金属焊盘及顶部金属互连结构包覆住的第一塑封层覆盖在晶圆的正面；在晶圆的背面进行刻蚀以在晶圆所包含的芯片中形成接触第二类金属焊盘的底部通孔，并在底部通孔中填充金属以形成接触第二类金属焊盘的底部金属互连结构；形成一与所述底部金属互连结构接触的金属层覆盖在晶圆的背面；从晶圆的背面对晶圆及金属层进行切割以形成位于晶圆及金属层中的多个切割槽，所述切割槽延伸至第一塑封层中并将晶圆所包含的多个芯片彼此分隔开，以及，任意一芯片的背面均形成有一个由金属层进行切割所构成的底部金属层；利用塑封料形成一第二塑封层覆盖在所述底部金属层上，且在形成第二塑封层的同时塑封料还填充在所述切割槽中；研磨减薄第一塑封层直至填充在所述切割槽中的塑封料及所述顶部金属互连结构均在第一塑封层中予以外露，且第一塑封层经研磨后形成覆盖在芯片正面的顶部塑封层；在顶部塑封层上形成多个接触焊盘，并且，任意一个接触焊盘均通过至少一个顶部金属互连结构相对应的电性连接到一个第一类金属焊盘或一个第二类金属焊盘上；沿所述切割槽对第二塑封层及填充在切割槽中的塑封料进行切割，第二塑封层被切割成包覆在底部金属层上的底部塑封层。
上述的方法，所述顶部金属互连结构为焊锡球或金属凸块。
上述的方法，在形成底部通孔之前，先在晶圆的背面进行研磨以减薄晶圆的厚度。
上述的方法，形成底部通孔之后，沉积一层绝缘隔离层覆盖在底部通孔的侧壁上，所述底部金属互连结构通过所述绝缘隔离层与晶圆所包含的芯片的位于底部通孔周围的区域进行绝缘隔离。
上述的方法，在晶圆的背面覆盖所述金属层之前，先在晶圆的背面注入重掺杂的离子。
上述的方法，其特征在于，晶圆所包含的芯片中形成所述底部通孔的区域为非有效电路制备区。
上述的方法，所述芯片为MOSFET，并且多个所述第一类金属焊盘中至少包括所述芯片的栅极电极和源极电极，以及所述底部金属层构成了所述芯片的漏极电极。
上述的方法，所述填充在切割槽中的塑封料经切割后形成了包覆在所述芯片侧面的侧部塑封层。
另一种具有较大焊接接触面的晶圆级封装结构的制备方法，其中，在晶圆所包含的芯片的正面设置有多个第一类金属焊盘，包括以下步骤：
在芯片正面的一侧进行刻蚀以在晶圆所包含的任意一个芯片中形成至少一个深度小于晶圆厚度的底部通孔，并在底部通孔中填充金属以形成底部金属互连结构；在芯片的正面形成至少一个与底部金属互连结构接触的第二类金属焊盘；将多个顶部金属互连结构分别焊接在第一类、第二类金属焊盘上；形成一将第一类、第二类金属焊盘及顶部金属互连结构包覆住的第一塑封层覆盖在晶圆的正面；在晶圆的背面进行研磨直至所述底部金属互连结构在晶圆的背面予以外露；形成一与所述底部金属互连结构接触的金属层覆盖在晶圆的背面；从晶圆的背面对晶圆及金属层进行切割以形成位于晶圆及金属层中的多个切割槽，所述切割槽延伸至第一塑封层中并将晶圆所包含的多个芯片彼此分隔开，以及，任意一芯片的背面均形成有一个由金属层进行切割所构成的底部金属层；利用塑封料形成一第二塑封层覆盖在所述底部金属层上，且在形成第二塑封层的同时塑封料还填充在所述切割槽中；研磨减薄第一塑封层直至填充在所述切割槽中的塑封料及所述顶部金属互连结构均在第一塑封层中予以外露，且第一塑封层经研磨后形成覆盖在芯片正面的顶部塑封层；在顶部塑封层上形成多个接触焊盘，并且，任意一个接触焊盘均通过至少一个顶部金属互连结构相对应的电性连接到一个第一类金属焊盘或一个第二类金属焊盘上；沿所述切割槽对第二塑封层及填充在切割槽中的塑封料进行切割，第二塑封层被切割成包覆在底部金属层上的底部塑封层。
上述的方法，所述顶部金属互连结构为焊锡球或金属凸块。
上述的方法，形成底部通孔之后，沉积一层绝缘隔离层覆盖在底部通孔的侧壁上，所述底部金属互连结构通过所述绝缘隔离层与晶圆所包含的芯片的位于底部通孔周围的区域进行绝缘隔离。
上述的方法，在晶圆的背面覆盖所述金属层之前，先在晶圆的背面注入重掺杂的离子。
上述的方法，晶圆所包含的芯片中形成所述底部通孔的区域为非有效电路制备区。
上述的方法，所述芯片为MOSFET，并且多个所述第一类金属焊盘中至少包括所述芯片的栅极电极和源极电极，以及所述底部金属层构成了所述芯片的漏极。
上述的方法，所述填充在切割槽中的塑封料经切割后形成了包覆在所述芯片侧面的侧部塑封层。
本发明还提供一种具有较大焊接接触面的晶圆级封装结构，包括：
设置在芯片的正面的第一类、第二类金属焊盘；覆盖在芯片背面的底部金属层；形成在芯片中接触第二类金属焊盘的底部通孔由芯片的正面延伸至芯片的背面，且位于底部通孔中的底部金属互连结构将底部金属层电性连接到第二类金属焊盘上；覆盖在芯片的正面的顶部塑封层及覆盖在底部金属层上的底部塑封层；形成在顶部塑封层上的多个接触焊盘；以及形成在顶部塑封层中并分别连接在第一类、第二类金属焊盘上的多个顶部金属互连结构，并且，任意一个接触焊盘均通过至少一个顶部金属互连结构相对应的电性连接到一个第一类金属焊盘或一个第二类金属焊盘上。
上述的具有较大焊接接触面的晶圆级封装结构，在底部通孔的侧壁上还设置有一层绝缘隔离层，所述底部金属互连结构通过所述绝缘隔离层与芯片的位于底部通孔周围的区域进行绝缘隔离。
上述的具有较大焊接接触面的晶圆级封装结构，芯片中形成所述底部通孔的区域为非有效电路制备区。
上述的具有较大焊接接触面的晶圆级封装结构，所述芯片为MOSFET，并且多个所述第一类金属焊盘中至少包括所述芯片的栅极电极和源极电极，以及所述底部金属层构成了所述芯片的漏极电极。
上述的具有较大焊接接触面的晶圆级封装结构，芯片的侧面还包覆有侧部塑封层。
上述的具有较大焊接接触面的晶圆级封装结构，位于顶部塑封层上的所述接触焊盘带有延伸至顶部塑封层边缘的引脚。
本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本发明的这些和其他方面的优势无疑将显而易见。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1A-1B是背景技术中带有正面、背面金属接触的集成电路及其制备方法。
图2A-2M是实施例一中本发明所提供的晶圆级封装的制备流程示意图。
图3A-3D是实施例二中晶圆级封装的制备流程示意图。
图4A-4J是实施例三中晶圆级封装的制备流程示意图。
图5A-5C是实施例四中晶圆级封装的制备流程示意图。
具体实施方式
参见图2A，晶圆200通常包含有大量铸造连接在一起的芯片，并以未示意出的切割线（Scribe line）界定相邻的芯片之间的边界，最终可以沿着切割线将芯片从晶圆200上切割分离，由于这些技术特征已经为本领域的技术人员所熟知，所以本发明不再在图2A中特意对芯片进行额外标记。在已知的技术条件下，晶圆200完成正常的制备流程后，在晶圆200的正面通常制备有多个第一类金属焊盘201、202，具体而言，其实是在晶圆200所包含的任意一个芯片的正面制备设置有第一类金属焊盘201、202。第一类金属焊盘201、202往往是早已预先设计在芯片上的铝硅金属衬垫（I/O Pad），而且第一类金属焊盘201、202通常是用作芯片的电极或是与外界进行信号传输的端子。
值得注意的是，除了晶圆200所包含的任意一个芯片上已经存在有的第一类金属焊盘201、202外，本发明的要点在于提出了在晶圆200所包含的任意一个芯片的正面上再额外形成至少一个第二类金属焊盘203，该第二类金属焊盘203也可以是铝硅合金等金属材料制成的。为了简洁起见，隔离第一类金属焊盘201、202及第二类金属焊盘203的钝化层并未在图中示意出。较于已经电气连接于芯片内部集成电路上的第一类金属焊盘201、202，第二类金属焊盘203在初始状态是空置的，也即初始形成的第二类金属焊盘203并未构成芯片的任何电极或信号端口（例如图2A）。
参见图2B，利用塑封材料形成一层第一塑封层210覆盖在晶圆200的正面，此时第一塑封层210将第一类金属焊盘201、202以及第二类金属焊盘203均包覆住。因为功率器件一般要求较小的衬底电阻（即较薄的衬底厚度），尤其是垂直器件，所以可以如图2C所示先在晶圆200的背面进行研磨（如化学机械研磨）以减薄其厚度，由于与晶圆200结合在一起的第一塑封层210能够有效地起到物理支撑作用，从而使得晶圆200的厚度可以减得足够薄并且不易碎裂，这意味着晶圆200所包含的芯片的厚度也获得减薄。晶圆200获得减薄后，往往还需要在的晶圆200的背面进行较大浓度的掺杂物的植入以制备位于晶圆中位于芯片背面的一个掺杂区。之后再在晶圆200的背面进行刻蚀，以在晶圆200中形成如图所示的底部通孔204。具体而言，刻蚀是在芯片的背面实施的，所以晶圆200所包含的任意一个芯片内均形成有底部通孔204，并且底部通孔204与第二类金属焊盘203在垂直方向上交叠（定义垂直于晶圆所在平面的方向为垂直/竖直方向），以便所形成的底部通孔204能够延伸至芯片的正面并接触第二类金属焊盘203。当前的硅通孔技术（TSV，Through Silicon Via）适用于此刻蚀步骤，干法刻蚀、湿法刻蚀或激光刻蚀均适用。一般要求底部通孔204的横向截面面积小于第二类金属焊盘203的平面尺寸面积，以避免第二类金属焊盘203下方的衬底被完全刻蚀掉而导致其脱落。在形成底部通孔204之后，还需要沉积一层如SiO2之类的绝缘隔离层（未示出）覆盖在底部通孔204的侧壁上。虽然认为芯片中环绕在底部通孔204周围的区域通过绝缘隔离层而与底部通孔204实施了绝缘，但是由于芯片中毕竟引入了需要挤占一定空间的底部通孔204，为了最小限度地减少其可能带来的负面影响，在芯片中形成底部通孔204的区域最好选择为非有效电路制备区。也即晶圆200所包含的芯片中，用于刻蚀掉形成底部通孔204的这部分区域并未参与构成芯片中有效的集成电路单元，被刻蚀掉的区域本身就处于一个电路空白区，这样即使在芯片中形成有底部通孔204它也不会对芯片原有的电路产生任何不利影响。
参见图2E所示，先在底部通孔204中填充金属材料，所以由填充的金属材料构成的底部金属互连结构204a就会与第二类金属焊盘203接触并且这两者形成电性连接，而且底部金属互连结构204a通过覆盖在底部通孔204内壁上的绝缘隔离层从而与芯片位于底部通孔204周围的区域进行绝缘隔离。之后再在晶圆200的背面沉积覆盖一层金属层211，即背面金属化（Metallization）的步骤，金属层211与底部金属互连结构204a相接触的并且这两者也形成电连接，则第二类金属焊盘203和金属层211就通过底部金属互连结构204a实现了电性连接。参见图2F所示，实施第一次切割工序，从晶圆200的背面对晶圆200及金属层211进行切割，此切割步骤中可以利用晶圆200上原有的切割线作为切割参考基准线，以形成位于晶圆200及金属层211中的多个切割槽205，此外，当选择将切割刀切入部分厚度的第一塑封层210中时，切割槽205的切割深度可以延伸至第一塑封层210中。晶圆200所包含的的多个芯片200'原本相互铸造连接在一起，直至在此切割步骤中所产生的切割槽205才将这些芯片200'彼此分割开。同时，金属层211被切割成了多个底部金属层211'，而且这些底部金属层211'与芯片200'一一对应，任何一个芯片200'的背面均形成有一个底部金属层211'。此时，位于芯片200'背面的底部金属层211'通过底部金属互连结构204a而与位于芯片200'正面的第二类金属焊盘203进行电性连接。掺杂在晶圆200背面的掺杂物此时分布在分割开的芯片200'内并位于其背面的一侧，从而构成芯片200'的背面掺杂区，该掺杂区与底部金属层211'形成欧姆接触。
参见图2G所示，在位于晶圆200背面的一侧再次实施塑封工艺，利用塑封料形成一层第二塑封层212覆盖住所有的底部金属层211'，由于未固化前的塑封料具流动性，则用于形成第二塑封层212的塑封料同时还填充在切割槽205中。参见图2H所示，通常要求最终获得的封装体的尺寸尽可能的薄并小型化，所以需要研磨减薄第一塑封层210，因为填充在切割槽205中的塑封料还延伸至第一塑封层210内，所以可以选择持续研磨第一塑封层210直至填充在切割槽205中的塑封料在第一塑封层中210予以外露。由于切割槽205的存在，导致第一塑封层210经研磨减薄后形成了多个顶部塑封层210'，相邻的顶部塑封层210'被填充在切割槽205中的塑封料截断隔开，而且一个顶部塑封层210'相对应的覆盖在一个芯片200'的正面上。参见图2I所示，在顶部塑封层210'中进行钻孔（如激光刻蚀）以在顶部塑封层210'中形成分别接触第一类金属焊盘201、202及第二类金属焊盘203的多个顶部通孔，例如图中所示的顶部通孔206、207、208，而且在垂直方向上，顶部通孔206对准第一类金属焊盘201、顶部通孔207对准第一类金属焊盘202、顶部通孔208对第二类金属焊盘203。之后再在这些顶部通孔206、207、208中填充金属材料，以便分别形成接触第一类金属焊盘201的顶部金属互连结构206a、接触第一类金属焊盘202的顶部金属互连结构207a及接触第二类金属焊盘203的顶部金属互连结构208a。此后，再形成位于顶部塑封层210'上的多个接触焊盘221、222、223，其中，任意一个接触焊盘均通过至少一个顶部金属互连结构相对应的电性连接到一个第一类金属焊盘201、202或一个第二类金属焊盘203上。形成接触焊盘221时要保障接触焊盘221与顶部金属互连结构206a在垂直方向上交叠，这样位于顶部塑封层210'上方的接触焊盘221能接触顶部金属互连结构206a，并通过顶部金属互连结构206a相对应的电性连接到第一类金属焊盘201上；同样，形成接触焊盘222时要保障接触焊盘222与顶部金属互连结构207a在垂直方向上交叠，这样位于顶部塑封层210'上的接触焊盘222能接触顶部金属互连结构207a，并通过顶部金属互连结构207a相对应的电性连接到第一类金属焊盘202上；以及，形成接触焊盘223时要保障接触焊盘223与顶部金属互连结构208a在垂直方向上交叠，这样位于顶部塑封层210'上的接触焊盘223能接触顶部金属互连结构208a，以便通过顶部金属互连结构208a而相对应的电性连接到第二类金属焊盘203上。如图2K所示，实施第二次切割工序，沿切割槽205对第二塑封层212及填充在切割槽205中的塑封料进行切割，便形成了位于它们中的切割槽215，第二塑封层212将被切割成包覆在底部金属层211'上的底部塑封层212a。如果形成切割槽215的切割刀的宽度小于形成切割槽205的切割刀的宽度，则填充在切割槽205中的塑封料经切割后还形成了包覆在芯片200'侧面的侧部塑封层212b。
完成图2K所示的切割工序后，获得多个晶圆级封装结构250，在晶圆级封装结构250中，包括：设置在芯片200'正面的第一类金属焊盘201、202以及第二类金属焊盘203，以及覆盖在芯片200'背面的底部金属层211'。其中，形成在芯片200'内的底部通孔204由芯片200'的正面向下延伸至芯片200'的背面，并且，第二类金属焊盘203位于底部通孔204上方并与它在垂直方向上交叠，而且底部通孔204与第二类金属焊盘203、底部金属层211'相接触，所以位于底部通孔204中的底部金属互连结构204a进一步将底部金属层211'电性连接到第二类金属焊盘203上，而底部金属互连结构204a通过设置在底部通孔204侧壁上的绝缘隔离层（未示出）与芯片200'所包含的位于底部通孔204周围的区域进行绝缘隔离。晶圆级封装结构250还包括覆盖在芯片200'正面的顶部塑封层210'及包覆在底部金属层211'上的底部塑封层212a，及包覆在芯片200'侧面的侧部塑封层212b。晶圆级封装结构250还包括形成在顶部塑封层210'上的多个接触焊盘221、222、223，以及形成在顶部塑封层210'中并分别连接在第一类金属焊盘201、第一类金属焊盘202、第二类金属焊盘203上的多个顶部金属互连结构206a、207a、208a，其中，接触焊盘221和接触焊盘222及接触焊盘223这三者分别通过至少一个顶部金属互连结构（例如分别通过206a、207a、208a）而相对应的电性连接到与之对应的第一类金属焊盘201、第一类金属焊盘202及第二类金属焊盘上203上。每一个接触焊盘可延伸到顶部塑封层210'相邻的两个边沿使得每个接触焊盘的面积大于其对应的顶部金属互连结构的横截面积和第一类金属焊盘或第二类金属焊盘的面积。在一个实施方式中，芯片200'为垂直式的功率半导体器件，例如金属氧化物半导体场效应晶体管MOSFET，此时第一类金属焊盘201即为芯片200'的栅极电极，第一类金属焊盘202即为芯片200'的源极电极，而芯片200'的背面掺杂区构成了MOSFET的漏区，并且底部金属层211'构成了芯片200'的漏极电极，以及芯片200'的漏极电极被底部金属互连结构204a传导至位于芯片200'正面的第二类金属焊盘203上。对于整个封装体而言，与第一类金属焊盘201电性连接的接触焊盘221体现为芯片200'的外部栅极端子，与第一类金属焊盘202电性连接的接触焊盘222体现为芯片200'的外部源极端子，与第二类金属焊盘203电性连接的接触焊盘223体现为芯片200'的外部漏极端子。接触焊盘221、222、223可以直接与PCB印刷电路板上预先设置的标准焊盘（Regular Pad，其表面通常镀锡）进行焊接，平面尺寸较大的接触焊盘221、222、223在与PCB上的焊盘进行焊接接触时，可以保障它们与PCB电路板上的焊盘具有较大的接触面，从而提高芯片200'在与外部电路进行电气连接时候的阻抗和热导效能。包覆芯片200'的顶部塑封层210'、底部塑封层212a及侧部塑封层212b则可以提高芯片200'的机械强度并防止湿气或其他不利环境因素对芯片200'造成的侵蚀。本发明的优势显而易见，不仅是获得了较薄的芯片级尺寸封装，而且没有采用任何传统引线框架（Lead-frame），也没有采用诸如导电银浆之类的焊接剂作芯片安放的粘结剂，更没有采用可能带来负面的高阻抗效应的键合导线（Bonding wire）来做电气连接。
制备接触焊盘221、222、223的方式有多种，可以利用未示意出的掩膜在顶部塑封层210'上进行金属沉积来制备彼此分隔开的接触焊盘221、222、223；也可以先行在顶部塑封层210'上沉积一层金属淀积层后，再对金属淀积层进行刻蚀分割，以将金属淀积层分割成互不连接的区域，例如分割成接触焊盘221、222、223等不同的区域。另外，如果一个顶部塑封层210'的边缘处的接触焊盘与另一个相邻的顶部塑封层210'的边缘处的接触焊盘相靠近，那么位于相邻的顶部塑封层210'上并且是彼此靠近的这两个接触焊盘在制备的时候就可以连接成一个整体，其连接处就刚好位于填充在切割槽205中的塑封料的上方。例如图2J中，为了简化工艺步骤，在生成左侧的顶部塑封层210'上的接触焊盘223以及图中右侧的顶部塑封层210'上的接触焊盘221的时候，它们可以直接制备成一个整体，只要在对填充在切割槽205中的塑封料及第二塑封层212实施切割时同时将该连接起来的接触焊盘223和接触焊盘221切割截断即可（图2K）。
图2L所展示的是一种可选实施例的晶圆级封装结构250的俯视图，较于背景技术中（图1B）利用体积较小的焊球152作为芯片与外部电路进行电气连接的接触端，本发明中则利用平面面积较大的接触焊盘221、222、223用作与外部电路进行电气连接的接触端，这无疑极大提高了接触端的接触面。接触焊盘221、222、223的形状可以做适应性的调整，例如图2M作为另一种实施方式，该接触焊盘221、222、223的形状较之图2L稍有变化。接触焊盘222可以被制备成带有多个引脚222'的形状，同样接触焊盘223可以被制备成带有多个引脚223'的形状，另外接触焊盘221本身就可以作为一个引脚，只要在制备接触焊盘221、222、223的时候，选择对它们分别实施不同的图案化方式就能很容易实现。显而易见，图2M中示意出的这种晶圆级封装结构250，其位于顶部塑封层210'上的接触焊盘222、223各自带有延伸至顶部塑封层210'边缘的引脚，这种封装结构可以和传统的QFN封装（Quad Flat No-lead Package）相兼容，任何适用于焊接QFN之类封装体的PCB上均可以表面安装（SMT）这种封装结构。
在另外可选的实施方式中，图2E所示的结构还以利用图3A-3D所示的流程获得，由于初始状态在晶圆200所包含的芯片的正面原本就设置有多个第一类金属焊盘201、202，但并无第二类金属焊盘203，需要先在芯片的正面的进行刻蚀，以在晶圆200所包含的任意一个芯片中均能至少形成一个深度小于晶圆200初始厚度的底部通孔204，底部通孔204从芯片的正面向下延伸至一定的深度但并未穿透整个晶圆200，之后在底部通孔204中填充金属材料以形成位于底部通孔204中的底部金属互连结构204a。同样，晶圆200所包含的芯片中形成底部通孔204的区域为非有效电路制备区。形成底部通孔204之后，还需要沉积一层未示意出的绝缘隔离层（如SiO2）覆盖在底部通孔204的侧壁上再形成位于底部通孔204中的底部金属互连结构204a，底部金属互连结构204a通过绝缘隔离层与芯片的位于底部通孔204周围的区域进行绝缘隔离。然后再如图3B所示，在晶圆200所包含的芯片的正面形成至少一个与底部金属互连结构204a相接触的第二类金属焊盘203，制备第二类金属焊盘203的时候要使得第二类金属焊盘203与底部金属互连结构204a在垂直方向上交叠，这样就能保障第二类金属焊盘203刚好能接触到底部金属互连结构204a并与之形成电性连接。如图3C所示，形成一层第一塑封层210覆盖在晶圆200的正面，第一塑封层210将第一类金属焊盘201、202及第二类金属焊盘203均包覆住。利用第一塑封层210的支撑作用再在晶圆200的背面进行研磨以减薄晶圆200的厚度，如3C-3D所示，研磨持续到位于底部通孔204中的底部金属互连结构204a在晶圆200的背面予以外露并获得预期的晶圆厚度。之后在减薄后的晶圆200的背面注入重掺杂的离子，并在晶圆200的背面沉积一层金属层211，金属层211此时与底部金属互连结构204a相接触（即图2E所示）。此实施例余下的步骤就和2E-2M所展示的工艺流程完全相同。
参见图4A-4J，是本发明所提供的另一种实施例，初始状态在晶圆200所包含的芯片的正面原本设置有多个第一类金属焊盘201、202但无第二类金属焊盘203。本实施例中，需要先在晶圆200所包含的任意一个芯片的正面形成至少一个第二类金属焊盘203，再将多个顶部金属互连结构206'a、207'a、208'a分别相对应的焊接到第一类金属焊盘201、第一类金属焊盘202、第二类金属焊盘203上，顶部金属互连结构206'a、207'a、208'a可以是焊锡球（Solder ball）或金属凸块（Solder bump）等金属材料。参见图4B所示，形成一层第一塑封层210覆盖在晶圆200的正面，将第一类金属焊盘201、第一类金属焊盘202和第二类金属焊盘203及顶部金属互连结构206'a、207'a、208'a都包覆住，之后如图4C在晶圆200的背面进行研磨以减薄晶圆200的厚度。参见图4D所示，在减薄后的晶圆200所包含的芯片的背面进行刻蚀，以在晶圆200所包含的任意一个芯片中均能形成至少一个接触第二类金属焊盘203的底部通孔204，形成底部通孔204之后，还要沉积一层绝缘隔离层覆盖在底部通孔204的内壁上，再在底部通孔204中填充金属材料构成金属互连结构204a。其中，晶圆200所包含的芯片中为了形成底部通孔204的而刻蚀掉的区域为非有效电路制备区。刻蚀底部通孔204时，须保障所形成的底部通孔204要与第二类金属焊盘203在垂直方向上交叠，以便底部通孔204延伸至芯片的正面后能接触到第二类金属焊盘203，从而使得底部金属互连结构204a能够接触第二类金属焊盘203。参见图4E所示，先在减薄后的晶圆200的背面注入重掺杂的掺杂物之后，再在晶圆200的背面沉积覆盖一层金属层211，然后如图4F所示实施第一次切割工序，从晶圆200的背面一侧进行切割，主要是对晶圆200及金属层211进行切割，以便形成位于晶圆200及金属层211中的多个切割槽205，切割槽205的切割的深度可以进行调整，例如切割刀还切入部分厚度的第一塑封层210中，从而使得这些切割槽205可以延伸至第一塑封层210中。形成切割槽205的主要用处之一就是将晶圆200所包含的多个芯片200'彼此分隔开，此时金属层211随之也被切割成多个底部金属层211'，而且任意一个芯片200'的背面均形成有一个由金属层211进行切割所形成的底部金属层211'。
参见图4G所示，在晶圆200背面的一侧，利用塑封料形成一个第二塑封层212覆盖在所有的底部金属层211'上，在形成第二塑封层212的同时，塑封料还填充在切割槽205中，位于切割槽205中的塑封料构成第二塑封层212的延伸部分。参见图4H所示，研磨减薄第一塑封层210，直至填充在切割槽205中的塑封料及顶部金属互连结构206'a、207'a、208'a均在减薄后的第一塑封层210中予以外露。该第一塑封层210经研磨减薄至一定的厚度之后被填充在切割槽205中的塑封料间隔成多个顶部塑封层210'，并且一个顶部塑封层210'相对应的覆盖在一个芯片200'的正面。参见图4I所示，在顶部塑封层210'上形成多个接触焊盘221、222、223，并且，任意一个接触焊盘均通过至少一个顶部金属互连结构相对应的电性连接到一个第一类金属焊盘201、202或一个第二类金属焊盘203上。形成接触焊盘221时要保障接触焊盘221与顶部金属互连结构206'a在垂直方向上交叠，这样位于顶部塑封层210'上的接触焊盘221能接触顶部金属互连结构206'a，并通过顶部金属互连结构206'a相对应的电性连接到第一类金属焊盘201上。形成接触焊盘222时要保障接触焊盘222与顶部金属互连结构207'a在垂直方向上交叠，这样位于顶部塑封层210'上的接触焊盘222能接触顶部金属互连结构207'a，并通过顶部金属互连结构207'a相对应的电性连接到第一类金属焊盘202上。形成接触焊盘223时要保障接触焊盘223与顶部金属互连结构208'a在垂直方向上交叠，这样位于顶部塑封层210'上的接触焊盘223能接触顶部金属互连结构208'a，并通过顶部金属互连结构208'a相对应的电性连接到第二类金属焊盘203上。参见图4J所示，实施第二次切割工序，沿切割槽205对第二塑封层212及填充在切割槽205中的塑封料进行切割，可获得如图所示的多个晶圆级封装结构250'，相邻两晶圆级封装结构250'之间的切割槽215即是实施第二次切割工序所产生的切割间隙，此时第二塑封层212被切割成包覆在底部金属层211'上的底部塑封层212a，如果形成切割槽215的切割刀的宽度小于形成切割槽205的切割刀的宽度，则填充在切割槽205中的塑封料经切割后还形成了包覆在芯片200'的侧面的侧部塑封层212b。
在如图5A-5C所示的另一个实施例中，先按照图3A-3B所示的工艺流程制备图3B所示的结构。之后如图5A所示，将顶部金属互连结构206'a相对应的焊接在第一类金属焊盘201上，将将顶部金属互连结构207'a相对应的焊接在第一类金属焊盘202上，将顶部金属互连结构208'a相对应的焊接在第二类金属焊盘203上。顶部金属互连结构206'a、207'a、208'a可以是焊锡球或金属凸块等材料。如图5B所示，形成一第一塑封层210覆盖在晶圆200的正面，第一塑封层210将第一类金属焊盘201、202和第二类金属焊盘203以及顶部金属互连结构206'a、207'a、208'a包覆住。然后如图5C所示，在晶圆200的背面进行研磨，直至位于底部通孔204中的底部金属互连结构204a在晶圆200的背面予以外露并获得预期的晶圆厚度，此时在减薄后的晶圆200的背面注入重掺杂的离子，并形成一金属层211覆盖在晶圆200的背面，则金属层211与底部金属互连结构204a相接触并与之构成电性连接，如此便可获得如图4E所示的结构，之后的工艺流程与图4E-4J所展示的工艺流程完全一致。
以上，通过说明和附图，给出了具体实施方式的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (36)

1.一种具有增大焊接接触面的晶圆级封装结构的制备方法，其中，在晶圆所包含的芯片的正面设置有多个第一类金属焊盘，其特征在于，包括以下步骤：
在芯片的正面形成至少一个第二类金属焊盘；
形成一将第一类、第二类金属焊盘包覆住的第一塑封层覆盖在晶圆的正面；
在晶圆的背面进行刻蚀以在晶圆所包含的芯片中形成接触第二类金属焊盘的底部通孔，并在底部通孔中填充金属以形成接触第二类金属焊盘的底部金属互连结构；
形成一与所述底部金属互连结构接触的金属层覆盖在晶圆的背面；
从晶圆的背面对晶圆及金属层进行切割以形成位于晶圆及金属层中的多个切割槽，所述切割槽延伸至第一塑封层中并将晶圆所包含的多个芯片彼此分隔开，以及，任意一芯片的背面均形成有一个由金属层进行切割所构成的底部金属层；
利用塑封料形成一第二塑封层覆盖在所述底部金属层上，且在形成第二塑封层的同时塑封料还填充在所述切割槽中；
研磨减薄第一塑封层直至填充在所述切割槽中的塑封料在第一塑封层中予以外露，并且第一塑封层经研磨后形成覆盖在芯片正面的顶部塑封层；
在顶部塑封层中形成分别接触第一类、第二类金属焊盘的多个顶部通孔，并在顶部通孔中填充金属以形成分别接触第一类、第二类金属焊盘的多个顶部金属互连结构；
在顶部塑封层上形成多个接触焊盘，并且，任意一个接触焊盘均通过至少一个顶部金属互连结构相对应的电性连接到一个第一类金属焊盘或一个第二类金属焊盘上；
沿所述切割槽对第二塑封层及填充在切割槽中的塑封料进行切割，第二塑封层被切割成包覆在底部金属层上的底部塑封层。
2.如权利要求1所述的方法，其特征在于，在形成底部通孔之前，先在晶圆的背面进行研磨以减薄晶圆的厚度。
3.如权利要求1所述的方法，其特征在于，形成底部通孔之后，沉积一层绝缘隔离层覆盖在底部通孔的侧壁上，所述底部金属互连结构通过所述绝缘隔离层与晶圆所包含的芯片的位于底部通孔周围的区域进行绝缘隔离。
4.如权利要求1所述的方法，其特征在于，在晶圆的背面覆盖所述金属层之前，先在晶圆的背面注入重掺杂的离子。
5.如权利要求1所述的方法，其特征在于，晶圆所包含的芯片中形成所述底部通孔的区域为非有效电路制备区。
6.如权利要求1所述的方法，其特征在于，所述芯片为MOSFET，并且多个所述第一类金属焊盘中至少包括所述芯片的栅极电极和源极电极，以及所述底部金属层构成了所述芯片的漏极电极。
7.如权利要求1所述的方法，其特征在于，所述填充在切割槽中的塑封料经切割后形成了包覆在所述芯片侧面的侧部塑封层。
8.如权利要求1所述的方法，其特征在于，在晶圆的背面进行刻蚀以形成所述底部通孔的方法为干法刻蚀或湿法刻蚀或激光刻蚀。
9.如权利要求1所述的方法，其特征在于，形成多个顶部通孔是通过在所述顶部塑封层中实施激光刻蚀实现的。
10.一种具有增大焊接接触面的晶圆级封装结构的制备方法，其中，在晶圆所包含的芯片的正面设置有多个第一类金属焊盘，其特征在于，包括以下步骤：
在芯片正面的一侧进行刻蚀以在晶圆所包含的任意一个芯片中均形成至少一个深度小于晶圆厚度的底部通孔，并在底部通孔中填充金属以形成底部金属互连结构；
在芯片的正面形成至少一个与底部金属互连结构接触的第二类金属焊盘；
形成一将第一类、第二类金属焊盘包覆住的第一塑封层覆盖在晶圆的正面；
在晶圆的背面进行研磨直至所述底部金属互连结构在晶圆的背面予以外露；
形成一与所述底部金属互连结构接触的金属层覆盖在晶圆的背面；
从晶圆的背面对晶圆及金属层进行切割以形成位于晶圆及金属层中的多个切割槽，所述切割槽延伸至第一塑封层中并将晶圆所包含的多个芯片彼此分隔开，以及，任意一芯片的背面均形成有一个由金属层进行切割所构成的底部金属层；
利用塑封料形成一第二塑封层覆盖在所述底部金属层上，且在形成第二塑封层的同时塑封料还填充在所述切割槽中；
研磨减薄第一塑封层直至填充在所述切割槽中的塑封料在第一塑封层中予以外露，并且第一塑封层经研磨后形成覆盖在芯片正面的顶部塑封层；
在顶部塑封层中形成分别接触第一类、第二类金属焊盘的多个顶部通孔，并在顶部通孔中填充金属以形成分别接触第一类、第二类金属焊盘的多个顶部金属互连结构；
在顶部塑封层上形成多个接触焊盘，并且，任意一个接触焊盘均通过至少一个顶部金属互连结构相对应的电性连接到一个第一类金属焊盘或一个第二类金属焊盘上；
沿所述切割槽对第二塑封层及填充在切割槽中的塑封料进行切割，第二塑封层被切割成包覆在底部金属层上的底部塑封层。
11.如权利要求10所述的方法，其特征在于，形成底部通孔之后，沉积一层绝缘隔离层覆盖在底部通孔的侧壁上，所述底部金属互连结构通过所述绝缘隔离层与晶圆所包含的芯片的位于底部通孔周围的区域进行绝缘隔离。
12.如权利要求10所述的方法，其特征在于，在晶圆的背面覆盖所述金属层之前，先在晶圆的背面注入重掺杂的离子。
13.如权利要求10所述的方法，其特征在于，晶圆所包含的芯片中形成所述底部通孔的区域为非有效电路制备区。
14.如权利要求10所述的方法，其特征在于，所述芯片为MOSFET，并且多个所述第一类金属焊盘中至少包括所述芯片的栅极电极和源极电极，以及所述底部金属层构成了所述芯片的漏极电极。
15.如权利要求10所述的方法，其特征在于，所述填充在切割槽中的塑封料经切割后形成了包覆在所述芯片侧面的侧部塑封层。
16.一种具有增大焊接接触面的晶圆级封装结构的制备方法，其中，在晶圆所包含的芯片的正面设置有多个第一类金属焊盘，其特征在于，包括以下步骤：
在芯片的正面形成至少一个第二类金属焊盘；
将多个顶部金属互连结构分别焊接在第一类、第二类金属焊盘上；
形成一将第一类、第二类金属焊盘及顶部金属互连结构包覆住的第一塑封层覆盖在晶圆的正面；
在晶圆的背面进行刻蚀以在晶圆所包含的芯片中形成接触第二类金属焊盘的底部通孔，并在底部通孔中填充金属以形成接触第二类金属焊盘的底部金属互连结构；
形成一与所述底部金属互连结构接触的金属层覆盖在晶圆的背面；
从晶圆的背面对晶圆及金属层进行切割以形成位于晶圆及金属层中的多个切割槽，所述切割槽延伸至第一塑封层中并将晶圆所包含的多个芯片彼此分隔开，以及，任意一芯片的背面均形成有一个由金属层进行切割所构成的底部金属层；
利用塑封料形成一第二塑封层覆盖在所述底部金属层上，且在形成第二塑封层的同时塑封料还填充在所述切割槽中；
研磨减薄第一塑封层直至填充在所述切割槽中的塑封料及所述顶部金属互连结构均在第一塑封层中予以外露，且第一塑封层经研磨后形成覆盖在芯片正面的顶部塑封层；
在顶部塑封层上形成多个接触焊盘，并且，任意一个接触焊盘均通过至少一个顶部金属互连结构相对应的电性连接到一个第一类金属焊盘或一个第二类金属焊盘上；
沿所述切割槽对第二塑封层及填充在切割槽中的塑封料进行切割，第二塑封层被切割成包覆在底部金属层上的底部塑封层。
17.如权利要求16所述的方法，其特征在于，所述顶部金属互连结构为焊锡球或金属凸块。
18.如权利要求16所述的方法，其特征在于，在形成底部通孔之前，先在晶圆的背面进行研磨以减薄晶圆的厚度。
19.如权利要求16所述的方法，其特征在于，形成底部通孔之后，沉积一层绝缘隔离层覆盖在底部通孔的侧壁上，所述底部金属互连结构通过所述绝缘隔离层与晶圆所包含的芯片的位于底部通孔周围的区域进行绝缘隔离。
20.如权利要求16所述的方法，其特征在于，在晶圆的背面覆盖所述金属层之前，先在晶圆的背面注入重掺杂的离子。
21.如权利要求16所述的方法，其特征在于，晶圆所包含的芯片中形成所述底部通孔的区域为非有效电路制备区。
22.如权利要求16所述的方法，其特征在于，所述芯片为MOSFET，并且多个所述第一类金属焊盘中至少包括所述芯片的栅极电极和源极电极，以及所述底部金属层构成了所述芯片的漏极电极。
23.如权利要求16所述的方法，其特征在于，所述填充在切割槽中的塑封料经切割后形成了包覆在所述芯片侧面的侧部塑封层。
24.一种具有增大焊接接触面的晶圆级封装结构的制备方法，其中，在晶圆所包含的芯片的正面设置有多个第一类金属焊盘，其特征在于，包括以下步骤：
在芯片正面的一侧进行刻蚀以在晶圆所包含的任意一个芯片中形成至少一个深度小于晶圆厚度的底部通孔，并在底部通孔中填充金属以形成底部金属互连结构；
在芯片的正面形成至少一个与底部金属互连结构接触的第二类金属焊盘；
将多个顶部金属互连结构分别焊接在第一类、第二类金属焊盘上；
形成一将第一类、第二类金属焊盘及顶部金属互连结构包覆住的第一塑封层覆盖在晶圆的正面；
在晶圆的背面进行研磨直至所述底部金属互连结构在晶圆的背面予以外露；
形成一与所述底部金属互连结构接触的金属层覆盖在晶圆的背面；
从晶圆的背面对晶圆及金属层进行切割以形成位于晶圆及金属层中的多个切割槽，所述切割槽延伸至第一塑封层中并将晶圆所包含的多个芯片彼此分隔开，以及，任意一芯片的背面均形成有一个由金属层进行切割所构成的底部金属层；
利用塑封料形成一第二塑封层覆盖在所述底部金属层上，且在形成第二塑封层的同时塑封料还填充在所述切割槽中；
研磨减薄第一塑封层直至填充在所述切割槽中的塑封料及所述顶部金属互连结构均在第一塑封层中予以外露，且第一塑封层经研磨后形成覆盖在芯片正面的顶部塑封层；
在顶部塑封层上形成多个接触焊盘，并且，任意一个接触焊盘均通过至少一个顶部金属互连结构相对应的电性连接到一个第一类金属焊盘或一个第二类金属焊盘上；
沿所述切割槽对第二塑封层及填充在切割槽中的塑封料进行切割，第二塑封层被切割成包覆在底部金属层上的底部塑封层。
25.如权利要求24所述的方法，其特征在于，所述顶部金属互连结构为焊锡球或金属凸块。
26.如权利要求24所述的方法，其特征在于，形成底部通孔之后，沉积一层绝缘隔离层覆盖在底部通孔的侧壁上，所述底部金属互连结构通过所述绝缘隔离层与晶圆所包含的芯片的位于底部通孔周围的区域进行绝缘隔离。
27.如权利要求24所述的方法，其特征在于，在晶圆的背面覆盖所述金属层之前，先在晶圆的背面注入重掺杂的离子。
28.如权利要求24所述的方法，其特征在于，晶圆所包含的芯片中形成所述底部通孔的区域为非有效电路制备区。
29.如权利要求24所述的方法，其特征在于，所述芯片为MOSFET，并且多个所述第一类金属焊盘中至少包括所述芯片的栅极电极和源极电极，以及所述底部金属层构成了所述芯片的漏极。
30.如权利要求24所述的方法，其特征在于，所述填充在切割槽中的塑封料经切割后形成了包覆在所述芯片侧面的侧部塑封层。
31.一种具有增大焊接接触面的晶圆级封装结构，其特征在于，包括：
设置在芯片的正面的第一类、第二类金属焊盘；
覆盖在芯片背面的底部金属层；
形成在芯片中接触第二类金属焊盘的底部通孔由芯片的正面延伸至芯片的背面，且位于底部通孔中的底部金属互连结构将底部金属层电性连接到第二类金属焊盘上；
覆盖在芯片的正面的顶部塑封层及覆盖在底部金属层上的底部塑封层；
形成在顶部塑封层上的多个接触焊盘；以及
形成在顶部塑封层中并分别连接在第一类、第二类金属焊盘上的多个顶部金属互连结构，并且，任意一个接触焊盘均通过至少一个顶部金属互连结构相对应的电性连接到一个第一类金属焊盘或一个第二类金属焊盘上。
32.如权利要求31所述的具有增大焊接接触面的晶圆级封装结构，其特征在于，在底部通孔的侧壁上还设置有一层绝缘隔离层，所述底部金属互连结构通过所述绝缘隔离层与芯片的位于底部通孔周围的区域进行绝缘隔离。
33.如权利要求31所述的具有增大焊接接触面的晶圆级封装结构，其特征在于，芯片中形成所述底部通孔的区域为非有效电路制备区。
34.如权利要求31所述的具有增大焊接接触面的晶圆级封装结构，其特征在于，所述芯片为MOSFET，并且多个所述第一类金属焊盘中至少包括所述芯片的栅极电极和源极电极，以及所述底部金属层构成了所述芯片的漏极电极。
35.如权利要求31所述的具有增大焊接接触面的晶圆级封装结构，其特征在于，所述芯片的侧面还包覆有侧部塑封层。
36.如权利要求31所述的具有增大焊接接触面的晶圆级封装结构，其特征在于，位于顶部塑封层上的所述接触焊盘带有延伸至顶部塑封层边缘的引脚。
CN201210187223.4A 2011-08-09 2012-06-08 具有增大焊接接触面的晶圆级封装结构及制备方法 Active CN102931094B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/205,864 US8642385B2 (en) 2011-08-09 2011-08-09 Wafer level package structure and the fabrication method thereof
US13/205,864 2011-08-09

Publications (2)

Publication Number Publication Date
CN102931094A true CN102931094A (zh) 2013-02-13
CN102931094B CN102931094B (zh) 2015-01-07

Family

ID=47645868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210187223.4A Active CN102931094B (zh) 2011-08-09 2012-06-08 具有增大焊接接触面的晶圆级封装结构及制备方法

Country Status (3)

Country Link
US (1) US8642385B2 (zh)
CN (1) CN102931094B (zh)
TW (1) TWI466250B (zh)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794587A (zh) * 2014-01-28 2014-05-14 江苏长电科技股份有限公司 一种高散热芯片嵌入式重布线封装结构及其制作方法
CN104124176A (zh) * 2013-04-24 2014-10-29 万国半导体股份有限公司 制备应用在倒装安装工艺上的半导体器件的方法
CN104538315A (zh) * 2015-01-08 2015-04-22 电子科技大学 一种低阻大电流dmos器件芯片级csp封装方法
CN104599985A (zh) * 2014-12-11 2015-05-06 南通富士通微电子股份有限公司 全包封半导体芯片的制作方法
CN104952736A (zh) * 2014-03-31 2015-09-30 菱生精密工业股份有限公司 四方平面无引脚的封装结构及其方法
CN105140211A (zh) * 2015-07-14 2015-12-09 华进半导体封装先导技术研发中心有限公司 一种fan-out的封装结构及其封装方法
CN105140197A (zh) * 2015-07-14 2015-12-09 华进半导体封装先导技术研发中心有限公司 一种含TSV的Fan-out的封装结构及其封装方法
CN105590867A (zh) * 2014-10-24 2016-05-18 无锡超钰微电子有限公司 晶圆级芯片尺寸封装结构的制造方法
CN105895598A (zh) * 2015-02-17 2016-08-24 联发科技股份有限公司 晶圆级封装以及产量改善方法
CN105897364A (zh) * 2015-02-17 2016-08-24 联发科技股份有限公司 晶圆级封装及相关数据传输管理方法
CN105938804A (zh) * 2016-06-28 2016-09-14 中芯长电半导体（江阴）有限公司 一种晶圆级芯片封装方法及封装件
CN107256847A (zh) * 2017-05-27 2017-10-17 华天科技（昆山）电子有限公司 增加焊盘面积的芯片封装结构及其制作方法
CN107369611A (zh) * 2017-07-11 2017-11-21 上海朕芯微电子科技有限公司 新型晶圆减薄背面金属化工艺
CN107481970A (zh) * 2015-09-09 2017-12-15 英飞凌科技美洲公司 使用电介质骨架结构的超薄半导体部件制造
CN107546196A (zh) * 2016-06-29 2018-01-05 三菱电机株式会社 半导体装置及其制造方法
WO2019033523A1 (zh) * 2017-08-17 2019-02-21 华天科技（西安）有限公司 一种具有硅通孔的指纹识别芯片的封装结构及其封装方法
CN109411424A (zh) * 2016-11-27 2019-03-01 卢卫征 一种具有散热结构的晶圆封装
CN109494162A (zh) * 2017-09-11 2019-03-19 日月光半导体制造股份有限公司 多模件扇出型封装及工艺
CN109698136A (zh) * 2017-10-20 2019-04-30 中芯国际集成电路制造(北京)有限公司 一种射频soi芯片的封装方法及封装结构
CN110223924A (zh) * 2019-07-15 2019-09-10 珠海格力电器股份有限公司 一种晶圆级封装方法和晶圆
CN110323200A (zh) * 2018-03-29 2019-10-11 奥特斯奥地利科技与系统技术有限公司 具有阻抗匹配的互连结构的电子组件和电子系统
CN110729185A (zh) * 2018-07-16 2020-01-24 中芯国际集成电路制造(上海)有限公司 平坦化工艺方法
CN111312686A (zh) * 2018-12-12 2020-06-19 意法半导体(格勒诺布尔2)公司 包括在封装块上的电气连接的电子装置
CN111540706A (zh) * 2020-04-22 2020-08-14 创能动力科技有限公司 用于制造具有支撑结构的半导体晶片的方法
CN112018027A (zh) * 2019-05-31 2020-12-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、晶圆切割方法
CN112908947A (zh) * 2021-01-18 2021-06-04 上海先方半导体有限公司 一种塑封封装结构及其制造方法
CN113539845A (zh) * 2020-06-30 2021-10-22 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130075892A1 (en) * 2011-09-27 2013-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Three Dimensional Integrated Circuit Fabrication
JP5728423B2 (ja) * 2012-03-08 2015-06-03 株式会社東芝 半導体装置の製造方法、半導体集積装置及びその製造方法
US9666452B2 (en) * 2012-05-25 2017-05-30 Infineon Technologies Ag Chip packages and methods for manufacturing a chip package
KR101935860B1 (ko) * 2012-07-16 2019-01-07 에스케이하이닉스 주식회사 향상된 강도를 갖는 반도체 칩, 이를 이용한 반도체 패키지, 및 그 제조방법
US9406632B2 (en) 2012-08-14 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including a substrate with a stepped sidewall structure
US9496195B2 (en) 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
US9620413B2 (en) 2012-10-02 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier in semiconductor packaging
US9177884B2 (en) 2012-10-09 2015-11-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Two-sided-access extended wafer-level ball grid array (eWLB) package, assembly and method
US9704824B2 (en) * 2013-01-03 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded wafer level chip scale packages
US9721862B2 (en) 2013-01-03 2017-08-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
CN103311140B (zh) * 2013-06-16 2015-08-05 华进半导体封装先导技术研发中心有限公司 一种圆片级封装的引线焊盘引出方法
KR102077153B1 (ko) 2013-06-21 2020-02-14 삼성전자주식회사 관통전극을 갖는 반도체 패키지 및 그 제조방법
TWI651783B (zh) * 2013-11-02 2019-02-21 史達晶片有限公司 形成嵌入式晶圓級晶片尺寸封裝的半導體裝置和方法
US9142746B2 (en) 2013-11-11 2015-09-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Light-emitting diodes on a wafer-level package
WO2015081141A1 (en) * 2013-11-26 2015-06-04 Diodes Incorporation A chip scale package
US9412662B2 (en) * 2014-01-28 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and approach to prevent thin wafer crack
CN104851850A (zh) * 2014-02-14 2015-08-19 飞思卡尔半导体公司 集成电路的背面金属化图形
US9704769B2 (en) 2014-02-27 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)
US9653341B2 (en) * 2014-03-05 2017-05-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9443835B2 (en) 2014-03-14 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing embedded wafer-level packaging (eWLP) and eWLP devices, packages and assemblies made by the methods
US9541503B2 (en) 2014-03-14 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Compact systems, compact devices, and methods for sensing luminescent activity
US9305908B2 (en) 2014-03-14 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing extended wafer-level packaging (eWLP) and eWLP devices made by the methods
KR102261814B1 (ko) 2014-06-16 2021-06-07 삼성전자주식회사 반도체 패키지의 제조 방법
US9502270B2 (en) 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
CN104299949A (zh) * 2014-09-28 2015-01-21 南通富士通微电子股份有限公司 晶圆级芯片封装结构
TWI560758B (en) * 2014-10-20 2016-12-01 Niko Semiconductor Co Ltd Manufacturing method of wafer level chip scale package structure
TWI575676B (zh) * 2014-11-17 2017-03-21 矽品精密工業股份有限公司 電子封裝結構及其製法
US9541717B2 (en) 2015-01-30 2017-01-10 Avago Technologies General IP (Singapore) Pta. Ltd. Optoelectronic assembly incorporating an optical fiber alignment structure
JP6330690B2 (ja) * 2015-02-19 2018-05-30 株式会社オートネットワーク技術研究所 基板ユニット
DE102015002542B4 (de) * 2015-02-27 2023-07-20 Disco Corporation Waferteilungsverfahren
TWI690083B (zh) * 2015-04-15 2020-04-01 杰力科技股份有限公司 功率金氧半導體場效電晶體及其製作方法
US9899285B2 (en) * 2015-07-30 2018-02-20 Semtech Corporation Semiconductor device and method of forming small Z semiconductor package
US10319639B2 (en) * 2017-08-17 2019-06-11 Semiconductor Components Industries, Llc Thin semiconductor package and related methods
CN108701684B (zh) * 2015-12-26 2023-06-02 英特尔公司 接地隔离式水平数据信号传输线路封装器件及其形成方法
CN108701652B (zh) 2016-03-01 2023-11-21 英飞凌科技股份有限公司 复合晶片，半导体器件，电子部件和制造半导体器件的方法
US10529671B2 (en) 2016-12-13 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US10340198B2 (en) * 2017-02-13 2019-07-02 Mediatek Inc. Semiconductor package with embedded supporter and method for fabricating the same
CN108780772B (zh) * 2017-02-13 2023-07-14 深圳市汇顶科技股份有限公司 硅通孔芯片的二次封装方法及其二次封装体
US10522505B2 (en) 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US10854568B2 (en) 2017-04-07 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US10522449B2 (en) 2017-04-10 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
DE102017123449B4 (de) 2017-04-10 2023-12-28 Taiwan Semiconductor Manufacturing Co. Ltd. Gehäuse mit Si-substratfreiem Zwischenstück und Ausbildungsverfahren
US10748850B2 (en) * 2018-03-15 2020-08-18 Semiconductor Components Industries, Llc Thinned semiconductor package and related methods
US10290571B2 (en) 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same
DE102017122650B4 (de) 2017-09-28 2023-02-09 Infineon Technologies Ag Halbleiterchip einschliesslich einer selbstausgerichteten rückseitigen leitfähigen schicht und verfahren zum herstellen desselben
KR102473662B1 (ko) * 2017-10-18 2022-12-02 삼성전자주식회사 반도체 소자의 제조 방법
US10522440B2 (en) * 2017-11-07 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
CN109920787B (zh) * 2017-12-12 2021-05-25 中芯国际集成电路制造(北京)有限公司 互连结构的设计方法、装置及制造方法
CN107910295B (zh) * 2017-12-27 2023-12-05 江阴长电先进封装有限公司 一种晶圆级芯片封装结构及其封装方法
US11488931B2 (en) * 2018-02-23 2022-11-01 Chengdu Eswin Sip Technology Co., Ltd. Encapsulated fan-in semiconductor package with heat spreader and method of manufacturing the same
CN110661937A (zh) * 2018-06-29 2020-01-07 宁波舜宇光电信息有限公司 线路板组件、感光组件、摄像模组及感光组件制作方法
CN109103153B (zh) * 2018-08-15 2023-11-21 深圳市金誉半导体股份有限公司 一种功率器件及其制备方法
FR3085575B1 (fr) * 2018-09-03 2021-06-18 St Microelectronics Tours Sas Boitier de puce electronique
US11450606B2 (en) * 2018-09-14 2022-09-20 Mediatek Inc. Chip scale package structure and method of forming the same
US20200312732A1 (en) 2018-09-14 2020-10-01 Mediatek Inc. Chip scale package structure and method of forming the same
DE102018132447B4 (de) * 2018-12-17 2022-10-13 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
FR3093230B1 (fr) * 2019-02-27 2023-01-06 St Microelectronics Tours Sas Boîtier de puce électronique
US11145623B2 (en) * 2019-06-14 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming the same
JP2021044498A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体装置の製造方法
EP3799112B1 (en) 2019-09-30 2024-02-21 IMEC vzw Method for dicing a semiconductor substrate into a plurality of dies
KR20210087337A (ko) 2020-01-02 2021-07-12 삼성전자주식회사 반도체 패키지와 이를 구비하는 전자 장치 및 반도체 패키지의 제조방법
WO2021166963A1 (ja) 2020-02-21 2021-08-26 ヌヴォトンテクノロジージャパン株式会社 個片化方法
US11804416B2 (en) * 2020-09-08 2023-10-31 UTAC Headquarters Pte. Ltd. Semiconductor device and method of forming protective layer around cavity of semiconductor die
TWI730933B (zh) * 2020-12-28 2021-06-11 欣興電子股份有限公司 晶片封裝結構及其製作方法
CN113594106B (zh) * 2021-09-28 2021-12-17 江苏长晶科技有限公司 晶片尺寸封装
TWI784847B (zh) * 2021-12-17 2022-11-21 力成科技股份有限公司 封裝結構及其製造方法
CN115831736B (zh) * 2023-02-13 2023-05-05 成都万应微电子有限公司 一种半导体材料产品的切割方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070045780A1 (en) * 2005-09-01 2007-03-01 Salman Akram Methods of forming blind wafer interconnects, and related structures and assemblies
US20080166837A1 (en) * 2007-01-10 2008-07-10 Tao Feng Power MOSFET wafer level chip-scale package
US20080237767A1 (en) * 2007-04-02 2008-10-02 Siliconware Precision Industries Co., Ltd. Sensor-type semiconductor device and manufacturing method thereof
US20090032871A1 (en) * 2007-08-01 2009-02-05 Louis Vervoort Integrated circuit with interconnected frontside contact and backside contact
CN101452862A (zh) * 2007-11-28 2009-06-10 南茂科技股份有限公司 晶粒重新配置的堆栈封装方法及其堆栈结构
CN101527300A (zh) * 2008-03-05 2009-09-09 台湾积体电路制造股份有限公司 堆叠式集成电路与其制造方法
US20100096760A1 (en) * 2008-10-21 2010-04-22 Chen-Hua Yu Bond Pad Design with Reduced Dishing Effect
US20110074014A1 (en) * 2009-09-25 2011-03-31 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Adhesive Material to Secure Semiconductor Die to Carrier in WLCSP

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3819395B2 (ja) * 2004-02-20 2006-09-06 沖電気工業株式会社 半導体装置の製造方法
TWI313037B (en) * 2006-12-12 2009-08-01 Siliconware Precision Industries Co Ltd Chip scale package structure and method for fabricating the same
US8097489B2 (en) * 2009-03-23 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of mounting pre-fabricated shielding frame over semiconductor die
US8008121B2 (en) * 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070045780A1 (en) * 2005-09-01 2007-03-01 Salman Akram Methods of forming blind wafer interconnects, and related structures and assemblies
US20080166837A1 (en) * 2007-01-10 2008-07-10 Tao Feng Power MOSFET wafer level chip-scale package
US20080237767A1 (en) * 2007-04-02 2008-10-02 Siliconware Precision Industries Co., Ltd. Sensor-type semiconductor device and manufacturing method thereof
US20090032871A1 (en) * 2007-08-01 2009-02-05 Louis Vervoort Integrated circuit with interconnected frontside contact and backside contact
CN101452862A (zh) * 2007-11-28 2009-06-10 南茂科技股份有限公司 晶粒重新配置的堆栈封装方法及其堆栈结构
CN101527300A (zh) * 2008-03-05 2009-09-09 台湾积体电路制造股份有限公司 堆叠式集成电路与其制造方法
US20100096760A1 (en) * 2008-10-21 2010-04-22 Chen-Hua Yu Bond Pad Design with Reduced Dishing Effect
US20110074014A1 (en) * 2009-09-25 2011-03-31 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Adhesive Material to Secure Semiconductor Die to Carrier in WLCSP

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124176A (zh) * 2013-04-24 2014-10-29 万国半导体股份有限公司 制备应用在倒装安装工艺上的半导体器件的方法
CN104124176B (zh) * 2013-04-24 2018-05-04 万国半导体股份有限公司 制备应用在倒装安装工艺上的半导体器件的方法
CN103794587A (zh) * 2014-01-28 2014-05-14 江苏长电科技股份有限公司 一种高散热芯片嵌入式重布线封装结构及其制作方法
CN103794587B (zh) * 2014-01-28 2017-05-17 江阴芯智联电子科技有限公司 一种高散热芯片嵌入式重布线封装结构及其制作方法
CN104952736A (zh) * 2014-03-31 2015-09-30 菱生精密工业股份有限公司 四方平面无引脚的封装结构及其方法
CN105590867A (zh) * 2014-10-24 2016-05-18 无锡超钰微电子有限公司 晶圆级芯片尺寸封装结构的制造方法
CN104599985A (zh) * 2014-12-11 2015-05-06 南通富士通微电子股份有限公司 全包封半导体芯片的制作方法
CN104599985B (zh) * 2014-12-11 2018-01-16 通富微电子股份有限公司 全包封半导体芯片的制作方法
CN104538315A (zh) * 2015-01-08 2015-04-22 电子科技大学 一种低阻大电流dmos器件芯片级csp封装方法
CN104538315B (zh) * 2015-01-08 2017-12-01 电子科技大学 一种低阻大电流dmos器件芯片级csp封装方法
CN105897364B (zh) * 2015-02-17 2018-08-21 擎发通讯科技（合肥）有限公司 晶圆级封装及相关数据传输管理方法
CN105897364A (zh) * 2015-02-17 2016-08-24 联发科技股份有限公司 晶圆级封装及相关数据传输管理方法
CN105895598A (zh) * 2015-02-17 2016-08-24 联发科技股份有限公司 晶圆级封装以及产量改善方法
US10515939B2 (en) 2015-02-17 2019-12-24 Mediatek Inc. Wafer-level package having multiple dies arranged in side-by-side fashion and associated yield improvement method
CN105895598B (zh) * 2015-02-17 2019-03-26 联发科技股份有限公司 晶圆级封装以及产量改善方法
CN105140211A (zh) * 2015-07-14 2015-12-09 华进半导体封装先导技术研发中心有限公司 一种fan-out的封装结构及其封装方法
CN105140197A (zh) * 2015-07-14 2015-12-09 华进半导体封装先导技术研发中心有限公司 一种含TSV的Fan-out的封装结构及其封装方法
CN107481970A (zh) * 2015-09-09 2017-12-15 英飞凌科技美洲公司 使用电介质骨架结构的超薄半导体部件制造
CN107481970B (zh) * 2015-09-09 2020-02-21 英飞凌科技美洲公司 使用电介质骨架结构的超薄半导体部件制造
US10818613B2 (en) 2015-09-09 2020-10-27 Infineon Technologies Americas Corp. Ultra-thin semiconductor component fabrication using a dielectric skeleton structure
US10290588B2 (en) 2015-09-09 2019-05-14 Infineon Technologies Americas Corp. Ultra-thin semiconductor component fabrication using a dielectric skeleton structure
CN105938804A (zh) * 2016-06-28 2016-09-14 中芯长电半导体（江阴）有限公司 一种晶圆级芯片封装方法及封装件
CN107546196A (zh) * 2016-06-29 2018-01-05 三菱电机株式会社 半导体装置及其制造方法
CN107546196B (zh) * 2016-06-29 2020-03-13 三菱电机株式会社 半导体装置及其制造方法
CN109411424A (zh) * 2016-11-27 2019-03-01 卢卫征 一种具有散热结构的晶圆封装
CN107256847A (zh) * 2017-05-27 2017-10-17 华天科技（昆山）电子有限公司 增加焊盘面积的芯片封装结构及其制作方法
CN107369611A (zh) * 2017-07-11 2017-11-21 上海朕芯微电子科技有限公司 新型晶圆减薄背面金属化工艺
CN107369611B (zh) * 2017-07-11 2020-03-17 上海朕芯微电子科技有限公司 新型晶圆减薄背面金属化工艺
WO2019033523A1 (zh) * 2017-08-17 2019-02-21 华天科技（西安）有限公司 一种具有硅通孔的指纹识别芯片的封装结构及其封装方法
US11152274B2 (en) 2017-09-11 2021-10-19 Advanced Semiconductor Engineering, Inc. Multi-moldings fan-out package and process
CN109494162A (zh) * 2017-09-11 2019-03-19 日月光半导体制造股份有限公司 多模件扇出型封装及工艺
CN109698136B (zh) * 2017-10-20 2020-06-12 中芯国际集成电路制造(北京)有限公司 一种射频soi芯片的封装方法及封装结构
CN109698136A (zh) * 2017-10-20 2019-04-30 中芯国际集成电路制造(北京)有限公司 一种射频soi芯片的封装方法及封装结构
CN110323200A (zh) * 2018-03-29 2019-10-11 奥特斯奥地利科技与系统技术有限公司 具有阻抗匹配的互连结构的电子组件和电子系统
CN110323200B (zh) * 2018-03-29 2024-02-09 奥特斯奥地利科技与系统技术有限公司 具有阻抗匹配的互连结构的电子组件和电子系统
CN110729185A (zh) * 2018-07-16 2020-01-24 中芯国际集成电路制造(上海)有限公司 平坦化工艺方法
CN110729185B (zh) * 2018-07-16 2022-07-12 中芯国际集成电路制造(上海)有限公司 平坦化工艺方法
CN111312686A (zh) * 2018-12-12 2020-06-19 意法半导体(格勒诺布尔2)公司 包括在封装块上的电气连接的电子装置
CN112018027A (zh) * 2019-05-31 2020-12-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、晶圆切割方法
CN110223924A (zh) * 2019-07-15 2019-09-10 珠海格力电器股份有限公司 一种晶圆级封装方法和晶圆
CN111540706A (zh) * 2020-04-22 2020-08-14 创能动力科技有限公司 用于制造具有支撑结构的半导体晶片的方法
CN113539845A (zh) * 2020-06-30 2021-10-22 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN112908947A (zh) * 2021-01-18 2021-06-04 上海先方半导体有限公司 一种塑封封装结构及其制造方法

Also Published As

Publication number Publication date
TWI466250B (zh) 2014-12-21
CN102931094B (zh) 2015-01-07
TW201308539A (zh) 2013-02-16
US20130037935A1 (en) 2013-02-14
US8642385B2 (en) 2014-02-04

Similar Documents

Publication Publication Date Title
CN102931094B (zh) 具有增大焊接接触面的晶圆级封装结构及制备方法
US8710648B2 (en) Wafer level packaging structure with large contact area and preparation method thereof
US10141264B2 (en) Method and structure for wafer level packaging with large contact area
US7595222B2 (en) Semiconductor device and manufacturing method thereof
US7544538B2 (en) Method of forming semiconductor chips, the semiconductor chips so formed and chip-stack package having the same
US6379999B1 (en) Semiconductor device and method of manufacturing the same
KR101822732B1 (ko) 응력 제거 이미지 센서 패키지 구조물 및 방법
CN103000537A (zh) 一种晶圆级的封装结构及其制备方法
US10985120B1 (en) Chip packaging method and chip packaging structure
TW201620094A (zh) 半導體邊界保護密封劑
JP2002305309A (ja) 半導体装置およびその製造方法
JP2003086762A (ja) 半導体装置及びその製造方法
US6680524B2 (en) Semiconductor device and method for fabricating the same
US6746956B1 (en) Hermetic seal for silicon die with metal feed through structure
US11715714B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US6133625A (en) Semiconductor device and method for manufacturing the same
TW201247093A (en) Semiconductor packaging method to form double side electromagnetic shielding layers and device fabricated from the same
US20220028699A1 (en) Chip-substrate composite semiconductor device
JPH06177242A (ja) 半導体集積回路装置
TWI473178B (zh) 一種晶圓級的封裝結構及其製備方法
CN217426729U (zh) 半导体元件
CN105552053A (zh) Mosfet封装结构及其晶圆级制作方法
KR20240022157A (ko) 반도체 장치
KR20230039214A (ko) 방열 패드, 이를 포함하는 반도체 칩 및 반도체 칩의 제조 방법
US8154105B2 (en) Flip chip semiconductor device and process of its manufacture

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200527

Address after: Ontario, Canada

Patentee after: World semiconductor International Limited Partnership

Address before: 475 oakmead Avenue, Sunnyvale, California, USA

Patentee before: Alpha and Omega Semiconductor Inc.