CN108701684B - 接地隔离式水平数据信号传输线路封装器件及其形成方法 - Google Patents
接地隔离式水平数据信号传输线路封装器件及其形成方法 Download PDFInfo
- Publication number
- CN108701684B CN108701684B CN201580085569.5A CN201580085569A CN108701684B CN 108701684 B CN108701684 B CN 108701684B CN 201580085569 A CN201580085569 A CN 201580085569A CN 108701684 B CN108701684 B CN 108701684B
- Authority
- CN
- China
- Prior art keywords
- level
- data signal
- lines
- line
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 435
- 230000008054 signal transmission Effects 0.000 title claims abstract description 347
- 238000000034 method Methods 0.000 title claims description 125
- 238000004806 packaging method and process Methods 0.000 title claims description 30
- 238000010586 diagram Methods 0.000 claims abstract description 27
- 230000002708 enhancing effect Effects 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 959
- 239000004020 conductor Substances 0.000 claims description 242
- 239000000463 material Substances 0.000 claims description 191
- 239000012811 non-conductive material Substances 0.000 claims description 116
- 230000008569 process Effects 0.000 claims description 101
- 239000003989 dielectric material Substances 0.000 claims description 95
- 239000011229 interlayer Substances 0.000 claims description 13
- 230000005540 biological transmission Effects 0.000 abstract description 124
- 229910052751 metal Inorganic materials 0.000 abstract description 42
- 239000002184 metal Substances 0.000 abstract description 42
- 238000012546 transfer Methods 0.000 abstract description 10
- 238000012360 testing method Methods 0.000 description 50
- 238000013461 design Methods 0.000 description 40
- 238000004891 communication Methods 0.000 description 29
- 239000000758 substrate Substances 0.000 description 22
- 238000004519 manufacturing process Methods 0.000 description 20
- 238000007772 electroless plating Methods 0.000 description 18
- 238000012545 processing Methods 0.000 description 15
- 229910000679 solder Inorganic materials 0.000 description 15
- 238000007747 plating Methods 0.000 description 14
- 238000000151 deposition Methods 0.000 description 12
- 239000010949 copper Substances 0.000 description 11
- 230000008021 deposition Effects 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 238000003475 lamination Methods 0.000 description 10
- 238000009713 electroplating Methods 0.000 description 9
- 230000009467 reduction Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005094 computer simulation Methods 0.000 description 7
- 238000005755 formation reaction Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000007787 solid Substances 0.000 description 6
- 229910003460 diamond Inorganic materials 0.000 description 5
- 239000010432 diamond Substances 0.000 description 5
- 239000000796 flavoring agent Substances 0.000 description 5
- 238000004377 microelectronic Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 235000019634 flavors Nutrition 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000000615 nonconductor Substances 0.000 description 4
- 238000005457 optimization Methods 0.000 description 4
- 238000005553 drilling Methods 0.000 description 3
- 238000007730 finishing process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000003754 machining Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000005001 laminate film Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- LPUQAYUQRXPFSQ-DFWYDOINSA-M monosodium L-glutamate Chemical compound [Na+].[O-]C(=O)[C@@H](N)CCC(O)=O LPUQAYUQRXPFSQ-DFWYDOINSA-M 0.000 description 2
- 235000013923 monosodium glutamate Nutrition 0.000 description 2
- 239000004223 monosodium glutamate Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 241001133184 Colletotrichum agaves Species 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- LWZFANDGMFTDAV-BURFUSLBSA-N [(2r)-2-[(2r,3r,4s)-3,4-dihydroxyoxolan-2-yl]-2-hydroxyethyl] dodecanoate Chemical compound CCCCCCCCCCCC(=O)OC[C@@H](O)[C@H]1OC[C@H](O)[C@H]1O LWZFANDGMFTDAV-BURFUSLBSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- NLYAJNPCOHFWQQ-UHFFFAOYSA-N kaolin Chemical group O.O.O=[Al]O[Si](=O)O[Si](=O)O[Al]=O NLYAJNPCOHFWQQ-UHFFFAOYSA-N 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052573 porcelain Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 235000011067 sorbitan monolaureate Nutrition 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/646—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
- H01R13/6461—Means for preventing cross-talk
- H01R13/6471—Means for preventing cross-talk by special arrangement of ground and signal conductors, e.g. GSGS [Ground-Signal-Ground-Signal]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
接地隔离传输线路封装器件包括：水平地被导引通过封装器件的（1）水平数据信号传输线路（例如，金属信号迹线）之间的接地隔离平面，（2）环绕该水平数据信号传输线路的接地隔离线路，或（3）水平数据信号传输线路）之间的这样的接地平面和环绕水平数据信号传输线路的这样的接地隔离线路。（1）其间的接地隔离平面和/或（2）接地隔离线路对在信号线路中传输的数据信号进行电屏蔽，因而降低其间的信号串扰，且增强数据信号传输线路的电隔离。另外，可以使用眼图来对数据信号传输线路进行调谐，以选择提供最优数据传输性能的信号线路宽度和接地隔离线路宽度。该封装器件提供数据信号传输线路的不同水平方位之间（且因而同样地器件（诸如，附接到封装器件的集成电路（IC）芯片）之间）的更高频率且更准确的数据信号传送。
Description
背景技术
领域
本发明的实施例大体上涉及半导体器件封装，以及尤其，涉及可以在上面附接有集成电路(IC)芯片或其它封装器件的衬底封装件、插入器和印刷电路板(PCB)衬底以及用于它们的制造的方法。这样的衬底封装器件可以具有高速水平数据信号传输线路，这些线路延伸通过封装器件，以便在附接到封装器件的其它器件或IC芯片之间传输数据。
相关技术的描述
集成电路(IC)芯片(例如，“芯片”、“管芯”、“IC”或“IC芯片”)(诸如，微处理器、协处理器、图形处理器以及其它微电子器件)通常使用半导体封装器件(“封装件”)来将IC芯片物理地且/或电子地附接到电路板(诸如，母板(或母板接口))。IC芯片(例如，“管芯”)典型地安装于微电子衬底封装件内，除了其它功能以外，该微电子衬底封装件还允许管芯与插槽、母板或另一下一级构件之间的电连接。这样的封装器件的一些示例是可以在上面附接有集成电路(IC)芯片或其它封装器件的衬底封装件、插入器和印刷电路板(PCB)衬底。
在本领域中，存在有对于用于制造这样的封装器件的划算且高生产量的过程的需要。另外，过程能够导致高的封装器件产量和高的机械稳定性的封装器件。在本领域中，还需要一种封装器件，该封装器件具有用于提供封装器件的顶面及封装器件的其它构件或附接到封装器件的其它构件之间(诸如，来自封装器件的级别中的水平数据信号传输线路的不同水平方位之间)的稳定且无干扰的(clean)电力、接地和高频发射和接收数据信号的更佳的构件。
附图说明
在附图的各图中，本发明的实施例经由示例而图示，而并非经由限制而图示，在附图中，相同的引用指示类似的元件。应当注意到，本公开中对本发明的“一”或“一个”实施例的引用不一定针对相同实施例，而它们意指至少一个。
图1是包括接地隔离式水平数据信号传输线路封装器件的计算系统的示意横截面侧视图和长度视图。
图2A是图1的接地隔离式水平数据信号传输线路封装器件的分解示意横截面长度视图，其示出使水平数据信号接收和发射层或级分离的接地隔离平面。
图2B是图1和图2A的接地隔离式水平数据信号传输线路封装器件的分解示意横截面侧视图，其示出使水平数据信号接收和发射层或级分离的接地隔离平面。
图3A示出眼图的眼高(EH)曲线和眼宽(EW)曲线的标绘图，其中，通过针对水平地相邻的信号线路之间的水平数据信号传输线路宽度和间隔的范围，对水平数据信号传输信号线路之一进行测试，从而产生该眼图。
图3B示出图3A的用于提供眼高曲线和眼宽曲线的眼图的示例。
图4是根据本文中所描述的实施例的图示用于形成接地隔离式水平数据信号传输线路封装器件的过程的流程图。
图5是包括接地隔离式水平数据信号传输线路封装器件的计算系统的示意横截面侧视图和长度视图。
图6A是图5的接地隔离式水平数据信号传输线路封装器件的分解示意横截面长度视图，其示出使水平数据信号接收和发射线路分离的接地隔离“同轴”线路。
图6B是图5和图6A的接地隔离式水平数据信号传输线路封装器件的分解示意横截面侧视图，其示出使水平数据信号接收和发射线路分离的接地隔离“同轴”线路。
图7示出眼图的眼高(EH)曲线和眼宽(EW)曲线的标绘图，其中通过诸如在间隔在水平地相邻的信号线路与接地线路之间恒定的情况下，针对水平数据信号传输线路宽度和接地线路宽度的范围，对水平数据信号传输信号线路之一进行测试，从而产生该眼图。
图8是图示根据本文中所描述的实施例的用于形成接地隔离式“同轴”线路分离型数据信号封装件的过程的流程图。
图9是计算系统的示意横截面侧视图和长度视图，该计算系统包括组合的水平接地隔离平面和接地隔离同轴线路分离型数据信号线路封装器件。
图10A是图9的接地隔离式水平数据信号传输线路封装器件的分解示意横截面长度视图，其示出使水平数据信号接收和发射线路分离的组合的水平接地隔离平面和接地隔离同轴线路。
图10B是图9和图10A的接地隔离式水平数据信号传输线路封装器件的分解示意横截面侧视图，其示出使水平数据信号接收和发射线路的竖直地相邻的多级分离的接地隔离平面；以及使水平数据信号接收和发射线路的竖直地相邻的多级和水平地相邻的多级分离的接地隔离“同轴”线路。
图11示出眼图的眼高(EH)曲线和眼宽(EW)曲线的标绘图，其中通过诸如在间隔在水平地相邻的信号线路与接地线路之间恒定的情况下，针对水平数据信号传输线路宽度和接地线路宽度的范围，对水平数据信号传输信号线路之一进行测试，从而产生该眼图。
图12是图示根据本文中所描述的实施例的用于形成组合的水平接地隔离平面和接地隔离同轴线路分离型数据信号线路封装件的过程的流程图。
图13图示根据一个实现方案的计算装置。
具体实施方式
现在对参考附图的本发明的若干实施例进行解释。在未明确地定义实施例中所描述的零件的形状、相对位置以及其它方面的任何情况下，本发明的实施例的范围都不仅仅限于所示出的零件，这些零件只不过旨在实现图示的目的。同样地，虽然阐明许多细节，但理解到，可以在没有这些细节的情况下实践本发明的一些实施例。在其它实例中，尚未详细地示出众所周知的电路、结构和技术，以免使得对本描述的理解模糊不清。
随着集成电路(IC)芯片或管芯尺寸收缩且互连密度增大，物理连接和电连接要求如下的更佳构件：用于在封装器件(在上面安装有IC芯片，或IC芯片在上面传送数据信号)的级别中的水平数据信号传输线路的不同水平方位或长度之间，提供稳定且无干扰的电力高频接收和发射数据信号。这样的封装器件的一些示例是可以在上面附接有集成电路(IC)芯片或其它封装器件的衬底封装件、插入器和印刷电路板(PCB)衬底。这样的数据信号可以从封装器件的顶面或底面上的接触件接收，或传输到这些接触件，其中，这些接触件将通过通孔接触件而电连接到封装器件的水平数据信号传输线路。
在某些情况下，诸如，对于“倒装芯片”键合或封装，IC芯片可以安装于封装器件内。在某些情况下，IC芯片可以安装于封装器件上，封装器件还物理地且电子地连接到另一IC芯片，使得封装器件能够提供两个IC芯片之间的数据信号传送。在此，在许多情况下，封装器件必须在两个管芯之间导引几百或甚至几千高频数据信号。一些这样的封装器件可以是或可以使用硅插入器、硅桥或有机插入器技术。
根据一些实施例，对于这样的封装器件，有可能通过具有如下(或经由所形成的过程而制造如下)，从而提供封装器件(在上面安装有IC芯片，或IC芯片在上面传送数据信号)的一个或多个竖直级中的水平数据信号传输线路的不同水平方位(或长度)之间的更高频率且更准确的数据信号传送：(1)水平地被导引通过封装器件的水平数据信号传输线路(例如，导体材料或金属信号迹线)之间的接地隔离平面；(2)“同轴地”环绕该水平数据信号传输线路的接地隔离线路；或(3)该水平数据信号传输线路之间的这样的接地平面和环绕该水平数据信号传输线路的这样的接地隔离线路。(1)水平数据信号传输线路之间的接地隔离平面和/或(2)环绕水平数据信号传输线路的接地隔离线路可以对在信号线路中传输的数据信号进行电屏蔽，因而降低数据信号传输线路之间的信号串扰，且增强数据信号传输线路的电隔离。另外，可以使用眼图来对电屏蔽的水平数据信号传输线路进行调谐，以选择提供最优数据传输性能的信号线路宽度和接地隔离线路宽度。
在某些情况下，水平接地隔离平面位于不同竖直级的不同类型(例如，“TX”或“RX”)的数据传输(例如，“TX”)信号和数据接收(例如，“RX”)信号传输线路之间。在这种情况下，接地隔离平面诸如通过降低竖直地相邻的TX信号线路(例如，RX信号线路的上方或下方)上的RX信号线路所导致的串扰，从而可以降低不同的相邻的竖直级的不同类型的TX和RX传输线路之间的串扰(且可选地可以增强电隔离)；或反之亦然。在某些情况下，在位于封装件中的不同的竖直高度处的两个水平隔离平面之间，可以存在两个或三个相邻的竖直级的相同类型的TX和RX传输线路。
在某些情况下，接地隔离线路环绕(例如，向左、向右、在上方以及在下方；诸如，以形成“同轴”型屏蔽)不同竖直级的数据传输信号(例如，“TX”)和数据信号接收(例如，“RX”)传输线路中的水平数据RX或TX信号传输线路。这样的“同轴”型屏蔽或“环绕”可以是其中接地隔离线路定位成与所述(或每个)数据信号传输线路水平地相邻(例如，向左和向右)且竖直地相邻(例如，在上方和在下方)的情况。在某些情况下，环绕传输线路的隔离线路可以增强每个被环绕的TX和RX传输线路(例如，其中水平地且竖直地相邻的传输线路)的水平和竖直电隔离(且可选地可以降低串扰)。这可以包括增强RX(或TX)信号线路的相对于水平地或竖直地相邻的RX(或TX)信号线路的隔离。在某些情况下，环绕传输线路的隔离线路可以诸如通过降低RX信号线路与不同级的竖直地相邻的TX信号线路之间的串扰，从而降低每个被环绕的TX和RX传输线路(例如，其中竖直地相邻的传输线路)的竖直串扰(且可选地可以增强隔离)。在某些情况下，在密集的互连区域处，使用环绕传输线路的隔离线路，诸如，以形成围绕每个传输线路的“同轴”导引设计，从而降低不同的竖直地且水平地相邻的数据信号传输线路之间的串扰(且可选地可以增强电隔离)。在这些情况下，可以存在两个或三个竖直地相邻的多级的一种类型的TX和RX传输线路，每个传输线路被环绕。
在某些情况下，这样的封装器件被描述为具有水平地被导引通过封装器件(或通过插入器)的水平数据信号传输线路之间的导体材料接地隔离平面和/或(“同轴地”)环绕该水平数据信号传输线路的接地隔离线路的封装器件。这样的封装器件的一些实施例可以被描述为(例如，用于形成以下的器件、系统以及过程)导体材料接地隔离“同轴”环绕的且/或接地隔离式平面隔离的水平数据信号传输线路；“接地隔离式传输线路封装器件”；或接地隔离式水平数据信号传输线路微处理器封装器件。
具有(1)水平数据信号传输线路之间的接地隔离平面和/或(2)环绕水平数据信号传输线路的接地隔离线路的这样的接地隔离式传输线路封装器件可以对在水平地且/或竖直地相邻的信号线路中传输的数据信号进行电屏蔽，因而降低相邻的水平数据信号传输线路之间的信号串扰，且增强相邻的水平数据信号传输线路的电隔离。另外，这样的封装件可以具有电屏蔽的水平数据信号传输线路，其中使用测试信号和眼图来对电屏蔽的水平数据信号传输线路进行调谐，以选择提供信号线路(例如，信道)的最优数据传输性能的信号线路宽度和接地隔离线路宽度。在某些情况下，这样的封装件的使用提高在封装器件的级别中的水平数据信号传输线路的不同水平方位之间传输的高频接收和发射数据信号的稳定性和无干扰性。在某些情况下，如与不具有接地隔离式传输线路的封装器件相比(例如，如与传输线路不具有水平数据信号传输线路之间的接地隔离平面或(“同轴地”)环绕水平数据信号传输线路的接地隔离线路的封装器件相比)，这样的封装件的使用可以提高在封装器件的级别中的水平数据信号传输线路的不同水平方位之间传输的接收和发射数据信号的可用频率。在某些情况下，这样的提高的速度(例如，频率)可以包括每秒钟传送数据信号7到25千兆次(7GT/s)。在某些情况下，GT/s可以指传送每秒钟出现于一些给定的数据传送信道(诸如，由信号线路138或148提供的信道)中的数据的操作(例如，数字数据(诸如，本文中的数据信号)的传输)的次数；或者，GT/s可以指采样率，即，每秒钟捕获的数据样本的数量，每个样本通常出现于时钟边沿处。1GT/s为每秒钟传送109或十亿次。
在某些情况下，接地隔离式传输线路封装器件从非常低的频率传送(诸如，从每秒钟传送50兆次(50MT/s)至大于40GT/s(或高达40到50GT/s之间))降低(例如，改进或减轻)串扰(例如，如与相同封装件比较，但不具有任何接地隔离式传输线路(诸如，不具有(1)水平数据信号传输线路之间的接地隔离平面和/或(2)环绕水平数据信号传输线路的接地隔离线路)可以降低器件的多级(例如，参见图1-4的级Lj-Ll、或图5-8的级Lm-Lq或图9-12的级Lm-Ly)上的水平数据信号传输线路的水平地且竖直地相邻的线路之间的串扰，并且，增强这些线路的隔离)。在某些情况下，接地隔离式传输线路封装器件改进封装器件中的铜密度(例如，与相同封装件比较，但不具有任何接地隔离式传输线路)。在某些情况下，接地隔离式传输线路封装器件通过改进接地阻抗(例如，降低其电阻)(例如，与相同封装件比较，但不具有任何接地隔离式传输线路)，从而增强用于输入/输出块(例如，诸如包括平面160、162和164以及线路560、562、564和566的IO块)的电力输送网络，这有助于降低IO电力网络阻抗(例如，降低电力接触件的电阻)。
在某些情况下，接地隔离式水平数据信号传输线路封装器件具有使水平数据信号接收和发射层或级(例如，互连级)分离的接地隔离平面。每级可以具有非导电(例如，介电)材料的上层；非导电(例如，介电)材料部分之间的具有导体材料(例如，纯导体或金属)数据信号线路(例如，迹线)的中间层；非导电(例如，介电)材料的下层；以及导体材料(例如，纯导体或金属)的最下级接地隔离平面。水平数据信号接收和发射层或级(例如，互连级)之间的接地隔离平面可以降低器件封装件的不同的水平地相邻的级或层的水平数据信号传输线路之间(例如，TX信号线路与RX信号线路之间)的串扰，并且，增强这些线路的隔离。接地隔离式水平数据信号传输线路封装器件的该实施例可以被描述为接地隔离“平面”分离型数据信号封装器件(例如，参见器件150)。
图1是包括接地隔离式水平数据信号传输线路封装器件的计算系统的示意横截面侧视图和长度视图。图1示出计算系统100(例如，将信号从计算机处理器或芯片(诸如，芯片102)导引至另一器件(诸如，芯片108或109)(包括接地隔离式水平数据信号传输线路封装器件(诸如，贴片104、插入器106以及封装件110))的系统)的示意横截面侧视图。在某些情况下，系统100具有CPU芯片102，CPU芯片102安装于贴片104上，贴片104在第一方位107处安装于插入器106上。图1还示出：芯片108，在第一方位101处安装于封装件110上；和芯片109，在第二方位111处安装于芯片110上。封装件110在第二方位113处安装于插入器106上。例如，使用焊接凸点或凸点网格阵列(BGA)112来将芯片102的底面安装于贴片104的顶面105上。使用焊接凸点或BGA 114来将贴片104的底面在第一方位107处安装于插入器106的顶面105上。同样地，使用焊接凸点或BGA 118来将芯片108的底面在第一方位101处安装于封装件110的顶面103上。使用焊接凸点或BGA119来将芯片109的底面在方位111处安装于封装件110的表面103上。使用焊接凸点或BGA 116来将封装件110的底面在第二方位113处安装于插入器106的表面105上。
在某些情况下，器件104、106或110可以表示可以在上面附接有集成电路(IC)芯片或其它封装器件(例如，诸如微处理器、协处理器、图形处理器、存储器芯片、调制解调器芯片或其它微电子芯片器件)的衬底封装件、插入器、印刷电路板(PCB)、PCB插入器、“封装件”、封装器件、插槽、插入器、母板或另一衬底。
图1还示出竖直数据信号传输线路120(例如，数据信号RX 138和TX 148传输线路或迹线)，竖直数据信号传输线路120起源于芯片102中，并且，竖直地向下延伸穿过凸点112并且到贴片104的竖直级中。在某种情况下，线路120可以起源于芯片102的底面处(例如，包括其上的信号接触件)，向下延伸穿过凸点112(例如，包括多个凸点112中的一些凸点112)，向下延伸穿过贴片104的顶面(例如，包括其上的信号接触件)，并且，向下延伸到贴片104的第一水平方位121处的贴片104的级Lj-Ll(例如，包括贴片104的竖直级L顶级-Ll内的竖直信号线路(诸如，其中，级L顶级是贴片104的最顶或最上级，且具有暴露的顶面；并且，级Ll位于级L顶级的下方)。
图1还示出贴片水平数据信号传输线路122(例如，数据信号RX 138和TX 148传输线路或迹线)，贴片水平数据信号传输线路122起源于贴片104的级Lj-Ll中的第一水平方位121处，并且，沿着级Lj-Ll的长度L1穿过级Lj-Ll水平地延伸到贴片104的级Lj-Ll中的第二水平方位123。长度L1可以是5-15毫米(mm)。在某些情况下，长度L1可以是8-13mm。能够意识到，长度L1可以是封装器件内的比上文所提到的长度更小或更大的适当的线路或迹线长度。
接下来，图1示出竖直数据信号传输线路124(例如，数据信号RX 138和TX 148传输线路或迹线)，竖直数据信号传输线路124起源于贴片104中，并且，竖直地向下延伸穿过凸点114并且到插入器106的竖直级中。在某种情况下，线路124可以起源于贴片104的第二水平方位123处的级Lj-Ll处(例如，来自级Lj-Ll中的水平数据信号传输线路)，穿过凸点114向下延伸(例如，包括方位107处的贴片104的底面上的信号接触件和多个凸点114中的一些凸点114)，穿过插入器106的顶面105向下延伸(例如，包括其上的信号接触件)，并且，向下延伸到插入器106的第一水平方位125处的插入器106的级Lj-Ll(例如，包括插入器106的竖直级L顶级-Ll内的竖直信号线路，诸如，其中，级L顶级是插入器106的最顶或最上级，且具有暴露的顶面；并且，级Ll位于级L顶级的下方)。
图1还示出插入器水平数据信号传输线路126(例如，数据信号RX 138和TX 148传输线路或迹线)，插入器水平数据信号传输线路126起源于插入器106的级Lj-Ll中的第一水平方位125处，并且，沿着级Lj-Ll的长度L2穿过级Lj-Ll水平地延伸到插入器106的级Lj-Ll中的第二水平方位127。长度L2可以是10-40mm。在某些情况下，长度L2是15-30mm。在某些情况下，长度L2是15-22mm。能够意识到，长度L2可以是封装器件内的比上文所提到的长度更小或更大的适当的线路或迹线长度。
接下来，图1示出竖直数据信号传输线路128(例如，数据信号RX 138和TX 148传输线路或迹线)，竖直数据信号传输线路128起源于插入器106中，并且，竖直地向上延伸穿过凸点116并且到封装件110的竖直级中。在某种情况下，线路124可以起源于插入器106的第二水平方位127处的级Lj-Ll处(例如，来自级Lj-Ll中的水平数据信号传输线路)，穿过凸点116向上延伸(例如，包括方位113处的插入器106的顶面105上的信号接触件和多个凸点116中的一些凸点116)，穿过封装件110的底面向上延伸(例如，包括其上的信号接触件)，并且，向上延伸到封装件110的第一水平方位129处的封装件110的级Lj-Ll(例如，包括封装件110的竖直级L最后一级-Ll内的竖直信号线路，诸如，其中，级L最后一级是封装件110的最下或最底级，且具有暴露的底面；并且，级Ll位于级L最后一级的上方)。
图1还示出封装器件水平数据信号传输线路130(例如，数据信号RX 138和TX 148传输线路或迹线)，封装器件水平数据信号传输线路130起源于封装件110的级Lj-Ll中的第一水平方位129处，并且，沿着级Lj-Ll的长度L3穿过级Lj-Ll水平地延伸到封装件110的级Lj-Ll中的第二水平方位131。长度L3可以是5-15mm。在某些情况下，长度L3是10-15mm。能够意识到，长度L3可以是封装器件内的比上文所提到的长度更小或更大的适当的线路或迹线长度。
接下来，图1示出竖直数据信号传输线路132(例如，数据信号RX 138和TX 148传输线路或迹线)，竖直数据信号传输线路132起源于封装件110中，并且，竖直地向上延伸穿过凸点118并且到芯片108中。在某种情况下，线路132可以起源于封装件110的第二水平方位131处的级Lj-Ll处(例如，来自级Lj-Ll中的水平数据信号传输线路)，穿过凸点118向上延伸(例如，包括方位101处的封装件110的顶面103上的信号接触件和多个凸点118中的一些凸点118)，穿过芯片108的底面向上延伸(例如，包括其上的信号接触件)，并且，向上延伸到芯片108的底面且终止于此处(例如，包括其上的信号接触件)。
在某些情况下，接收和发射(或存在)于线路120、122、124、128、130和132的数据信号传输线路上的数据信号传输信号起源于芯片102和芯片108处(例如，由芯片102和芯片108生成或提供)。在某些情况下，这些数据信号传输信号可以由芯片102和108的(或附接到芯片102和108的)有源电路、晶体管、发射器电路系统或其它构件生成。
图1还示出竖直数据信号传输线路133(例如，数据信号RX 138和TX 148传输线路或迹线)，竖直数据信号传输线路133起源于芯片108中，并且，竖直地向下延伸穿过凸点118并且到封装件110的竖直级中。在某些情况下，线路133可以起源于芯片108的底面处(例如，包括其上的信号接触件)，穿过凸点118向下延伸(例如，包括多个凸点118中的一些凸点118)，穿过封装件110的顶面向下延伸(例如，包括其上的信号接触件)，并且，向下延伸到封装件110的第一水平方位134处的封装件110的级Lj-Ll(例如，包括封装件110的竖直级L顶级-Ll内的竖直信号线路，诸如，其中，级L顶级是封装件110的最顶或最上级，且具有暴露的顶面；并且，级Ll位于级L顶级的下方)。
图1还示出封装器件水平数据信号传输线路135(例如，数据信号RX 138和TX 148传输线路或迹线)，封装器件水平数据信号传输线路135起源于封装件110的级Lj-Ll中的第三水平方位134处，并且，沿着级Lj-Ll的长度L4穿过级Lj-Ll水平地延伸到封装件110的级Lj-Ll中的第二水平方位136。长度L4可以是0.5-25mm。在某些情况下，长度L4是1.0-15mm。在某些情况下，长度L4是2-10mm。能够意识到，长度L1可以是封装器件内的比上文所提到的长度更小或更大的适当的线路或迹线长度。
接下来，图1示出竖直数据信号传输线路137(例如，数据信号RX 138和TX 148传输线路或迹线)，竖直数据信号传输线路137起源于封装件110中，并且，穿过凸点119竖直地向上延伸到芯片109中。在某种情况下，线路137可以起源于封装件110的第四水平方位136处的级Lj-Ll处(例如，来自级Lj-Ll中的水平数据信号传输线路)，穿过凸点119向上延伸(例如，包括方位111处的封装件110的顶面103上的信号接触件和多个凸点119中的一些凸点119)，穿过芯片109的底面向上延伸(例如，包括其上的信号接触件)，并且，向上延伸到芯片109的底面且终止于此处(例如，包括其上的信号接触件)。
在某些情况下，接收和发射(或存在)于线路133、135和137的数据信号传输线路上的数据信号传输信号起源于芯片108和芯片109处(例如，由芯片108和芯片109生成或提供)。在某些情况下，这些数据信号传输信号可以由芯片108和109的(或附接到芯片108和109的)有源电路、晶体管、发射器电路系统或其它构件生成。
在某些情况下，线路120、122、124、126、128、130、132、133、135和/或137的数据信号传输信号是(或包括)针对IC芯片(例如，芯片102、108或109)、贴片104、插入器106、封装件110或附接至其的另一器件的数据信号传输信号。在某些情况下，线路120、122、124、126、128、130、132、133、135和/或137的数据信号传输信号是(或包括)来自芯片102、108和/或109或附接至其的另一器件或由这些器件生成的数据信号传输信号。
在某些情况下，本文中所描述的数据信号传输信号是高频(HF)数据信号(例如，RX和TX数据信号)。在某些情况下，信号具有每秒钟传送4-10千兆次(4-10GT/s)的速度。在某些情况下，信号具有每秒钟传送6-8千兆次的速度。在某些情况下，信号具有每秒钟4-5千兆位的速度。在某些情况下，信号具有高达每秒钟10千兆位的速度。在某些情况下，信号具有每秒钟传送4-12千兆次的速度。在某些情况下，信号具有7-25GT/s的速度和0.5-2.0伏的电压。在某些情况下，信号具有6-15GT/s的速度。在某些情况下，信号具有0.4-5.0伏的电压。在某些情况下，信号是0.5-2.0伏。在某些情况下，信号是适于通过封装器件或在封装器件内接收或传输数据信号的不同的速度和/或电压水平。在某些情况下，信号属于非常低速的传送速率(诸如，50MT/s至大于40GT/s(或高达40-50GT/s))之间的范围内。
在某些情况下，线路120、122和124还包括电力和接地信号线路或迹线(例如，除了高频数据信号接收和发射线路138和148之外)。未示出这些电力和接地线路。在某些情况下，这些线路在贴片104的级Lj-Ll内从方位121水平地延伸到方位123。在某些情况下，这些线路在贴片104的其它级内从方位121水平地延伸到方位123。
在某些情况下，线路124、126和128还包括电力和接地信号线路或迹线(例如，除了高频数据信号接收和发射线路138和148之外)。未示出这些电力和接地线路。在某些情况下，这些线路在插入器106的级Lj-Ll内从方位125水平地延伸到方位127。在某些情况下，这些线路在插入器106的其它级内从方位125水平地延伸到方位127。在某些情况下，接收和发射(或存在)于线路120、122、124和126的电力和接地信号线路上的电力和接地信号起源于贴片104或插入器106处，或由贴片104或插入器106提供。在某些情况下，这些电力和接地信号可以由贴片104或插入器106的(或附接到贴片104或插入器106的)电力和接地电路、晶体管或其它构件生成。
在某些情况下，线路128、130和132还包括电力和接地信号线路或迹线(例如，除了高频数据信号接收和发射线路138和148之外)。未示出这些电力和接地线路。在某些情况下，这些线路在封装件110的级Lj-Ll内从方位129水平地延伸到方位131。在某些情况下，这些线路在封装件110的其它级内从方位129水平地延伸到方位131。在某些情况下，接收和发射(或存在)于线路128、130和132的电力和接地信号线路上的电力和接地信号起源于封装件110或插入器106处，或由封装件110或插入器106提供。在某些情况下，这些电力和接地信号可以由封装件110或插入器106的(或附接到封装件110或插入器106的)电力和接地电路、晶体管或其它构件生成。
在某些情况下，线路133、135和137还包括电力和接地信号线路或迹线(例如，除了高频数据信号接收和发射线路138和148之外)。未示出这些电力和接地线路。在某些情况下，这些线路在封装件110的级Lj-Ll内从方位134水平地延伸到方位136。在某些情况下，这些线路在封装件110的其它级内从方位134水平地延伸到方位136。在某些情况下，接收和发射(或存在)于线路133、135和137的电力和接地信号线路上的电力和接地信号起源于封装件110或插入器106处，或由封装件110或插入器106提供。在某些情况下，这些电力和接地信号可以由封装件110或插入器106的(或附接到封装件110或插入器106的)电力和接地电路、晶体管或其它构件生成。
在某些情况下，线路120、122、124、126、128、130、132、133、135和/或137的电力信号是(或包括)针对IC芯片(例如，芯片102或108)、贴片104、插入器106、封装件110或附接至其的另一器件的电力信号。在某些情况下，该电力信号是交流(AC)或直流(DC)电力信号(例如，Vdd)。在某些情况下，电力信号具有0.4与7.0伏之间的的电压。在某些情况下，电力信号是0.5与5.0伏之间。在某些情况下，电力信号是适于用于通过封装器件或IC芯片或在封装器件或IC芯片内提供一个或多个电功率信号的不同的电压水平。
在某些情况下，线路120、122、124、126、128、130、132、133、135和/或137的接地信号是(或包括)针对IC芯片(例如，芯片102或108)、贴片104、插入器106、封装件110或附接至其的另一器件的接地信号。在某些情况下，该接地信号是零电压直流(DC)接地信号(例如，GND)。在某些情况下，接地信号具有0.0与0.2伏之间的的电压。在某些情况下，接地信号是用于通过封装器件或IC芯片(或在封装器件或IC芯片内)提供电气接地信号的不同但接地的电压水平。
图1还示出接地隔离式水平数据信号传输线路封装器件的示意横截面长度视图。在这种情况下，封装器件是接地隔离平面分离型数据信号封装器件150。器件150可以是表示贴片104、插入器106或封装件110的任一个的“封装器件”。能够意识到，器件150可以表示具有水平数据传输线路的另一封装器件。
在某些情况下，在通过透视线A-A’的横截面透视图中(这样的横截面与长度垂直)(例如，观察高度和宽度的平面的横截面图，且沿方向L1向下看)，封装器件150表示贴片104的水平数据信号传输线路122(例如，方位121与方位123之间)。在某些情况下，在通过透视线B-B’的横截面透视图中(这样的横截面与长度垂直)(例如，沿方向L2向下看)，封装器件150表示插入器106的水平数据信号传输线路126(例如，方位125与方位127之间)。在某些情况下，在通过透视线C-C’的横截面透视图中(这样的横截面与长度垂直)(例如，沿方向L3向下看)，封装器件150表示封装件110的水平数据信号传输线路130(例如，方位129与方位131之间)。在某些情况下，在通过透视线D-D’的横截面透视图中(这样的横截面与长度垂直)(例如，沿方向L4向下看)，封装器件150表示封装件110的水平数据信号传输线路135(例如，方位134与方位136之间)。
在某些情况下，封装器件150表示所有的水平数据信号传输线路122、126、130和135。在某些情况下，封装器件150表示线路122、126、130和135中的任意三个。在某些情况下，封装器件150表示线路122、126、130和135中的任意两个。在某些情况下，封装器件150表示线路122、126、130和135中的仅一个。
在某些情况下，封装器件150具有封装器件接地隔离平面160，封装器件接地隔离平面160使级Lj的封装器件水平数据信号接收传输线路138(例如，数据信号RX 138)与封装器件的位于级Lj上方的级或层的相邻的(例如，在此，“相邻”描述竖直地相邻(诸如以通过位于级Lj上方或下方的级中))水平数据信号发射传输线路(例如，数据信号TX或RX线路)分离。平面160可以存在于以下任一种中：贴片104(例如，在方位121与方位123之间，作为使级Lj的信号线路与级Lj上方的层的信号线路分离的连续导体材料平面而延伸)；插入器106(例如，在方位125与方位127之间，作为使级Lj的信号线路与级Lj上方的层的信号线路分离的连续导体材料平面而延伸)；和/或封装件110(例如，在方位129与方位131之间，且/或在方位134与方位136之间，作为使级Lj的信号线路与级Lj上方的层的信号线路分离的连续导体材料平面而延伸)。
在某些情况下，封装器件150具有封装器件接地隔离平面162，封装器件接地隔离平面162使级Lj的封装器件水平数据信号接收传输线路138(例如，数据信号RX 138)与封装器件的位于级Lj下方的级Lk的相邻的水平数据信号发射传输线路148(例如，数据信号TX148)分离。平面162可以存在于以下任一种中：贴片104(例如，在方位121与方位123之间，作为使级Lj的信号线路与级Lk的信号线路分离的连续导体材料平面而延伸)；插入器106(例如，在方位125与方位127之间，作为使级Lj的信号线路与级Lk的信号线路分离的连续导体材料平面而延伸)；和/或封装件110(例如，在方位129与方位131之间，且/或在方位134与方位136之间，作为使级Lj的信号线路与级Lk的信号线路分离的连续导体材料平面而延伸)。
在某些情况下，封装器件150还具有封装器件接地隔离平面164，封装器件接地隔离平面164使级Lk的封装器件水平数据信号发射传输线路148(例如，数据信号TX 148)与封装器件的位于级Lk下方的级Ll的相邻的水平数据信号传输接收线路138(例如，数据信号RX138)分离。平面164可以存在于以下任一种中：贴片104(例如，在方位121与方位123之间，作为使级Lk的信号线路与级Ll的信号线路分离的连续导体材料平面而延伸)；插入器106(例如，在方位125与方位127之间，作为使级Lk的信号线路与级Ll的信号线路分离的连续导体材料平面而延伸)；和/或封装件110(例如，在方位129与方位131之间，且/或在方位134与方位136之间，作为使级Lk的信号线路与级Ll的信号线路分离的连续导体材料平面而延伸)。
在某些情况下，封装器件150具有封装器件接地隔离平面166，封装器件接地隔离平面166使级Ll的封装器件水平数据信号接收传输线路138(例如，数据信号RX 138)与封装器件的位于级Ll下方的级或层的相邻的水平数据信号发射传输线路(例如，数据信号TX或RX线路)分离。平面166可以存在于以下任一种中：贴片104(例如，在方位121与方位123之间，作为使级Ll的信号线路与级Ll下方的层的信号线路分离的连续导体材料平面而延伸)；插入器106(例如，在方位125与方位127之间，作为使级Ll的信号线路与级Ll下方的层的信号线路分离的连续导体材料平面而延伸)；和/或封装件110(例如，在方位129与方位131之间，且/或在方位134与方位136之间，作为使级Ll的信号线路与级Ll下方的层的信号线路分离的连续导体材料平面而延伸)。
图2A是图1的接地隔离式水平数据信号传输线路封装器件的分解示意横截面长度视图，其示出使水平数据信号接收和发射层或级分离的接地隔离平面。图2A示出接地隔离平面分离型数据信号封装器件150(诸如，表示贴片104(例如，通过透视线A-A’的视图)、插入器106(例如，通过透视线B-B’的视图)或封装件110(例如，通过透视线C-C’或D-D”的视图)中的任一个的“封装器件”)的分解示意横截面长度视图。封装器件150示出为具有互连级Lj，互连级Lj形成于(例如，触碰)级Lk上或形成到级Lk上，级Lk形成于级Ll上或形成到级Ll上。每级可以具有：非导电(例如，介电)材料的上层；非导电(例如，介电)材料部分之间的具有导体材料(例如，纯导体或金属)数据信号线路(例如，迹线)的中间层；非导电(例如，介电)材料的下层；以及导体材料(例如，纯导体或金属)的最下级接地隔离平面。
更具体地，图2A示出封装器件150，封装器件150具有层205，层205(例如，除了超出宽度W3的边缘的其它材料之外)包括或(例如，在宽度W3内)作为封装器件导体材料(例如，纯导体或金属)接地隔离平面160，接地隔离平面160使级Lj的封装器件介电材料(和封装器件水平数据信号接收传输线路138(例如，数据信号RX 138))的上层210与封装器件的位于平面160上方的级或层的封装器件非导体材料(和竖直地相邻的水平数据信号发射传输线路(例如，数据信号TX或RX线路))分离。
平面160可以直接物理地连接到(例如，形成为接触到)、电耦合到或直接地附接到(例如，触碰)与平面160相同的层205或级中的接地接触件或通孔接触件。在某些情况下，接地平面160是(或包括)来自贴片104、插入器106、封装件110或附接至其的另一器件的接地信号。在某些情况下，传输(或存在)于接地平面160上的接地信号起源于贴片104、插入器106或封装件110处，或由贴片104、插入器106或封装件110提供。在某些情况下，接地信号可以由贴片104、插入器106或封装件110的(或附接(例如，诸如从所电连接的母板或电源附接)到贴片104、插入器106或封装件110的)接地电路、晶体管或其它构件生成。在某些情况下，该接地信号是零电压直流(DC)接地信号(例如，GND)。在某些情况下，接地信号具有0.0与0.2伏之间的电压。在某些情况下，接地信号是用于通过封装器件或IC芯片(或在封装器件或IC芯片内)提供电气接地信号的不同但接地的电压水平。
层205(例如，平面160)可以形成到级Lj的层210上(例如，触碰级Lj的层210)或形成于级Lj的层210上。层205具有高度H1和宽度W3。在某些情况下，高度H1可以是大约15微米(15x E-6米-“um”)，并且，宽度W3是1毫米(mm)与10mm之间。在某些情况下，高度H1是10与20微米(um)之间。在某些情况下，高度H1是5与30微米之间。能够意识到，高度H1可以是导电材料接地平面在封装器件内用于降低串扰且使信号迹线隔离的适当高度，该高度小于或大于上文所提到的高度。
在某些情况下，宽度W3是1毫米(mm)与20mm之间。在某些情况下，宽度W3是100微米与2mm之间。能够意识到，宽度W3可以是(例如，单个、一组或一层)水平数据信号接收或发射线路在封装器件内的适当的宽度，该宽度小于或大于上文所提到的宽度。在某些情况下，宽度W3能够跨越器件封装件的整个宽度的百分之1至百分之100。在某些情况下，宽度W3能够跨越器件封装件的整个宽度的百分之20至百分之90。
在某些情况下，宽度W3的精确尺寸可以取决于在每级内采用的信号线路的数量(例如，级Lj-Ll中的线路138或148的数量)。在某些情况下，宽度W3的尺寸还可以取决于在封装器件内采用的信号线路的数量。在某些情况下，宽度W3的尺寸能够以制造或加工间距(例如，信号线路的制造或加工间隔(诸如，示出为间距PW1))按比例制造，或取决于制造或加工间距。宽度W3的尺寸还可以取决于形成信号线路和封装件的技术能力。在某些情况下，大体上，宽度W3的尺寸能够跨越大约一百到两百微米(x E-6米-“um”或“微米”)。在某些情况下，宽度W3的尺寸是80与250um之间。在某些情况下，宽度W3的尺寸是50与300um之间。
级Lj示出为具有上层210，上层210形成于中间层212上(例如，触碰中间层212)或形成到中间层212上，中间层212形成于下层214上或形成到下层214上，下层214形成于最下层216上或形成到最下层216上。
接下来，图2A示出级Lj的上层210，上层210(例如，除了超出宽度W3的边缘的其它材料之外)包括封装器件非导电材料平面103a，或(例如，在宽度W3内)作为封装器件非导电材料平面103a，封装器件非导电材料平面103a使层205与级Lj的中间层212分离。层210(例如，平面103a)可以形成到级Lj的中间层212上(例如，触碰级Lj的中间层212)，或形成于级Lj的中间层212上。层210具有高度H2和宽度W3。
在某些情况下，高度H2是大约25微米。在某些情况下，高度H2是20与30微米(um)之间。在某些情况下，高度H2是10与40微米之间。在某些情况下，高度H2与上文所注意到的高度H1相同。能够意识到，高度H2可以是信号线路与接地平面之间的介电材料层在封装器件内的适当的高度，该高度小于或大于上文所提到的高度。
现在，图2A示出级Lj的中间层212，中间层212(例如，除了超出宽度W3的边缘的其它材料之外)包括封装器件导体材料(例如，纯导体或金属)水平数据信号接收传输线路138(例如，第一类数据信号线路或迹线(诸如，RX数据信号线路))，或(例如，在宽度W3内)作为水平数据信号接收传输线路138，水平数据信号接收传输线路138安置(例如，定位)于封装器件非导电(例如，介电)材料部分103b之间。层212使级Lj的上层210与下层214分离。层212(例如，线路138和部分103b)可以形成到级Lj的下层214上(例如，触碰级Lj的下层214)，或形成于级Lj的下层214上。层212具有高度H3和宽度W3。
水平数据信号接收传输线路138示出为具有高度H3和宽度W1(水平地相邻的部分103b之间的宽度)。非导电材料部分103b示出为具有高度H3和宽度W2(水平地相邻的线路138之间的宽度)。
在某些情况下，高度H3可以是大约15微米(15x E-6米-“um”)。在某些情况下，高度H3是10与20微米(um)之间。在某些情况下，高度H3是5与30微米之间。能够意识到，高度H3可以是信号线路层(或数据信号接收或发射线路)在封装器件内的适当的高度，该高度小于或大于上文所提到的高度。在某些情况下，高度H3与高度H1相同。
在某些情况下，宽度W1是3与100微米(um)之间。在某些情况下，宽度W1是5与75微米之间。在某些情况下，宽度W1是15与35微米之间。能够意识到，宽度W1可以是数据信号接收或发射线路在封装器件内的适当的宽度，该宽度小于或大于上文所提到的宽度。
在某些情况下，宽度W2是大约158微米。在某些情况下，宽度W2是10与300微米(um)之间。在某些情况下，宽度W2是25与200微米之间。在某些情况下，宽度W2是30与100微米之间。能够意识到，宽度W2可以是水平地相邻的数据信号接收或发射线路之间的非导电材料在封装器件内的适当的宽度，该宽度小于或大于上文所提到的宽度。在某些情况下，器件150的水平地相邻的数据信号线路的相同边缘(或宽度W1的中心)之间的制造或加工间距的宽度的尺寸是间距PW1。PW1可以等于宽度W1+W2的总和。在某些情况下，间距PW1是大约206微米。
在某些情况下，关于宽度W1/宽度W2(例如，信号线路之间的间隔)(例如，宽度W1的值A加上宽度W2的值B；或宽度W1的值O加上宽度W2的值P等)的每对值的合计(例如，相加)表示相同总和或常数(例如，诸如间距宽度PW1)。在某些情况下，总和是100与200um之间。在某些情况下，总和是120与150um之间。在某些情况下，总和是130与140um之间。在某些情况下，对值可以是(1)60与80um之间的宽度W1和55与75um之间的宽度W2；和(2)25与45um之间的宽度W1和90与110um之间的宽度W2之间的值。在某些情况下，对值可以是70/65um、65/70um、60/75um、55/80um、50/85um、45/90um、40/95um或35/100um的宽度W1/宽度W2。
接下来，图2A示出级Lj的下层214，下层214(例如，除了超出宽度W3的边缘的其它材料之外)包括封装器件非导电材料平面103c，或(例如，在宽度W3内)作为封装器件非导电材料平面103c，封装器件非导电材料平面103c使级Lj的中间层212与最下层216分离。层214(例如，平面103c)可以形成到级Lj的最下层216上(例如，触碰级Lj的最下层216)或形成于级Lj的最下层216上。层214具有高度H2和宽度W3。
然后，图2A示出级Lj的最下层216，最下层216(例如，除了超出宽度W3的边缘的其它材料之外)包括封装器件导体材料(例如，纯导体或金属)接地隔离平面162，或(例如，在宽度W3内)作为封装器件导体材料接地隔离平面162，接地隔离平面162使级Lj的下层214与位于级Lj下方的竖直地相邻的级Lk的上层220分离。层216(例如，平面162)可以使级Lj(例如，层212)的封装器件水平数据信号接收传输线路138(例如，第一类数据信号线路或迹线(诸如，安置于封装器件非导电材料部分103b之间的RX数据信号线路))与位于级Lj下方的竖直地相邻的级Lk(例如，层222)的封装器件水平数据信号发射传输线路148(例如，第二类数据信号线路或迹线(诸如，安置于封装器件非导电材料部分103e之间的TX数据信号线路))竖直地分离。
平面162可以直接物理地连接到(例如，形成为接触到)、电耦合到或直接地附接到(例如，触碰)与平面162相同的层216或级中的接地接触件或通孔接触件。在某些情况下，接地平面162是(或包括)来自贴片104、插入器106、封装件110或附接至其的另一器件的接地信号。在某些情况下，传输(或存在)于接地平面162上的接地信号起源于贴片104、插入器106或封装件110处，或由贴片104、插入器106或封装件110提供。在某些情况下，接地信号可以由贴片104、插入器106或封装件110的(或附接(例如，诸如从所电连接的母板或电源附接)到贴片104、插入器106或封装件110的)接地电路、晶体管或其它构件生成。在某些情况下，该接地信号是零电压直流(DC)接地信号(例如，GND)。在某些情况下，接地信号具有0.0与0.2伏之间的电压。在某些情况下，接地信号是用于通过封装器件或IC芯片(或在封装器件或IC芯片内)提供电气接地信号的不同但接地的电压水平。
层216(例如，平面162)可以形成到级Lk的层220上(例如，触碰级Lk的层220)或形成于级Lk的层220上。层216具有高度H1和宽度W3(例如，如在上文中关于平面160而注意到的)。
级Lk示出为具有上层220，上层220形成于中间层222上或形成到中间层222上(例如，触碰中间层222)，中间层222形成于下层224上或形成到下层224上，下层224形成于最下层226上或形成到最下层226上。
接下来，图2A示出级Lk的上层220，上层220(例如，除了超出宽度W3的边缘的其它材料之外)包括封装器件非导电材料平面103d，或(例如，在宽度W3内)作为封装器件非导电材料平面103d，封装器件非导电材料平面103d使层216与级Lk的中间层222分离。层220(例如，平面103d)可以形成到级Lk的中间层222上(例如，触碰中间层222)或形成于中间层222上。层220具有高度H2和宽度W3。
现在，图2A示出级Lk的中间层222，中间层222(例如，除了超出宽度W3的边缘的其它材料之外)包括安置于封装器件非导电(例如，介电)材料部分103e之间的封装器件导体材料(例如，纯导体或金属)水平数据信号发射传输线路148(例如，第二类数据信号线路或迹线(诸如，TX数据信号线路))，或(例如，在宽度W3内)作为封装器件导体材料水平数据信号发射传输线路148。层222使级Lk的上层220与下层224分离。层222(例如，线路148和部分103e)可以形成到级Lk的下层224上(例如，触碰下层224)或形成于下层224上。层222具有高度H3和宽度W3。
水平数据信号发射传输线路148示出为具有高度H3和宽度W1(水平地相邻的部分103e之间的宽度)。非导电材料部分103e示出为具有高度H3和宽度W2(水平地相邻的线路148之间的宽度)。
接下来，图2A示出级Lk的下层224，下层224(例如，除了超出宽度W3的边缘的其它材料之外)包括封装器件非导电材料平面103f，或(例如，在宽度W3内)作为封装器件非导电材料平面103f，封装器件非导电材料平面103f使级Lk的中间层222与最下层226分离。层224(例如，平面103f)可以形成到级Lk的最下层226上(例如，触碰最下层226)或形成于最下层226上。层224具有高度H2和宽度W3。
然后，图2A示出级Lk的最下层226，最下层226(例如，除了超出宽度W3的边缘的其它材料之外)包括封装器件导体材料(例如，纯导体或金属)接地隔离平面164，或(例如，在宽度W3内)作为封装器件导体材料接地隔离平面164，接地隔离平面164使级Lk的下层224与位于级Lk下方的竖直地相邻的级Ll的上层230竖直地分离。层226(例如，平面164)可以使级Lk(例如，层222)的封装器件水平数据信号发射传输线路148(例如，第二类数据信号线路或迹线(诸如，安置于封装器件非导电材料部分103f之间的TX数据信号线路))与位于级Lk下方的竖直地相邻的级Ll(例如，层232)的封装器件水平数据信号接收传输线路138(例如，安置于封装器件非导电材料部分103h之间的第一类数据信号线路或迹线(诸如，RX数据信号线路))竖直地分离。
平面164可以直接物理地连接到(例如，形成为接触到)、电耦合到或直接地附接到(例如，触碰)与平面164相同的层226或级中的接地接触件或通孔接触件。如关于平面162而描述的，在某些情况下，接地平面164是(或包括)来自贴片104、插入器106、封装件110或附接至其的另一器件的接地信号。如关于平面162而描述的，在某些情况下，该接地信号是零电压直流(DC)接地信号(例如，GND)或具有电压。
层226(例如，平面164)可以形成到级Ll的层230上(例如，触碰层230)或形成于层230上。层264具有高度H1和宽度W3(例如，如在上文中关于平面160而注意到的)。
级Lk示出为具有上层220，上层220形成于中间层222上或形成到中间层222上(例如，触碰中间层222)，中间层222形成于下层224上或形成到下层224上，下层224形成于最下层226上或形成到最下层226上。
接下来，图2A示出级Ll的上层230，上层230(例如，除了超出宽度W3的边缘的其它材料之外)包括封装器件非导电材料平面103g，或(例如，在宽度W3内)作为封装器件非导电材料平面103g，封装器件非导电材料平面103g使级Ll的层226与中间层232分离。层230(例如，平面103g)可以形成到级Ll的中间层232上(例如，触碰中间层232)或形成于中间层232上。层230具有高度H2和宽度W3。
现在，图2A示出级Ll的中间层232，中间层232(例如，除了超出宽度W3的边缘的其它材料之外)包括安置于封装器件非导电(例如，介电)材料部分103h之间的封装器件导体材料(例如，纯导体或金属)水平数据信号接收传输线路138(例如，第一类数据信号线路或迹线(诸如，RX数据信号线路))，或(例如，在宽度W3内)作为封装器件导体材料水平数据信号接收传输线路138。层232使级Ll的上层230与下层234分离。层232(例如，线路138和部分103h)可以形成到级Ll的下层234上(例如，触碰下层234)或形成于下层234上。层232具有高度H3和宽度W3。
水平数据信号接收传输线路138示出为具有高度H3和宽度W1(水平地相邻的部分103h之间的宽度)。非导电材料部分103h示出为具有高度H3和宽度W2(水平地相邻的线路138之间的宽度)。
接下来，图2A示出级Ll的下层234，下层234(例如，除了超出宽度W3的边缘的其它材料之外)包括封装器件非导电材料平面103i，或(例如，在宽度W3内)作为封装器件非导电材料平面103i，封装器件非导电材料平面103i使级Ll的中间层232与最下层236分离。层234(例如，平面103i)可以形成到级Ll的最下层236上(例如，触碰最下层236)或形成于最下层236上。层234具有高度H2和宽度W3。
然后，图2A示出级Ll的最下层236，最下层236(例如，除了超出宽度W3的边缘的其它材料之外)包括封装器件导体材料(例如，纯导体或金属)接地隔离平面166，或(例如，在宽度W3内)作为封装器件导体材料接地隔离平面166，接地隔离平面166使级Ll的下层234与器件封装件150的位于级Ll下方的竖直地相邻的下级的上层竖直地分离。层236(例如，平面166)可以使级Ll(例如，层232)的封装器件水平数据信号接收传输线路138(例如第一类数据信号线路或迹线(诸如，安置于封装器件非导电材料部分103h之间的RX数据信号线路))与器件封装件150的位于级Ll下方的竖直地相邻的下级的封装器件水平数据信号发射传输线路148(例如，第二类数据信号线路或迹线(诸如，安置于封装器件非导电材料部分之间的RX数据信号线路))竖直地分离。
平面166可以直接物理地连接到(例如，形成为接触到)、电耦合到或直接地附接到(例如，触碰)与平面166相同的层236或级中的接地接触件或通孔接触件。如关于平面162而描述的，在某些情况下，接地平面166是(或包括)来自贴片104、插入器106、封装件110或附接至其的另一器件的接地信号。如关于平面162而描述的，在某些情况下，该接地信号是零电压直流(DC)接地信号(例如，GND)或具有电压。
层236(例如，平面166)可以形成到器件封装件150的位于级Ll下方的竖直地相邻的级的上层上(例如，触碰该上层)或形成于该上层上。层266具有高度H1和宽度W3(例如，如在上文中关于平面160而注意到的)。
图2B是图1和图2A的接地隔离式水平数据信号传输线路封装器件的分解示意横截面侧视图，其示出使水平数据信号接收和发射层或级分离的接地隔离平面。图2B示出图1和图2A的接地隔离平面分离型数据信号封装器件150(诸如，表示贴片104(例如，沿着长度L1)、插入器106(例如，沿着长度L2)或封装件110(例如，沿着长度L3和/或L4)中的任一个的“封装器件”)的分解示意横截面侧视图。封装器件150示出为具有互连级Lj、Lk和Ll(例如，参见图2A)。
更具体地，图2B示出封装器件150，封装器件150具有沿着长度Lp的层205-236。长度Lp可以表示长度L1、L2、L3或L4中的任一个。
在某些情况下，长度Lp是1毫米(mm)与60mm之间。在某些情况下，长度Lp是100微米与2mm之间。在某些情况下，长度Lp是10与14mm之间。在某些情况下，长度Lp是7与20mm之间。在某些情况下，长度Lp是5与30mm之间。在某些情况下，长度Lp是40与50mm之间。能够意识到，长度Lp可以是(例如，单个、一组或一层)水平数据信号接收或发射线路在封装器件内的适当的长度，该长度小于或大于上文所提到的长度。在某些情况下，长度Lp能够跨越器件封装件的百分之10至整个长度。
能够意识到，长度Lp可以表示封装器件150的级别中的两个水平方位(例如，水平方位121和123)(水平数据信号传输线路被导引于其间)之间的并非直线，而是弯曲一次或多次的长度。在某些情况下，对于数据信号传输线路(RX和/或TX)中的不同的线路，诸如，取决于线路在该级的两个水平方位之间的导引，长度Lp将不同。在某些情况下，对于水平数据信号传输线路(RX和/或TX)中的不同的线路，取决于线路的终端的导引(诸如，用于将线路连接到封装器件的该级或另一级的信号接触件或通孔接触件)，封装器件150的级别中的两个水平方位(例如，水平方位121和123)(水平数据信号传输线路被导引于其间)将不同。
图2B示出层205，层205可以(例如，除了超出长度Lp的边缘的其它材料之外)包括接地隔离平面160，或(例如，在长度Lp内)作为接地隔离平面160，接地隔离平面160使级Lj的上层210与器件封装件150的位于级Lj上方的竖直地相邻的级的最下层竖直地分离。层210可以(例如，除了超出长度Lp的边缘的其它材料之外)包括封装器件非导电材料平面103a，或(例如，在长度Lp内)作为封装器件非导电材料平面103a，封装器件非导电材料平面103a使层205与级Lj的中间层212分离。层212示出为(例如，除了超出长度Lp的边缘的其它材料之外)包括安置于封装器件非导电(例如，介电)材料部分103b之间的封装器件导体材料(例如，纯导体或金属)水平数据信号接收传输线路138(例如，第一类数据信号线路或迹线(诸如，RX数据信号线路))，或(例如，在长度Lp内)作为封装器件导体材料水平数据信号接收传输线路138。例如，层212示出为具有“138/103b”，“138/103b”可以表示沿着长度Lp延伸的线路138和/或部分103b。层214可以(例如，除了超出长度Lp的边缘的其它材料之外)包括封装器件非导电材料平面103c，或(例如，在长度Lp内)作为封装器件非导电材料平面103c，封装器件非导电材料平面103c使级Lj的中间层212与最下层216分离。层216可以(例如，除了超出长度Lp的边缘的其它材料之外)包括封装器件导体材料(例如，纯导体或金属)接地隔离平面162，或(例如，在长度Lp内)作为封装器件导体材料接地隔离平面162，接地隔离平面162使级Lj的下层214与位于级Lj下方的竖直地相邻的级Lk的上层220竖直地分离。
图2B示出层220，层220可以(例如，除了超出长度Lp的边缘的其它材料之外)包括封装器件非导电材料平面103d，或(例如，在长度Lp内)作为封装器件非导电材料平面103d，封装器件非导电材料平面103d使层216与级Lk的中间层222分离。层222可以(例如，除了超出长度Lp的边缘的其它材料之外)包括，安置于封装器件非导电(例如，介电)材料部分103e之间的封装器件导体材料(例如，纯导体或金属)水平数据信号发射传输线路148(例如，第二类数据信号线路或迹线(诸如，TX数据信号线路))，或(例如，在长度Lp内)作为封装器件导体材料水平数据信号发射传输线路148。层224可以(例如，除了超出长度Lp的边缘的其它材料之外)包括封装器件非导电材料平面103f，或(例如，在长度Lp内)作为封装器件非导电材料平面103f，封装器件非导电材料平面103f使级Lk的中间层222与最下层226分离。层226可以(例如，除了超出长度Lp的边缘的其它材料之外)包括封装器件导体材料(例如，纯导体或金属)接地隔离平面164，或(例如，在长度Lp内)作为封装器件导体材料接地隔离平面164，接地隔离平面164使级Lk的下层224与位于级Lk下方的竖直地相邻的级Ll的上层230竖直地分离。
图2B示出层230，层230可以(例如，除了超出长度Lp的边缘的其它材料之外)包括封装器件非导电材料平面103g，或(例如，在长度Lp内)作为封装器件非导电材料平面103g，封装器件非导电材料平面103g使层226与级Ll的中间层232分离。层232可以(例如，除了超出长度Lp的边缘的其它材料之外)包括安置于封装器件非导电(例如，介电)材料部分103h之间的封装器件导体材料(例如，纯导体或金属)水平数据信号接收传输线路143(例如，第一类数据信号线路或迹线(诸如，RX数据信号线路))，或(例如，在长度Lp内)作为封装器件导体材料水平数据信号接收传输线路143。层234可以(例如，除了超出长度Lp的边缘的其它材料之外)包括封装器件非导电材料平面103i，或(例如，在长度Lp内)作为封装器件非导电材料平面103i，封装器件非导电材料平面103i使级Ll的中间层232与最下层236分离。层236可以(例如，除了超出长度Lp的边缘的其它材料之外)包括封装器件导体材料(例如，纯导体或金属)接地隔离平面166，或(例如，在长度Lp内)作为封装器件导体材料接地隔离平面166，接地隔离平面166使级Ll的下层244与器件封装件150的位于级Ll下方的竖直地相邻的级的上层竖直地分离。
图3A示出眼图的眼高(EH)曲线和眼宽(EW)曲线的标绘图，其中，通过针对水平地相邻的信号线路之间的水平数据信号传输线路宽度和间隔的范围，对水平数据信号传输信号线路之一进行测试，从而产生该眼图。图3B示出图3A的用于提供眼高曲线和眼宽曲线的眼图的示例。在某些情况下，对器件150的水平信号线路138和148进行阻抗调谐(例如，参见图3A)，以使器件150的信号线路138或148(例如，信道)中的竖直地相邻和水平地相邻的信号线路之间的阻抗不连续性和串扰最小化。这可以包括执行这样的调谐，以确定或识别信号线路138或148之一的所选择的目标宽度W1(且任选地，高度H3)(例如，诸如下文标注的给定的其它设置或已知的高度和宽度)，目标宽度W1提供最佳信道性能，其如图示为通过对信号线路138或148之一进行测试而产生的眼图(例如，参见图3B)的眼高(EH)或眼宽(EW)曲线(例如，参见图3A)的最低幅值的交叉点。可以在(例如，作为运行的结果)一个或多个输入测试数据信号通过数据信号线路的长度Lp发送时，在数据信号线路138或148的方位处，对EH和EW曲线(例如，曲线310-311和315-316)进行输出信号测量(或计算机建模)。该测试可以包括通过一类线路(例如，RX线路138或TX线路148)、一级线路(例如，层212、222或232)或器件150的具有给定的长度Lp的所有的线路138或148而发送同时测试信号(诸如，阶跃上升(例如，
)和阶跃下降(例如，/>
)信号)。这可以包括执行这样的调谐，以确定或识别隔离的水平数据信号传输线路宽度W1和间隔W2，其中在器件150的导引段中，沿着长度LP沿着信号线路138和148的信道对宽度W1和间隔W2进行单线路阻抗调谐(例如，参见图3A)。
线路的阻抗调谐可以作为因素而包括以下，或基于以下：：水平数据信号传输线路宽度W1、高度H3、长度Lp；器件150的水平地相邻的水平数据信号传输线路与线路之间的宽度W2；以及器件150的竖直地相邻的接地平面与线路之间的高度H2。在某些情况下，一旦长度Lp、宽度W2、高度H2以及高度H3为已知的(例如，基于封装器件150的具体设计而预定或预先选择)，就随后执行调谐(例如，计算机仿真、实际“β”器件测试或其它实验室测试)，以确定或识别提供最佳信道性能的宽度W1的范围，其中最佳信道性能如图示为通过对信号线路138或148之一进行测试而产生的眼图的眼高(EH)或眼宽(EW)曲线的最低幅值的交叉点。
例如，图3A示出：眼高(EH)曲线310和311的标绘图；以及眼图(例如，参见图3B)的眼宽(EW)曲线315和316，通过针对of水平地相邻的信号线路138或148之间的水平数据信号传输线路宽度W1和间隔W2的范围，对水平数据信号传输信号线路138或148之一进行测试，从而产生该眼图。测试可以包括响应于输入信号(诸如，如在上文中关于图3A而注意到的阶跃上升(例如，
)和阶跃下降(例如，/>
)信号)，对输出信号进行测量或建模。EH曲线310可以是器件150的独立于(例如，并非基于或未考虑)上文所注意到的因素(例如，水平数据信号传输线路宽度W1、高度H3、长度Lp；线路与器件150的水平地相邻的水平数据信号传输线路之间的宽度W2；以及线路与器件150的竖直地相邻的接地平面之间的高度H2)关于第一设计或使用的EH曲线。EH曲线311可以是器件150的独立于上文所注意到的因素的关于第二个不同的设计或使用的EH曲线。EW曲线315可以是器件150的独立于上文所注意到的因素的关于第一设计或使用的EW曲线。EW曲线316可以是器件150的独立于上文所注意到的因素的关于第二个不同的设计或使用的EW曲线。
在某些情况下，这样的设计或使用可以包括其中不同的曲线表示不同的制造变化组合的情况(诸如，低阻抗封装件(例如，封装件110)连接到高阻抗插入器(例如，插入器106)的情况)。在某些情况下，这样的设计或使用可以包括其中不同的曲线表示不同的角点组合(corner combination)或可能的构件变化组合的情况。在某些情况下，这样的设计或使用可以包括其中不同的曲线表示对阻抗进行调谐，以使信道性能最大化的不同的设计或使用的情况。在某些情况下，图3A示出使可能的封装件和插入器制造角点(来自制造变化的最大/典型/最小阻抗角点)组合的来自各种信道的EH和EW曲线。在某些情况下，例如，最大Z贴片+最小Z插入器+最大Z封装件，其中，Z表示阻抗。在某些情况下，EH或EW曲线的下方的共同或交叉区域示出信道EH/EW解空间。在某些情况下，优化的阻抗值与EH或EW曲线的交叉点相关联，该交叉点提供包络所有的可能的信道制造变化的最大EH/EW。
图3B示出用于提供眼高曲线310和311；以及图3A的眼宽(EW)曲线315和316的眼图的示例。图3B示出图解340，图解340具有竖直y轴342，竖直y轴342指示在测试信号应用于数据信号线路时测量的输出信号的幅值。X轴344是对在使输出信号时间同步为同相时测量的输出数据信号345的同相版本进行映射的时标，以使得阶跃上升和阶跃下降测试信号通常将形成矩形或正方形，但形成中心六角形的“眼状部”346。眼状部346具有y轴眼高350和x轴眼宽355。因而，EH曲线310-311可以是关于针对器件550的不同的设计以及不同的信号线路宽度W1和间隔W2的眼高350的示例。因而，EW曲线315-316可以是关于针对器件550的不同的设计以及不同的信号线路宽度W1和间隔W2的眼宽355的示例。
能够意识到，眼图(例如，如图3B中所示)能够是高速数字传输(例如，沿着数据线路138和148)中的信号的质量的常见指标。能够使用示波器来通过将由主时钟驱动的长数据流的不同段的扫描叠加而生成眼图。触发边沿可以为正或负，但在延迟期之后出现的所显示的脉冲无论是哪种方式都可以；无法预先得知任意位的值。因此，当已将许多这样的转变叠加时，正脉冲和负脉冲在彼此上叠合(例如，如在图3B中由信号345示出)。叠加许多位产生所谓的眼图，因为，作为结果的图像看起来像打开的眼睛(例如，如在图3B中由眼状部346示出)。
在理想情况下，眼图(例如，如在图3B中由信号345示出)将看起来像矩形箱。实际上，通信存在缺陷，因此，转变并非完美地排列在彼此顶部之上，而是导致眼状图案(例如，如在图3B中由眼状部346示出)。在示波器上，眼图的形状将取决于触发信号(例如，输入测试信号)的各种类型(诸如，时钟触发、分频时钟触发以及模式触发)。位与位之间的定时和幅值的差异致使眼状部开口收缩。
同样地，对于以千兆赫兹传输速度操作的数据链路(例如，器件150)，能够影响信号的完整性的变量(例如，眼状部的形状、EW和EH)能够包括：(例如，数据信号传输线路138和148)传输线路效应；阻抗失配；信号导引；终端方案；接地方案；来自其它信号线路、连接器和电缆的干扰；并且，当相邻的多对信号线路上的信号切换时，那些线路上的那些信号之间的串扰能够干扰那些线路上(例如，在线路138和148上)的其它信号。
在某些情况下，曲线310-311和315-316针对接地隔离平面分离型数据信号封装器件150的水平数据信号传输线路(例如，RX线路138或TX线路148)的所选择的(例如，预定的、期望的、恒定的或一定的)长度Lp。在某些情况下，曲线310-311和315-316还针对信号线路与竖直地相邻的接地平面或其它信号线路之间的所选择的信号线路高度H3和间隔H2。
在某些其它情况下，调谐包括获知长度Lp、宽度W2和高度H2，然后调谐以确定或识别为线路提供预定的或目标阻抗的宽度W1和高度H3的范围。
更具体地，图3A示出图表300，图表300针对信号线路(例如，RX线路138或TX线路148)的宽度W1和沿着水平X轴330的信号线路(例如，RX或TX线路138或148)中的水平地相邻的信号线路之间的间隔W2的不同的多对，标绘沿着竖直Y轴320的调谐曲线310-311和315-316的幅值。虽然图3A在相同图表300上示出曲线310-311和315-316的幅值，但能够意识到，这些曲线可以在不同的图表上具有不同的幅值标度的Y轴，但相同的X轴330(例如，曲线全都是在图表300上示出为竖直地标度(例如，将轴320向上或向下移动)，以比较关于曲线的交叉点)。当(例如，作为运行的结果)一个或多个测试数据信号通过数据信号线路的长度Lp发送(例如，RX线路138或TX线路148)时，可以在数据信号线路的方位处，对曲线310-311和315-316进行输出信号测量(或计算机建模)。
图表300示出EH曲线310和311的交叉点312。能够意识到，曲线310和311表示不止两个曲线，但那些曲线在点312处具有最低Y轴交叉点。图表300示出EW曲线315和316的交叉点317。能够意识到，曲线315和316表示不止两个曲线，但那些曲线在点317处具有最低Y轴交叉点。
图3A示出具有值W、X、Y和Z的沿着竖直轴320的EW和EH曲线幅值(诸如，表示关于曲线310-311或315-316的不同的幅值(例如，可以分别对曲线315-316或310-311进行标度，以拟合到相同图表或标绘图上)。在某些情况下，对于曲线310-311，值W、X、Y和Z表示不同的线性地增大的EH信号幅值(例如，从测试信号推导的EH的电压幅值)(诸如，0.1、0.15、0.2和0.25伏)。在某些情况下，对于曲线315-316，值W、X、Y和Z表示不同的线性地增大的EW信号时间值(例如，从测试信号推导的EW的时间值)(诸如，3.0、3.5、4.0和4.5E-11秒钟)。
图3A示出具有成对的值A/B、C/D、E/F、G/H、I/J、K/L、M/N以及O/P的沿着水平轴330的多对宽度W1的/间隔W2。在某些情况下，每对值(例如，值A加上值B；或值O加上值P等)的合计(例如，相加)表示相同总和或常数(例如，诸如间距宽度PW1)。在某些情况下，总和是100与200um之间。在某些情况下，总和是120与150um之间。在某些情况下，总和是130与140um之间。在某些情况下，成对的值A/B表示60与80um之间的宽度W1和55与75um之间的间隔W2；成对的值O/P表示25与45um之间的宽度W1和90与110um之间的间隔W2；并且，其它多对位于值A/B与值O/P之间的线性区间处。在某些情况下，成对的值A/B表示70/65um的宽度/间隔，成对的值C/D表示65/70um的宽度/间隔，成对的值E/F表示of 60/75um的宽度/间隔，成对的值G/H表示55/80um的宽度/间隔，成对的值I/J表示50/85um的宽度/间隔，成对的值K/L表示45/90um的宽度/间隔，成对的值M/N表示40/95um的宽度/间隔，并且，成对的值O/P表示35/100um的宽度/间隔。
在某些情况下，Y轴320表示眼高或眼宽，该眼高或眼宽是对所测试的信号线路(例如，RX线路138或TX线路148)的信道性能进行量化的优值系数(figures ofmerit)；并且，X轴330是恒定的间距(线路宽度W1+线路间隔W2＝恒定的间距PW(诸如，PW1))下的信号线路宽度W1/线路间隔W2的组合。根据实施例，器件150的水平信号线路138或148的阻抗调谐包括(或作为)选择(或“调谐”)单个水平导引信号线路(例如，TX和RX线路)阻抗，以便于将信号线路宽度W1/线路间隔W2的组合选择为优化的点(或将TX和RX线路“调谐”到信号线路宽度W1/线路间隔W2的组合，或在信号线路宽度W1/线路间隔W2的组合下，“调谐”TX和RX线路)以达到最佳信道性能，最佳信道性能，如图示为EH或EW曲线的最低交叉点(例如，诸如在图3A中示出)。
根据实施例，器件150的水平信号线路138或148的阻抗调谐包括基于或作为使用EH和EW交叉点312和/或点317的运算的结果而选择的X轴330上的一个或一些方位的各种可能的选择。能够意识到，这样的调谐可以包括基于或作为使用交叉点312和/或点317的运算的结果，针对信号线路138和148的中的一个或两者，沿着轴330选择或识别一个或一些宽度/间隔W1/W2。
在某些情况下，这样的阻抗调谐包括或作为选择眼图的眼高(EH)曲线310-312或眼宽(EW)曲线315-316的最低幅值交叉点312，其中通过对信号线路138或148之一进行测试，从而产生该眼图。在此，例如，如图3A中所示的，对于信号线路138和148中的一个或两者，可以针对宽度W1和间隔W2而选取位于点312底下的X轴330方位I/J或位于点312底下的I/J与K/L之间的中点处的方位。在某些情况下，可以针对信号线路138和148两者都使用那些方位之一。在某些情况下，可以针对信号线路138和148两者都使用以那些方位中的任一方位为中心的宽度W1和间隔W2的范围(例如，W1和W2公差(诸如，以任一方位为中心的百分之5或10))。在某些情况下，可以针对信号线路138和148两者都使用那些方位之间的宽度W1和间隔W2的范围(例如，该范围内的W1和W2公差或该范围内的任何方位)。
根据一些实施例，阻抗调谐包括或作为选择通过对信号线路138或148之一进行测试而产生的最低幅值交叉点312和点317。在此，例如，如图3A中所示的，对于信号线路138和148的中的一个或两者，可以针对宽度W1和间隔W2而选取点312底下的I/J与中点(点312底下的I/J与K/L之间)之间的X轴330方位(例如，其间的中点和其平均值或其间的另一统计运算)。在某些情况下，可以针对信号线路138和148两者都使用其间的方位。在某些情况下，可以针对信号线路138和148两者都使用以其间的方位为中心的宽度W1和间隔W2的范围(例如，W1和W2公差(诸如，以任一方位为中心的百分之5或10))。能够意识到，可以基于交叉点312和317而选择各种其它适当的方位。
能够意识到，如上文所注意到的这样的调谐可以针对或表示器件150的单一个、一定程度或所有的线路138或148的调谐。能够意识到，如上文所注意到的这样的调谐可以由与图3A中所示出的凸曲线310-311和315-316不同的曲线表示(诸如，其中，沿着轴330的所选择的宽度W1/间隔W2被选择为位于沿着竖直轴320的不同的曲线的最高点处)。
在某些情况下，该阻抗调谐提供(例如，通过针对信号线路138和148两者，确定或识别一些或所选择的目标宽度W1和间隔W2)：(1)关于线路138和148的最佳信道性能(例如，具有长度LP；宽度W1；线路与器件150的水平地相邻的水平数据信号传输线路之间的宽度W2；以及线路与器件150的竖直地相邻的接地平面之间的高度H2)；(2)水平数据信号传输线路(例如，信号线路138和148)的电隔离，其中，沿着信道(例如，沿着长度LP的信号线路138或148)，在器件150的导引段中，对这些传输线路进行单线路阻抗调谐；以及(3)器件150的信号线路138或148中的竖直地相邻和水平地相邻的信号线路之间的最小化的阻抗不连续性和串扰。
在某些情况下，上文的调谐包括对插入器106、贴片104和封装件110的线路138和148单独地进行调谐。在某些情况下，上文的调谐包括对插入器106和贴片104或封装件110的线路138和148单独地进行调谐。在某些情况下，上文的调谐包括对插入器106的调谐线路138和148进行调谐，但不对贴片104和封装件110的信号线路进行调谐。在某些情况下，插入器106的线路138和148的宽度W1和间隔W2通过如上文所注意到的调谐而确定；并且，贴片104和封装件110的宽度W1和间隔W2基于其它因素或不包括上文所注意到的调谐的设计参数而确定。
图4是根据本文中所描述的实施例的图示用于形成接地隔离式水平数据信号传输线路封装器件的过程的流程图。图4示出过程400，过程400可以是用于形成图1-3中的任一图的封装件150的本文中所描述的实施例的过程。过程400还可以是如进一步在下文中注意到的图5-12的用于形成某些级或层的过程。在某些情况下，过程400是用于形成接地隔离式水平数据信号传输线路封装器件的过程，该封装器件具有使水平数据信号接收和发射层或级(例如，互连级)分离的接地隔离平面。每级可以具有非导电(例如，介电)材料的上层；非导电(例如，介电)材料部分之间的具有导体材料(例如，纯导体或金属)数据信号线路(例如，迹线)的中间层；非导电(例如，介电)材料的下层；以及导体材料(例如，纯导体或金属)的最下级接地隔离平面。
过程400从任选的块410开始，在块410，形成封装器件的第一(例如，下)互连级Lk，第一互连级Lk具有第一互连级LK的第一类(例如，RX或TX)封装器件的导体材料水平数据信号传输线路(例如，第一类数据信号线路或迹线(诸如，安置于封装器件非导电材料部分之间的RX或TX数据信号线路))。
在某些情况下，块410可以仅包括形成级Lk的中间层222，中间层222带有水平地安置于介电材料部分103e之间的第一类数据TX信号148线路；以及将介电材料的(或具有介电材料的)上层220形成到层222上。在某些情况下，块410包括首先形成最下层226，然后将下层224形成层到层226上，然后将中间层222(例如，如上文所注意到的)形成到层224上(并且，如上文所注意到的，然后将上层220形成到层222上)。
块410的第一示例实施例可以包括(例如，在形成上层220之前)，将掩模(例如，干膜抗蚀剂(DFR)，未示出)形成于下层224的顶面(例如，由味之素积层膜(ABF)组成)上，掩模具有(1)层224上的第一开口，其中，形成层222的第一类数据TX信号148线路。在某些情况下，第一开口可以对层224上的掩模中的不同的第二开口(将在其中形成数据TX信号接触件或数据TX信号通孔接触件)水平地开放且与其连通。这些情况中的某些情况可以包括在形成掩模层之前，将导体材料的籽晶层的非电解镀层于层224上。在这种情况下，块410可以随后包括同时地形成导电材料(例如，镀层于开口的暴露的籽晶层上)，以形成第一开口中的层222的数据TX信号148线路(且任选地，层222的第二开口中的数据TX信号或数据TX信号通孔接触件)。
在这些情况中的某些情况下，同时地形成导电材料可以包括在第一(且任选地，第二)开口中的该导电材料的相同的处理、镀层、沉积或生长的期间，形成层222的所有的数据TX信号148线路的该导电材料(且任选地，层222的第二开口中的所有的数据TX信号或数据TX信号通孔接触件)。在某些情况下，同时地形成导电材料包括第一(且任选地，第二)开口(例如，籽晶层的非电解镀层上)中的导体材料的电解镀层。
在这些情况中的某些情况下，在同时地形成导电材料之后，去除掩模(例如，DFR)。该去除还可以包括从开口之间去除籽晶层。然后，可以使介电材料103e(例如，味之素积层膜(ABF))沉积在掩模被去除之处。在某些情况下，形成掩模包括：形成掩模材料的覆盖层；和蚀刻覆盖层，以形成第一(且任选地，第二)开口。
接下来，在块420，封装器件的第二(例如，上)级Lj的最下层形成于级Lk上或形成到级Lk上(例如，触碰级Lk)；级Lj具有导体材料(例如，纯导体或金属)接地隔离平面，该接地隔离平面使第一级Lk的第一类(例如，RX或TX)封装器件的导体材料水平数据信号传输线路与待形成于级lk上方的竖直地相邻的级lj的第二类(例如，TX或RX；分别为第一类RX或TX的相反类型)封装器件导体材料水平数据信号传输线路(例如，第二类数据信号线路或迹线(诸如，安置于封装器件非导电材料部分之间的TX或RX数据信号线路))竖直地分离。
在某些情况下，块420可以仅包括将具有导体材料接地隔离平面162的级Lj的最下层216形成到级Lk的上层220上；以及形成级Lj的中间层212，中间层212带有水平地安置于介电材料部分103b之间的第二类数据RX信号138线路。在某些情况下，块420包括首先将最下层216形成到层220上(例如，如上文所注意到的)，然后将下层214形成到层216上，然后将中间层212(例如，如上文所注意到的)形成到层214上；且然后将介电材料的(或具有介电材料的)上层210形成到层212上。
块420的第一示例性的实施例可以包括(例如，在形成中间层212之前)，将掩模(例如，DFR，未示出)形成于级Lk的上层220的顶面(例如，由味之素积层膜(ABF)组成)上，掩模具有(1)层220上的第一开口，在第一开口中，形成层216的隔离平面162。在某些情况下，第一开口可以水平地对层220上的掩模中的不同的第二开口(将在其中形成接地接触件或接地通孔接触件)开放且与其连通。这些情况中的某些情况可以包括在形成掩模层之前，将导体材料的籽晶层非电解镀层于层220上。
在这种情况下，块420可以随后包括同时地形成导电材料(例如，镀层于开口的暴露的籽晶层上)，以形成第一开口中的层216的隔离平面162(且任选地，层216的第二开口中的接地接触件或接地通孔接触件)。
在这些情况中的某些情况下，同时地形成导电材料可以包括在第一(且任选地，第二)开口中的该导电材料的相同的加工、沉积或生长的期间，形成所有的层216的隔离平面162的该导电材料(且任选地，所有的层216的第二开口中的接地接触件或接地通孔接触件)。在某些情况下，同时地形成导电材料包括第一(且任选地，第二)开口(例如，籽晶层的非电解镀层上)中的导体材料的电解镀层。
在这些情况中的某些情况下，在同时地形成导电材料之后，去除掩模(例如，DFR)。该去除还可以包括从开口之间去除籽晶层。然后，可以使介电材料(例如，味之素积层膜(ABF))沉积在掩模被去除之处。在某些情况下，形成掩模包括：形成掩模材料的覆盖层；和蚀刻覆盖层，以形成第一(且任选地，第二)开口。
接下来，在任选的块430，封装器件的第二互连级Lj的一层形成于级Lk上或形成到级Lk上(例如，触碰级Lk)；级Lj具有级Lj的形成于级Lk上方的第二类(例如，TX或RX；分别为第一类RX或TX的相反类型)封装器件导体材料水平数据信号传输线路(例如，第二类数据信号线路或迹线(诸如，安置于封装器件非导电材料部分之间的TX或RX数据信号线路))。
在某些情况下，块430可以仅包括形成级Lj的中间层212，中间层212带有水平地安置于介电材料部分103b之间的第二类数据TX信号148线路；以及将介电材料的(或具有介电材料的)上层210形成到层212上。在某些情况下，块430包括首先形成最下层216，然后将下层214形成层到层216上，然后将中间层212(例如，如上文所注意到的)形成到层214上(并且，如上文所注意到的，然后将上层210形成到层212上)。
块430的第一示例实施例可以包括(例如，在形成上层210之前)，将掩模(例如，DFR，未示出)形成于下层214的顶面(例如，由味之素积层膜(ABF)组成)上，掩模具有(1)层214上的第一开口，在第一开口中，形成层212的第二类数据RX信号138线路。在某些情况下，第一开口可以对层214上的掩模中的不同的第二开口(将在第二开口中形成数据RX信号接触件或数据RX信号通孔接触件)水平地开放且与其连通。这些情况中的某些情况可以包括在形成掩模层之前，将导体材料的籽晶层非电解镀层于层214上。在这种情况下，块430可以随后包括同时地形成导电材料(例如，镀层于开口的暴露的籽晶层上)，以形成第一开口中的层212的数据RX信号138线路(且任选地，层212的第二开口中的数据RX信号或数据RX信号通孔接触件)。
在这些情况中的某些情况下，同时地形成导电材料可以包括在第一(且任选地，第二)开口中的该导电材料的相同的处理、沉积或生长的期间，形成层212的所有的数据RX信号138线路的该导电材料(且任选地，层212的第二开口中的所有的数据RX信号或数据RX信号通孔接触件)。在某些情况下，同时地形成导电材料的过程包括第一(且任选地，第二)开口(例如，籽晶层的非电解镀层上)中的导体材料的电解镀层。
在这些情况中的某些情况下，在同时地形成导电材料之后，去除掩模(例如，DFR)。该去除还可以包括从开口之间去除籽晶层。然后，可以使介电材料103b(例如，由味之素积层膜(ABF)组成)沉积在掩模被去除之处。在某些情况下，形成掩模的过程包括：形成掩模材料的覆盖层；和蚀刻覆盖层，以形成第一(且任选地，第二)开口。
在某些情况下，块410、420和430中的导体材料的沉积或生长可以借助于如进一步在下文中注意到的用于形成封装器件的过程。在某些情况下，块410、420和430中的介电材料的沉积或生长可以借助于如进一步在下文中注意到的用于形成封装器件的过程。能够意识到，根据需要，本文中的关于块410、420和430的描述还可以包括ABF的金属热压；ABF的预固化；ABF的CO2或UV-YAG激光加工；Cu籽晶层的干燥化；和/或ABF的闪速蚀刻和退火(以使ABF完全固化)，以执行块410、420和430的本文中的描述。
接下来，在返回箭头440，过程400可以按返回到任选的块410的第二执行继续进行，在块410，形成封装器件的另一“第一”(例如，下)互连级，该互连级具有第一类(例如，RX或TX)封装器件导体材料水平数据信号传输线路。然后，过程400可以开始块420的第二执行和任选的块430的第二执行。过程400可以按该方式继续进行，直到预定或足够数量的级为止，或完成返回过程，以形成期望的封装器件150。在某些情况下，这可以重复3至10次。
接下来，在过程400的第一示例性的情况下，块410可以仅包括如本文中所描述地形成层222；块420可以仅包括如本文中所描述地形成层216；并且，块430可以仅包括如本文中所描述地形成层212。在第二示例性的情况下，块410可以包括如本文中所描述地形成层220、222和224；块420可以包括如本文中所描述地形成层216；并且，块430可以包括如本文中所描述地形成层210、212和214。
在第三示例性的情况下，块410可以包括如本文中所描述地形成层232；块420可以包括如本文中所描述地形成层226；以及块430可以包括如本文中所描述地形成层222。在第四示例性的情况下，块410可以包括如本文中所描述地形成层230、232和234；块420可以包括如本文中所描述地形成层226；以及块430可以包括如本文中所描述地形成层220、222和224。
一些情况可以包括上文的第一和第三示例性的情况(例如，第三示例性的情况，随后是第一示例性的情况)。一些情况可以包括上文的第二和第四示例性的情况(例如，第四示例性的情况，随后是第二示例性的情况)。
能够意识到，虽然图1-4示出(且对应的描述对此进行描述)关于具有RX信号线路的级Lj、具有TX信号线路的级Lk以及具有RX信号线路的级Ll的实施例，但附图和描述还适用于如下的实施例：其中存在平面160与162之间的两层RX信号；平面162与164之间的两层TX信号；以及平面164与166之间的两层RX信号；等等。
例如，与图4的过程400类似的过程的实施例可以包括在进行到块420之前，执行块410两次，因而形成封装器件的第一(例如，下)互连级Lk，第一互连级Lk具有第一互连级LK的两层第一类(例如，RX或TX)封装器件导体材料水平数据信号传输线路(例如，第一类数据信号线路或迹线(诸如，安置于封装器件非导电材料部分之间的RX或TX数据信号线路))。然后，执行块420，以形成接地平面。然后，在块420之后，执行块430两次，因而形成封装器件的第二(例如，上)互连级Lj，第二互连级Lj具有第二互连级Lj的两层第二类(例如，TX或RX；分别为第一类RX或TX的相反类型)封装器件导体材料水平数据信号传输线路(例如，第一类数据信号线路或迹线(诸如，安置于封装器件非导电材料部分之间的TX或RX数据信号线路))。
在某些情况下，与图4的过程400类似的过程的另一实施例可以包括执行块410三次或四次；执行块420；然后，执行块430三次或四次(例如，与块410相同的次数)。
某些情况，与图4的过程400类似的过程的上文的两个实施例可以包括上文的过程400的第一和第三示例性的情况(例如，第三示例性的情况，随后是第一示例性的情况)。一些情况可以包括上文的第二和第四示例性的情况(例如，第四示例性的情况，随后是第二示例性的情况)。
能够意识到，虽然图1-4示出关于具有RX信号线路的级Lj、具有TX信号线路的级Lk以及具有RX信号线路的级Ll的实施例(且对应的描述对此进行描述)，但附图和描述还适用于如下的实施例：其中能够诸如针对其中级Lj具有TX信号线路，级Lk具有RX信号线路且级Ll具有TX信号线路的实施例，使顺序颠倒。
能够意识到，虽然图1-4示出关于具有RX信号线路和TX信号线路的级的实施例(且对应的描述对此进行描述)，但附图和描述还适用于如下的实施例：其中其它类型的信息、时钟、定时、交流(AC)或数据信号能够存在于那些信号线路上。
在某些情况下，接地平面160-166分别各自电子地耦合到(例如，触碰、形成有或直接地附接到)器件150的接地接触件(诸如，安置于与每个接地平面相同的层中的接地接触件)。它们还可以各自分别作为安置于每个接地平面的上方和下方的级的所有的水平TX和RX信号接触件之间的平坦平面而延伸。例如，在某些情况下，接地隔离平面162作为安置于级Lj的所有的水平RX信号线路(包括其中存在1、2、3或4层RX信号线路的实施例)与级Lk的所有的水平TX信号线路(包括其中存在1、2、3或4层RX信号线路的实施例)之间的竖直位置处的导电材料的水平平坦接地隔离平面而延伸；且/或平面164作为安置于级Lk的所有的水平TX信号线路(包括其中存在1、2、3或4层RX信号线路的实施例)与级Ll的所有的水平RX信号线路(包括其中存在1、2、3或4层RX信号线路的实施例)之间的竖直位置处的导电材料的水平平坦接地隔离平面而延伸。
在某些情况下，封装器件150的接地平面(例如，平面160-166)可以各自为跨过竖直地位于一级的每个水平数据信号传输线路(例如，RX或TX)与该接地平面(例如，该一级)的上方(或下方)的所有的级的所有的数据信号传输线路之间的层的接地隔离平面或平面结构，因而降低(例如，以某一系数或2、3、5或10倍)该一级的水平数据信号传输线路的每个线路(例如，“干扰源(agressor)”)与该接地平面(例如，该一级)的上方(或下方)的所有的级的所有的数据信号传输线路之间的“数据信号传输线路”串扰。
例如，在某些情况下，接地隔离平面162作为安置于级Lj的所有的水平RX信号线路(包括其中存在1、2、3或4层RX信号线路的实施例)与级Lk的水平TX信号线路中的每个线路(包括其中存在1、2、3或4层TX信号线路的实施例)之间的竖直位置处的导电材料的水平平坦接地隔离平面而延伸，因而降低起因于到达级Lk的水平TX信号线路中的每个线路而由级Lj的所有的水平RX信号线路(例如，“干扰源”)产生或造成的“数据信号传输线路”串扰。同样地，在某些情况下，接地隔离平面164作为安置于级Lk的所有的水平TX信号线路(包括其中存在1、2、3或4层RX信号线路的实施例)与级Ll的水平RX信号线路中的每个线路(包括其中存在1、2、3或4层RX信号线路的实施例)之间的竖直位置处的导电材料的水平平坦接地隔离平面而延伸，因而降低起因于到达级Ll的水平RX信号线路中的每个线路而由级Lk的所有的水平TX信号线路(例如，“干扰源”)产生或造成的“数据信号传输线路”串扰。
例如，通过作为电气地接地的导电材料的层(例如，具有接地信号)，从而接地隔离平面162和164(且任选地，160和162)中的每个平面作为导电材料水平平坦接地隔离平面而延伸，该平面可以吸收或屏蔽起因于到达该一级的数据信号传输线路中的每个线路、由于接地导电材料的量和两级之间的导电接地材料的方位而由平面的上方(或下方)的竖直地相邻的级的一个数据信号传输线路(例如，“干扰源”)产生的电磁串扰信号。在某些情况下，吸收或屏蔽电磁串扰信号的每个平面包括降低起因于到达(例如，影响或在其中被镜像)通过接地平面屏蔽的该一级的水平数据信号传输线路的每个或任一个(例如，其中，平面竖直地位于竖直地相邻的级与该一级之间)接收或传输的第二数据信号类型(例如，TX或RX；分别为第一类RX或TX的相反类型)而由通过竖直地相邻的级的水平数据信号传输线路之一(例如，“干扰源”)接收或传输的第一数据信号类型(例如，RX或TX)的不期望的电容式、电感式或导电耦合导致的电串扰。
这样的电串扰可以包括由于竖直地相邻的级中(例如，如上文所注意到的)的运载信号的水平数据信号传输线路(例如，导电材料)之间的电磁(电感式)或静电(电容式)耦合而变得彼此部分地叠合的两个数据信号类型所导致的干扰。这样的电串扰可以包括如下的情况：起因于第一水平数据信号传输线路(例如，“干扰源”)的变化的电流流动而导致的磁场感应另一竖直地相邻的级的第二水平数据信号传输线路(例如，如上文所注意到的)中的电流。在某些情况下，降低的串扰由两个信号线路之间的互感和互电容引起或支配。
在某些实施例中，接地隔离平面160、162、164或166中的任一个或每个在(1)无需增大水平数据信号传输线路之间的距离或间隔W2，且(2)无需对层或级中的水平数据信号传输线路的任何水平顺序或序列进行重新排序的情况下，降低如上文所注意到的电串扰。
在某些情况下，接地隔离式水平数据信号传输线路封装器件具有被导引通过封装器件的接地隔离线路环绕水平数据信号传输线路(例如，导体材料或金属信号迹线)。隔离线路可以将封装器件的层或级(例如，互连级)的相邻的水平数据信号接收(RX)和传输(TX)信号线路环绕(例如，竖直地和水平地使其分离)。
更具体地，每级可以具有：非导电(例如，介电)材料的上层；和具有位于与(2)导体材料(例如，纯导体或金属)的水平地相邻的接地隔离线路(例如，迹线)之间的(1)水平地相邻的非导电(例如，介电)材料部分之间的导体材料(例如，纯导体或金属)数据信号线路(例如，迹线)的下层。一个非导电材料部分可以与每个数据信号线路的外侧水平地相邻；并且，一个接地隔离线路可以与非导电材料部分中的每个部分的外侧水平地相邻。换句话说，两个接地隔离线路水平地环绕两个非导电材料部分，这两个非导电材料部分水平地环绕每个数据信号线路。在某些情况下，两个接地隔离线路被描述为水平地环绕每个数据信号线路(例如，水平地位于其左边和右边)。
每级还可以与其上方的竖直地相邻的级的接地隔离线路相比而具有其下层导体材料数据信号线路的水平(例如，横向)交错间隔，以便其下层导体材料数据信号线路安置于其上方的竖直地相邻的级的接地隔离线路的正下方。在此，该级的竖直地相邻的非导电(例如，介电)材料上层可以使该级的下层导体材料数据信号线路与其上方的竖直地相邻的级的接地隔离线路竖直地分离。类似地，每级还可以与其下方的竖直地相邻的级的接地隔离线路相比而具有其下层导体材料数据信号线路的交错间隔，以便其下层导体材料数据信号线路安置于其下方的竖直地相邻的级的接地隔离线路的正上方。在此，其下方的竖直地相邻的级的竖直地相邻的非导电(例如，介电)材料上层可以使该级的下层导体材料数据信号线路与其下方的竖直地相邻的级的接地隔离线路竖直地分离。换句话说，两个接地隔离线路竖直地环绕两个非导电材料层，这两个非导电材料层竖直地环绕每个数据信号线路。在某些情况下，两个接地隔离线路被描述为竖直地环绕每个数据信号线路(例如，竖直地位于其上方和下方)。
水平地环绕每个数据信号线路的两个接地隔离线路；以及竖直地环绕每个数据信号线路的两个接地隔离线路的组合可以被描述为”同轴地”环绕每个数据信号线路的四个接地隔离线路。
水平地、竖直地或同轴地环绕水平数据信号传输线路的接地隔离线路可以降低水平数据信号传输线路的水平地和竖直地相邻的线路之间的串扰，并且，增强这些线路的隔离。在某些情况下，隔离线路降低竖直地相邻的级之间(例如，彼此上下配置的级中的TX信号线路与RX信号线路之间)的串扰，并且，降低彼此水平地相邻的水平数据信号传输线路之间(例如，器件封装件的单个竖直级或层中)的串扰。接地隔离式水平数据信号传输线路封装器件的本实施例可以被描述为接地隔离“同轴”线路分离型数据信号封装器件(例如，参见器件550)。
图5是包括接地隔离式水平数据信号传输线路封装器件的计算系统的示意横截面侧视图和长度视图。图5示出计算系统500的示意横截面侧视图，计算系统500包括接地隔离式水平数据信号传输线路封装器件(诸如，贴片504、插入器506以及封装件510)。在某些情况下，系统500具有CPU芯片102，CPU芯片102安装于贴片504上，贴片504在第一方位107处安装于插入器506上。图5还示出芯片108，芯片108在第一方位101处安装于封装件510上；并且，芯片109在第二方位111处安装于芯片510上。封装件510在第二方位113处安装于插入器506上。例如，使用焊接凸点或凸点网格阵列(BGA)112来将芯片102的底面安装于贴片504的顶面105上。使用焊接凸点或BGA 114来将贴片504的底面在第一方位107处安装于插入器506的顶面105上。同样地，使用焊接凸点或BGA 118来将芯片108的底面在第一方位101处安装于封装件510的顶面103上。使用焊接凸点或BGA119来将芯片109的底面在方位111处安装于封装件510的表面103上。使用焊接凸点或BGA 116来将封装件510的底面在第二方位113处安装于插入器506的表面105上。
在某些情况下，系统500与100之间的唯一差异是贴片504与104之间；插入器506与106之间；以及封装件510与110之间的差异。在某些情况下，贴片504与104之间；插入器506与106之间；以及封装件510与110之间的唯一差异是贴片504、插入器506，并且，封装件510是(或具有)接地隔离“同轴”线路分离型数据信号封装器件550，以代替接地隔离平面分离型数据信号封装器件150。换句话说，在某些情况下，贴片504与104之间；插入器506与106之间；以及封装件510与110之间的唯一差异是水平数据信号传输线路122、126、130和135是(或具有)接地隔离“同轴”线路分离型数据信号封装器件550，以取代接地隔离平面分离型数据信号封装器件150。
图5还示出竖直数据信号传输线路120，竖直数据信号传输线路120起源于芯片102中，并且，向下穿过凸点112竖直地延伸并且到贴片504的竖直级中(诸如，在第一水平方位121处，向下延伸到贴片504的级Lm-Lq)。
图5还示出贴片水平数据信号传输线路122，贴片水平数据信号传输线路122起源于贴片504的级Lm-Lq中的第一水平方位121处，并且，沿着级Lm-Lq的长度L1穿过级Lm-Lq水平地延伸贴片504的级Lm-Lq中的第二水平方位123。
接下来，图5示出竖直数据信号传输线路124，其起源于贴片504中，并且，竖直地穿过凸点114向下延伸并且到插入器506的竖直级中(诸如，在第一水平方位125处向下延伸到插入器506的级Lm-Lq)。
图5还示出插入器水平数据信号传输线路126，插入器水平数据信号传输线路126起源于插入器506的级Lm-Lq中的第一水平方位125处，并且，沿着级Lm-Lq的长度L2穿过级Lm-Lq水平地延伸到插入器506的级Lm-Lq中的第二水平方位127。
接下来，图5示出竖直数据信号传输线路128，竖直数据信号传输线路128起源于插入器506中(诸如，起源于插入器506的第二水平方位127处的级Lm-Lq处)，并且，在封装件510的第一水平方位129处竖直地向上延伸到封装件510的级Lm-Lq。
图5还示出封装器件水平数据信号传输线路130，封装器件水平数据信号传输线路130起源于封装件510的级Lm-Lq中的第一水平方位125处，并且，沿着级Lm-Lq的长度L3穿过级Lm-Lq水平地延伸到封装件510的级Lm-Lq中的第二水平方位131。
接下来，图5示出竖直数据信号传输线路132，竖直数据信号传输线路132起源于封装件510中(诸如，起源于封装件510的第二水平方位131处的级Lm-Lq处)，并且，向上延伸到芯片108的底面且终止于此。
图5还示出竖直数据信号传输线路133，竖直数据信号传输线路133起源于芯片108中，并且，竖直地向下延伸到封装件510的第一水平方位134处的封装件510的级Lm-Lq。
图5还示出封装器件水平数据信号传输线路135，封装器件水平数据信号传输线路135起源于封装件510的级Lm-Lq中的第三水平方位134处，并且，沿着级Lm-Lq的长度L4穿过级Lm-Lq水平地延伸到封装件510的级Lm-Lq中的第二水平方位136。
接下来，图5示出竖直数据信号传输线路137，竖直数据信号传输线路137起源于封装件110中(诸如，起源于封装件510的第四水平方位136处的级Lm-Lq处)，并且，向上延伸到芯片109的底面且终止于此。
在某些情况下，线路120、122、124、126、128、130、132、133、135和/或137的数据信号传输信号是(或包括)针对IC芯片(例如，芯片102、108或109)、贴片504、插入器506、封装件510或附接至其的另一器件的数据信号传输信号(诸如，关于图1而描述的)。
在某些情况下，线路120、122和124还包括电力和接地信号线路或迹线(诸如，关于图1而描述的)(未示出)，其同样在级Lm-Lq或贴片504的其它级内从方位121水平地延伸到方位123。
在某些情况下，线路124、126和128还包括电力和接地信号线路或迹线(诸如，关于图1而描述的)(未示出)，其同样在级Lm-Lq或插入器506的其它级内从方位125水平地延伸到方位127。在某些情况下，接收和发射(或存在)于线路120、122、124和126的电力和接地信号线路上的电力和接地信号起源于贴片504或插入器506或附接至其的另一器件处或由其提供(诸如，关于图1而描述的)。
在某些情况下，线路128、130和132还包括电力和接地信号线路或迹线(诸如，关于图1而描述的)(未示出)，其同样在级Lm-Lq或封装件504的其它级内从方位129水平地延伸到方位131。在某些情况下，接收和发射(或存在)于线路128、130和132的电力和接地信号线路上的电力和接地信号起源于处或由其提供封装件510或插入器506，或附接至其的另一器件(诸如，关于图1而描述的)。
在某些情况下，线路133、135和137还包括电力和接地信号线路或迹线(诸如，关于图1而描述的)(未示出)，其同样在级Lm-Lq或封装件504的其它级内从方位134水平地延伸到方位136。在某些情况下，接收和发射(或存在)于线路133、135和137的电力和接地信号线路上的电力和接地信号起源于封装件510或插入器506或附接至其的另一器件处或由其提供(诸如，关于图1而描述的)。
图5还示出接地隔离式水平数据信号传输线路封装器件的示意横截面长度视图。在这种情况下，封装器件是接地隔离“同轴”线路分离型数据信号封装器件550(例如，以代替图1的接地隔离平面分离型数据信号封装器件150)。器件550可以是表示贴片504、插入器506或封装件510中的任一个的“封装器件”。能够意识到，器件550可以表示具有水平数据传输线路的另一封装器件。
在某些情况下，封装器件550表示通过透视线A-A’的贴片504的水平数据信号传输线路122；通过透视线B-B’的插入器506的水平数据信号传输线路126；通过透视线C-C’的封装件510的水平数据信号传输线路130；或封装件510的水平数据信号传输线路135通过透视线D-D’(诸如，关于封装器件150和贴片104、插入器106或封装件110而描述的)。
在某些情况下，封装器件550具有级Lm的封装器件接地隔离线路560，其使级Ln的封装器件水平数据信号接收传输线路138(例如，数据信号RX 138)中的每个与位于级Lm上方的封装器件550的级或层的竖直地相邻的(例如，位于其正上方；或位于其上方，与其平行，且具有沿着长度L1重叠的两个传输线路的宽度的至少一部分)水平数据信号接收或发射传输线路(例如，数据信号RX或TX线路)中的每个竖直地分离。级Lm的线路560同样地使级Lm上方的级的水平数据信号线路中的每个与级Ln的竖直地相邻的(例如，位于其正下方；或位于其下方，与其平行，且具有沿着长度L1重叠的两个传输线路的宽度的至少一部分)水平数据信号接收RX传输线路138中的每个分离。
在某些情况下，封装器件550具有级Lm的封装器件接地隔离线路560，其使级Lm的封装器件水平数据信号接收传输线路138中的每个(例如，数据信号RX 138)与封装器件550的级Lm的水平地相邻的(例如，紧靠(诸如，位于其左和右)；位于其旁边，与其平行，且具有沿着高度H3重叠的两个传输线路的高度的至少一部分)水平数据信号接收传输线路138(例如，数据信号RX线路)中的每个水平地分离。
在某些情况下，封装器件550具有级Ln的封装器件接地隔离线路562，其使级Lo的封装器件水平数据信号发射传输线路148中的每个(例如，数据信号TX 148)与封装器件550的位于级Ln上方的级Lm的竖直地相邻的(例如，位于其正上方；或位于其上方，与其平行，且具有沿着长度L1重叠的两个传输线路的宽度的至少一部分)水平数据信号接收传输线路(例如，数据信号RX线路)中的每个竖直地分离。级Ln的线路562同样地使级Lm的每个水平数据信号RX线路138与级Lm下方的级Lo的竖直地相邻的(例如，位于其正下方；或位于其下方，与其平行，且具有沿着长度L1重叠的两个传输线路的宽度的至少一部分)水平数据信号传输TX传输线路148中的每个分离。
在某些情况下，封装器件550具有级Ln的封装器件接地隔离线路562，其使级Ln的封装器件水平数据信号接收传输线路138(例如，数据信号RX 138)中的每个与封装器件550的级Ln的水平地相邻的(例如，紧靠(诸如，位于其左和右)；位于其旁边，与其平行，且具有沿着高度H3重叠的两个传输线路的高度的至少一部分)水平数据信号接收传输线路138(例如，数据信号RX线路)中的每个水平地分离。
在某些情况下，封装器件550具有级Lo的封装器件接地隔离线路564，其使级Lq的封装器件水平数据信号发射传输线路148中的每个(例如，数据信号TX 148)与封装器件550的位于级Lo上方的级Ln的竖直地相邻的(例如，位于其正上方；或位于其上方，与其平行，且具有沿着长度L1重叠的两个传输线路的宽度的至少一部分)水平数据信号接收传输线路(例如，数据信号RX线路)中的每个竖直地分离。级Lo的线路564同样地使级Ln的每个水平数据信号RX线路138与级Ln下方的级Lq的竖直地相邻的(例如，位于其正下方；或位于其下方，与其平行，且具有沿着长度L1重叠的两个传输线路的宽度的至少一部分)水平数据信号传输TX传输线路148中的每个分离。
在某些情况下，封装器件550具有级Lo的封装器件接地隔离线路564，其使级Lo的封装器件水平数据信号发射传输线路148中的每个(例如，数据信号TX 148)与封装器件550的级Lo的水平地相邻的(例如，紧靠(诸如，位于其左和右)；位于其旁边，与其平行，且具有沿着高度H3重叠的两个传输线路的高度的至少一部分)水平数据信号发射传输线路148(例如，数据信号TX 148)中的每个水平地分离。
在某些情况下，封装器件550具有级Lq的封装器件接地隔离线路566，其使级Lo的封装器件水平数据信号发射传输线路148中的每个(例如，数据信号TX 148)与封装器件550的位于级Lq下方的级的竖直地相邻的(例如，位于其正下方；或位于其下方，与其平行，且具有沿着长度L1重叠的两个传输线路的宽度的至少一部分)水平数据信号传输线路(例如，数据信号TX或RX线路)中的每个竖直地分离。级Lq的线路566同样地使器件550的位于级Lq下方的级的每个水平数据信号(例如，TX或RX)线路与级Lq上方的级Lo的竖直地相邻的(例如，位于其正上方；或位于其上方，且具有沿着长度L1重叠的两个传输线路的宽度的至少一部分)水平数据信号传输TX传输线路148中的每个分离。
在某些情况下，封装器件550具有级Lq的封装器件接地隔离线路566，其使级Lq的封装器件水平数据信号发射传输线路148中的每个(例如，数据信号TX 148)与封装器件550的级Lq的水平地相邻的(例如，紧靠(诸如，位于其左和右)；位于其旁边，与其平行，且具有沿着高度H3重叠的两个传输线路的高度的至少一部分)水平数据信号发射传输线路148中的每个(例如，数据信号TX 148)水平地分离。
图6A是图5的接地隔离式水平数据信号传输线路封装器件的分解示意横截面长度视图，其示出使水平数据信号接收和发射线路分离的接地隔离“同轴”线路。图6A示出接地隔离“同轴”线路分离型数据信号封装器件550(诸如，表示贴片504(例如，通过透视线A-A’的视图)、插入器506(例如，通过透视线B-B’的视图)或封装件510(例如，通过透视线C-C’或D-D”的视图)中的任一个的“封装器件”)的分解示意横截面长度视图。封装器件550示出为具有互连级Lm，互连级Lm形成于级Ln上或形成到级Ln上(例如，触碰级Ln)，级Ln形成于Lo上或形成到Lo上，级Lo形成于级Lq上或形成到级Lq上(例如，触碰级Lq)。每级可以具有：非导电(例如，介电)材料的上层；中间层，具有导体材料(例如，纯导体或金属)数据信号线路(例如，迹线)，这些数据信号线路由与数据信号线路平行的被导引通过封装器件的接地隔离线路(例如，导体材料或金属信号迹线)同轴地环绕。隔离线路可以将封装器件级(例如，互连级)的竖直地和水平地相邻的水平数据信号接收(RX)和/或传输(TX)信号线路环绕(例如，竖直地和水平地使其分离)。
更具体地，图6A示出封装器件550，封装器件550具有带有上层610的级Lm，上层610形成于中间层612上或形成到中间层612上(例如，触碰中间层612)，中间层612形成于级Ln的上层620上或形成到上层620上。
级Lm的上层610可以(例如，除了超出宽度W3的边缘的其它材料之外)包括(或是(例如，在宽度W3内))封装器件非导电材料平面103a，其使级Lm的层612与层610上方的级或层分离。层210(例如，平面103a)可以形成到级Lm的下层612上(例如，触碰下层612)或形成于下层612上。层610具有高度H4和宽度W3。在某些情况下，高度H4是10与30微米(um)之间。在某些情况下，高度H4是18与21微米之间。能够意识到，高度H4可以是信号线路与竖直地相邻的接地隔离线路之间的介电材料层在封装器件内的适当的高度，该高度小于或大于上文所提到的高度。
现在，图6A示出级Lm的下层612，下层612(例如，除了超出宽度W3的边缘的其它材料之外)包括(或是(例如，在宽度W3内))封装器件导体材料(例如，纯导体或金属)水平数据信号接收传输线路138(例如，第一类数据信号线路或迹线(诸如，RX数据信号线路))，其安置于位于(2)安置成远离每个线路138的导体材料(例如，纯导体或金属)的水平地相邻的接地隔离线路560(例如，迹线)之间的(1)水平地相邻的非导电(例如，介电)材料部分103b之间。层612使上层610与级Ln的上层620分离。层612(例如，线路138、部分103b以及线路560)可以形成到级Ln的上层620上(例如，触碰上层620)或形成于上层620上。层212具有高度H3和宽度W3。
水平数据信号接收传输线路138示出为具有高度H3和宽度W1(水平地相邻的部分103b之间的宽度)。非导电材料部分103b示出为具有高度H3和宽度W5(水平地相邻的线路138之间的宽度)。水平接地隔离线路560示出为具有高度H3和宽度W4(水平地相邻的部分103b之间的宽度)。
在某些情况下，宽度W5可以是5-50um。在某些情况下，宽度W5可以是10-40um。在某些情况下，宽度W5可以是20-35um。能够意识到，宽度W2可以是水平地相邻的数据信号接收或发射线路与水平接地隔离线路之间的非导电材料在封装器件内的适当的宽度，该宽度小于或大于上文所提到的宽度。在某些情况下，器件550(和器件950)的水平地相邻的数据信号线路的相同边缘(或宽度W1的中心)之间的制造或加工间距的宽度的尺寸是间距PW2。PW2可以等于宽度W1+2xW5+W4的总和。
能够意识到，在某些情况下，高度H3可以是接地隔离线路在封装器件内的适当的高度，该高度小于或大于上文所提到的高度。在某些情况下，高度H3与高度H1相同。
在某些情况下，宽度W4是30与235um之间。在某些情况下，宽度W4是50与150微米(um)之间。在某些情况下，宽度W4是80与135微米之间。能够意识到，宽度W4可以是接地隔离线路在封装器件内的适当的宽度，该宽度小于或大于上文所提到的宽度。
线路560可以直接物理地连接到(例如，形成为接触到)、电耦合到或直接地附接到(例如，触碰)与线路560相同的层612或级Lm中的接地接触件或通孔接触件。在某些情况下，线路560是(或包括)来自贴片504、插入器506、封装件510或附接至其的另一器件的接地信号。在某些情况下，传输(或存在)于接地线路560上的接地信号起源于贴片504、插入器506或封装件510处或由其提供。在某些情况下，接地信号可以由贴片504、插入器506或封装件510(或(例如，诸如从所电连接的母板或电源)附接至其)的接地电路、晶体管或其它构件生成。在某些情况下，该接地信号是零电压直流(DC)接地信号(例如，GND)。在某些情况下，接地信号具有0.0与0.2伏之间的电压。在某些情况下，接地信号是用于通过封装器件或IC芯片(或在封装器件或IC芯片内)提供电气接地信号的不同但接地的电压水平。
层612可以形成到级Ln的层620上(例如，触碰层620)或形成于层620上。层620具有高度H4和宽度W3(例如，如在上文中关于层610而注意到的)。
级Ln示出为具有上层620，上层620形成于下层622上或形成到下层622上(例如，触碰下层622)，下层622形成于级Lo的上层630上或形成到上层630上。
除了下述之外，级Ln都可以与级Lm类似：具有接地隔离线路562，以代替线路560；并且，层622沿着宽度W3从(例如，相对于)层612以一定的宽度(等于(1/2xW4加上W5加上1/2xW2)，或等于致使层622的每个线路562在层612的每个线路138的正下方居中的宽度)水平地偏移(例如，移动)。
线路562可以直接物理地连接到(例如，形成为接触到)、电耦合到或直接地附接到(例如，触碰)与线路562相同的层622或级Ln中的接地接触件或通孔接触件。如关于线路560而描述的，在某些情况下，接地线路562是(或包括)来自贴片504、插入器506、封装件510或附接至其的另一器件的接地信号。如关于线路560而描述的，在某些情况下，该接地信号是零电压直流(DC)接地信号(例如，GND)或具有电压。
层622可以形成到级Lo的层630上(例如，触碰层630)或形成于层630上。层630具有高度H4和宽度W3(例如，如在上文中关于层610而注意到的)。
级Lo示出为具有上层630，上层630形成于下层632上或形成到下层632上(例如，触碰下层632)，下层632形成于级Lq的上层640上或形成到上层640上。
除了下述之外，级Lo都可以与级Lm类似：具有接地隔离线路564，以代替线路560；并且，具有数据信号传输TX线路148，以代替RX线路138。层632沿着宽度W3从(例如，相对于)层622以一定的宽度(等于(1/2xW4加上W3加上1/2xW2)或等于致使层632的每个线路564在层622的每个线路138的正下方居中的宽度)水平地偏移(例如，移动)。
线路564可以直接物理地连接到(例如，形成为接触到)、电耦合到或直接地附接到(例如，触碰)与线路564相同的层632或级Lo中的接地接触件或通孔接触件。如关于线路560而描述的，在某些情况下，接地线路564是(或包括)来自贴片504、插入器506、封装件510或附接至其的另一器件的接地信号。如关于线路560而描述的，在某些情况下，该接地信号是零电压直流(DC)接地信号(例如，GND)或具有电压。
层632可以形成到级Lq的层640上(例如，触碰层640)或形成于层640上。层640具有高度H4和宽度W3(例如，如在上文中关于层610而注意到的)。
级Lq示出为具有上层640，上层640形成于下层642上或形成到下层642上(例如，触碰下层642)，下层642可以形成于级Lq下方的级的上层上或形成到该上层上。
除了下述之外，级Lq都可以与级Ln类似：具有接地隔离线路566，以代替线路560；并且，具有数据信号传输TX线路148，以代替RX线路138。层642沿着宽度W3从(例如，相对于)层632以一定的宽度(等于(1/2xW4加上W3加上1/2xW2)或等于致使层642的每个线路566在层632的每个线路148的正下方居中的宽度)水平地偏移(例如，移动)。
线路566可以直接物理地连接到(例如，形成为接触到)、电耦合到或直接地附接到(例如，触碰)与线路566相同的层642或级Lq中的接地接触件或通孔接触件。如关于线路560而描述的，在某些情况下，接地线路566是(或包括)来自贴片504、插入器506、封装件510或附接至其的另一器件的接地信号。如关于线路560而描述的，在某些情况下，该接地信号是零电压直流(DC)接地信号(例如，GND)或具有电压。
图6B是图5和图6A的接地隔离式水平数据信号传输线路封装器件的分解示意横截面侧视图，其示出使水平数据信号接收和发射线路分离的接地隔离“同轴”线路。图6B示出图5和图6A的接地隔离“同轴”线路分离型数据信号封装器件550(诸如，表示贴片504(例如，沿着长度L1)、插入器506(例如，沿着长度L2)或封装件510(例如，沿着长度L3和/或L4)中的任一个的“封装器件”)的分解示意横截面侧视图。封装器件550示出为具有互连级Lm、Ln、Lo以及Lq(例如，参见图6A)。
更具体地，图6B示出封装器件550，封装器件550沿着长度Lp具有级Lm-Lq和层610-642。长度Lp可以表示长度L1、L2、L3或L4中的任一个。在某些情况下，图6B中的级Lm-Lq和层610-642可以(例如，除了超出长度Lp的边缘的其它材料之外)分别包括(或是(例如，在长度Lp内))与关于的图5和6A中的级Lm-Lq和层610-642上文的描述相同。
图6B示出层612，层612可以包括(例如，除了超出长度Lp的边缘的其它材料之外)(或是(例如，在长度Lp内))线路138、线路560和部分103b。例如，层612示出为具有“138/560/103b”，其可以表示沿着长度Lp延伸的线路138、线路560和/或部分103b。图6B示出层622，层622可以包括(例如，除了超出长度Lp的边缘的其它材料之外)(或是(例如，在长度Lp内))线路138、线路562和部分103b。图6B示出层632，层632可以包括(例如，除了超出长度Lp的边缘的其它材料之外)(或是(例如，在长度Lp内))线路148、线路564和部分103b。图6B示出层642，层642可以包括(例如，除了超出长度Lp的边缘的其它材料之外)(或是(例如，在长度Lp内))线路148、线路566和部分103b。在某些情况下，接地隔离线路560，562，564或566分别各自电子地耦合到(例如，触碰、形成有或直接地附接到)器件550的接地接触件(诸如，安置于与每个接地平面相同的层中的接地接触件)。
接地隔离式水平数据信号传输线路封装器件550的实施例可以被描述为接地隔离“同轴”线路分离型数据信号封装器件550。水平地、竖直地及同轴地环绕级Lm-Lq中的每个级中的水平数据信号传输线路138RX或148TX的接地隔离线路560、562、564或566可以(1)降低级Lm-Lq中的不同级的水平数据信号传输线路138RX或148TX中的竖直地相邻的线路之间的串扰；以及(2)增强级Lm-Lq中的相同级中的每个级中的水平数据信号传输线路138RX或148TX的水平地相邻的线路的电子隔离。
更具体地，图5-6B示出，级Lm-Lq中的每个级可以具有非导电(例如，介电)材料的上层103a；以及下层，具有导体材料(例如，纯导体或金属)数据信号线路(例如，迹线)138RX或148TX，线路138RX或148TX位于(2)导体材料(例如，纯导体或金属)的水平地相邻的接地隔离线路560、562、564或566(例如，迹线)之间的(1)水平地相邻的非导电(例如，介电)材料部分103b之间。一个非导电材料部分103b可以与每个数据信号138RX或148TX线路的外侧水平地相邻(例如，与每个数据信号线路邻近、毗邻、邻接或侧面相接)；并且，一个接地隔离线路560、562、564或566可以与级Lm-Lq中的每个级中的非导电材料部分103b中的每个部分的外侧水平地相邻(例如，与位于数据信号线路处(或安置成离开或远离数据信号线路))的每个非导电材料部分的侧面邻近、毗邻、邻接或侧面相接)。换句话说，两个接地隔离线路(例如，线路560、562、564或566中的每个线路中的两个线路)水平地环绕两个非导电材料部分103b(例如，水平地位于其左边和右边)，两个非导电材料部分103b水平地环绕级Lm-Lq中的每个级中的每个数据信号线路138RX或148TX(例如，水平地位于其左边和右边)。在某些情况下，两个接地隔离线路(例如，线路560、562、564或566中的每个线路中的两个线路)被描述为水平地环绕级Lm-Lq中的每个级中的每个数据信号线路(例如，水平地位于其左边和右边)138RX或148TX。
在某些情况下，级Ln(例如，层622)的每个数据信号RX线路能够被认为是被两个接地隔离级Ln(例如，层622)的线路562水平地环绕。同样地，在某些情况下，级Lo(例如，层632)的每个数据信号TX线路能够被认为是被两个接地隔离级Lo(例如，层632)的线路564水平地环绕。
在某些情况下，封装器件550的接地线路(例如，线路560、562、564和566)可以降低(例如，减轻或减小)(例如，以某一系数或2、3、5或10倍)一级的水平数据信号传输线路之一(例如，级Lm、Ln、Lo或Lq的“干扰源”)与相同级(例如，该一级Lm、Ln、Lo或Lq)的水平地相邻的数据同类(例如，RX或TX)信号传输线路之间的“数据信号传输线路”串扰(且任选地，可以按相同系数增强电子隔离)。
例如，在某些情况下，封装器件550的接地隔离线路560可以减小(例如，以某一系数或2、3、5或10倍)由安置成与一个RX数据信号线路(例如，其左边和右边)水平地相邻的相同级Lm(例如，层612的)的两个“干扰源”水平RX数据信号传输线路138在级Lm(例如，层612)的一个RX数据信号传输线路138处致使或产生的“数据信号传输线路”水平电子串扰(且任选地，可以按相同系数增强电子隔离)。串扰的这样的减小可以表示水平地相邻的RX或TX数据信号线路之间的最小可接受串扰值或将该串扰减轻至最小可接受串扰值。对于级Lm中的每个水平RX数据信号线路，都可以出现这种情况。能够意识到，接地隔离线路562能够致使对于级Ln中的每个RX数据信号线路都发生相同水平电子串扰减小(且任选地，隔离增强)。在某些情况下，接地隔离线路564能够致使对于级Lo中的每个TX数据信号线路都发生相同水平电子串扰减小(且任选地，隔离增强)。在某些情况下，接地隔离线路566能够致使对于级Lq中的每个TX数据信号线路都发生相同水平电子串扰减小(且任选地，隔离增强)。
图5-6B的级Lo-Lq中的每级还可以与其上方的竖直地相邻的级的接地隔离线路560、562、564或566相比而具有其下层导体材料数据信号线路138RX或148TX的交错水平(例如，横向)间隔，以便其下层导体材料数据信号线路138RX或148TX安置于其上方的竖直地相邻的级的接地隔离线路560、562、564或566正下方。在此，每级Lo-Lq的上层的竖直地相邻的非导电(例如，介电)材料层103a可以使该级的下层导体材料数据信号线路138RX或148TX与其上方的竖直地相邻的级的接地隔离线路560、562、564或566分离(例如，竖直地安置于其间)。类似地，每级Lo-Lq还可以与其下方的竖直地相邻的级的接地隔离线路560、562、564或566相比而具有其下层导体材料数据信号线路138RX或148TX的交错水平间隔，以便其下层导体材料数据信号线路138RX或148TX安置于其下方的竖直地相邻的级的接地隔离线路560、562、564或566的正上方。在此，其下方的竖直地相邻的级的竖直地相邻的非导电(例如，介电)材料层103a可以使该级的下层导体材料数据信号线路138RX或148TX与其下方的竖直地相邻的级的接地隔离线路560、562、564或566分离(例如，竖直地安置于其间)。换句话说，两个接地隔离线路(例如，一对560和564；或562和566)竖直地环绕两个非导电材料层103a(例如，相对于其顶部和底部而竖直地定位)，两个非导电材料层103a竖直地环绕每个数据信号线路RX或148TX(例如，相对于其顶部和底部而竖直地定位)。在某些情况下，两个接地隔离线路(例如，一对560和564；或562和566)被描述为级Lm-Lq中的每个级中的竖直地环绕每个数据信号线路138RX或148TX(例如，竖直地位于其上方和下方)。
在某些情况下，级Ln(例如，层622)的每个数据信号RX线路能够被认为是被级Lm(例如，层612)的接地隔离线路560和级Lo(例如，层632)的线路564竖直地环绕。同样地，在某些情况下，级Lo(例如，层632)的每个数据信号TX线路能够被认为是被级Ln(例如，层622)的接地隔离线路562和级Lq(例如，层642)的线路566竖直地环绕。
在某些情况下，封装器件550的接地线路(例如，线路560、562、564和566)可以降低(例如，减轻或减小)(例如，以某一系数或2、3、5或10倍)一级的水平数据信号传输线路之一(例如，级Lm、Ln、Lo或Lq的“干扰源”)与该一个传输线路上方或下方两级(例如，干扰源级Lm、Ln、Lo或Lq上方或下方两级)的级中的竖直地相邻的数据信号传输线路之间的“数据信号传输线路”串扰(且任选地，可以增强隔离)。
例如，在某些情况下，封装器件550的每个接地隔离线路562可以降低(例如，以某一系数或2、3、5或10倍)起因于到达安置于级Lm(例如，层612)的“干扰源”RX线路下方两级的级Lo(例如，层632)的竖直地相邻的TX数据信号传输线路(诸如，由于线路562竖直地安置于级Lm和Lo的信号传输线路之间)而由级Lm(例如，层612)的“干扰源”水平RX数据信号传输线路138产生或造成的“数据信号传输线路”竖直串扰(且任选地，可以增强隔离)。对于级Lo中的每个水平TX数据信号线路，可以出现这种情况(诸如，其中，每个接地线路562降低起因于到达安置于级Lm的”干扰源”RX线路下方两级的级Lo的每个竖直地相邻的TX数据信号传输线路而由级Lm的每个“干扰源”水平RX数据信号传输线路138产生或造成的水平串扰(且任选地，可以增强隔离)。据认为，线路562致使起因于到达级Lm的竖直地相邻的RX线路而由级Lo的TX线路导致的竖直串扰中的相同降低。
类似地，在某些情况下，封装器件550的每个接地隔离线路564可以降低(例如，以某一系数或2、3、5或10倍)起因于到达安置于级Lq(例如，层642)的“干扰源”TX线路上方两级的级Ln(例如，层622)的竖直地相邻的RX数据信号传输线路(诸如，由于线路564竖直地安置于级Lq和Ln的信号传输线路之间)而由级Lq(例如，层642)的“干扰源”水平TX数据信号传输线路148产生或造成的“数据信号传输线路”竖直串扰(且任选地，可以增强隔离)。对于级Ln中的每个水平RX数据信号线路，可以出现这种情况(诸如，其中，每个接地线路564降低起因于到达安置于级Lq的“干扰源”TX线路上方两级的级Ln的每个竖直地相邻的RX数据信号传输线路而由级Lq的每个“干扰源”水平TX数据信号传输线路148产生或造成的水平串扰(且任选地，可以增强隔离)。据认为，线路564致使起因于到达级Lq的竖直地相邻的TX线路而由级Ln的RX线路导致的竖直串扰中的相同降低。
能够意识到，接地隔离线路560能够与级Ln上方2级的级相比而致使对于级Ln中的每个RX数据信号线路都发生相同竖直串扰降低(且任选地，隔离增强)。在某些情况下，接地隔离线路566能够与级Lo下方2级的级相比而致使对于级Lo中的每个TX数据信号线路都发生相同竖直串扰降低(且任选地，隔离增强)。
例如，通过作为电气地接地(例如，具有接地信号)的导电材料的线路，从而接地隔离线路560-566中的每个线路可以吸收或屏蔽起因于到达该一级的数据信号传输线路中的每个线路、由于接地导电材料的量和两级之间的导电接地材料的方位而由线路上方(或下方)两级的竖直地相邻的级的一个数据信号传输线路产生的电磁串扰信号(或增强来自其的电子隔离)。这可以包括降低起因于到达(例如，影响或在其中被镜像)通过接地线路所屏蔽的该一级的水平数据信号传输线路接收或传输的第二数据信号类型(例如，TX或RX；分别为第一类RX或TX的相反类型)而由通过竖直地相邻的级的水平数据信号传输线路之一(例如，“干扰源”)接收或传输的第一数据信号类型(例如，RX或TX)的不期望的电容式、电感式或导电耦合导致的电串扰。
水平地环绕级Lm-Lq中的每个级中的每个数据信号线路138RX或148TX的两个接地隔离线路(例如，线路560、562、564或566中的每个线路中的两个线路)；以及竖直地环绕级Lm-Lq中的每个级中的每个数据信号线路138RX或148TX的两个接地隔离线路(例如，一对560和564；或562和566)的组合可以被描述为“同轴地”环绕级Lm-Lq中的每个级中的每个数据信号线路138RX或148TX的四个接地隔离线路。在某些情况下，级Ln(例如，层622)的每个数据信号RX线路能够被认为是通过(1)被两个级Ln(例如，层622)的接地隔离线路562水平地环绕，并且，(2)被级Lm(例如，层612)的接地隔离线路560之一和级Lo(例如，层632)的线路564之一竖直地环绕，从而被同轴地环绕。同样地，在某些情况下，级Lo(例如，层632)的每个数据信号TX线路能够被认为是通过(1)被两个接地隔离级Lo(例如，层632)的线路564水平地环绕，并且，(2)被级Ln(例如，层622)的接地隔离线路562之一和级Lq(例如，层642)的线路566之一竖直地环绕，从而被同轴地环绕。
在某些情况下，”同轴地”环绕级Lm-Lq中的每个级中的每个水平数据信号线路138RX或148TX的四个接地隔离线路提供或导致(1)水平地环绕级Lm-Lq中的每个级中的每个数据信号线路138RX或148TX的两个接地隔离线路(例如，线路560、562、564或566中的每个线路中的两个线路)，以减小(例如，以某一系数或2、3、5或10倍)一级(例如，级Lm、Ln、Lo或Lq)的每个水平数据信号传输线路与相同级(例如，该一级Lm、Ln、Lo或Lq)的水平地相邻的数据同类(例如，RX或TX)信号传输线路之间的“数据信号传输线路”电子串扰(且任选地，可以增强电子隔离)；以及(2)两个接地隔离线路(例如，一对560和564；或562和566)竖直地环绕级Lm-Lq中的每个级中的每个数据信号线路138RX或148TX，以减小(例如，以某一系数或2、3、5或10倍)一级的水平数据信号传输线路之一(例如，级Lm、Ln、Lo或Lq的“干扰源”)与该一个传输线路的上方或下方两级(例如，干扰源级Lm、Ln、Lo或Lq上方或下方两级)的级的竖直地相邻的数据信号传输线路之间的“数据信号传输线路”串扰(且任选地，可以增强隔离)。在某些实施例中，接地隔离线路560-566在不对层或级中的水平数据信号传输线路的任何水平顺序或序列进行重新排序的情况下，如上文所注意到那样降低电串扰且增强电隔离。
注意到，存在以“菱形”形状的环绕级Ln(例如，层622)的每个数据信号RX线路的四个隔离线路，但不存在用于该RX线路的对角地相邻的接地隔离线路。这可能是因为，使不同级的RX和TX线路充分地对角隔开(例如，以预定、调谐确定、选择或以其它方式设计的距离)，以便对于数据信号线路而将串扰降低得足以(且任选地，将电子隔离增强得足以)按速度和如本文中所注意到的其它特性操作。
图7示出眼图的眼高(EH)曲线和眼宽(EW)曲线的标绘图，通过诸如在间隔在水平地相邻的信号线路与接地线路之间恒定的情况下，针对水平数据信号传输线路宽度和接地线路宽度的范围，对水平数据信号传输信号线路之一进行测试，从而产生该眼图。在某些情况下，对器件550的水平信号线路138和148；以及接地线路(例如，560、562、564和566)进行阻抗调谐(例如，参见图7)，以使器件550的信号线路138或148(例如，信道)中的竖直地相邻和水平地相邻的信号线路之间的阻抗不连续性和串扰最小化。这可以包括执行这样的调谐，以确定或识别：(1)信号线路138或148之一的所选择的目标宽度W1(且任选地，高度H3)(例如，诸如下文注意到的给定的其它设置或已知的高度和宽度)；以及(2)接地线路之一(例如，560、562、564或566)的所选择的目标宽度W4(且任选地，高度H3)(例如，诸如下文注意到的给定的其它设置或已知的高度和宽度)，这些目标宽度提供最佳信道性能，其如图示为通过对信号线路138或148之一进行测试而产生的眼图(例如，参见图3B)的眼高(EH)或眼宽(EW)曲线(例如，参见图7)的最低幅值交叉点。可以在一个或多个输入测试数据信号通过(诸如，关于图3A-B而描述的)数据信号线路的长度Lp发送时(例如，作为运行的结果)，在数据信号线路138或148的方位处，对EH和EW曲线(例如，曲线710-711和715-716)进行输出信号测量(或计算机建模)，以确定或识别隔离的水平数据信号传输线路宽度W1和接地线路宽度W4(任选地，和间隔W5)，在器件550的导引段中，沿着长度LP，沿着信号线路138和148的信道，对这些宽度进行单线路阻抗调谐(例如，参见图7)。
信号线路的阻抗调谐可以作为因素而包括或基于以下：水平数据信号传输线路宽度W1、高度H3、长度Lp；水平接地隔离线路宽度W4、高度H3、长度Lp；器件550的隔离线路与水平地相邻的水平数据信号传输线路之间的宽度W5；以及器件550的信号线路与竖直地相邻的接地线路之间的高度H4。在某些情况下，一旦长度Lp、宽度W5、高度H4以及高度H3为已知的(例如，基于封装器件550的具体设计而预定或预先选择)，就随后执行调谐(例如，计算机仿真、实际“β”器件测试或其它实验室测试)，以确定或识别提供最佳信道性能(其如图示为通过对信号线路138或148之一进行测试而产生的眼图的眼高(EH)或眼宽(EW)曲线的最低幅值交叉点)的宽度W1和W4的范围。
例如，图7示出眼图(例如，参见图3B)的眼高(EH)曲线710和711；以及眼宽(EW)曲线715和716的标绘图，通过针对水平数据信号传输线路宽度W1和接地线路宽度W4的范围(诸如，其中，间隔W2在水平地相邻的信号线路(例如，线路138或148)与接地线路(例如，线路560、562、564或566)之间为恒定)，对水平数据信号传输信号线路138或148之一进行测试，从而产生该眼图。测试可以包括响应于如在上文中关于图3A而注意到的输入信号(诸如，)阶跃上升(例如，
)和阶跃下降(例如，/>
)信号，对输出信号进行测量或建模。EH曲线710可以是关于器件550的第一设计或使用的EH曲线，该第一设计或使用独立于(例如，并非基于或未考虑)上文所注意到的因素(例如，水平数据信号传输线路宽度W1，接地线路宽度W4、高度H3、长度Lp；器件150的信号线路与水平地相邻的接地线路之间的宽度W5；以及器件150的信号线路与竖直地相邻的接地线路之间的高度H4)。EH曲线711可以是关于器件550的第二个不同的设计或使用的EH曲线，该设计或使用独立于上文所注意到的因素。EW曲线715可以是关于器件150的独立于上文所注意到的因素的第一设计或使用的EW曲线。EW曲线716可以是关于器件550的独立于上文所注意到的因素的第二个不同的设计或使用的EW曲线。
在某些情况下，这样的设计或使用可以包括如下的情况：不同的曲线表示不同的制造变化组合(诸如，其中低阻抗封装件(例如，封装件510)连接到高阻抗插入器(例如，插入器506)的情况)。在某些情况下，这样的设计或使用可以包括如下的情况：其中不同的曲线表示不同的角点组合或可能的构件变化组合。在某些情况下，这样的设计或使用可以包括如下的情况：其中不同的曲线表示对阻抗进行调谐，以使信道性能最大化的不同的设计或使用。在某些情况下，图7A示出使可能的封装件和插入器制造角点(来自制造变化的最大/典型/最小阻抗角点)组合的来自各种信道的EH和EW曲线。在某些情况下，例如，最大Z贴片+最小Z插入器+最大Z封装件，其中，Z表示阻抗。在某些情况下，EH或EW曲线的下方的共同或交叉区域示出信道EH/EW解空间。在某些情况下，优化的阻抗值与EH或EW曲线的交叉点相关联，该交叉点提供包络所有的可能的信道制造变化的最大EH/EW。
如关于图3A-B的EH曲线310-311而描述的，EH曲线710-711可以是关于不同的设计的眼高以及关于器件550的不同的信号线路宽度W1和接地线路宽度W4(例如，其中，间隔W2恒定)的示例。同样地，如关于图3A-B的EW曲线315-316而描述的，EW曲线715-716可以是关于不同的设计的眼宽以及关于器件550的不同的信号线路宽度W1和接地线路宽度W4(例如，其中，间隔W2恒定)的示例。
在某些情况下，曲线710-711和715-716针对封装器件550的水平数据信号传输线路(例如，RX线路138或TX线路148)和接地隔离线路的所选择的(例如，预定的、期望的、恒定的或一定的)长度Lp。在某些情况下，曲线710-711和715-716还针对信号线路与竖直地相邻的接地线路之间的所选择的信号线路和接地线路高度H和间隔H4。
在某些其它情况下，调谐包括获知长度Lp、宽度W5以及高度H4，然后进行调谐，以确定或识别为线路提供预定的或目标阻抗的宽度W1、宽度W4以及高度H3的范围。
更具体地，图7示出标绘关于信号线路(例如，RX线路138或TX线路148)的宽度W1和接地线路的宽度W4的不同的多对的沿着竖直Y轴720的调谐曲线710-711和715-716的幅值的图表700(例如，其中，间隔W5是沿着水平X轴730的信号线路(例如，RX或TX线路138或148)和接地线路(例如，线路560、562、564或566)中的水平地相邻的线路之间的恒定值或距离。虽然图7在相同图表700上示出曲线710-711和715-716的幅值，能够意识到，它们可以在具有不同的幅值标度的Y轴但相同X轴730的不同的图表上示出(例如，曲线全都是示出为在图表700上竖直地标度(例如，将轴720向上或向下移动)，以比较关于曲线的交叉点)。当一个或多个测试数据信号通过数据信号线路(例如，RX线路138或TX线路148)的长度Lp发送时(例如，作为运行这些信号的结果)，可以在数据信号线路的方位处，对曲线710-711和715-716进行输出信号测量(或计算机建模)。
图表700示出EH曲线710和711的交叉点712。能够意识到，曲线710和711表示不止两个曲线，但那些曲线在点712处具有最低Y轴交叉点。图表700示出EW曲线715和716的交叉点717。能够意识到，曲线715和716表示不止两个曲线，但那些曲线在点717处具有最低Y轴交叉点。
图7示出沿着竖直轴720的EW和EH曲线幅值，竖直轴720具有值W’、X’、Y’以及Z’(诸如，表示关于曲线710-711或715-716的不同的幅值)(例如，可以分别对曲线715-716或710-711进行标度，以拟合到相同图表或标绘图上)。在某些情况下，对于曲线710-711，值W’、X’、Y’以及Z’表示不同的线性地增大的EH信号幅值数值(例如，从测试信号推导的EH的电压幅值)(诸如，0.15、0.2、0.25以及0.3伏)。在某些情况下，对于曲线715-716，值W’、X’、Y’以及Z’表示不同的线性地增大的EW信号时间值(例如，从测试信号推导的EW的时间值)(诸如，3.5、4.0、4.5以及5.0E-11秒钟)。
图7示出沿着水平轴730的多对宽度W1的/宽度W4，水平轴730具有成对的值A’/B’、C’/D’、E’/F’、G’/H’、I’/J’、K’/L’、M’/N’以及O’/P’。在某些情况下，每对值的合计(例如，相加)(例如，值A’加上值B’；或值O’加上值P’等)表示相同总和或第一常数；并且，第一常数与间隔宽度W5的两倍加上是第二常数(例如，诸如间距宽度PW2)。在某些情况下，信号线路宽度W1和接地线路宽度W4以成反比的方式变化，以合计达第一常数，(诸如，其中，如果W1以值(例如，W1+W’)增大，则W4以该值(例如，W4-W’)减小，且反之亦然。在某些情况下，信号线路宽度W1和接地线路宽度W4可以被描述为成反比。在某些情况下，(1)第二常数是信号线路之间的间距宽度PW2；以及(2)信号线路宽度W1和接地线路宽度W4以成反比的方式变化，以便相加W1+W4+2xW5＝PW2(例如，第二常数)。
在某些情况下，PW2是100与200um之间。在某些情况下，它是120与150um之间。在某些情况下，它是130与140um之间。在某些情况下，成对的值A’/B’表示60与80um之间的宽度W1和55与75um之间的宽度W4；成对的值O’/P’表示25与45um之间的宽度W1和90与110um之间的宽度W4；以及其它多对位于值A’/B’与值O’/P’之间的线性区间处。在某些情况下，成对的值A’/B’表示70/65um的宽度W1/宽度W4，成对的值C’/D’表示65/70um的宽度W1/宽度W4，成对的值E’/F’表示宽度W1/宽度W4 of 60/75um，成对的值G’/H’表示55/80um的宽度W1/宽度W4，成对的值I’/J’表示50/85um的宽度W1/宽度W4，成对的值K’/L’表示45/90um的宽度W1/宽度W4，成对的值M’/N’表示40/95um的宽度W1/宽度W4，并且，成对的值O’/P’表示35/100um的宽度W1/宽度W4。
在某些情况下，Y轴720表示眼高或眼宽，该眼高或眼宽是对所测试的信号线路(例如，RX线路138或TX线路148)的信道性能进行量化的优值系数；并且，X轴730是恒定的间距(线路宽度W1+宽度W4+2xW5＝恒定的间距PW，(诸如，PW2))下的信号线路宽度W1/宽度W4的组合(带有恒定的间隔W5)。根据实施例，器件550的水平信号线路138或148的阻抗调谐包括(或是)选择(或“调谐”)单个水平导引信号线路(例如，TX和RX线路)阻抗，诸如将信号线路宽度W1/宽度W4的组合选择为优化点(或将TX和RX线路“调谐”到优化点或在优化点处)，以达到最佳信道性能，最佳信道性能如图示为EH或EW曲线的最低交叉点(例如，诸如在图7中示出)。
根据实施例，器件550的水平信号线路138或148的阻抗调谐包括基于或作为使用EH和EW交叉点712和/或点717的运算的其结果而选择的X轴730上的一个或一些方位的各种可能的选择。能够意识到，这样的调谐可以包括基于或作为使用交叉点712和/或点717的运算的结果，针对(1)信号线路138和接地线路对560/562，或(2)信号线路148和接地线路对564/566中的一个或两者，沿着轴730选择或识别一个或一些宽度W1/宽度W4。
在某些情况下，这样的阻抗调谐包括(或是)选择眼图的眼高(EH)曲线710-712或眼宽(EW)曲线715-716的最低幅值交叉点712，通过对信号线路138或148之一进行测试，从而产生该眼图。在此，例如，如图7中所示的，点712底下的X轴730方位I’/J’；或点712底下的位于I’/J’与K’/L’之间的中点处的方位可以针对(1)信号线路138和接地线路对560/562或(2)信号线路148和接地线路对564/566中的一个或两者，关于宽度W1和宽度W4而选取。在某些情况下，那些方位之一可以针对(1)信号线路138和接地线路对560/562和(2)信号线路148和接地线路对564/566两者使用。在某些情况下，以那些方位中的任一方位为中心的宽度W1和宽度W4的范围(例如，W1和W4公差(诸如，以任一方位为中心的百分之5或10))可以针对(1)信号线路138和接地线路对560/562和(2)信号线路148和接地线路对564/566两者使用。在某些情况下，那些方位之间的宽度W1和宽度W4的范围(例如，该范围内或该范围内的任何方位内的W1和W4公差)可以针对(1)信号线路138和接地线路对560/562和(2)信号线路148和接地线路对564/566两者使用。
根据一些实施例，阻抗调谐包括(或是)选择通过对信号线路138或148之一进行测试而产生的最低幅值交叉点712和点717。在此，例如，如图7中所示的，点712底下的I’/J’与点712底下的位于I’/J’与K’/L’之间的中点之间的X轴730方位(例如，其间的中点和两者的平均值或其间的另一统计运算)可以针对(1)信号线路138和接地线路对560/562或(2)信号线路148和接地线路对564/566中的一个或两者，关于宽度W1和宽度W4而选取。在某些情况下，其间的方位可以针对(1)信号线路138和接地线路对560/562和(2)信号线路148和接地线路对564/566两者使用。在某些情况下，围绕其间的方位的宽度W1和宽度W4的范围(例如，W1和W4公差(诸如，以任一方位为中心的百分之5或10))可以针对(1)信号线路138和接地线路对560/562和(2)信号线路148和接地线路对564/566两者使用。能够意识到，各种其它适当的方位可以基于交叉点712和717而选择。
能够意识到，如上文所注意到的这样的调谐可以针对或表示单个、一定程度或所有的(1)器件550的信号线路138和接地线路对560/562或(2)信号线路148和接地线路对564/566的调谐。能够意识到，如上文所注意到的这样的调谐可以由与图7中所示出的凸曲线710-711和715-716不同的曲线表示(诸如，其中，沿着轴730的所选择的宽度W1/宽度W4被选择为沿着竖直轴720位于的不同的曲线的最高点处)。
在某些情况下，该阻抗调谐提供(例如，通过针对(1)信号线路138和接地线路对560/562或(2)信号线路148和接地线路对564/566两者都确定或识别一些或所选择的目标宽度W1和宽度W4)：(1)关于线路138和148的最佳信道性能(例如，具有长度LP；宽度W1；宽度W4、线路与器件550的水平地相邻的水平数据信号传输线路之间的间距PW2；以及线路与器件550的竖直地相邻的接地线路之间的高度H4)；(2)水平数据信号传输线路(例如，信号线路138和148)的电隔离，其中，在器件550的导引段中，沿着信道(例如，沿着长度LP的信号线路138或148)对这些传输线路进行单线路阻抗调谐；以及(3)使器件550的信号线路138或148的中的竖直地相邻和水平地相邻的信号线路之间的阻抗不连续性和串扰最小化。
在某些情况下，上文的调谐包括对插入器506、贴片504以及封装件510的线路138和148单独地进行调谐。在某些情况下，它包括对插入器506、贴片504或封装件510的线路138和148单独地进行调谐。在某些情况下，上文的调谐包括对插入器506的线路138和148进行调谐，但未对贴片504和封装件510的信号线路进行调谐。在某些情况下，插入器506的宽度W1和宽度W4通过如上文所注意到的调谐而确定；并且，贴片504和封装件510的宽度W1和宽度W4基于其它因素或不包括上文所注意到的调谐的设计参数而确定。
图8是图示根据本文中所描述的实施例的用于形成接地隔离“同轴”线路分离型数据信号封装件的过程的流程图。图8示出过程800，过程800可以是用于形成图5-7的中的任一个的封装件550的本文中所描述的实施例的过程。如进一步在下文中注意到的，它还可以是用于形成图9-12的某些级或层的过程。在某些情况下，过程800是用于形成接地隔离式水平数据信号传输线路封装器件的过程，该封装器件具有两个接地隔离线路水平地环绕每个数据信号线路；并且，竖直地环绕每个数据信号线路的两个接地隔离线路，以致使四个接地隔离线路“同轴地”环绕每个数据信号线路。
过程800从任选的块810开始，在块810，形成封装器件的第一(例如，下)互连级Lo，其具有安置于第一互连级Lo的多对水平地相邻的第一接地隔离线路564之间的第一类(例如，RX或TX)封装器件导体材料水平数据信号传输线路。块810还可以包括将第一(例如，下)级Lo形成为具有安置(例如，水平地相邻的)于每个第一类(例如，RX或TX)封装器件导体材料水平数据信号接收传输线路与第一互连级Lo的每个第一接地隔离线路之间的第一互连级Lo的封装器件非导电材料部分。
块810还可以包括形成封装器件的第一(例如，下)互连级Lo，其带有第一级封装器件非导电材料层，第一级封装器件非导电材料层形成于具有第一类(例如，RX或TX)封装器件水平数据信号线路、第一接地隔离线路以及第一互连级Lo的非导电材料部分的层上(例如，触碰该层)或形成遍于该层上。
在某些情况下，块810包括将第一(例如，下)互连级Lo(例如，层630)的非导电材料层103a形成于具有第一类TX水平数据信号线路148、第一接地隔离线路564以及第一互连级Lo的非导电材料部分103b的层(例如，层632)上(例如，触碰该层)或遍于该层上。
在某些情况下，块810可以仅包括：形成级Lo的下层632，其带有第一类数据TX信号148线路，该线路水平地安置于介电材料部分103b之间，介电材料部分103b安置于第一互连级Lo的水平地相邻的第一接地隔离线路564之间；且然后将介电材料的(或具有介电材料的)上层630形成到层632上。
块810的第一示例性的实施例可以包括(例如，在形成上层630之前)，将掩模(例如，DFR，未示出)形成于上层640的顶面(例如，由味之素积层膜(ABF)组成)上，掩模具有(1)层640上的第一开口(在第一开口中形成层632的第一类数据TX信号148线路)和(2)层640上的第二开口(在第二开口中形成水平地相邻的第一接地隔离线路564)。在某些情况下，第一开口可以对层640上的掩模中的不同的第三开口(将在第三开口中形成数据TX信号接触件或数据TX信号通孔接触件)水平地开放且与其连通。在某些情况下，第二开口可以对层640上的掩模中的第四开口(将在第四开口中形成接地信号接触件或通孔接触件)水平地开放且与其连通。
这些情况中的某些情况可以包括在形成掩模层之前，将导体材料的籽晶层非电解镀层于层640上。在这种情况下，块810可以随后包括同时地形成导电材料(例如，镀层于开口的暴露的籽晶层上)，以形成第一和第二开口中的层632的数据TX信号148线路和隔离线路564(且任选地，第三开口中的数据TX信号或通孔接触件；以及层632的第四开口中的接地信号接触件或通孔接触件)。
在这些情况中的某些情况下，同时地形成导电材料可以包括在第一和第二(且任选地，第三和第四)开口中的该导电材料的相同的处理、沉积或生长的期间，形成所有的层632的数据TX信号148线路和隔离线路564(且任选地，所有的数据TX信号或通孔接触件；以及层632的接地信号接触件或通孔接触件)的该导电材料。在某些情况下，同时地形成导电材料的过程包括第一和第二(且任选地，第三和第四)开口(例如，籽晶层的非电解镀层上)中的导体材料的电解镀层。
在这些情况中的某些情况下，在同时地形成导电材料之后，去除掩模(例如，DFR)。该去除还可以包括从开口之间去除籽晶层。然后，可以使介电材料103b(例如，由味之素积层膜(ABF)组成)沉积在掩模被去除之处。在某些情况下，形成掩模的过程包括：形成掩模材料的覆盖层；和蚀刻覆盖层，以形成第一(且任选地，第二)开口。
接下来，在块820，封装器件的第二(例如，中间)互连级Ln形成于级Lo上或形成到其上(例如，触碰其)；级Ln，具有安置于第二互连级Ln的多对水平地相邻的第二接地隔离线路之间的第二类(例如，TX或RX；分别为第一类RX或TX的相反类型)封装器件导体材料水平数据信号传输线路；其中，第二级Ln的第二类传输线路水平地偏移成位于第一互连级Lo的第一接地隔离线路的正上方。块820还可以包括将第二级Ln形成为具有第二互连级Ln的封装器件非导电材料部分，该部分安置(例如，水平地相邻)于每个第二类(例如，TX或RX)封装器件导体材料水平数据信号传输线路与第二互连级Ln的每个第二接地隔离线路之间。
块820还可以包括形成封装器件的第二级Ln，其带有第二级封装器件非导电材料层，第二级封装器件非导电材料层形成于具有第二类(例如，TX或RX)封装器件水平数据信号线路、第二接地隔离线路以及第二互连级Ln的非导电材料部分的层上(例如，触碰该层)或形成遍于该层上。
在某些情况下，块820包括将第二(例如，中间)互连级Ln(例如，层620)的非导电材料层103a形成于具有封装器件550的第二类RX水平数据信号线路138、第二接地隔离线路562以及第二互连级Ln的非导电材料部分103b的层(例如，层622)上(例如，触碰其)或形成遍于其上。
在某些情况下，块820可以仅包括形成级Ln的下层622，其带有第二类数据RX信号138线路，第二类数据RX信号138线路水平地安置于介电材料部分103b之间，介电材料部分103b安置于与之间的第二互连级Ln的水平地相邻的第二接地隔离线路562；且然后将介电材料的(或具有介电材料的)上层620形成到层622上。
块820的第一示例性的实施例可以包括(例如，在形成上层620之前)，将掩模(例如，DFR，未示出)形成于上层630的顶面(例如，由味之素积层膜(ABF)组成)上，掩模具有(1)层630上的第一开口(在第一开口中形成层622的第二类数据RX信号138线路和(2)层630上的第二开口(在第二开口中形成水平地相邻的第二接地隔离线路562)。在某些情况下，第一开口可以对层630上的掩模中的不同的第三开口(将在第三开口中形成数据RX信号接触件或通孔接触件)水平地开放且与其连通。在某些情况下，第二开口可以对层630上的掩模中的第四开口(将在中形成接地信号接触件或通孔接触件)水平地开放且与其连通。
这些情况中的某些情况可以包括在形成掩模层之前，将导体材料的籽晶层非电解镀层于层630上。在这种情况下，块820可以随后包括同时地形成导电材料(例如，镀层于开口的暴露的籽晶层上)，以形成第一和第二开口中的层622的第二类数据RX信号138和隔离线路562(且任选地，第三开口中的数据RX信号或通孔接触件；以及层622的第四开口中的接地信号接触件或通孔接触件)。
在这些情况中的某些情况下，同时地形成导电材料可以包括在第一和第二(且任选地，第三和第四)开口中的该导电材料的相同的处理、沉积或生长的期间，形成所有的层622的第二类数据RX信号138和隔离线路562(且任选地，所有的数据RX信号或通孔接触件；以及层622的接地信号接触件或通孔接触件)的该导电材料。在某些情况下，同时地形成导电材料的过程包括第一和第二(且任选地，第三和第四)开口(例如，籽晶层的非电解镀层上)中的导体材料的电解镀层。
在这些情况中的某些情况下，在同时地形成导电材料之后，去除掩模(例如，DFR)。该去除还可以包括从开口之间去除籽晶层。然后，可以使介电材料103b(例如，由味之素积层膜(ABF)组成)沉积在掩模被去除之处。在某些情况下，形成掩模的过程包括：形成掩模材料的覆盖层；和蚀刻覆盖层，以形成第一(且任选地，第二)开口。
接下来，在块830，封装器件的第三(例如，上)互连级Lm形成于级Ln上或形成到其上(例如，触碰其)；级Lm具有安置于第三互连级Lm的多对水平地相邻的第三接地隔离线路之间的第二类(例如，TX或RX)封装器件导体材料水平数据信号传输线路；其中，第三级Lm的第二类传输线路水平地偏移成位于第二互连级Ln的第二接地隔离线路的正上方；且其中，(例如，下级、中间级和上级的)第一、第二和第三接地隔离线路同轴地环绕第二(例如，中间)级Ln的每个第二类数据信号传输线路。块830还可以包括将第三级Lm形成为具有第三互连级Lm的封装器件非导电材料部分，该部分安置(例如，水平地相邻)于每个第二类(例如，TX或RX)封装器件导体材料水平数据信号传输线路与第三互连级Lm的每个第三接地隔离线路之间。
块830还可以包括形成封装器件的第三级Lm，其带有第三级封装器件非导电材料层形成于具有第二类(例如，TX或RX)封装器件水平数据信号线路、第三接地隔离线路以及第三互连级Lm的非导电材料部分的层上(例如，触碰该层)或形成遍于该层上。
在某些情况下，块830包括将第三(例如，上)互连级Lm(例如，层610)的非导电材料层103a形成于具有第二类RX水平数据信号线路138、第三接地隔离线路560以及封装器件550的第三互连级Lm的非导电材料部分103b的层(例如，层612)的上(例如，触碰其)或形成遍于其上。
在某些情况下，块830可以仅包括形成级Lm的下层612，其带有第二类数据RX信号138线路，第二类数据RX信号138线路水平地安置于介电材料部分103b之间，介电材料部分103b安置于第三互连级Lm的水平地相邻的第三接地隔离线路560之间；且然后将介电材料的(或具有介电材料的)上层610形成到层612上。
块830的第一示例性的实施例可以包括(例如，在形成上层610之前)，将掩模(例如，DFR，未示出)形成于上层620的顶面(例如，由味之素积层膜(ABF)组成)上，掩模具有(1)层620上的第一开口(在第一开口中形成层612的第二类数据RX信号138线路)和(2)层620上的第二开口(在第二开口中形成水平地相邻的第三接地隔离线路560)。
在某些情况下，第一开口可以对层620上的掩模中的不同的第三开口(将在第三开口中形成数据RX信号接触件或通孔接触件)水平地开放且与其连通。在某些情况下，第二开口可以对层620上的掩模中的第四开口(将在第四开口中形成接地信号接触件或通孔接触件)水平地开放且与其连通。
这些情况中的某些情况可以包括在形成掩模层之前，将导体材料的籽晶层非电解镀层于层620上。在这种情况下，块830可以随后包括同时地形成导电材料(例如，镀层于开口的暴露的籽晶层上)，以形成第一和第二开口中的层612的第二类数据RX信号138和隔离线路560(且任选地，第三开口中的数据RX信号或通孔接触件；以及层612的第四开口中的接地信号接触件或通孔接触件)。
在这些情况中的某些情况下，同时地形成导电材料可以在第一和第二(且任选地，第三和第四)开口中的该导电材料的相同的处理、沉积或生长的期间，包括形成层612的所有的第二类数据RX信号138和隔离线路560(且任选地，所有的数据RX信号或通孔接触件；以及层612的接地信号接触件或通孔接触件)的该导电材料。在某些情况下，同时地形成导电材料的过程包括第一和第二(且任选地，第三和第四)开口(例如，籽晶层的非电解镀层上)中的导体材料的电解镀层。
在这些情况中的某些情况下，在同时地形成导电材料之后，去除掩模(例如，DFR)。该去除还可以包括从开口之间去除籽晶层。然后，可以使介电材料103b(例如，由味之素积层膜(ABF)组成)沉积在掩模被去除之处。在某些情况下，形成掩模的过程包括：形成掩模材料的覆盖层；和蚀刻覆盖层，以形成第一(且任选地，第二)开口。
接下来，在返回箭头840，过程800可以按返回到任选的块810的第二执行继续进行，在块810，形成封装器件的另一“第一”(例如，下)互连级，该互连级具有第一类(例如，RX或TX)封装器件导体材料水平数据信号传输线路。然后，过程800可以开始块820的第二执行和任选的块830的第二执行。过程800可以按这种方式继续，直到完成预定或足够数量的级或返回过程为止，以形成期望的封装器件550。在某些情况下，这可以重复3至10次。在某些情况下，重复块810一次，以形成与级Lq类似，但形成于级Lm上的级。
接下来，在过程800的第一示例性的情况下，块810可以仅包括如本文中所描述地形成层632；块820可以仅包括如本文中所描述地形成层622；以及块830可以仅包括如本文中所描述地形成层612。在第二示例性的情况下，块810可以包括如本文中所描述地形成层630和632；块820可以包括如本文中所描述地形成层620和622；以及块830可以包括如本文中所描述地形成层610和612。
能够意识到，虽然图5-8示出(且对应的描述对此进行描述)关于级Lm具有RX信号线路，级Ln具有RX信号线路，级Lo具有TX信号线路，且级Lq具有TX信号线路的实施例，但附图和描述还适用于如下的实施例：其中仅存在一级竖直地相邻的RX和TX信号(例如，级Ln是TX，并且，级Lo是RX信号)，每级具有如本文中所注意到的接地隔离线路和偏移。在某些实施例中，如本文中所注意到的，可以存在三级竖直地相邻的RX和TX信号，每级具有接地隔离线路和偏移。
例如，与图8的过程800类似的过程的实施例可以包括在转到返回840和块810之前，不执行块830，因而形成封装器件的第一(例如，下)互连级Lo，其具有第一互连级Lo的一层第一类(例如，RX或TX)水平数据信号传输线路的(例如，第一类数据信号线路或迹线(诸如，安置于封装器件第一隔离线路之间的RX或TX数据信号线路))。然后，执行块820，以形成封装器件的第二(例如，中间)互连级Ln，其具有第二互连级Ln的一层第二类(例如，TX或RX；分别为第一类RX或TX的相反类型)封装器件水平数据信号传输线路(例如，第一类数据信号线路或迹线(诸如，安置于封装器件第二隔离线路之间的TX或RX数据信号线路))。然后返回，以再次执行块810和块820。
能够意识到，虽然图4-8示出关于级Lm具有RX信号线路，级Ln具有RX信号线路，级Lo具有TX信号线路，且级Lq具有TX信号线路的实施例(且对应的描述对此进行描述)，但附图和描述还适用于如下的实施例：其中诸如，对于其中级Lm具有TX信号线路，级Ln具有TX信号线路，级Lo具有RX信号线路，且级Lq具有RX信号线路的实施例，能够使顺序颠倒。
能够意识到，虽然图4-8示出关于具有RX信号线路和TX信号线路的级的实施例(且对应的描述对此进行描述)，但附图和描述还适用于如下的实施例：其中其它类型的信息、时钟、定时、交流(AC)或数据信号能够存在于那些信号线路上。
在某些情况下，接地隔离式水平数据信号传输线路封装器件具有：(1)接地隔离平面，使水平数据信号接收和发射层或级(例如，互连级)分离(例如，参见图1-4的器件150)；和(2)接地隔离线路，“同轴地”环绕(例如，竖直地和水平地使其分离)被导引通过封装器件的竖直地和水平地相邻的水平数据信号接收(RX)和传输(TX)信号线路(例如，参见图5-8的器件550)。竖直地定位于水平数据信号接收和发射层或级(例如，互连级)之间的水平接地隔离平面可以降低竖直地相邻的级之间(例如，彼此之上和之下的级中的TX信号线路与RX信号线路之间)的串扰(诸如，关于图1-4的器件150而描述的)。水平地、竖直地或同轴地环绕水平数据信号传输线路的接地隔离线路可以降低水平数据信号传输线路的水平地和竖直地相邻的线路之间的串扰，并且，增强这些线路的隔离(诸如，关于图5-8的器件550而描述的)。
在某些情况下，与隔离线路组合的水平接地隔离平面降低竖直地相邻的级之间(例如，彼此之上和之下的级中的TX信号线路与RX信号线路之间)的串扰，并且，降低彼此水平地相邻的水平数据信号传输线路之间(例如，器件封装件的单个竖直级或层中)的串扰。接地隔离式水平数据信号传输线路封装器件的本实施例可以被描述为“组合的水平接地隔离平面和接地隔离同轴线路分离型数据信号线路封装器件”(例如，参见器件950)。
图9是计算系统的示意横截面侧视图和长度视图，该计算系统包括组合的水平接地隔离平面和接地隔离同轴线路分离型数据信号线路封装器件。图9示出计算系统900的示意横截面侧视图，包括接地隔离式水平数据信号传输线路封装器件(诸如，贴片904、插入器906和封装件910)。在某些情况下，系统900具有CPU芯片102，CPU芯片102安装于贴片904上，贴片904在第一方位107处安装于插入器906上。它还示出芯片108，芯片108在第一方位101处安装于封装件910上；并且，芯片109在第二方位111处安装于芯片910上。封装件910在第二方位113处安装于插入器906上。例如，使用焊接凸点或凸点网格阵列(BGA)112来将芯片102的底面安装于贴片904的顶面105上。使用焊接凸点或BGA114来将贴片904的底面在第一方位107处安装于插入器906的顶面105上。同样地，使用焊接凸点或BGA 118来将芯片108的底面在第一方位101处安装于封装件910的顶面103上。使用焊接凸点或BGA 119来将芯片109的底面在方位111处安装于封装件910的表面103上。使用焊接凸点或BGA 116来将封装件910的底面在第二方位113处安装于插入器906的表面105上。
在某些情况下，系统900与100之间的唯一差异是贴片904与104；插入器906与106；以及封装件910与110之间的差异。在某些情况下，贴片904与104；插入器906与106；以及封装件910与110之间的唯一差异是，贴片904、插入器906和封装件910是(或具有)组合的水平接地隔离平面和接地隔离同轴线路分离型数据信号线路封装器件950，以代替接地隔离平面分离型数据信号封装器件150。换句话说，在某些情况下，贴片904与104；插入器906与106；以及封装件910与110之间的唯一差异是，水平数据信号传输线路122、126、130和135是(或具有)接地隔离“同轴”线路分离型数据信号封装器件950，以取代接地隔离平面分离型数据信号封装器件150。
图9还示出竖直数据信号传输线路120，竖直数据信号传输线路120起源于芯片102中，并且，向下穿过凸点112竖直地延伸并且到贴片904的竖直级中(诸如，向下延伸到第一水平方位121处的贴片904的级Lm-Lq)。
图9还示出贴片水平数据信号传输线路122，贴片水平数据信号传输线路122起源于贴片904的级Lm-Lq中的第一水平方位121处，并且，沿着级Lm-Lq的长度L1穿过级Lm-Lq水平地延伸到贴片904的级Lm-Lq中的第二水平方位123。
接下来，图9示出竖直数据信号传输线路124，竖直数据信号传输线路124起源于贴片904中，并且，竖直地穿过凸点114向下延伸并且到插入器906的竖直级中(诸如，向下延伸到第一水平方位125处的插入器906的级Lm-Lq)。
图9还示出插入器水平数据信号传输线路126，其起源于插入器906的级Lm-Lq中的第一水平方位125处，并且，沿着级Lm-Lq的长度L2穿过级Lm-Lq水平地延伸到插入器906的级Lm-Lq中的第二水平方位127。
接下来，图9示出竖直数据信号传输线路128，其起源于插入器906中，(诸如，起源于插入器906的第二水平方位127处的级Lm-Lq处)，并且，竖直地向上延伸到封装件910的第一水平方位129处的封装件910的级Lm-Lq。
图9还示出封装器件水平数据信号传输线路130，其起源于封装件910的级Lm-Lq中的第一水平方位125处，并且，沿着级Lm-Lq的长度L3穿过级Lm-Lq水平地延伸到封装件910的级Lm-Lq中的第二水平方位131。
接下来，图9示出竖直数据信号传输线路132，其起源于封装件910中(诸如，起源于封装件910的第二水平方位131处的级Lm-Lq处)，并且，向上延伸到芯片108的底面且终止于此。
图9还示出竖直数据信号传输线路133，其起源于芯片108中，并且，竖直地向下延伸到封装件910的第一水平方位134处的封装件910的级Lm-Lq。
图9还示出封装器件水平数据信号传输线路135，其起源于封装件910的级Lm-Lq中的第三水平方位134处，并且，沿着级Lm-Lq的长度L4穿过级Lm-Lq水平地延伸到封装件910的级Lm-Lq中的第二水平方位136。
接下来，图9示出竖直数据信号传输线路137，其起源于封装件110中(诸如，起源于封装件910的第四水平方位136处的级Lm-Lq处)，并且，向上延伸到芯片109的底面处的且终止于此。在某些情况下，线路120、122、124、126、128、130、132、133、135和/或137的数据信号传输信号是(或包括)针对IC芯片(例如，芯片102、108或109)、贴片904、插入器906、封装件910或附接至其的另一器件的数据信号传输信号(诸如，关于图1而描述的)。
在某些情况下，线路120、122和124还包括电力和接地信号线路或迹线(诸如，关于图1而描述的)(未示出)，其同样从方位121水平地延伸到级Lm-Lq或贴片904的其它级内的方位123。
在某些情况下，线路124、126和128还包括电力和接地信号线路或迹线(诸如，关于图1而描述的)(未示出)，其同样从方位125水平地延伸到级Lm-Lq或插入器906的其它级内的方位127。在某些情况下，接收和发射(或存在)于线路120、122、124和126的电力和接地信号线路上的电力和接地信号起源于贴片904或插入器906，或附接至其的另一器件处或由其提供(诸如，关于图1而描述的)。
在某些情况下，线路128、130和132还包括电力和接地信号线路或迹线(诸如，关于图1而描述的)(未示出)，其同样从方位129水平地延伸到级Lm-Lq或封装件904的其它级内的方位131。在某些情况下，接收和发射(或存在)于线路128、130和132的电力和接地信号线路上的电力和接地信号起源于封装件910或插入器906或附接至其的另一器件处或由其提供(诸如，关于图1而描述的)。
在某些情况下，线路133、135和137还包括电力和接地信号线路或迹线(诸如，关于图1而描述的)(未示出)，其同样从方位134水平地延伸到级Lm-Lq或封装件904的其它级内的方位136。在某些情况下，接收和发射(或存在)于线路133、135和137的电力和接地信号线路上的电力和接地信号起源于封装件910或插入器906或附接至其的另一器件处或由其提供(诸如，关于图1而描述的)。
图9还示出接地隔离式水平数据信号传输线路封装器件的示意横截面长度视图。在这种情况下，封装器件是组合的水平接地隔离平面和接地隔离同轴线路分离型数据信号线路封装器件950(例如，以代替图1-4的封装器件150和图5-8的封装器件550，但使其组合)。器件950可以是“封装器件”，表示贴片904、插入器906或封装件910中的任一个。能够意识到，器件950可以表示具有水平数据传输线路的另一封装器件。在某些情况下，封装器件950表示通过透视线A-A’的贴片904的水平数据信号传输线路122；通过透视线B-B’的插入器906的水平数据信号传输线路126；通过透视线C-C’的封装件910的水平数据信号传输线路130；或通过透视线D-D’的封装件910的水平数据信号传输线路135(诸如，关于封装器件150和贴片104、插入器106或封装件110而描述的)。
图10A是图9的接地隔离式水平数据信号传输线路封装器件的分解示意横截面长度视图，其示出使水平数据信号接收和发射线路分离的组合的水平接地隔离平面和接地隔离同轴线路。图10A示出组合的水平接地隔离平面和接地隔离同轴线路分离型数据信号线路封装件950(诸如，表示贴片904(例如，通过透视线A-A’的视图)、插入器906(例如，通过透视线B-B’的视图)或封装件910(例如，通过透视线C-C’或D-D”的视图)中的任一个的“封装器件”)的分解示意横截面长度视图。封装器件950示出为具有互连级Lm，互连级Lm形成于级Ln上或形成到其上(例如，触碰其)，级Ln形成于级Lx上或形成到其上，级Lx形成于级Lo上或形成到其上(例如，触碰其)，级Lo形成于级Lq上或形成到其上(例如，触碰其)，级Lq形成于级Ly上或形成到其上(例如，触碰其)。它还示出层205，层205形成到层610上(例如，触碰其)，层610形成到层612上，层612形成到层620上，层620形成到层622上，层622形成到层915上，层915形成到层216上，层216形成到层630上，层630形成到层632上，层632形成到层640上，层640形成到层642上，层642形成到层920上，层920形成到层226上。
图10B是图9和图10A的接地隔离式水平数据信号传输线路封装器件的分解示意横截面侧视图，其示出使水平数据信号接收和发射线路的竖直地相邻的多级分离的接地隔离平面；以及使水平数据信号接收和发射线路的竖直地相邻的多级和水平地相邻的多级分离的接地隔离“同轴”线路。图10B示出图9和图10A的组合的水平接地隔离平面和接地隔离同轴线路分离型数据信号线路封装件950(诸如，表示贴片904(例如，沿着长度L1)、插入器906(例如，沿着长度L2)或封装件910(例如，沿着长度L3和/或L4)中的任一个的“封装器件”的分解示意横截面侧视图。封装器件950示出为具有互连级Lm、Ln、Lo、Lq和Ly(例如，参见图10A)。
更具体地，图10B示出封装器件950，其沿着长度Lp具有级Lm、Ln、Lo、Lq和Ly以及层205、610、612、620、622、910、216、630、632、640、642、920和226。长度Lp可以表示长度L1、L2、L3或L4中的任一个。在某些情况下，图10B中的级Lm-Ly和层205-226分别可以(例如，除了超出长度Lp的边缘的其它材料之外)包括(或是(例如，在长度Lp内))与关于图9和10A中的级Lm-Ly和层205-226的上文的描述相同的级和层。
图10B示出层612，其可以包括(例如，除了超出长度Lp的边缘的其它材料之外)(或是(例如，在长度Lp内))线路138、线路560以及部分103b。例如，层612示出为具有可以表示沿着长度Lp延伸的线路138、线路560和/或部分103b的“138/560/103b”。图10B示出层622，其可以包括(例如，除了超出长度Lp的边缘的其它材料之外)(或是(例如，在长度Lp内))线路138、线路562和部分103b。图10B示出层632，其可以包括(例如，除了超出长度Lp的边缘的其它材料之外)(或是(例如，在长度Lp内))线路148，线路564和部分103b。图10B示出层642，其可以包括(例如，除了超出长度Lp的边缘的其它材料之外)(或是(例如，在长度Lp内))线路148、线路566和部分103b。在某些情况下，接地隔离平面160、162和164；以及接地隔离线路560、562、564或566分别各自电子地耦合到(例如，触碰、形成有或直接地附接到)器件950的接地接触件或其它接地信号提供电路系统(诸如，安置于与每个接地平面相同的层中的接地接触件或线路)。
更具体地，图10A-B示出封装器件950，封装器件950具有层205，层205包括(例如，除了超出宽度W3的边缘的其它材料之外)(或是(例如，在宽度W3内))封装器件导体材料(例如，纯导体或金属)接地隔离平面160，其使级Lm的封装器件介电材料(和封装器件水平数据信号接收传输线路138(例如，数据信号RX 138))的上层610与封装器件的位于平面160上方的级或层的封装器件非导体材料(和竖直地相邻的水平数据信号发射传输线路(例如，数据信号TX或RX线路))分离。平面160除了形成于级Lm上之外，都可以与关于图1-4而描述的相同，其中，级Lm如关于图5-8而描述那样，并且，可以如适于系统900那样连接。
平面160可以直接物理地连接到、电耦合到或直接地附接到与平面160相同的层205中的接地接触件或通孔接触件。在某些情况下，平面160是(或包括)来自、起源于、提供自或生成自贴片904、插入器906、封装件910或附接至其的另一器件的接地信号(如在图1-4关于贴片104、插入器106、封装件110或另一器件而描述的)。该信号可以具有如在图1-4描述的电压水平。
接下来，图10A-B示出封装器件950具有级Lm，其带有上层610，上层610形成于下层612上或形成到其上(例如，触碰其)，下层612形成于级Ln的上层620上或形成到其上。级Lm、上层610和下层612除了层205形成到层610上之外，都可以与关于图5-8而描述的相同，并且，线路560可以如适于系统900那样连接。
在某些情况下，层612的线路560可以直接物理地连接到、电耦合到或直接地附接到与线路560相同的层612或级Lm中的接地接触件或通孔接触件。在某些情况下，接地线路560是(或包括)来自、起源于、提供自或生成自贴片904、插入器906、封装件910或附接至其的另一器件的接地信号(如在图5-8关于贴片104、插入器106、封装件110或另一器件而描述的)。该信号可以具有如在图5-8描述的电压水平。
接下来，图10A-B示出封装器件950，封装器件950具有级Ln，级Ln带有上层620，上层620形成于下层622上或形成到其上(例如，触碰其)，下层622形成于级Lx的上层915上或形成到其上。除了层622形成到层915上之外，级Ln、上层620以及下层622都可以与关于图5-8而描述的相同，并且，线路562可以如适于系统900那样连接。
在某些情况下，层622的线路562可以直接物理地连接到、电耦合到或直接地附接到与线路562相同的层622或级Ln中的接地接触件或通孔接触件。在某些情况下，接地线路562是(或包括)来自、起源于、提供自或生成自贴片904、插入器906、封装件910或附接至其的另一器件的接地信号(如在图5-8关于贴片104、插入器106、封装件110或另一器件而描述的)。该信号可以具有如在图5-8描述的电压水平。
接下来，图10A-B示出封装器件950，封装器件950具有级Lx，级Lx带有上层915，上层915形成于下层216上或形成到其上(例如，触碰其)，下层216形成于级Lo的上层630上或形成到其上。上层915可以是除了如下之外，都与关于图5-8而描述的相同的层610：其形成到层216上，并且，定位成与层622和216竖直地相邻且位于其间。下层216可以包括(或是)接地隔离平面162(诸如，关于图1-4而描述的)。平面162除了形成于级Lo上之外，都可以与关于图1-4而描述的相同，其中，级Lo如关于图5-8而描述那样，并且，可以如适于系统900那样连接。
平面162可以直接物理地连接到、电耦合到或直接地附接到与平面162相同的层216中的接地接触件或通孔接触件。在某些情况下，平面162是(或包括)来自、起源于、提供自或生成自贴片904、插入器906、封装件910或附接至其的另一器件的接地信号(如在图1-4关于贴片104、插入器106、封装件110或另一器件而描述的)。该信号可以具有如在图1-4描述的电压水平。
接下来，图10A-B示出封装器件950，封装器件950具有级Lo，级Lo带有上层630，上层630形成于下层632上或形成到其上(例如，触碰其)，下层632形成于级Lq的上层640上或形成到其上。级Lo、上层630和下层632除了层216形成到层630上之外，都可以与关于图5-8而描述的相同，并且，线路564可以如适于系统900那样连接。
在某些情况下，层632的线路564可以直接物理地连接到、电耦合到或直接地附接到与线路564相同的层632或级Lm中的接地接触件或通孔接触件。在某些情况下，接地线路564是(或包括)来自、起源于、提供自或生成自贴片904、插入器906、封装件910或附接至其的另一器件的接地信号(如在图5-8关于贴片104、插入器106、封装件110或另一器件而描述的)。该信号可以具有如在图5-8描述的电压水平。
接下来，图10A-B示出封装器件950具有级Lq，级Lq带有上层640，上层640形成于下层642上或形成到其上(例如，触碰其)，下层642形成于级Ly的上层920上或形成到其上。除了该级642形成到层920上之外，级Lq、上层640和下层642都可以与关于图5-8而描述的相同，并且，线路566可以如适于系统900那样连接。
在某些情况下，层642的线路566可以直接物理地连接到、电耦合到或直接地附接到与线路566相同的层642或级Lm中的接地接触件或通孔接触件。在某些情况下，接地线路566是(或包括)来自、起源于、提供自或生成自贴片904、插入器906、封装件910或附接至其的另一器件的接地信号(如在图5-8关于贴片104、插入器106、封装件110或另一器件而描述的)。该信号可以具有如在图5-8描述的电压水平。
接下来，图10A-B示出封装器件950具有级Ly，级Ly带有上层920，上层920形成于下层226上或形成到其上(例如，触碰其)，下层226可以形成于器件950的另一层上或形成到其上。上层920可以是除了如下构造之外，都与关于图5-8而描述的相同的层610：它形成到层226上，并且，定位成与层642和226竖直地相邻且位于其间。下层226可以包括(或是)接地隔离平面164(诸如，关于图1-4而描述的),除了层920形成到层226上之外，并且，它可以如适于系统900那样连接。平面164除了形成于封装器件950的下级上之外，都可以与关于图1-4而描述的相同，并且，可以如适于系统900那样连接。
平面164可以直接物理地连接到、电耦合到或直接地附接到与平面164相同的层226中的接地接触件或通孔接触件。在某些情况下，平面164是(或包括)来自、起源于、提供自或生成自贴片904、插入器906、封装件910或附接至其的另一器件的接地信号(如在图1-4关于贴片104、插入器106、封装件110或另一器件而描述的)。该信号可以具有如在图1-4描述的电压水平。
接地隔离式水平数据信号传输线路封装器件950的实施例可以被描述为组合的水平接地隔离平面和接地隔离同轴线路分离型数据信号线路封装件950。
封装器件950的接地平面160、162和164可以各自为跨过竖直地位于两个级(例如，Lm和Ln；或Lo和Lq)的每个水平数据信号传输线路(例如，RX或TX)与该接地平面(例如，该一级)的上方(或下方)的所有的级的所有的数据信号传输线路之间的层的接地隔离平面或平面结构，因而降低(例如，以某一系数或2、3、5或10倍)该一级的水平数据信号传输线路的每个线路(例如，“干扰源”)与该接地平面(例如，那两个级)上方(或下方)的所有的级的所有的数据信号传输线路之间的“数据信号传输线路”串扰。
水平地、竖直地及同轴地环绕级Lm-Lq中的每个级中的水平数据信号传输线路138RX或148TX的接地隔离线路560、562、564或566可以(1)降低级Lm-Lq中的不同级的水平数据信号传输线路138RX或148TX中的竖直地相邻的线路之间的串扰；以及(2)降低级Lm-Lq中的相同级中的每个级中的水平数据信号传输线路138RX或148TX的水平地相邻的线路之间的串扰。
更具体地，图9-10B示出，级Lm-Lq中的每个级可以具有：非导电(例如，介电)材料的上层103a；以及下层，具有导体材料(例如，纯导体或金属)数据信号线路(例如，迹线)138RX或148TX，线路138RX或148TX位于(2)导体材料(例如，纯导体或金属)的水平地相邻的接地隔离线路560、562、564或566(例如，迹线)之间的(1)水平地相邻的非导电(例如，介电)材料部分103b之间(诸如，关于图5-8而描述的)。
在某些情况下，封装器件950的接地线路(例如，线路560、562、564和566)可以降低或减小(例如，以某一系数或2、3、5或10倍)一级的水平数据信号传输线路之一(例如，级Lm、Ln、Lo或Lq的“干扰源”)与相同级(例如，该一级Lm、Ln、Lo或Lq)的水平地相邻的数据同类(例如，RX或TX)信号传输线路之间的“数据信号传输线路”串扰(且任选地，可以增强电子隔离)(诸如，关于图5-8而描述的)。对于级Lm、Ln、Lo以及Lq中的每个水平RX数据信号线路，都可以出现这种情况(诸如，关于图5-8而描述的)。
图9-10B的级Lo-Lq中的每级还可以与其上方的竖直地相邻的级的接地隔离线路560、562、564或566相比而具有其下层导体材料数据信号线路138RX或148TX的交错水平(例如，横向)间隔(诸如，关于图5-8而描述的)。然而，在某些情况下，如关于图5-8而描述的，级Lo并非相对于级Ln而交错(例如，线路562位于线路564的正上方)，诸如，这是因为，隔离平面162为级Ln的信号线路提供竖直接地隔离，以取代级Lo的隔离线路564，并且，为级Lo的信号线路提供竖直接地隔离，以取代级Ln的隔离线路562。
在此，在某些情况下，一个接地隔离线路和一个接地隔离平面竖直地环绕两个非导电材料层103a(例如，竖直地位于其顶部和底部)，两个非导电材料层103a竖直地环绕每个数据信号RX或TX线路(例如，竖直地位于其顶部和底部)。例如，线路562竖直地位于级Lm的每个线路138的下方，并且，接地隔离平面160竖直地位于级Lm的每个线路138的上方。因而，线路562和平面160竖直地环绕级Lm的每个线路138。同样地，线路560竖直地位于级Ln的每个线路138的上方，并且，接地隔离平面162竖直地位于级Ln的每个线路138的下方。因而，线路560和平面162竖直地环绕级Ln的每个线路138。在另一示例中，线路566竖直地位于级Lo的每个线路148的下方，并且，接地隔离平面162竖直地位于级Lo的每个线路148的上方。因而，线路566和平面162竖直地环绕级Lo的每个线路148。接下来，线路564竖直地位于级Lq的每个线路148的上方，并且，接地隔离平面164竖直地位于级Lq的每个线路148的下方。因而，线路566和平面164竖直地环绕级Lq的每个线路148。在某些情况下，一个接地隔离线路和一个接地隔离平面被描述为竖直地环绕级Lm-Lq中的每个级中的每个数据信号线路138RX或148TX(例如，竖直地位于其上方和下方)。
在某些情况下，封装器件950的接地平面(例如，平面160、162和164)和封装器件950的接地线路(例如，线路560、562、564和566)的组合可以降低(例如，以某一系数或2、3、5或10倍)具有信号线路的一级的水平数据信号传输线路之一(例如，级Lm、Ln、Lo或Lq的“干扰源”)与该一个传输线路上方或下方(例如，干扰源级Lm、Ln、Lo或Lq上方或下方)两个级(例如，具有信号线路的级中的两个级或级Lm、Ln、Lo或Lq的两个级)的级的竖直地相邻的数据信号传输线路之间的“数据信号传输线路”串扰(且任选地，可以增强隔离)。
在某些情况下，除了被隔离线路(例如，信号线路的每级的上方或下方)竖直地环绕之外，信号线路的级还(或替代地)被隔离平面竖直地环绕。在一个示例中，封装器件950的每对接地隔离平面(例如，一对平面160和162；或162和164)竖直地环绕信号线路的每级。例如，平面162可以降低(例如，以某一系数或2、3、5或10倍)起因于到达安置于级Lm和Ln的“干扰源”RX线路下方两个级(例如，具有信号线路的级中的两个级或级Lm、Ln、Lo或Lq的两个级)的级Lo的竖直地相邻的TX数据信号传输线路(诸如，由于平面162竖直地安置于级Lo以及级Lm和Ln的信号传输线路之间)而由级Lm和Ln的“干扰源”水平RX数据信号传输线路138产生或造成的“数据信号传输线路”竖直串扰(且任选地，可以增强隔离)。这可以是除了诸如上述的由隔离线路提供的竖直隔离以外。据认为，平面160致使起因于到达平面160上方的级的竖直地相邻的TX线路而由级Lm和Ln的RX线路导致的竖直串扰的相同降低。在此，可以说，平面160和162竖直地环绕级Lm和Ln。
类似地，在某些情况下，平面162可以降低(例如，以某一系数或2、3、5或10倍)起因于到达安置于级Lo和Lq的“干扰源”TX线路上方两个级(例如，具有信号线路的级中的两个级或级Lm、Ln、Lo或Lq的两个级)的级Ln的竖直地相邻的RX数据信号传输线路(诸如，由于平面162竖直地安置于级Ln以及级Lo和Lq的信号传输线路之间)而由级Lo和Lq的“干扰源”水平TX数据信号传输线路148产生或造成的“数据信号传输线路”竖直串扰(且任选地，可以增强隔离)。据认为，平面164致使起因于到达平面164下方的级的竖直地相邻的RX线路而由级Lp和Lq的TX线路导致的竖直串扰的相同降低。在此，可以说，平面164和162竖直地环绕级Lo和Lq。
在某些情况下，由于接地隔离平面(例如，平面162)，可能没必要使级Lo的信号线路与级Ln的信号线路水平地交错。另外，在某些情况下，可能没必要使级Lo的信号线路与级Lm的信号线路水平地交错。同样地，在某些情况下，可能没必要使级Lo的信号线路与级Lq的信号线路水平地交错。此外，在某些情况下，可能没必要使级Lq的信号线路与级Lm的信号线路水平地交错。
根据实施例，通过作为电气地接地(例如，具有接地信号)的导电材料的平面和线路，接地隔离线路560-566和/或平面160-164中的每个可以吸收或屏蔽起因于到达该一级的数据信号传输线路中的每个线路、由于接地导电材料的量和两级之间的导电接地材料的方位而由线路上方(或下方)两级的竖直地相邻的级(级Lm、Ln、Lo或Lq)的一个数据信号传输线路产生的电磁串扰信号(或增强来自其的电子隔离)。这可以包括降低起因于到达(例如，影响或在其中被镜像)通过接地线路所屏蔽的该一级的水平数据信号传输线路接收或传输的第二数据信号类型(例如，TX或RX；分别为第一类RX或TX的相反类型)而由通过竖直地相邻的级的水平数据信号传输线路之一(例如，“干扰源”)接收或传输的第一数据信号类型(例如，RX或TX)的不期望的电容式、电感式或导电耦合导致的电串扰。
两个接地隔离线路的组合(例如，线路560、562、564或566中的每个线路中的两个线路)水平地环绕级Lm-Lq中的每个级中的每个数据信号线路138RX或148TX；并且，竖直地环绕级Lm-Lq中的每个级中的每个数据信号线路138RX或148TX的两个接地隔离平面(例如，一对平面160和162；或162和164)以及任选地隔离线路(例如，一对线路560和平面162；或平面162和线路566)可以被描述为“同轴地”环绕级Lm-Lq中的每个级中的每个数据信号线路138RX或148TX的四个接地隔离线路。
在某些情况下，级Ln(例如，层622)的每个数据信号RX线路能够被认为是通过(1)被级Ln(例如，层622)的两个接地隔离线路562水平地环绕，(2)被级Lm的接地隔离线路560(和/或任选地平面160)和级Lx的平面162(和/或任选地级Lo的线路564)竖直地环绕，从而被同轴地环绕。同样地，在某些情况下，级Lo(例如，层632)的每个数据信号TX线路能够被认为是通过(1)被级Lo(例如，层632)的两个接地隔离线路564水平地环绕，(2)被级Lq的接地隔离线路566(和/或任选地平面164)和级Lx的平面162(和/或任选地级Ln的线路562)竖直地环绕，从而被同轴地环绕。
在某些情况下，“同轴地”环绕级Lm-Lq中的每个级中的每个水平数据信号线路138RX或148TX的四个接地隔离线路提供或导致以下的组合：(1)水平地环绕级Lm-Lq中的每个级中的每个数据信号线路138RX或148TX的两个接地隔离线路(例如，线路560、562、564或566中的每个线路中的两个线路)，以降低或减小(例如，以某一系数或2、3、5或10倍)一级(例如，级Lm、Ln、Lo或Lq)的每个水平数据信号传输线路与相同级(例如，该一级Lm、Ln、Lo或Lq)的水平地相邻的数据同类(例如，RX或TX)信号传输线路之间的“数据信号传输线路”串扰(且任选地，可以增强电子隔离)；以及(2)竖直地环绕级Lm-Lq中的每个级中的每个数据信号线路138RX或148TX的接地隔离线路和/或平面，以减小(例如，以某一系数或2、3、5或10倍)一级的水平数据信号传输线路之一(例如，级Lm、Ln、Lo或Lq的“干扰源”)与以级Lm、Ln、Lo或Lq中的两个级高于或低于该一个传输线路的一级的竖直地相邻的数据信号传输线路之间的“数据信号传输线路”串扰(且任选地，可以增强隔离)。在某些实施例中，在无需对层或级中的水平数据信号传输线路的任何水平顺序或序列进行重新排序的情况下，接地隔离线路和平面如上文所注意到那样降低电串扰且增强电隔离。
注意到，对于封装器件950，由平面160使级Lm的信号线路与平面160上方的信号线路对角地隔离；由平面162使级Ln的信号线路与平面162下方的级Lo和Lq的信号线路对角地隔离；由平面162使级Lo的信号线路与平面162上方的级Ln和Lm的信号线路对角地隔离；并且，由平面166使级Lq的信号线路与平面166下方的信号线路对角地隔离。
由于接地隔离平面，因而在某些情况下，可能没必要使不同级的RX和TX线路充分地(例如，以预定、调谐确定、选择或以其它方式设计的距离)对角地隔开，以便对于数据信号线路，串扰足够低，并且，隔离足够高，从而以如本文中所注意到的速度以及其它特性操作。在某些情况下，由于平面162，因而可能没必要提供级Lo的信号线路与级Ln的信号线路的这样的对角隔开。
图11示出眼图的眼高(EH)曲线和眼宽(EW)曲线的标绘图，通过诸如在间隔在水平地相邻的信号线路与接地线路之间恒定的情况下，针对水平数据信号传输线路宽度和接地线路宽度的范围，对水平数据信号传输信号线路之一进行测试，从而产生该眼图。在某些情况下，对器件950的水平信号线路138和148；以及接地线路(例如，560、562、564和566)进行阻抗调谐(例如，参见图11)，以使器件950的信号线路138或148(例如，信道)中的竖直地相邻和水平地相邻的信号线路之间的阻抗不连续性和串扰最小化。这可以包括执行这样的调谐，以确定或识别：(1)信号线路的138或148之一的所选择的目标宽度W1(且任选地，高度H3)(例如，诸如下文注意到的给定的其它设置或已知的高度和宽度)；以及(2)接地线路之一(例如，560、562、564或566)的所选择的目标宽度W4(且任选地，高度H3)(例如，诸如下文注意到的给定的其它设置或已知的高度和宽度)，这些宽度提供最佳信道性能，其如图示为眼图(例如，参见图3B)的眼高(EH)或眼宽(EW)曲线(例如，参见图11)的最低幅值交叉点，通过对信号线路138或148之一进行测试而产生该眼图。在一个或多个输入测试数据信号通过诸如关于图3A-B而描述的数据信号线路的长度Lp发送时(例如，作为运行的结果)，可以在数据信号线路138或148的方位处，对EH和EW曲线(例如，曲线1110-1111和1115-1116)进行输出信号测量(或计算机建模)，以确定或识别隔离的水平数据信号传输线路宽度W1和接地线路宽度W4(任选地，和间隔W5)，在器件950的导引段中，沿着长度LP，沿着信号线路138和148的信道，对这些宽度进行单线路阻抗调谐(例如，参见图11)。
信号线路的阻抗调谐可以作为因素而包括或基于以下：水平数据信号传输线路宽度W1、高度H3、长度Lp；水平接地隔离线路宽度W4、高度H3、长度Lp；器件950的隔离线路与水平地相邻的水平数据信号传输线路之间的宽度W5；以及器件950的信号线路与竖直地相邻的接地线路(或隔离平面)之间的高度H4。在某些情况下，一旦长度Lp，宽度W5、高度H4以及高度H3为已知的(例如，基于封装器件950的具体设计而预定或预先选择)，就随后执行调谐(例如，计算机仿真、实际“β”器件测试或其它实验室测试)，以确定或识别提供最佳信道性能(如图示为通过对信号线路138或148之一进行测试而产生的眼图的眼高(EH)或眼宽(EW)曲线的最低幅值交叉点)的宽度W1和W4的范围。
例如，图11示出眼图的(例如，参见图3B)眼高(EH)曲线1110和1111；以及眼宽(EW)曲线1115和1116的标绘图，通过针对水平数据信号传输线路宽度W1和接地线路宽度W4的范围(诸如，其中，间隔W2在水平地相邻的信号线路(例如，线路138或148)与接地线路(例如，线路560、562、564或566)之间为恒定的)，对水平数据信号传输信号线路138或148之一进行测试，从而产生该眼图。测试可以包括响应于如在上文中关于图3A而注意到的输入信号(诸如，阶跃上升(例如，
)和阶跃下降(例如，/>
)信号)，对输出信号进行测量或建模。EH曲线1110可以是关于器件950的第一设计或使用的EH曲线，第一设计或使用独立于(例如，并非基于或未考虑)上文所注意到的因素(例如，水平数据信号传输线路宽度W1，接地线路宽度W4、高度H3、长度Lp；器件150的信号线路与水平地相邻的接地线路之间的宽度W5；以及器件150的信号线路与竖直地相邻的接地线路或隔离平面之间的高度H4)。EH曲线1111可以是关于器件950的第二个不同的设计或使用的EH曲线，该EH曲线独立于上文所注意到的因素。EW曲线1115可以是关于器件150的独立于上文所注意到的因素的第一设计或使用的EW曲线。EW曲线1116可以是关于器件950的独立于上文所注意到的因素的第二个不同的设计或使用的EW曲线。
在某些情况下，这样的设计或使用可以包括如下的情况：不同的曲线表示不同的制造变化组合(诸如，其中，低阻抗封装件(例如，封装件910)连接到高阻抗插入器(例如，插入器906))。在某些情况下，这样的设计或使用可以包括如下的情况：其中不同的曲线表示不同的角点组合或可能的构件变化组合。在某些情况下，这样的设计或使用可以包括如下的情况：其中不同的曲线表示对阻抗进行调谐，以使信道性能最大化的不同的设计或使用。在某些情况下，图11A示出使可能的封装件和插入器制造角点(来自制造变化的最大/典型/最小阻抗角点)组合的来自各种信道的EH和EW曲线。在某些情况下，例如，最大Z贴片+最小Z插入器+最大Z封装件，其中，Z表示阻抗。在某些情况下，EH或EW曲线的下方的共同或交叉区域示出信道EH/EW解空间。在某些情况下，优化的阻抗值与EH或EW曲线的交叉点相关联，该交叉点提供包络所有的可能的信道制造变化的最大EH/EW。
如关于图3A-B的EH曲线310-311而描述的，EH曲线1110-1111可以是关于不同的设计的眼高以及关于器件950的不同的信号线路宽度W1和接地线路宽度W4(例如，其中，间隔W2恒定)的示例。同样地，如关于图3A-B的EW曲线315-316而描述的，EW曲线1115-1116可以是关于不同的设计的眼宽以及and关于器件950的不同的信号线路宽度W1和接地线路宽度W4(例如，其中，间隔W2恒定)的示例。
在某些情况下，曲线1110-1111和1115-1116针对封装器件950的水平数据信号传输线路(例如，RX线路138或TX线路148)和接地隔离线路(和隔离平面)的所选择的(例如，预定的、期望的、恒定的或一定的)长度Lp。在某些情况下，曲线1110-1111和1115-1116还针对信号线路与竖直地相邻的接地线路之间的所选择的信号线路和接地线路高度H和间隔H4(或隔离平面)。
在某些其它情况下，调谐包括获知长度Lp、宽度W5以及高度H4，然后进行调谐，以确定或识别为线路提供预定的或目标阻抗的宽度W1、宽度W4以及高度H3的范围。
更具体地，图11示出图表1100，图表1100关于信号线路(例如，RX线路138或TX线路148)的宽度W1和接地线路的宽度W4的不同的多对(例如，其中，间隔W5是信号线路(例如，RX或TX线路138或148)和接地线路(例如，线路560、562、564或566)中的水平地相邻的线路之间的沿着水平X轴1130的恒定值或距离，标绘调谐曲线1110-1111和1115-1116的沿着竖直Y轴1120的幅值。虽然图11在相同图表1100上示出曲线1110-1111和1115-1116的幅值，但能够意识到，它们可以在具有不同的幅值标度的Y轴，但相同的X轴1130的不同的图表上示出(例如，曲线全都是示出为在图表1100上竖直地标度(例如，将轴1120向上或向下移动)，以比较关于曲线的交叉点)。当一个或多个测试数据信号通过器件950的数据信号线路(例如，RX线路138或TX线路148)的长度Lp发送时(例如，作为运行这些信号的结果)，可以在数据信号线路的方位处，对曲线1110-1111和1115-1116进行输出信号测量(或计算机建模)。
图表1100示出EH曲线1110和1111的交叉点1112。能够意识到，曲线1110和1111表示不止两个曲线，但那些曲线在点1112处具有最低Y轴交叉点。图表1100示出EW曲线1115和1116的交叉点1117。能够意识到，曲线1115和1116表示不止两个曲线，但那些曲线在点1117处具有最低Y轴交叉点。
图11示出沿着竖直轴1120的EW和EH曲线幅值，竖直轴1120具有值W”、X”、Y”以及Z”(诸如，表示关于曲线1110-1111或1115-1116的不同的幅值)(例如，可以分别对曲线1115-1116或1110-1111进行标度，以拟合到相同图表或标绘图上)。在某些情况下，对于曲线1110-1111，值W”、X”、Y”以及Z”表示不同的线性地增大的EH信号幅值数值(例如，从测试信号推导的EH的电压幅值)(诸如，0.2、0.25、0.3以及0.35伏)。在某些情况下，对于曲线1115-1116，值W”、X”、Y”以及Z”表示不同的线性地增大的EW信号时间值(例如，从测试信号推导的EW的时间值)(诸如，4.0、4.5、5.0以及5.5E-11秒钟)。
图11示出沿着水平轴1130的多对宽度W1的/宽度W4，水平轴1130具有成对的值A”/B”、C”/D”、E”/F”、G”/H”、I”/J”、K”/L”、M”/N”以及O”/P”。在某些情况下，每对值的合计(例如，相加)(例如，值A”加上值B”；或值O”加上值P”等)表示相同总和或第一常数；并且，第一常数与间隔宽度W5的两倍相加是第二常数(例如，诸如间距宽度PW2)。在某些情况下，信号线路宽度W1和接地线路宽度W4以成反比的方式变化，以合计达第一常数，(诸如，其中，如果W1以某一值(例如，W1+W”)增大，则W4以该值(例如，W4-W”)减小，且反之亦然。在某些情况下，信号线路宽度W1和接地线路宽度W4可以被描述为成反比。在某些情况下，(1)第二常数是信号线路之间的间距宽度PW2；以及(2)信号线路宽度W1和接地线路宽度W4以成反比的方式变化，以便相加W1+W4+2xW5＝PW2(例如，第二常数)。
在某些情况下，PW2是100与200um之间。在某些情况下，它是120与150um之间。在某些情况下，它是130与140um之间。在某些情况下，成对的值A”/B”表示60与80um之间的宽度W1和55与75um之间的宽度W4；成对的值O”/P”表示25与45um之间的宽度W1和90与110um之间的宽度W4；并且，其它多对位于值A”/B”与值O”/P”之间的线性区间处。在某些情况下，成对的值A”/B”表示70/65um的宽度W1/宽度W4，成对的值C”/D”表示65/70um的宽度W1/宽度W4，成对的值E”/F”表示60/75um的宽度W1/宽度W4，成对的值G”/H”表示55/80um的宽度W1/宽度W4，成对的值I”/J”表示50/85um的宽度W1/宽度W4，成对的值K”/L”表示45/90um的宽度W1/宽度W4，成对的值M”/N”表示40/95um的宽度W1/宽度W4，并且，成对的值O”/P”表示35/100um的宽度W1/宽度W4。
在某些情况下，Y轴1120表示眼高或眼宽，该眼高或眼宽是对所测试的信号线路(例如，RX线路138或TX线路148)的信道性能进行量化的优值系数；并且，X轴1130是恒定的间距(线路宽度W1+宽度W4+2xW5＝恒定的间距PW，(诸如，PW2))下的信号线路宽度W1/宽度W4的组合(带有恒定的间隔W5)。根据实施例，器件950的水平信号线路138或148的阻抗调谐包括(或是)选择(或“调谐”)单个水平导引信号线路(例如，TX和RX线路)阻抗，诸如将信号线路宽度W1/宽度W4的组合选择为优化点(或将TX和RX线路“调谐”到优化点或在优化点处)，以达到最佳信道性能，最佳信道性能如图示为EH或EW曲线的最低交叉点(例如，诸如在图11中示出)。
根据实施例，器件950的水平信号线路138或148的阻抗调谐包括基于或作为使用EH和EW交叉点1112和/或点1117的运算的其结果而选择的X轴1130上的一个或一些方位的各种可能的选择。能够意识到，这样的调谐可以包括基于或作为使用交叉点1112和/或点1117的运算的结果，针对(1)信号线路138和接地线路对560/562或(2)信号线路148和接地线路对564/566中的一个或两者，沿着轴1130选择或识别一个或一些宽度W1/宽度W4。
在某些情况下，这样的阻抗调谐包括(或是)选择眼图的眼高(EH)曲线1110-1112或眼宽(EW)曲线1115-1116的最低幅值交叉点1112，通过对信号线路138或148之一进行测试，从而产生该眼图。在此，例如，如图11中所示的，位于点1112底下的X轴1130方位I”/J”；或点1112底下的位于I”/J”与K”/L”之间的中点处的方位可以针对(1)信号线路138和接地线路对560/562或(2)信号线路148和接地线路对564/566中的一个或两者，关于宽度W1和宽度W4而选取。在某些情况下，那些方位之一可以针对(1)信号线路138和接地线路对560/562和(2)信号线路148和接地线路对564/566两者都使用。在某些情况下，以那些方位中的任一方位为中心的宽度W1和宽度W4的范围(例如，W1和W4公差(诸如，以任一方位为中心的百分之5或10))可以针对(1)信号线路138和接地线路对560/562和(2)信号线路148和接地线路对564/566两者都使用。在某些情况下，那些方位之间的宽度W1和宽度W4的范围(例如，该范围内或该范围内的任何方位内的W1和W4公差)可以针对(1)信号线路138和接地线路对560/562和(2)信号线路148和接地线路对564/566两者都使用。
根据一些实施例，阻抗调谐包括(或是)选择通过对信号线路138或148之一进行测试而产生的最低幅值交叉点1112和点1117。在此，例如，如图11中所示的，点1112底下的I”/J”与点1112底下的位于I”/J”与K”/L”之间的中点之间的X轴1130方位(例如，其间的中点和两者的平均值或其间的另一统计运算)可以针对(1)信号线路138和接地线路对560/562或(2)信号线路148和接地线路对564/566中的一个或两者，关于宽度W1和宽度W4而选取。在某些情况下，其间的方位可以针对(1)信号线路138和接地线路对560/562和(2)信号线路148和接地线路对564/566两者都使用。在某些情况下，围绕其间的方位的宽度W1和宽度W4的范围(例如，W1和W4公差(诸如，以任一方位为中心的百分之5或10))可以针对(1)信号线路138和接地线路对560/562和(2)信号线路148和接地线路对564/566两者都使用。能够意识到，各种其它适当的方位可以基于交叉点1112和1117而选择。
能够意识到，如上文所注意到的这样的调谐可以针对或表示单个、一定程度或所有的(1)器件950的信号线路138和接地线路对560/562或(2)信号线路148和接地线路对564/566的调谐。能够意识到，如上文所注意到的这样的调谐可以由与在图11中示出的凸曲线1110-1111和1115-1116不同的曲线表示(诸如，其中，沿着轴1130的所选择的宽度W1/宽度W4被选择为沿着竖直轴1120位于不同的曲线的最高点处。
在某些情况下，该阻抗调谐提供(例如，通过针对(1)信号线路138和接地线路对560/562或(2)信号线路148和接地线路对564/566两者都确定或识别一些或所选择的目标宽度W1和宽度W4)：(1)关于线路138和148的最佳信道性能(例如，具有长度LP；宽度W1；宽度W4、器件950的线路与水平地相邻的水平数据信号传输线路之间的间距PW2；以及器件950的线路与竖直地相邻的接地线路(或隔离平面)之间的高度H4)；(2)水平数据信号传输线路(例如，信号线路138和148)的电隔离，其中，在器件950的导引段中，沿着信道(例如，沿着长度LP的信号线路138或148)，对这些传输线路进行单线路阻抗调谐；以及(3)使器件950的信号线路138或148的中的竖直地相邻和水平地相邻的信号线路之间的阻抗不连续性和串扰最小化。
在某些情况下，上文的调谐包括对插入器906、贴片904以及封装件910的线路138和148单独地进行调谐。在某些情况下，它包括对插入器906、贴片904或封装件910的线路138和148单独地进行调谐。在某些情况下，上文的调谐包括对插入器906的调谐线路138和148，但不对贴片904和封装件910的信号线路进行调谐。在某些情况下，插入器906的宽度W1和宽度W4通过如上文所注意到的调谐而确定；并且，贴片904和封装件910的宽度W1和宽度W4基于其它因素或不包括上文所注意到的调谐的设计参数而确定。
图12是图示根据本文中所描述的实施例的用于形成组合的水平接地隔离平面和接地隔离同轴线路分离型数据信号线路封装件的过程的流程图。图12示出过程1200，过程1200可以是用于形成图9-12中的任一个的封装件950的本文中所描述的实施例的过程。在某些情况下，过程1200是用于形成接地隔离式水平数据信号传输线路封装器件的过程，该封装器件具有使水平数据信号接收和发射线路的竖直地相邻的多级分离的接地隔离平面；以及使水平数据信号接收和发射线路的竖直地相邻的多级和水平地相邻的多级分离的接地隔离“同轴”线路。
过程1200从任选的块1210开始，在块1210，形成封装器件的第一(例如，下)互连级Lo，其具有安置于多对水平地相邻的第一互连级Lo的第一接地隔离线路之间的第一类(例如，RX或TX)封装器件导体材料水平数据信号传输线路。块1210还可以包括将第一(例如，下)级Lo形成为具有安置(例如，水平地相邻)于每个第一类(例如，RX或TX)封装器件导体材料水平数据信号接收传输线路与第一互连级Lo的每个第一接地隔离线路之间的第一互连级Lo的封装器件非导电材料部分。
块1210还可以包括形成封装器件的第一(例如，下)互连级Lo，其带有第一级封装器件非导电材料层，第一级封装器件非导电材料层形成于具有第一类(例如，RX或TX)封装器件水平数据信号线路、第一接地隔离线路以及第一互连级Lo的非导电材料部分的层上(例如，触碰该层)或形成遍于该层上。
在某些情况下，块1210包括将第一(例如，下)互连级Lo(例如，层630)的非导电材料层103a形成于具有第一类TX水平数据信号线路148、第一接地隔离线路564以及第一互连级Lo的非导电材料部分103b的层(例如，层632)上(例如，触碰该层)或形成遍于该层上。
在某些情况下，块1210可以仅包括：形成级Lo的下层632，其带有第一类数据TX信号148线路，该线路水平地安置于介电材料部分103b之间，介电材料部分103b安置于第一互连级Lo的水平地相邻的第一接地隔离线路564之间；且然后将介电材料的(或具有介电材料的)上层630形成到层632上。
块1210的第一示例性的实施例可以包括(例如，在形成上层630之前)，将掩模(例如，DFR，未示出)形成于上层640的顶面(例如，由味之素积层膜(ABF)组成)上，掩模具有(1)层640上的第一开口(在第一开口中形成层632的第一类数据TX信号148线路)和(2)层640上的第二开口(在第二开口中形成水平地相邻的第一接地隔离线路564)。在某些情况下，第一开口可以对层640上的掩模中的不同的第三开口(将在第三开口中形成数据TX信号接触件或数据TX信号通孔接触件)水平地开放且与其连通。在某些情况下，第二开口可以对层640上的掩模中的第四开口(将在第四开口中形成接地信号接触件或通孔接触件)水平地开放且与其连通。
这些情况中的某些情况可以包括在形成掩模层之前，将导体材料的籽晶层非电解镀层于层640上。在这种情况下，块810可以随后包括同时地形成导电材料(例如，镀层于开口的暴露的籽晶层上)，以形成第一和第二开口中的层632的数据TX信号148线路和隔离线路564(且任选地，第三开口中的数据TX信号或通孔接触件；以及层632的第四开口中的接地信号接触件或通孔接触件)。
在这些情况中的某些情况下，同时地形成导电材料可以包括在第一和第二(且任选地，第三和第四)开口中的该导电材料的相同的处理、沉积或生长的期间，形成所有的层632的数据TX信号148线路和隔离线路564(且任选地，所有的数据TX信号或通孔接触件；以及层632的接地信号接触件或通孔接触件)的该导电材料。在某些情况下，同时地形成导电材料的过程包括第一和第二(且任选地，第三和第四)开口(例如，籽晶层的非电解镀层上)中的导体材料的电解镀层。
在这些情况中的某些情况下，在同时地形成导电材料之后，去除掩模(例如，DFR)。该去除还可以包括从开口之间去除籽晶层。然后，可以使介电材料103b(例如，由味之素积层膜(ABF)组成)沉积在掩模被去除之处。在某些情况下，形成掩模的过程包括：形成掩模材料的覆盖层；和蚀刻覆盖层，以形成第一(且任选地，第二)开口。
接下来，在块1220，封装器件的第二(例如，中间)级Lx形成于级Lo上或形成到其上(例如，触碰其)；级Lx具有导体材料(例如，纯导体或金属)接地隔离平面，该接地隔离平面使第一级Lo的第一类(例如，RX或TX)封装器件导体材料水平数据信号传输线路与待形成于级Lo上方(和级Lx上方)的竖直地相邻的级Ln的第二类(例如，TX或RX；分别为第一类RX或TX的相反类型)封装器件导体材料水平数据信号传输线路(例如，第二类数据信号线路或迹线(诸如，安置于封装器件非导电材料部分之间的TX或RX数据信号线路))竖直地分离。
在某些情况下，块1220可以仅包括将具有导体材料接地隔离平面162的级Lx的下层216形成到级Lo的上层630上；以及形成介电材料层103a的级Lx的上层915。在某些情况下，块1220包括首先将下层216形成到层630上(例如，如上文所注意到的)，然后将介电材料103a的(或具有介电材料103a的)上层915形成到层216上。
块1220的第一示例性的实施例可以包括(例如，在形成上层915之前)，将掩模(例如，DFR，未示出)形成于级Lo的上层630的顶面(例如，由味之素积层膜(ABF)组成)上，掩模具有(1)层630上的第一开口(在第一开口中形成层216的隔离平面162)。在某些情况下，第一开口可以对层630上的掩模中的不同的第二开口(将在第二开口中形成接地接触件或接地通孔接触件)水平地开放且与其连通。这些情况中的某些情况可以包括在形成掩模层之前，将导体材料的籽晶层非电解镀层于层630上。
在这种情况下，块1220可以随后包括同时地形成导电材料(例如，镀层于开口的暴露的籽晶层上)，以形成第一开口中的层216的隔离平面162(且任选地，层216的第二开口中的接地接触件或接地通孔接触件)。
在这些情况中的某些情况下，同时地形成导电材料可以包括在第一(且任选地，第二)开口中的该导电材料的相同的处理、沉积或生长的期间，形成所有的层216的隔离平面162的该导电材料(且任选地，所有的层216的第二开口中的接地接触件或接地通孔接触件)。在某些情况下，同时地形成导电材料的过程包括第一(且任选地，第二)开口(例如，籽晶层的非电解镀层上)中的导体材料的电解镀层。
在这些情况中的某些情况下，在同时地形成导电材料之后，去除掩模。该去除还可以包括从开口之间去除籽晶层。然后，可以使介电材料(例如，由味之素积层膜(ABF)组成)沉积在掩模被去除之处。在某些情况下，形成掩模的过程包括：形成掩模材料的覆盖层；和蚀刻覆盖层，以形成第一(且任选地，第二)开口。
接下来，在块1230，封装器件的第三(例如，上)互连级Ln形成于级Lx上或形成到其上(例如，触碰其)；级Ln具有安置于第二互连级Ln的多对水平地相邻的第二接地隔离线路之间的第二类(例如，TX或RX；分别为第一类RX或TX的相反类型)封装器件导体材料水平数据信号传输线路。在某些情况下，块1230包括形成第三级，以便第三级Ln的第二类传输线路水平地偏移成位于第一互连级Lo的第一接地隔离线路的正上方。块1230还可以包括将第三级Ln形成为安置(例如，水平地相邻)于级Ln的每个第二类(例如，TX或RX)封装器件导体材料水平数据信号传输线路与每个第二接地隔离线路之间具有级Ln的封装器件非导电材料部分。
块1230还可以包括形成封装器件的级Ln，其带有第三级封装器件非导电材料层，第三级封装器件非导电材料层形成于具有级Ln的第二类(例如，TX或RX)封装器件水平数据信号线路、第二接地隔离线路以及非导电材料部分的层上(例如，触碰该层)或形成遍于该层上。
在某些情况下，块1230包括将第三互连级Ln(例如，层620)的非导电材料层103a形成于具有封装器件950的第二互连级Ln的第二类RX水平数据信号线路138、第二接地隔离线路562以及非导电材料部分103b的层(例如，层622)上(例如，触碰其)或形成遍于其上。
在某些情况下，块1230可以仅包括形成级Ln的下层622，其带有第二类数据RX信号138线路，第二类数据RX信号138线路水平地安置于介电材料部分103b之间，介电材料部分103b安置于第二互连级Ln的水平地相邻的第二接地隔离线路562之间；且然后将介电材料的(或具有介电材料的)上层620形成到层622上。
块1230的第一示例性的实施例可以包括(例如，在形成上层620之前)，将掩模(例如，DFR，未示出)形成于级Lx的上层915的顶面(例如，由味之素积层膜(ABF)组成)上，掩模具有(1)层915上的第一开口(在第一开口中形成层622的第二类数据RX信号138线路和(2)层915上的第二开口(在第二开口中形成水平地相邻的第二接地隔离线路562。在某些情况下，第一开口可以对层915上的掩模中的不同的第三开口(将在第三开口中形成数据RX信号接触件或通孔接触件)水平地开放且与其连通。在某些情况下，第二开口可以对层915上的掩模中的第四开口(将在第四开口中形成接地信号接触件或通孔接触件)水平地开放且与其连通。
这些情况中的某些情况可以包括在形成掩模层之前，将导体材料的籽晶层非电解镀层于层915上。在这种情况下，块1230可以随后包括同时地形成导电材料(例如，镀层于开口的暴露的籽晶层上)，以形成第一和第二开口中的层622的第二类数据RX信号138和隔离线路562(且任选地，第三开口中的数据RX信号或通孔接触件；以及层622的第四开口中的接地信号接触件或通孔接触件)。
在这些情况中的某些情况下，同时地形成导电材料可以包括在第一和第二(且任选地，第三和第四)开口中的该导电材料的相同的处理、沉积或生长的期间，形成所有的层622的第二类数据RX信号138和隔离线路562(且任选地，所有的数据RX信号或通孔接触件；以及层622的接地信号接触件或通孔接触件)的该导电材料。在某些情况下，同时地形成导电材料的过程包括第一和第二(且任选地，第三和第四)开口(例如，籽晶层的非电解镀层上)中的导体材料的电解镀层。
在这些情况中的某些情况下，在同时地形成导电材料之后，去除掩模(例如，DFR)。该去除还可以包括从开口之间去除籽晶层。然后，可以使介电材料103b(例如，由味之素积层膜(ABF)组成)沉积在掩模被去除之处。在某些情况下，形成掩模的过程包括：形成掩模材料的覆盖层；和蚀刻覆盖层，以形成第一(且任选地，第二)开口。
在过程1200的一些执行中，任选的块1210执行两次、一次，首先以形成封装器件的“零”(例如，最下；“零”(指示第一级Lo下方))级Lq，且随后重复，以形成级Lo。在形成级Lo之前，块1210的第一执行形成封装器件的零(例如，最下)互连级Lq，其中，级Lq形成为具有安置于级Lq的多对水平地相邻的零接地隔离线路之间的第一类(例如，RX或TX)封装器件导体材料水平数据信号传输线路；其中，级Lq的第一类传输线路水平地偏移成位于级Lo的第一接地隔离线路的正下方；且其中，(例如，最下级、下级和中间级的)接地隔离平面以及第一和零接地隔离线路同轴地环绕第一级Lo的每个第一类数据信号传输线路。
块1210的该第一执行还可以包括将级Lq形成为具有级Lq的封装器件非导电材料部分，该封装器件非导电材料部分安置(例如，水平地相邻)于每个第一类(例如，RX或TX)封装器件导体材料水平数据信号接收传输线路与级Lq的每个零接地隔离线路之间。
块1210的该第一执行还可以包括形成封装器件的级Lq，其带有零级封装器件非导电材料层，零级封装器件非导电材料层形成于具有级Lq的第一类(例如，RX或TX)封装器件水平数据信号线路、零接地隔离线路以及非导电材料部分的层上(例如，触碰该层)或形成遍于该层。
在某些情况下，块1210的该第一执行包括将第一(例如，下)互连级Lq(例如，层640)的非导电材料层103a形成于具有级Lq的第一类TX水平数据信号线路148、零接地隔离线路566以及非导电材料部分103b的层(例如，层642)上(例如，触碰其)或形成遍于其上。
在过程1200的一些执行中，块1230执行两次、一次，首先以形成第二级Ln，且随后重复，以形成封装器件的第三(例如，最上或顶部)级Lm。在形成级Ln之后，块1230的重复或第二执行形成封装器件的第三(例如，最上)互连级Lm，其中，级Lm形成为具有安置于级Lm的多对水平地相邻的第三接地隔离线路之间的第二类(例如，TX或RX)封装器件导体材料水平数据信号传输线路；其中，级Lm的第二类传输线路水平地偏移成位于级Ln的第二接地隔离线路的正上方；且其中，(例如，最上级、上级和中间级的)接地隔离平面以及第二和第三接地隔离线路同轴地环绕第二级Ln的每个第二类数据信号传输线路。
块1230的该第二执行还可以包括将级Lm形成为具有级Lm的封装器件非导电材料部分，该封装器件非导电材料部分安置(例如，水平地相邻)于每个第二类(例如，TX或RX)封装器件导体材料水平数据信号接收传输线路与级Lm的每个第三接地隔离线路之间。
块1230的该第二执行还可以包括形成封装器件的级Lm，其带有第三级封装器件非导电材料层，第三级封装器件非导电材料层形成于具有第二类(例如，TX或RX)封装器件水平数据信号线路、第三接地隔离线路以及级L的非导电材料部分的层上(例如，触碰该层)或形成遍于该层上。
在某些情况下，块1230的该第二执行包括将级Lm的非导电材料层103a(例如，层610)形成于具有第二类RX水平数据信号线路138、第三接地隔离线路560以及级Lm的非导电材料部分103b的层(例如，层612)上(例如，触碰其)或形成遍于其上。
在过程1200的某些情况下，块1210如上文所注意到那样执行两次，且随后，块1220执行一次，但块1230不执行。在过程1200的某些情况下，块1210不执行，块1220执行一次，且随后，块1230如上文所注意到那样执行两次。在过程1200的某些情况下，块1210如上文所注意到那样执行两次，且随后，块1220执行一次，且随后，块1230如上文所注意到那样执行两次。
接下来，在返回箭头1240，过程1200可以按返回到如上文所注意到的块1210、1220和1230的另一执行继续进行，以形成定位于接地隔离线路与具有接地平面的级之间的更多级的信号线路。过程1200可以按这种方式继续，直到完成预定或足够数量的级或过程1200的执行为止，以形成期望的封装器件950。在某些情况下，这可以重复3至10次。
接下来，在过程1200的第一示例性的情况下，块1210可以仅包括如本文中所描述地形成层632；块1220可以仅包括如本文中所描述地形成层216；并且，块1230可以仅包括如本文中所描述地形成层622。在第二示例性的情况下，块1210可以包括形成如本文中所描述地层630和632；块1220可以包括如本文中所描述地形成层910和216；并且，块1230可以包括如本文中所描述地形成层620和622。
能够意识到，虽然图9-12示出级Lm具有RX信号线路，级Ln具有RX信号线路，级Lo具有TX信号线路，且级Lq具有TX信号线路(且对应的描述对此进行描述)，但附图和描述还适用于如下的实施例：其中可以使那些信号线路的TX和RX颠倒。能够意识到，虽然图9-12示出关于级Lm具有RX信号线路，级Ln具有RX信号线路，级Lo具有TX信号线路，且级Lq具有TX信号线路的实施例(且对应的描述对此进行描述)，但附图和描述还适用于如下的实施例：其中仅存在竖直地相邻的RX和TX信号的一级(例如，级Ln是TX，并且，级Lo是RX信号)，每级具有如本文中所注意到的接地隔离线路和偏移(例如，诸如图1-4中)。例如，级Lm可以是RX信号线路，而级Ln具有TX信号线路，级Lo可以是RX信号线路，而级Lq具有TX信号线路。在某些情况下，可以使该示例的那些信号线路的TX和RX颠倒。在某些实施例中，如本文中所注意到的，可以存在三级竖直地相邻的RX和TX信号，每级具有接地隔离线路和偏移。
能够意识到，虽然图9-12示出关于具有RX信号线路和TX信号线路的级的实施例(且对应的描述对此进行描述)，但附图和描述还适用于如下的实施例：其中其它类型的信息、时钟、定时、交流(AC)或数据信号能够存在于那些信号线路上。
在某些情况下，图1-4的级Lj-Ll、或图5-8的级Lm-Lq或图9-12的级Lm-Ly可以是封装器件内(例如，封装器件150、550或950)的级(并非顶部或最顶部3、5或6级)。在某些情况下，这些级可以是封装器件内的级(并非底部或最底部3、5或6级)。在某些情况下，它们并非任一个。在某些情况下，这些级可以是封装器件内的不被认为是“顶”或“底”层的级(诸如，暴露的层(例如，最终积层(BU)层、BGA、LGA或如管芯后端类型的层)，IC芯片(例如，诸如微处理器，协处理器，图形处理器，存储器芯片，调制解调器芯片或其它微电子芯片器件)、插槽、插入器、母板或另一下一级构件将安装或直接地附接至该暴露的层)。在某些情况下，这些级可以是封装器件内的级，其中，已知水平信号传输线路或迹线存在或水平地延伸形成相互水平方位。在某些情况下，这些级可以是位于从器件的顶部(例如，暴露的)级起的3与30级之间的封装器件内的级。在某些情况下，这些级可以是封装器件内的位于接地平面或从器件的顶部(例如，暴露的)级起5级的级下方的级。
能够意识到，在图1-4的级Lj-Ll或图5-8的级Lm-Lq或图9-12的级Lm-Ly上方和/或下方，可以存在附加级。同样地，在这些级中，可以存在更多的数据信号线路(诸如，附加线路138和148，其位于接地隔离线路的旁边，并且，具有如所描述的附加线路之间的非导体部分)。
在某些实施例中，从顶部起的级L5将包括(或是)形成到图5-8的级Lm上的接地平面或固体接地平面160。在某些实施例中，级L5下方的级L6将是形成到图5-8的级Lm上的接地平面或固体平面接地层160。
在某些情况下，芯片102、芯片108和芯片109可以各自表示集成电路(IC)芯片或“管芯”(诸如，计算机处理单元(CPU)、微处理器、协处理器、图形处理器、存储器芯片、调制解调器芯片或其它微电子芯片器件)。在某些情况下，芯片102是集成电路(IC)芯片计算机处理单元(CPU)、微处理器或协处理器。在某些情况下，芯片108是集成电路(IC)芯片，其是协处理器、图形处理器、存储器芯片、结构控制器芯片、网络接口芯片、交换芯片、加速芯片、现场可编程门阵列(FPGA)芯片或专用集成电路(ASIC)芯片器件。在某些情况下，芯片109是集成电路(IC)芯片协处理器、图形处理器、存储器芯片、调制解调器芯片、通信输出信号芯片器件、结构控制器芯片、网络接口芯片、交换芯片、加速芯片、现场可编程门阵列(FPGA)芯片或专用集成电路(ASIC)芯片。
对于一些实施例，不包括芯片102、108和/或109。一些实施例仅包括如本文中所描述的贴片104、插入器106以及封装件110。一些实施例仅包括如本文中所描述的贴片504、插入器506以及封装件510。一些实施例仅包括如本文中所描述的贴片904、插入器906和封装件910。
对于一些实施例，仅包括贴片104、504或904(例如，不包括芯片102和插入器106)。对于一些实施例，仅包括插入器106、506或906(例如，不包括贴片104和封装件110、510或910)。对于一些实施例，仅包括封装件110，510或910(例如，不包括芯片108和109；以及插入器106、506或906)。一些实施例仅包括如本文中所描述的封装器件150、550或950。对于一些实施例，仅包括封装器件150。对于一些实施例，仅包括封装器件550。对于一些实施例，仅包括封装器件950。
在某些情况下，图1-12的相邻的(信号线路和紧靠该信号线路的左边和右边的信号线路)数据信号传输线路之间的间距宽度(PW1或PW2沿着宽度W3定义)可以是100和150um之间。在某些情况下，它是50与300um之间。该间距可以表示两个相邻的传输线路的中心点之间的距离(例如，平均值或设计规则)。在某些情况下，它是大约110微米(110x E-6米-“um”)。在某些情况下，它是100与120微米(um)之间。在某些情况下，它是60与200微米之间。
同样认为，图1-4的级Lj-Ll上方和下方的级、或图5-8的级Lm-Lq或图9-12的级Lm-Ly可以包括各种互连层、封装层、导电特征(例如，电子器件、互连、具有导电迹线的层、具有导电通孔的层)，层具有介电材料以及如在关于半导体封装器件的产业中已知的其它层。在某些情况下，封装件可以是有芯或无芯的。在某些情况下，封装件包括根据标准封装衬底形成过程和工具(诸如，包括或使用以下的过程和工具的过程和工具：介电层(诸如，味之素积层膜(ABF))的层压；激光加工或机械钻孔，以形成介电膜中的通孔；干膜抗蚀剂(DFR)的层压和光刻构图；导电迹线(CT)(诸如，铜(Cu)迹线)的镀层；以及其它积层层和表面精加工过程，以将电子导电迹线、电子导电通孔和介电材料的层形成于衬底面板或可剥芯面板的一个或两个表面(例如，顶面和底面)上)而形成的特征。衬底可以是在电子封装器件或微处理器封装件中使用的衬底。
在某些情况下，图1-4的任何或所有的级Lj-Ll或图5-8的级Lm-Lq或图9-12的级Lm-Ly还可以包括在上文中关于封装件150、550或950而注意到的这样的结构，虽然未在图1-12中示出。在某些情况下，这些级的接触件和/或迹线电连接到在上文中关于封装件150、550或950而注意到的导电结构(例如，物理地附接到其或形成到其上)。
器件150、550或950可以具有带有如关于半导体管芯封装件、芯片封装件；或关于典型地将管芯(例如，IC、芯片、处理器或中央处理单元)连接到插槽、母板或另一下一级构件的另一器件(例如，接口，PCB，或插入器)而已知的标准封装件间距的特征。在某些实施例中，根据如所知的标准封装件设计规则(DR)或芯片封装件而确定间距。在某些情况下，该间距是线路间隔(例如，线路宽度和层上的线路之间的间隔的实际值)或9与12微米之间的特征(例如，导电接触件或迹线)的设计规则(DR)。
线路138，148；平面160、162和164；以及线路560、562、564和566可以形成于固体导电材料的其所描述的宽度、长度和高度内。导电材料可以是纯导体(例如，金属或纯导电材料)。这样的材料可以或包括关于这样的接触件而获知的铜(Cu)、金、银、青铜、镍、银、铝、钼、合金等。在某些情况下，它们全都是固体铜。
在某些情况下，线路138、148；平面160、162和164；以及线路560、562、564和566(所有的这些部件一起可以在下文中被描述为“平面和线路”或“导体材料特征”)的形成可以借助于关于典型芯片封装件制造过程已知的(例如，在关于半导体封装器件的产业中已知的)过程。在某些情况下，这些导体材料特征根据标准封装衬底形成过程和工具(诸如，包括或使用以下的过程和工具：介电层(诸如，味之素积层膜(ABF))的层压；固化、激光加工或机械钻孔，以形成介电膜中的通孔；籽晶导体材料的除污；干膜抗蚀剂(DFR)的层压和光刻构图；导电迹线(CT)(诸如，铜(Cu)迹线)的镀层以及其它积层层和表面精加工过程，以将电子导电迹线、电子导电通孔和介电材料的层形成于衬底面板或可剥芯面板的一个或两个表面(例如，顶面和底面)上)而形成。衬底可以是在电子封装器件或微处理器封装件中使用的衬底。
在某些情况下，这些导体材料特征形成为被掩蔽且蚀刻，以形成开口的导体材料(例如，纯导电材料)的覆盖层，其中，将使介电材料(例如，103(诸如，103a-103i))沉积、生长或形成(且留下导体材料的其中现在形成的接触件、迹线和织带的部分)。备选地，导体材料可以是在穿过所构图的掩模(例如，ABF和/或干膜抗蚀剂)而存在的开口中形成的层(例如，覆盖层的部分)，并且，掩模随后被去除(例如，使其溶化或燃烧)，以形成线路和平面(例如，作为在去除掩模之后，残存于开口中的导体材料)。平面和线路的这样的形成可以包括对导体材料(诸如，从无电解金属或导体的籽晶层生长的金属或导体的电解层)进行镀层或使其生长，以形成平面和线路。
对于固体非导电材料层，介电层103(例如，层103a-103i)可以各自为高度H2、H3或H4。介电材料可以是纯非导体(例如，纯非导电材料)。这样的材料可以是如关于这样的介电而已知的(或包括)味之素积层膜(ABF)、固化树脂、干膜层压、烤瓷、玻璃、塑料等。在某些情况下，这样的材料是味之素积层膜(ABF)和/或干膜层压。
在某些情况下，电介质可以是被钻孔或掩蔽且蚀刻，以形成开口的介电材料(例如，非导电绝缘体材料)的覆盖层，其中，通过关于典型芯片封装件制造过程而已知的(例如，在关于半导体封装器件的产业中已知的)过程而使接触件、迹线和织带沉积、生长或形成(例如，剩余的材料是“非导体材料特征”)。在某些情况下，根据标准封装衬底形成过程和工具(诸如，包括或使用以下的过程和工具：介电层(诸如，味之素积层膜(ABF))的层压；固化、激光加工或机械钻孔，以形成介电膜中的通孔；籽晶导体材料的除污；干膜抗蚀剂(DFR)的层压和光刻构图；导电迹线(CT)(诸如，铜(Cu)迹线)的镀层以及其它积层层和表面精加工过程，以将电子导电迹线、电子导电通孔和介电材料的层形成于衬底面板或可剥芯面板的一个或两个表面(例如，顶面和底面)上)而形成这些非导体材料特征。衬底可以是在电子封装器件或微处理器封装件中使用的衬底。
备选地，电介质可以是形成于所构图的掩模上的层，且随后掩模被去除(例如，使其溶化或燃烧)，以形成开口，其中，使接触件、迹线、线路和平面沉积、生长或形成。介电层或部分的这样的形成可以包括(或是)使介电材料(诸如通过ABF的真空层压或干膜层压(诸如，从介电材料(例如，其可以是相同类型的材料或不同类型的介电材料)的下表面层压或层压于其上))沉积，以形成层或部分。在某些情况下，介电层、介电结构的部分或介电层中的开口可以通过已知为形成封装件或芯片封装器件的这样的介电的过程而形成。
在某些情况下，线路138和线路148的任何或所有的横截面长度视图形状(例如，高度H3 x宽度W1)都示出为正方形或矩形形状(例如，参见图2A、6A和10A)，据认为，这些形状可以替代地为或表示圆形(例如，具有H3或W1的直径)；或椭圆形、三角形、菱形、梯形或多边形(例如，具有H3的最大高度和W1的最大宽度)。同样地，在某些情况下，图2A的部分103b、103e和103h的任何或所有的横截面长度视图形状(例如，高度H3 x宽度W2)示出为正方形或矩形形状，据认为，这些形状可以替代地为或表示圆形(例如，具有H3或W2的直径)；或椭圆形、三角形、菱形、梯形或多边形(例如，具有H3的最大高度和W2的最大宽度)。接下来，在某些情况下，图6A和10A的部分103b的任何或所有的横截面长度视图形状(例如，高度H3 x宽度W5)示出为正方形或矩形形状，据认为，这些形状可以替代地为或表示圆形(例如，具有H3或W5的直径)；或椭圆形、三角形、菱形、梯形或多边形(例如，具有H3的最大高度和W5的最大宽度)。最后，在某些情况下，图6A和10A的线路560、562、564和566的任何或所有的横截面长度视图形状(例如，高度H3 x宽度W4)示出为正方形或矩形形状。据认为，这些形状可以替代地为或表示圆形(例如，具有H3或W4的直径)；或椭圆形、三角形、菱形、梯形或多边形(例如，具有H3的最大高度和W4的最大宽度)。
在某些情况下，封装器件150、550和950(诸如，关于图1-12而描述的)的实施例(例如，用于形成其的封装件、系统以及过程)通过包括降低信号线路串扰；且增强信号线路隔离(例如，参见图1、5和9)的封装器件150、550和950的接地隔离平面；线路；或平面和线路，从而提供附接到封装件的两个IC之间的更迅速且更准确的数据信号传送。在某些情况下，用于形成封装器件150、550和950的过程的实施例或封装器件150、550和950的实施例提供封装器件，其具有用于提供那些线路的水平端点之间的高频传输(例如，通过线路148)和接收(例如，通过线路138)数据信号的更好的构件(例如，参见图1、5和9)。由于添加封装器件150、550和950的接地隔离平面；线路；或平面和线路而导致构件可以更好。
在某些情况下，用于形成封装器件150、550和950的过程的实施例，或封装器件150、550和950的实施例提供在以高容积制成的封装器件和接口、计算机系统架构特征中体现的益处(例如，参见图1、5和9)。在某些情况下，这样的过程和器件的实施例提供解决非常高频率的数据传送互连问题(诸如，在两个IC芯片或管芯之间(例如，其中，需要在两个管芯之间导引几百甚至几千信号))或关于芯片上系统(SoC)内的高频数据传送互连的所有的益处(例如，参见图1、5和9)。在某些情况下，这样的过程和器件的实施例提供跨上文的段所需要的需求的较低成本的高频数据传送互连解决方案(例如，参见图1、图5和图9)。这些益处可以是由于添加封装器件150、550和950的接地隔离平面；线路；或平面和线路而导致的。
除此之外，这样的过程和器件能够为对两个芯片提供直接和本地数据信号递送。在某些情况下，这样的过程和器件的实施例提供直接地彼此附接的两个IC芯片或板IC(包括存储器、调制解调器、图形以及其它功能性)之间的通信(例如，参见图1、图5和图9)。这些过程和器件以较低的成本提供增强的输入/输出(IO)速度数据传送。这些提供和增强可以是由于添加封装器件150、550和950的导电材料接地隔离平面；线路；或平面和线路而导致的。
图13图示根据一个实现方案的计算器件。图13图示根据一个实现方案的计算器件1300。计算器件1300容纳板1302。板1302可以包括多个构件，包括(但不限于)处理器1304和至少一个通信芯片1306。处理器1304物理地且电气地耦合到板1302。在一些实现方案中，至少一个通信芯片1306同样物理地且电气地耦合到板1302。在另外的实现方案中，通信芯片1306是处理器1304的一部分。
取决于其应用，计算器件1300可以包括其它构件，其可以或可以不物理地且电气地耦合到板1302。这些其它构件包括(但不限于)易失性存储器(例如、DRAM)、非易失性存储器(例如、ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片集、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码、功率放大器、全球定位系统(GPS)装置、指南针、加速计、陀螺仪、扬声器、相机以及海量存储装置(诸如、硬盘驱动器、光盘(CD)、数字通用光盘(DVD)等)。
通信芯片1306实现用于将数据传送至计算装置1300且从计算装置1300传送数据的无线通信。术语“无线”及其衍生物可以用于描述可以通过非固体介质而借助于调制的电磁辐射的使用来传达数据的电路、装置、系统、方法、技术、通信信道等。术语不意指相关联的装置不包含任何有线，然而，在某些实施例中，相关联的装置可能不包含任何有线。通信芯片1306可以实现任何多个无线标准或协议(包括(但不限于)Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生物以及被指派为3G、4G、5G以及更高的任何其它无线协议)。计算装置1300可以包括多个通信芯片1306。例如，第一通信芯片1306可以专用于较短范围的无线通信(诸如，Wi-Fi和蓝牙)，并且，第二通信芯片1306可以专用于较长范围的无线通信(诸如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它)。
计算装置1300的处理器1304包括封装于处理器1304内的集成电路管芯。在一些实现方案中，处理器的集成电路管芯包括一个或多个器件(诸如，晶体管或金属互连)。在某些实施例中，处理器1304或集成电路管芯的封装件包括用于形成封装器件150、550和950的过程的实施例或如本文中所描述的封装器件150、550和950的实施例。术语“处理器”可以指任何装置或装置的部分，其对来自寄存器和/或存储器的电子数据进行处理，以将该电子数据转换成可以存储于寄存器和/或存储器中的其它电子数据。
通信芯片1306还包括封装于通信芯片1306内的集成电路管芯。根据另一实现方案，通信芯片的集成电路管芯包括一个或多个器件(诸如，晶体管或金属互连)。在某些实施例中，集成电路管芯或芯片606的封装件包括用于形成封装器件150、550和950的过程的实施例或如本文中所描述的封装器件150、550和950的实施例。
在另外的实现方案中，容纳于计算装置600内的另一构件可以包含包括一个或多个器件(诸如，晶体管或金属互连)的集成电路管芯。在某些实施例中，另一集成电路管芯或芯片的封装件包括用于形成封装器件150、550和950的过程的实施例或如本文中所描述的封装器件150、550和950的实施例。
在各种实现方案中，计算装置1300可以是膝上型电脑、上网本、笔记本、超级本、智能手机、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字录像机。在另外的实现方案中，计算装置1300可以是处理数据的任何其它电子装置。
示例以下示例涉及实施例。
示例1是一种接地隔离式水平数据信号传输线路封装器件，包含：
第一互连级，具有带有第一类数据信号线路的第一级中间层；
所述第一互连级，具有带有第一级接地隔离平面结构的第一级最下层；所述第一级接地隔离平面结构沿着所述第一级最下层安置；
第二互连级，位于所述第一互连级下方；
所述第二互连级，具有带有第二级第二类数据信号接触件的第二级中间层；以及
所述第一级接地隔离平面结构，安置于所述第一级第一类数据信号接触件与所述第二级第二类数据信号接触件之间。
示例2中，本主题能够任选地包括示例1所述的封装器件，还包含：
所述第一互连级，具有第一级上层，所述第一级上层具有形成到所述第一级中间层上的介电材料；
所述第一级中间层，具有水平地安置于所述第一类数据信号线路之间的介电材料部分；
所述第一级中间层，形成到所述第一互连级的第一级下层上；
所述第一互连级的所述第一级下层，具有形成到所述第一级最下层上的介电材料；以及
所述第一互连级的所述第一级最下层，具有第一级接地接触件，所述第一级接地接触件直接地连接到所述第一级接地隔离平面结构。
在示例3中，本主题能够任选地包括示例2所述的封装器件，还包含：
所述第一互连级的所述第一级最下层，形成到所述第二互连级的第二级上层上；
所述第二级上层，具有形成到所述第二级中间层上的介电材料；
所述第二级中间层，具有水平地安置于所述第二类数据信号线路之间的介电材料部分；
所述第二级中间层，形成到所述第二互连级的第二级下层上；
所述第二级下层，具有形成到所述第二级最下层上的介电材料；以及
所述第二互连级的所述第二级最下层，具有第二级接地接触件，所述第二级接地接触件直接地连接到所述第二级接地隔离平面结构。
示例4中，本主题能够任选地包括示例1所述的封装器件，所述第一类数据信号线路是配置成以每秒钟传送7到25之间千兆次(GT/s)的频率将数据传达至器件的接收数据信号线路或发射数据信号线路之一；所述第二类数据信号线路是配置成以每秒钟传送7到25之间千兆次(GT/s)的频率将数据传达至器件的发射数据信号线路和接收数据信号线路之一；以及所述第二类数据信号线路是与所述第一类不同的类型。
示例5中，本主题能够任选地包括示例4所述的封装器件，所述第一级接地隔离平面结构配置成降低所述第一级第一类数据信号接触件与所述第二级第二类数据信号接触件之间的串扰。
示例6中，本主题能够任选地包括示例1所述的封装器件，使用眼图的眼高和眼宽来对所述第一类和第二类数据信号线路进行阻抗调谐，以确定所述第一类和第二类数据信号线路的宽度和所述第一类和第二类数据信号线路中的水平地相邻的数据信号线路之间的间隔。
示例7中，本主题能够任选地包括示例1所述的封装器件，还包含：
集成电路(IC)芯片，安装于所述接地隔离式水平数据信号传输线路封装器件上，所述IC芯片的数据信号接触件电耦合到所述接地隔离式水平数据信号传输线路封装器件的所述第二类数据信号线路，且到所述第一类数据信号线路。
示例8是一种接地隔离式水平数据信号传输线路封装器件，包含：
第一互连级，具有带有第一级第一类数据信号线路的第一级下层，所述第一级第一类数据信号线路安置于(1)水平地相邻的第一级非导电材料部分之间，所述第一级非导电材料部分安置于(2)导体材料的水平地相邻的第一级接地隔离线路之间；
第二互连级，位于所述第一互连级的下方；
所述第二互连级，具有带有第二级第一类数据信号线路的第二级下层，所述第二级第一类数据信号线路安置于(1)水平地相邻的第二级非导电材料部分之间，所述第二级非导电材料部分安置于(2)导体材料的水平地相邻的第二级接地隔离线路之间；以及
所述第二级接地隔离线路，其水平地偏移以致使所述第二级接地隔离线路中的每个在所述第一级第一类数据信号线路中的每个的正下方居中。
示例9中，本主题能够任选地包括示例8所述的封装器件，还包含：
所述第一互连级，具有第一级上层，该第一级上层具有形成到所述第一级下层上的介电材料；
所述第一级下层，形成到具有介电材料的第二级上层上；
所述第二级上层，形成到所述第二级下层上；
所述第一级下层，具有第一级接地接触件，所述第一级接地接触件直接地连接到所述第一级接地隔离线路；以及
所述第二级下层，具有第二级接地接触件，所述第二级接地接触件直接地连接到所述第二级接地隔离线路。
示例10中，本主题能够任选地包括示例9所述的封装器件，还包含：
第三互连级，位于所述第二互连级的下方；
所述第三互连级，具有带有第三级第二类数据信号线路的第三级下层，所述第三级第二类数据信号线路安置于(1)水平地相邻的第三级非导电材料部分之间，所述第三级非导电材料部分安置于(2)导体材料的水平地相邻的第三级接地隔离线路之间；以及
所述第三级接地隔离线路，其水平地偏移以致使所述第三级接地隔离线路中的每个在所述第二级第一类数据信号线路中的每个的正下方居中。
示例11中，本主题能够任选地包括示例10所述的封装器件，还包含：
所述第二级下层，形成到具有介电材料的第三级上层上；
所述第三级上层，形成到所述第三级下层上；以及
所述第三级下层，具有第三级接地接触件，所述第三级接地接触件直接地连接到所述第三级接地隔离线路。
示例12中，本主题能够任选地包括示例8所述的封装器件，所述第一类数据信号线路是配置成以每秒钟传送7到25之间千兆次(GT/s)的频率将数据传达至器件的接收数据信号线路或发射数据信号线路之一；所述第二类数据信号线路是配置成以每秒钟传送7到25之间千兆次(GT/s)的频率将数据传达至器件的发射数据信号线路和接收数据信号线路之一；以及所述第二类数据信号线路是与所述第一类不同的类型。
示例13中，本主题能够任选地包括示例12所述的封装器件，所述第二级接地隔离线路配置成减少所述第二级第一类数据信号接触件之间的串扰；以及
所述第二级接地隔离线路配置成降低所述第一级第一类数据信号接触件与所述第三级第二类数据信号接触件之间的串扰。
示例14中，本主题能够任选地包括示例8所述的封装器件，使用眼图的眼高和眼宽来对所述第一类和第二类数据信号线路进行阻抗调谐，以确定所述第一类和第二类数据信号线路的宽度和所述第一类和第二类数据信号线路中的水平地相邻的数据信号线路之间的间隔。
示例15中，本主题能够任选地包括示例8所述的封装器件，还包含：
集成电路(IC)芯片，安装于所述接地隔离式水平数据信号传输线路封装器件上，所述IC芯片的数据信号接触件电耦合到所述接地隔离式水平数据信号传输线路封装器件的所述第二类数据信号线路，且到所述第一类数据信号线路。
示例16是一种形成接地隔离式水平数据信号传输线路封装器件的方法，包含：
形成第二互连级，具有带有第二级第二类数据信号接触件的第二级中间层；
将第一互连级形成于所述第二互连级的上方；其中，形成所述第一互连级包括：
形成带有第一类数据信号线路的第一级中间层；以及
形成带有第一级接地隔离平面结构的第一级最下层；所述第一级接地隔离平面结构沿着所述第一级最下层安置，且安置于所述第一级第一类数据信号接触件与所述第二级第二类数据信号接触件之间。
示例16中，本主题能够任选地包括示例16所述的方法，其中，形成所述第二互连级，还包含：
将具有介电材料的第二级上层形成到所述第二级中间层上；
形成所述第二级中间层，其具有水平地安置于所述第二类数据信号线路之间的介电材料部分；
将所述第二级中间层形成到所述第二互连级的第二级下层上；
将具有介电材料的所述第二级下层形成到第二级最下层上；
形成所述第二互连级的所述第二级最下层，其具有第二级接地接触件，所述第二级接地接触件直接地连接到所述第二级接地隔离平面结构；以及
其中，形成所述第一互连级还包含：
将所述第一互连级的所述第一级最下层形成到所述第二互连级的所述第二级上层上；
将具有介电材料的第一级上层形成到所述第一级中间层上；
形成所述第一级中间层，其具有水平地安置于所述第一类数据信号线路之间的介电材料部分；
将所述第一级中间层形成到所述第一互连级的第一级下层上；
将具有介电材料的所述第一互连级的所述第一级下层形成到所述第一级最下层上；以及
形成带有第一级接地接触件的所述第一互连级的所述第一级最下层，所述第一级接地接触件直接地连接到所述第一级接地隔离平面结构。
示例18中，本主题能够任选地包括示例16所述的方法，还包含：
在所述第一类数据信号线路上以每秒钟传送7到25之间千兆次(GT/s)的频率传输接收数据信号；
在所述第二类数据信号线路上以每秒钟传送7到25之间千兆次(GT/s)的频率传输发射数据信号；以及
所述第一级接地隔离平面结构降低所述第一级第一类数据信号接触件与所述第二级第二类数据信号接触件之间的串扰。
示例19中，本主题能够任选地包括示例16所述的方法，还包含：
在形成所述第二互连级之前，使用眼图的眼高和眼宽来对所述第一类和第二类数据信号线路进行阻抗调谐，以确定所述第一类和第二类数据信号线路的宽度和所述第一类和第二类数据信号线路中的水平地相邻的数据信号线路之间的间隔。
示例20是一种形成接地隔离式水平数据信号传输线路封装器件的方法，包含：
形成第二互连级，其具有带有第二级第一类数据信号线路的第二级下层，所述第二级第一类数据信号线路安置于(1)水平地相邻的第二级非导电材料部分之间，所述第二级非导电材料部分安置于(2)导体材料的水平地相邻的第二级接地隔离线路之间；以及
将第一互连级形成于所述第二互连级的上方；其中，形成所述第一互连级包括：
形成带有第一级第一类数据信号线路的第一级下层，所述第一级第一类数据信号线路安置于(1)水平地相邻的第一级非导电材料部分之间，所述第一级非导电材料部分安置于(2)导体材料的水平地相邻的第一级接地隔离线路之间；
其中，所述第一级接地隔离线路水平地偏移，以致使所述第一级接地隔离线路中的每个在所述第二级第一类数据信号线路中的每个的正上方居中。
示例21中，本主题能够任选地包括示例20所述的方法，其中，形成所述第二互连级还包含将具有介电材料的第二级上层形成到所述第二级下层上；
其中，形成所述第一互连级的过程还包含：
将所述第一级下层形成到具有介电材料的第二级上层上；
将具有介电材料的第一级上层形成到所述第一级下层上；
所述第一级下层具有第一级接地接触件，所述第一级接地接触件直接地连接到所述第一级接地隔离线路；
所述第二级下层具有第二级接地接触件，所述第二级接地接触件直接地连接到所述第二级接地隔离线路；
在形成所述第二级之前，形成第三互连级，其位于所述第二互连级的下方；
其中，形成所述第三互连级还包含：
形成带有第三级第二类数据信号线路的第三级下层，所述第三级第二类数据信号线路安置于(1)水平地相邻的第三级非导电材料部分之间，所述第三级非导电材料部分安置于(2)导体材料的水平地相邻的第三级接地隔离线路之间；
以及所述第三级接地隔离线路水平地偏移，以致使所述第三级接地隔离线路中的每个在所述第二级第一类数据信号线路中的每个的正下方居中；
所述第三级下层具有第三级接地接触件，所述第三级接地接触件直接地连接到所述第三级接地隔离线路；以及
将具有介电材料的第三级上层形成到所述第三级下层上；
其中，形成所述第二互连级还包含将所述第二级下层形成到所述第三级上层上。
示例22中，本主题能够任选地包括示例20所述的方法，还包含：
在所述第一类数据信号线路上，以每秒钟传送7到25之间千兆次(GT/s)的频率传输接收数据信号；
在所述第二类数据信号线路上，以每秒钟传送7到25之间千兆次(GT/s)的频率传输发射数据信号；以及
所述第二级接地隔离线路增强所述第二级第二类数据信号接触件之间的隔离；以及
所述第二级接地隔离线路降低所述第一级第一类数据信号接触件与所述第四级第二类数据信号接触件之间的串扰。
示例23中，本主题能够任选地包括示例20所述的方法，还包含：
在形成所述第二互连级之前，使用眼图的眼高和眼宽来对所述第一类和第二类数据信号线路进行阻抗调谐，以确定所述第一类和第二类数据信号线路的宽度和所述第一类和第二类数据信号线路中的水平地相邻的数据信号线路之间的间隔。
示例24中，本主题能够任选地包括一种装置，其包含用于执行示例17-23中的任一项所述的方法的部件。
所图示的实现方案的上文的描述(包括在摘要中描述的内容)不旨在为详尽的或将本发明限于所公开的准确形式。虽然出于图示性的目的而在本文中描述本发明的具体实现方案以及关于本发明的示例，但是如相关领域技术人员将认识到的，各种等效修改在范围内是可能的。可以鉴于上文的详述而对本发明作出这些修改。
例如，虽然上文的描述仅示出图1-4的级Lj-Ll、或图5-8的级Lm-Lq、或图9-12的级Lm-Ly中的接地隔离平面；线路；或平面和线路，但那些描述能够适用于更少、更多或不同的接地隔离平面；线路；或平面和线路。更少的这样的结构的实施例可以是如下的情况：其中仅存在图1-4的级Lj-Ll、或图5-8的级Lm-Lq、或图9-12的级Lm-Ly中的一个或两个。更多的这样的结构的实施例可以是如下的情况：其中与图1-4的级Lj-Ll、或图5-8的级Lm-Lq、或图9-12的级Lm-Ly类似的额外多级接地隔离平面；线路；或平面和线路存在于图1-4的级Lj-Ll、或图5-8的级Lm-Lq、或图9-12的级Lm-Ly的上方或下方的器件150、550或950中。不同的这样的接地隔离平面；线路；或平面和线路的实施例可以是诸如，其中，图1-4的级Lj-Ll或图5-8的级Lm-Lq、或图9-12的级Lm-Ly中的一些级取代图1-4的级Lj-Ll、或图5-8的级Lm-Lq或图9-12的级Lm-Ly中的其它级(或与其混合)。
下文的权利要求中所使用的术语不应当被解释为将本发明限于说明书和权利要求中所公开的具体的实现方案。更确切地说，范围将完全地由下文的权利要求确定，下文的权利要求将根据权利要求解释的已确立的原则而被理解。
Claims (24)
1.一种接地隔离式水平数据信号传输线路封装器件，包含：
第一互连级，具有带有第一类数据信号线路的第一级中间层；
所述第一互连级，具有带有第一级接地隔离平面结构的第一级最下层；所述第一级接地隔离平面结构沿着所述第一级最下层安置；
所述第一互连级的所述第一级最下层，具有第一级接地接触件，所述第一级接地接触件直接地连接到所述第一级接地隔离平面结构；
第二互连级，位于所述第一互连级下方；
所述第二互连级，具有带有第二级第二类数据信号接触件的第二级中间层；以及
所述第一级接地隔离平面结构，安置于所述第一级第一类数据信号接触件与所述第二级第二类数据信号接触件之间。
2.根据权利要求1所述的封装器件，还包含：
所述第一互连级，具有第一级上层，所述第一级上层具有形成到所述第一级中间层上的介电材料；
所述第一级中间层，具有水平地安置于所述第一类数据信号线路之间的介电材料部分；
所述第一级中间层，形成到所述第一互连级的第一级下层上；
所述第一互连级的所述第一级下层，具有形成到所述第一级最下层上的介电材料。
3.根据权利要求2所述的封装器件，还包含：
所述第一互连级的所述第一级最下层，形成到所述第二互连级的第二级上层上；
所述第二级上层，具有形成到所述第二级中间层上的介电材料；
所述第二级中间层，具有水平地安置于第二类数据信号线路之间的介电材料部分；
所述第二级中间层，形成到所述第二互连级的第二级下层上；
所述第二级下层，具有形成到所述第二级最下层上的介电材料；以及
所述第二互连级的所述第二级最下层，具有第二级接地接触件，所述第二级接地接触件直接地连接到所述第二级接地隔离平面结构。
4.根据权利要求3所述的封装器件，所述第一类数据信号线路是配置成以每秒钟传送7到25之间千兆次(GT/s)的频率将数据传达至器件的接收数据信号线路或发射数据信号线路之一；所述第二类数据信号线路是配置成以每秒钟传送7到25之间千兆次(GT/s)的频率将数据传达至器件的发射数据信号线路和接收数据信号线路之一；以及所述第二类数据信号线路是与所述第一类不同的类型。
5.根据权利要求4所述的封装器件，所述第一级接地隔离平面结构配置成降低所述第一级第一类数据信号接触件与所述第二级第二类数据信号接触件之间的串扰。
6.根据权利要求1所述的封装器件，使用眼图的眼高和眼宽来对所述第一类和第二类数据信号线路进行阻抗调谐，以确定所述第一类和第二类数据信号线路的宽度和所述第一类和第二类数据信号线路中的水平地相邻的数据信号线路之间的间隔。
7.根据权利要求3所述的封装器件，还包含：
集成电路IC芯片，安装于所述接地隔离式水平数据信号传输线路封装器件上，所述IC芯片的数据信号接触件电耦合到所述接地隔离式水平数据信号传输线路封装器件的所述第二类数据信号线路，且到所述第一类数据信号线路。
8.一种接地隔离式水平数据信号传输线路封装器件，包含：
第一互连级，具有带有第一级第一类数据信号线路的第一级下层，所述第一级第一类数据信号线路安置于水平地相邻的第一级非导电材料部分之间，所述第一级非导电材料部分安置于导体材料的水平地相邻的第一级接地隔离线路之间；
第二互连级，位于所述第一互连级的下方；
所述第二互连级，具有带有第二级第一类数据信号线路的第二级下层，所述第二级第一类数据信号线路安置于水平地相邻的第二级非导电材料部分之间，所述第二级非导电材料部分安置于导体材料的水平地相邻的第二级接地隔离线路之间；以及
所述第二级接地隔离线路，其水平地偏移以致使所述第二级接地隔离线路中的每个在所述第一级第一类数据信号线路中的每个的正下方居中。
9.根据权利要求8所述的封装器件，还包含：
所述第一互连级，具有第一级上层，该第一级上层具有形成到所述第一级下层上的介电材料；
所述第一级下层，形成到具有介电材料的第二级上层上；
所述第二级上层，形成到所述第二级下层上；
所述第一级下层，具有第一级接地接触件，所述第一级接地接触件直接地连接到所述第一级接地隔离线路；以及
所述第二级下层，具有第二级接地接触件，所述第二级接地接触件直接地连接到所述第二级接地隔离线路。
10.根据权利要求9所述的封装器件，还包含：
第三互连级，位于所述第二互连级的下方；
所述第三互连级，具有带有第三级第二类数据信号线路的第三级下层，所述第三级第二类数据信号线路安置于水平地相邻的第三级非导电材料部分之间，所述第三级非导电材料部分安置于导体材料的水平地相邻的第三级接地隔离线路之间；以及
所述第三级接地隔离线路，其水平地偏移以致使所述第三级接地隔离线路中的每个在所述第二级第一类数据信号线路中的每个的正下方居中。
11.根据权利要求10所述的封装器件，还包含：
所述第二级下层，形成到具有介电材料的第三级上层上；
所述第三级上层，形成到所述第三级下层上；以及
所述第三级下层，具有第三级接地接触件，所述第三级接地接触件直接地连接到所述第三级接地隔离线路。
12.根据权利要求10所述的封装器件，所述第一类数据信号线路是配置成以每秒钟传送7到25之间千兆次(GT/s)的频率将数据传达至器件的接收数据信号线路或发射数据信号线路之一；所述第二类数据信号线路是配置成以每秒钟传送7到25之间千兆次(GT/s)的频率将数据传达至器件的发射数据信号线路和接收数据信号线路之一；以及所述第二类数据信号线路是与所述第一类不同的类型。
13.根据权利要求12所述的封装器件，所述第二级接地隔离线路配置成增强所述第二级第一类数据信号接触件之间的隔离；以及
所述第二级接地隔离线路配置成降低所述第一级第一类数据信号接触件与所述第三级第二类数据信号线路之间的串扰。
14.根据权利要求10所述的封装器件，使用眼图的眼高和眼宽来对所述第一类和第二类数据信号线路进行阻抗调谐，以确定所述第一类和第二类数据信号线路的宽度和所述第一类和第二类数据信号线路中的水平地相邻的数据信号线路之间的间隔。
15.根据权利要求10所述的封装器件，还包含：
集成电路IC芯片，安装于所述接地隔离式水平数据信号传输线路封装器件上，所述IC芯片的数据信号接触件电耦合到所述接地隔离式水平数据信号传输线路封装器件的所述第二类数据信号线路，且到所述第一类数据信号线路。
16.一种形成接地隔离式水平数据信号传输线路封装器件的方法，包含：
形成第二互连级，具有带有第二级第二类数据信号接触件的第二级中间层；
将第一互连级形成于所述第二互连级的上方；其中，形成所述第一互连级包括：
形成带有第一类数据信号线路的第一级中间层；以及
形成带有第一级接地隔离平面结构的第一级最下层；所述第一级接地隔离平面结构沿着所述第一级最下层安置，且安置于所述第一级第一类数据信号接触件与所述第二级第二类数据信号接触件之间，并且所述第一互连级的所述第一级最下层被形成为带有第一级接地接触件，所述第一级接地接触件直接地连接到所述第一级接地隔离平面结构。
17.根据权利要求16所述的方法，其中，形成所述第二互连级，还包含：
将具有介电材料的第二级上层形成到所述第二级中间层上；
形成所述第二级中间层，其具有水平地安置于第二类数据信号线路之间的介电材料部分；
将所述第二级中间层形成到所述第二互连级的第二级下层上；
将具有介电材料的所述第二级下层形成到第二级最下层上；
形成所述第二互连级的所述第二级最下层，其具有第二级接地接触件，所述第二级接地接触件直接地连接到所述第二级接地隔离平面结构；以及
其中，形成所述第一互连级还包含：
将所述第一互连级的所述第一级最下层形成到所述第二互连级的所述第二级上层上；
将具有介电材料的第一级上层形成到所述第一级中间层上；
形成所述第一级中间层，其具有水平地安置于所述第一类数据信号线路之间的介电材料部分；
将所述第一级中间层形成到所述第一互连级的第一级下层上；
将具有介电材料的所述第一互连级的所述第一级下层形成到所述第一级最下层上。
18.根据权利要求17所述的方法，还包含：
在所述第一类数据信号线路上以每秒钟传送7到25之间千兆次(GT/s)的频率传输接收数据信号；
在所述第二类数据信号线路上以每秒钟传送7到25之间千兆次(GT/s)的频率传输发射数据信号；以及
所述第一级接地隔离平面结构降低所述第一级第一类数据信号接触件与所述第二级第二类数据信号接触件之间的串扰。
19.根据权利要求16所述的方法，还包含：
在形成所述第二互连级之前，使用眼图的眼高和眼宽来对所述第一类和第二类数据信号线路进行阻抗调谐，以确定所述第一类和第二类数据信号线路的宽度和所述第一类和第二类数据信号线路中的水平地相邻的数据信号线路之间的间隔。
20.一种形成接地隔离式水平数据信号传输线路封装器件的方法，包含：
形成第二互连级，其具有带有第二级第一类数据信号线路的第二级下层，所述第二级第一类数据信号线路安置于水平地相邻的第二级非导电材料部分之间，所述第二级非导电材料部分安置于导体材料的水平地相邻的第二级接地隔离线路之间；以及
将第一互连级形成于所述第二互连级的上方；其中，形成所述第一互连级包括：
形成带有第一级第一类数据信号线路的第一级下层，所述第一级第一类数据信号线路安置于水平地相邻的第一级非导电材料部分之间，所述第一级非导电材料部分安置于导体材料的水平地相邻的第一级接地隔离线路之间；
其中，所述第一级接地隔离线路水平地偏移，以致使所述第一级接地隔离线路中的每个在所述第二级第一类数据信号线路中的每个的正上方居中。
21.根据权利要求20所述的方法，其中，形成所述第二互连级还包含将具有介电材料的第二级上层形成到所述第二级下层上；
其中，形成所述第一互连级的过程还包含：
将所述第一级下层形成到具有介电材料的第二级上层上；
将具有介电材料的第一级上层形成到所述第一级下层上；
所述第一级下层具有第一级接地接触件，所述第一级接地接触件直接地连接到所述第一级接地隔离线路；
所述第二级下层具有第二级接地接触件，所述第二级接地接触件直接地连接到所述第二级接地隔离线路；
在形成所述第二级之前，形成第三互连级，其位于所述第二互连级的下方；
其中，形成所述第三互连级还包含：
形成带有第三级第二类数据信号线路的第三级下层，所述第三级第二类数据信号线路安置于水平地相邻的第三级非导电材料部分之间，所述第三级非导电材料部分安置于导体材料的水平地相邻的第三级接地隔离线路之间；以及
所述第三级接地隔离线路水平地偏移，以致使所述第三级接地隔离线路中的每个在所述第二级第一类数据信号线路中的每个的正下方居中；
所述第三级下层具有第三级接地接触件，所述第三级接地接触件直接地连接到所述第三级接地隔离线路；以及
将具有介电材料的第三级上层形成到所述第三级下层上；
其中，形成所述第二互连级还包含将所述第二级下层形成到所述第三级上层上。
22.根据权利要求21所述的方法，还包含：
在所述第一类数据信号线路上，以每秒钟传送7到25之间千兆次(GT/s)的频率传输接收数据信号；
在所述第二类数据信号线路上，以每秒钟传送7到25之间千兆次(GT/s)的频率传输发射数据信号；
所述第二级接地隔离线路增强所述第二级第二类数据信号接触件之间的隔离；以及
所述第二级接地隔离线路降低所述第一级第一类数据信号接触件与所述第二级第二类数据信号接触件之间的串扰。
23.根据权利要求20所述的方法，还包含：
在形成所述第二互连级之前，使用眼图的眼高和眼宽来对所述第一类和第二类数据信号线路进行阻抗调谐，以确定所述第一类和第二类数据信号线路的宽度和所述第一类和第二类数据信号线路中的水平地相邻的数据信号线路之间的间隔。
24.一种用于形成接地隔离式水平数据信号传输线路封装器件的装置，包含用于执行权利要求17-23中的任一项所述的方法的部件。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2015/000381 WO2017111823A1 (en) | 2015-12-26 | 2015-12-26 | Ground plane vertical isolation of, ground line coaxial isolation of, and impedance tuning of horizontal data signal transmission lines routed through package devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108701684A CN108701684A (zh) | 2018-10-23 |
| CN108701684B true CN108701684B (zh) | 2023-06-02 |
Family
ID=59090917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201580085569.5A Active CN108701684B (zh) | 2015-12-26 | 2015-12-26 | 接地隔离式水平数据信号传输线路封装器件及其形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10580734B2 (zh) |
| CN (1) | CN108701684B (zh) |
| DE (1) | DE112015007235T5 (zh) |
| TW (1) | TWI721047B (zh) |
| WO (1) | WO2017111823A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN211184422U (zh) * | 2017-01-27 | 2020-08-04 | 株式会社村田制作所 | 电路模块及内插器 |
| US11227795B2 (en) * | 2020-01-17 | 2022-01-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit package and method |
| CN112203395B (zh) * | 2020-09-09 | 2022-01-11 | 武汉光迅科技股份有限公司 | 柔性电路板 |
| US11616019B2 (en) * | 2020-12-21 | 2023-03-28 | Nvidia Corp. | Semiconductor assembly |
| CN116148625B (zh) * | 2023-04-20 | 2023-09-19 | 长鑫存储技术有限公司 | 一种半导体产品的测试方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6744130B1 (en) * | 2003-07-08 | 2004-06-01 | Lsi Logic Corporation | Isolated stripline structure |
| US20050121766A1 (en) * | 2003-10-22 | 2005-06-09 | Devnani Nurwati S. | Integrated circuit and method of manufacturing an integrated circuit and package |
| US6965170B2 (en) * | 2003-11-18 | 2005-11-15 | International Business Machines Corporation | High wireability microvia substrate |
| JP4164056B2 (ja) * | 2004-09-15 | 2008-10-08 | 松下電器産業株式会社 | 半導体装置の設計方法及び半導体装置 |
| TWI286916B (en) | 2004-10-18 | 2007-09-11 | Via Tech Inc | Circuit structure |
| US7405477B1 (en) * | 2005-12-01 | 2008-07-29 | Altera Corporation | Ball grid array package-to-board interconnect co-design apparatus |
| US20080157335A1 (en) * | 2006-12-28 | 2008-07-03 | Jia Miao Tang | Strip patterned transmission line |
| CN101201520B (zh) * | 2007-12-27 | 2010-09-08 | 昆山龙腾光电有限公司 | 一种具有静电防护功能的液晶显示装置阵列基板 |
| US8294249B2 (en) * | 2008-08-05 | 2012-10-23 | Integrated Device Technology Inc. | Lead frame package |
| TWI419099B (zh) * | 2010-08-18 | 2013-12-11 | Au Optronics Corp | 主動元件陣列基板及其製造方法 |
| US8642385B2 (en) * | 2011-08-09 | 2014-02-04 | Alpha & Omega Semiconductor, Inc. | Wafer level package structure and the fabrication method thereof |
| TWI473178B (zh) * | 2011-09-15 | 2015-02-11 | Alpha & Omega Semiconductor | 一種晶圓級的封裝結構及其製備方法 |
| US8643184B1 (en) * | 2012-10-31 | 2014-02-04 | Intel Corporation | Crosstalk polarity reversal and cancellation through substrate material tuning |
| JP6088893B2 (ja) | 2013-04-09 | 2017-03-01 | ルネサスエレクトロニクス株式会社 | 半導体装置及び配線基板 |
| US8975746B1 (en) * | 2013-08-29 | 2015-03-10 | Broadcom Corporation | Ball arrangement for integrated circuit package devices |
| WO2017111834A1 (en) * | 2015-12-26 | 2017-06-29 | Intel Corporation | Ground plane vertical isolation of, ground line coaxial isolation of, and impedance tuning of horizontal data signal transmission lines routed through package devices |
-
2015
- 2015-12-26 US US15/773,950 patent/US10580734B2/en active Active
- 2015-12-26 DE DE112015007235.7T patent/DE112015007235T5/de active Pending
- 2015-12-26 CN CN201580085569.5A patent/CN108701684B/zh active Active
- 2015-12-26 WO PCT/US2015/000381 patent/WO2017111823A1/en active Application Filing
-
2016
- 2016-11-24 TW TW105138652A patent/TWI721047B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017111823A1 (en) | 2017-06-29 |
| US20180331036A1 (en) | 2018-11-15 |
| TWI721047B (zh) | 2021-03-11 |
| US10580734B2 (en) | 2020-03-03 |
| CN108701684A (zh) | 2018-10-23 |
| DE112015007235T5 (de) | 2018-10-11 |
| TW201729390A (zh) | 2017-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10607951B2 (en) | Ground plane vertical isolation of, ground line coaxial isolation of, and impedance tuning of horizontal data signal transmission lines routed through package devices | |
| US10784204B2 (en) | Rlink—die to die channel interconnect configurations to improve signaling | |
| CN108701684B (zh) | 接地隔离式水平数据信号传输线路封装器件及其形成方法 | |
| Mahajan et al. | Embedded multi-die interconnect bridge (EMIB)--a high density, high bandwidth packaging interconnect | |
| US11742275B2 (en) | Ground via clustering for crosstalk mitigation | |
| US10453795B2 (en) | Microprocessor package with first level die bump ground webbing structure | |
| KR101754630B1 (ko) | 상호접속부 라우팅 구성들 및 연관된 기술 | |
| TWI697084B (zh) | R鏈結-用於封裝裝置的資料訊號接點之接地屏蔽附接結構及陰影孔洞；封裝裝置的垂直資料訊號互連件之垂直接地屏蔽結構及屏蔽柵欄；以及用於封裝裝置的光電模組連接器資料訊號接點及接點針腳之接地屏蔽技術 | |
| US10840173B2 (en) | Multi-pitch ball grid array | |
| US10886171B2 (en) | Rlink-on-die interconnect features to enable signaling | |
| US9935063B2 (en) | Rlink-on-die inductor structures to improve signaling | |
| Mick et al. | Buried bump and AC coupled interconnection technology | |
| US7586192B2 (en) | Routing configuration for high frequency signals in an integrated circuit package | |
| Smutzer et al. | Navigating PCB stackup layer assignments for optimized si and pi performance in high speed, high power designs | |
| Bhutani | Low Temperature Co-fired Ceramics for System-in-Package Applications at 122 GHz |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |