TWI419099B - 主動元件陣列基板及其製造方法 - Google Patents

Description

主動元件陣列基板及其製造方法

本發明是有關於一種陣列基板及其製造方法，且特別是有關於一種主動元件陣列基板及其製造方法。

隨著顯示科技的日益進步，人們藉著顯示器的輔助可使生活更加便利，為求顯示器輕、薄之特性，促使平面顯示器(flat panel display,FPD)成為目前的主流。在諸多平面顯示器中，液晶顯示器(liquid crystal display,LCD)具有高空間利用效率、低消耗功率、無輻射以及低電磁干擾等優越特性，因此液晶顯示器深受消費者歡迎。

一般而言，液晶顯示面板主要是由主動元件陣列基板、對向基板以及夾於主動元件陣列基板與對向基板之間的液晶層所構成，其中主動元件陣列基板具有顯示區(display region)與非顯示區(non-display region)，顯示區內配置有多個陣列排列的畫素單元，而每一畫素單元包括主動元件以及與主動元件連接之畫素電極。此外，顯示區內更配置有多條掃描線(scan line)與資料線(data line)，每一個畫素單元之主動元件與對應之掃描線與資料線電性連接。

雖然目前技術已趨成熟，但主動元件陣列基板在製造過程之中難免會產生一些瑕疵(defect)。舉例來說，主動元件陣列基板上的掃描線因其長度很長，故容易發生斷路的情形，而導致一部分的畫素單元無法動作，因此必須對掃描線進行檢測以判斷是否有斷線的問題發生。然而，在閘極採用雙掃描線佈局的設計下，因每一組雙掃描線圖案中的兩條掃描線相互連接而形成迴路，當其中一條掃描線發生斷線時，測試訊號依然可以藉由迴路中另一條掃描線傳遞。如此一來，無法有效地藉由檢測機台來判斷迴路設計的其中一條掃描線是否有斷線的問題，使得檢測機台對於主動元件陣列基板的瑕疵檢測率極低，而導致產品可靠度受到衝擊。

有鑑於此，本發明提供一種主動元件陣列基板及其製造方法，可有助於檢測斷線缺陷以提高檢測率。

本發明提出一種主動元件陣列基板的製造方法，其包括下列步驟。於基板上形成第一圖案化導電層，第一圖案化導電層包括多個彼此分離的掃描線圖案，其中各掃描線圖案包括第一掃描線以及鄰近於第一掃描線之第二掃描線，第一掃描線具有第一接點以及第二接點，第二掃描線具有第一接點以及第二接點。對掃描線圖案進行斷線檢測。形成多個通道層於基板上。形成第二圖案化導電層於基板上，第二圖案化導電層包括多條與第一掃描線及第二掃描線交錯之資料線、多個位於通道層上方之源極以及汲極、多個連接線，其中源極對應地與資料線電性連接，連接線中之至少一個係將每一掃描線圖案中之第一掃描線及第二掃描線電性連接以構成一迴路圖案。形成多個與汲極電性連接之畫素電極。

本發明另提出一種主動元件陣列基板的製造方法，其包括下列步驟。於基板上形成第一圖案化導電層，第一圖案化導電層包括多個彼此分離的掃描線圖案，其中各掃描線圖案包括：第一掃描線以及鄰近於第一掃描線之至少一第二掃描線，第一掃描線具有第一接點以及第二接點，第二掃描線具有第一接點以及第二接點。對掃描線圖案進行斷線檢測。形成多個通道層於基板上。形成第二圖案化導電層於基板上，第二圖案化導電層包括多條與該些第一掃描線及該些第二掃描線交錯之資料線、多個位於該些通道層上方之源極以及汲極、多個第一連接線，其中源極對應地與資料線電性連接。形成第三圖案化導電層，第三圖案化導電層包括多個與汲極連接之畫素電極以及多個第二連接線，其中第二掃描線係透過第一連接線與第二連接線與對應的第一掃描線電性連接並構成一迴路圖案。

本發明又提出一種主動元件陣列基板，其包括基板、第一圖案化導電層、多個通道層、第二圖案化導電層以及多個畫素電極。第一圖案化導電層配置於基板上，第一圖案化導電層包括多個彼此分離的掃描線圖案，其中各掃描線圖案包括具有第一接點以及第二接點之第一掃描線，以及具有第一接點以及第二接點之第二掃描線。通道層配置於基板上。第二圖案化導電層配置於基板上，第二圖案化導電層包括多條與第一掃描線及第二掃描線交錯之資料線、多個位於通道層上方之源極以及汲極、多個連接線，其中源極對應地與資料線電性連接，且連接線中之至少一個係將每一掃描線圖案中之第一掃描線及第二掃描線電性連接以構成一迴路圖案。畫素電極與汲極連接。

本發明再提出一種主動元件陣列基板，其包括基板、第一圖案化導電層、多個通道層、第二圖案化導電層以及第三圖案化導電層。第一圖案化導電層配置於基板上，第一圖案化導電層包括多個彼此分離的掃描線圖案，其中各掃描線圖案包括：具有第一接點以及第二接點之第一掃描線，以及具有第一接點以及第二接點之第二掃描線。通道層以及第二圖案化導電層配置於基板上，第二圖案化導電層包括多條與第一掃描線及第二掃描線交錯之資料線、多個與第一掃描線及第二掃描線連接之源極、多個汲極，以及多個第一連接線。第三圖案化導電層包括多個與汲極連接之畫素電極以及多個第二連接線，其中第一連接線與第二連接線使第二掃描線與對應的第一掃描線的第一接點連接。

基於上述，本發明透過不形成迴路之掃描線圖案的設計，分別對第一掃描線及第二掃描線進行斷線檢測，而能夠更容易地判斷出是否有斷線缺陷的產生，而可有助於提升斷線檢測率。此外，在進行斷線檢測之後，才利用連接線電性連接第一掃描線及第二掃描線以形成迴路圖案，因此能夠與現有製程相容。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

接下來將進一步利用上視圖及剖面圖的方式說明本發明之主動元件陣列基板及其製造方法的實施例。圖1A至圖5A是依照本發明之第一實施例之一種主動元件陣列基板的製造流程上視示意圖。圖1B至圖5B分別是沿著圖1A至圖5A之線段I-I’的剖面示意圖。圖1C是依照本發明之一實施例之進行斷線檢測的上視示意圖。圖3C是沿著圖3A之線段II-II’的剖面示意圖。

請參照圖1A及圖1B，於基板102上形成第一圖案化導電層104。基板102例如是如玻璃基板之硬質基板(rigid substrate)，或是如塑膠基板之可撓式基板(flexible substrate)等。第一圖案化導電層104的材質例如是金屬。第一圖案化導電層104包括多個彼此分離的掃描線圖案106，其中各掃描線圖案106包括第一掃描線108以及第二掃描線110，第二掃描線110鄰近於第一掃描線108。第一掃描線108具有第一接點108a以及第二接點108b，第二掃描線110具有第一接點110a以及第二接點110b。在一實施例中，第一掃描線108之第一接點108a係不與第二掃描線110之第一接點110a連接，第一掃描線108之第二接點108b係與第二掃描線110之第二接點110b連接。換言之，第一掃描線108與第二掃描線110之間僅有一端彼此連接，另一端則為斷開之設計，而沒有形成迴路。

一般而言，為了改善畫素單元的顯示品質，第一圖案化導電層104更包括至少一個共通電極圖案112，以與後續愈形成之畫素電極耦合成儲存電容。共通電極圖案112係不與掃描線圖案106連接，共通電極圖案112例如是平行於第一掃描線108與第二掃描線110的長邊。

之後，請參照圖1C，對掃描線圖案106進行斷線檢測。對掃描線圖案106進行斷線檢測之步驟包括透過第一接點108a、110a對第一掃描線108與第二掃描線110進行非接觸式斷線檢測。具體而言，斷線檢測係藉由非接觸式斷線檢測機台114來進行，而非接觸式斷線檢測機台114包括測試訊號產生器114a以及測試訊號感測器114b。測試訊號產生器114a以及測試訊號感測器114b例如是位於同一水平線上。在一實施例中，測試訊號產生器114a適於透過電流感應的方式分別使各第一接點108a、110a產生一感測電流I，而測試訊號感測器114b適於在各第二接點108b、110b上方分別感測流經各第一掃描線108及各第二掃描線110之感測電流I。

舉例來說，如圖1C所示，當測試訊號產生器114a設置在第一掃描線108之第一接點108a上方而測試訊號感測器114b設置在同一條第一掃描線108之第二接點108b上方時，從第一接點108a所產生之感測電流I會沿著對應之第一掃描線108傳導至第二接點108b，並由測試訊號感測器114b感測以產生一檢測訊號。若被檢測之第一掃描線108有斷線的情況發生，則檢測訊號會改變而例如是產生一波峰；若被檢測之第一掃描線108沒有斷線的情況發生，則檢測訊號則會持平而沒有劇烈改變。特別說明的是，由於第一掃描線108之第一接點108a不會與第二掃描線110之第一接點110a連接(亦即第一掃描線108與第二掃描線110未形成迴路)，因此感測電流I不會沿著第二掃描線110而傳導至第一掃描線108之第二接點108b。當第一掃描線108在第一接點108a與第二接點108b之間有斷線缺陷時，從第一接點108a所產生之感測電流I會無法傳遞至第二接點108b，導致測試訊號感測器114b之檢測訊號產生顯著改變，因此藉由此掃描線圖案106之設計可有效地檢測並判斷對應之第一掃描線108是否有斷線的情況發生。

在另一實施例中，上述藉由非接觸式斷線檢測機台114來進行的斷線檢測也可以是將測試訊號產生器114a配置於第一掃描線108的第一接點108a上方，並將測試訊號感測器114b配置於第二掃描線110的第二接點110b上方。如此一來，測試訊號產生器114a可透過電流感應的方式分別使各第一掃描線108的第一接點108a產生感測電流I，而測試訊號感測器114b則在各第二掃描線110的第二接點110b上方分別感測流經第一接點108a與第二接點110b之間的各第一掃描線108之感測電流I，以檢測相對應之第一掃描線108是否有斷線缺陷。

此外，還可以進一步以類似上述之方式，利用非接觸式斷線檢測機台114對共通電極圖案112的兩端點進行另一斷線檢測，以判斷共通電極圖案112是否有斷線的情況發生。在一實施例中，非接觸式斷線檢測機台114係沿著檢測方向D移動，以逐一對第一掃描線108、共通電極圖案112及第二掃描線110進行非接觸式斷線檢測。在圖1C中是以由上而下的方向為例來表示檢測方向D，但本發明並不限於此，非接觸式斷線檢測機台114的移動方向可依製程需求逕行調整。

請參照圖2A及圖2B，於基板102上形成絕緣層116，以覆蓋第一圖案化導電層104，並作為閘絕緣層。絕緣層116可為單層結構或多層結構，且其材質例如是氮化矽、氧化矽或氮氧化矽等介電材料。在一實施例中，絕緣層116中形成有多個接觸窗116a，其暴露出位於下方之掃描線圖案106。接觸窗116a例如是對應第一掃描線108之第一接點108a及第二掃描線110之第一接點110a的位置而配置。之後，於預形成薄膜電晶體之區域的基板102上形成多個通道層118。通道層118的形成方法例如是先形成通道層材料，接著再圖案化通道層材料，以移除閘極上方以外的通道層材料，其中通道層材料例如是非晶矽(amorphous silicon,a-Si)。

請參照圖3A、圖3B及圖3C，於基板102上形成第二圖案化導電層120。第二圖案化導電層120的材質例如是金屬。第二圖案化導電層120包括多條資料線122、多個源極124s及汲極124d、多個連接線126。資料線122與第一掃描線108及第二掃描線110交錯。如圖3C所示，源極124s及汲極124d位於通道層118的上方，且通道層118位於掃描線圖案106的上方而形成底閘極(bottom gate)之主動元件結構。源極124s對應地與資料線122電性連接。連接線126例如是橫跨於第一掃描線108的第一接點108a與第二掃描線110的第一接點110a之間的上方位置。由於絕緣層116中形成有接觸窗116a，因此各連接線126會填入接觸窗116a中而分別透過對應的接觸窗116a使得該第一掃描線108之第一接點108a與第二掃描線110之第一接點110a電性連接。如此一來，即可透過連接線126中之至少一個直接將每一掃描線圖案106中之第一掃描線108及第二掃描線110電性連接以構成一迴路圖案。

此外，第二圖案化導電層120還可包括至少一個共用匯流排線(common bus line)128。共用匯流排線128例如是配置於多個共通電極圖案112的一側或相對兩側，並可藉由接觸窗128a連接下層至少部分或全部的共通電極圖案112。

請參照圖4A及圖4B，於基板102上形成保護層130，以覆蓋第二圖案化導電層120。保護層130具有接觸窗130a、接觸窗130b。接觸窗130a例如是位於絕緣層116之接觸窗116a上方，並暴露出連接線126，且接觸窗130a也可選擇性地位於接觸窗116a上方以外之區域。接觸窗130b則暴露出部分作為汲極124d的第二圖案化導電層120。保護層130可為單層結構或多層結構，且其材質例如是無機材料、有機材料或上述材料之組合。

請參照圖5A及圖5B，於基板102上多個畫素電極132以及多個導電層134，以完成本發明之主動元件陣列基板100的製作。畫素電極132及導電層134配置於保護層130上，導電層134可通過接觸窗130a與連接線126電性連接，而畫素電極132可通過接觸窗130b與汲極124d電性連接。畫素電極132及導電層134的材質可為相同之透明導電材料，其例如是銦錫氧化物(indium tin oxide,ITO)、銦鋅氧化物(indium zinc oxide,IZO)、氧化鋁鋅(Al doped ZnO,AZO)、銦鎵鋅氧化物(Indium-Gallium-Zinc Oxide,IGZO)、摻鎵氧化鋅(Ga doped zinc oxide,GZO)、鋅錫氧化物(Zinc-Tin Oxide,ZTO)、氧化銦(In₂ O₃ )、氧化鋅(ZnO)、或二氧化錫(SnO₂ )等。

在此說明的是，在上述實施例中是以形成底閘極結構(如圖3A及圖3C所示)作為主動元件為例來進行說明，但本發明並不限於此。在另一實施例中，本發明之主動元件陣列基板的製造方法亦可以形成其他的主動元件結構，如頂閘極(top gate)之主動元件結構。圖6是依照本發明之另一實施例之主動元件結構的剖面示意圖，其中與前述圖式相同的構件則使用相同的標號並省略其說明。

如圖6所示，通道層118也可以是形成於掃描線圖案106下方。換言之，前述之底閘極主動元件結構是在形成第一圖案化導電層104之後以及形成第二圖案化導電層120之前，形成絕緣層116及通道層118。而在此實施例中，頂閘極主動元件結構的形成方法則是改變上述結構的形成順序，而於基板102上依序形成通道層118、至少包括源極124s及汲極124d之第二圖案化導電層120、絕緣層116、作為閘極之第一圖案化導電層104(如圖6所示之第二掃描線110)。

圖7A至圖10A是依照本發明之第二實施例之一種主動元件陣列基板的製造流程上視示意圖。圖7B至圖10B分別是沿著圖7A至圖10A之線段III-III’的剖面示意圖。須注意的是，圖7A至圖10A所示之製造流程是接續圖1A後的步驟，且在圖7A至圖10A中，和圖1A相同的構件則使用相同的標號並省略其說明。

請參照圖7A及圖7B，在對掃描線圖案106及共通電極圖案112進行斷線檢測之後，於基板102上形成絕緣層716，以全面性覆蓋第一圖案化導電層104，並作為閘絕緣層。之後，於預形成薄膜電晶體之區域的基板102上形成多個通道層118，通道層118位於掃描線圖案106的上方而形成底閘極之主動元件結構。

請參照圖8A及圖8B，於基板102上形成第二圖案化導電層720。第二圖案化導電層720包括多條資料線122、多個源極124s及汲極124d、多個第一連接線726，以及選擇性地包括至少一個共用匯流排線128。第一連接線726例如是橫跨於第一掃描線108的第一接點108a與第二掃描線110的第一接點110a之間的上方位置。而且，第一連接線726具有開口726a、726b暴露出絕緣層716。

請參照圖9A及圖9B，於基板102上形成保護層730，以覆蓋第二圖案化導電層720。之後，圖案化保護層730與絕緣層716，以使保護層730具有多個第一接觸窗730a，並使絕緣層716具有多個第二接觸窗716a。在一實施例中，第一接觸窗730a位於第一連接線726之開口726a、726b上方，而第二接觸窗716a位於第一連接線726之開口726a、726b下方。靠近第一掃描線108的第一接點108a一側，第一接觸窗730a、開口726a及第二接觸窗716a共同暴露出下方之掃描線圖案106；而靠近第二掃描線110的第一接點110a一側，第一接觸窗730a、開口726b及第二接觸窗716a共同暴露出下方之掃描線圖案106。

請參照圖10A及圖10B，於基板102上形成第三圖案化導電層。第三圖案化導電層包括多個與汲極124d連接之畫素電極132以及多個第二連接線734。第二連接線734的材質例如是相同於畫素電極132，其可以為透明導電材料。由於第一接觸窗730a、開口726a、開口726b及第二接觸窗716a共同暴露出下方之掃描線圖案106，因此第二掃描線110可透過第一連接線726、第二連接線734與對應的第一掃描線108電性連接並構成一迴路圖案。對於每一掃描線圖案106而言，各第二連接線734係透過位於對應的開口726a、第一接觸窗730a及第二接觸窗716a與掃描線圖案106的第一掃描線108的第一接點108a電性連接；且各第二連接線734係透過位於對應的開口726b、第一接觸窗730a及第二接觸窗716a與掃描線圖案106的第二掃描線110的第一接點110a電性連接。

在此說明的是，上述實施例是以第一接觸窗730a僅對應配置在第一連接線726之開口726a、726b上方，亦即第一連接線726的兩端而作為側接觸窗(side contact)為例，但本發明尚具有其他實施型態。圖10C是根據另一實施例而沿著圖10A之線段III-III’的剖面示意圖，其中與圖10B相同的構件則使用相同的標號並省略其說明。

請參照圖10C，在另一實施例中，在圖案化保護層730與絕緣層716之後，使保護層730具有多個第一接觸窗730a，並使絕緣層716具有多個第二接觸窗716a。除了部分第一接觸窗730a位於第一連接線726之開口726a、726b上方之外，保護層730更包括第一接觸窗730b位於開口726a、726b上方以外之區域並暴露出第一連接線726。各第二連接線734分別透過對應的開口726a、開口726b、第一接觸窗730a及第二接觸窗716a與對應的第一掃描線108之第一接點108a及第二掃描線110之第一接點110a連接。此外，各第二連接線734還分別可以透過第一接觸窗730b連接第一連接線726，以進一步確保第一連接線726與第一掃描線108、第二掃描線110的電性連接。

圖11至圖12是依照本發明之第三實施例之一種主動元件陣列基板的製造流程上視示意圖。須注意的是，在圖11至圖12中，和前述圖式相同的構件則使用相同的標號並省略其說明。

請參照圖11，於基板102上形成第一圖案化導電層104之步驟中，第一掃描線108之第一接點108a例如是不與第二掃描線110之第一接點110a連接，且第一掃描線108之第二接點108b例如是不與第二掃描線110之第二接點110b連接。也就是說，在每一個掃描線圖案106’中，第一掃描線108與第二掃描線110在兩端接點皆不連接，而形成完全分離的兩條掃描線，因此無法形成迴路。

接著，對掃描線圖案106’進行斷線檢測。類似圖1C所述之方法，斷線檢測係藉由包括測試訊號產生器以及測試訊號感測器之非接觸式斷線檢測機台來進行。在一實施例中，測試訊號產生器透過電流感應的方式分別使各第一掃描線108之第一接點108a及各第二掃描線110之第一接點110a產生感測電流，而測試訊號感測器適於分別在各第一掃描線108之第二接點108b及各第二掃描線110之第二接點110b上方分別感測流經各第一掃描線108及各第二掃描線110之感測電流。如此一來，即可有效地檢測並判斷對應之第一掃描線108或第二掃描線110是否有斷線的情況發生。

在對掃描線圖案106’及共通電極圖案112進行斷線檢測步驟之後，進行後續製程以完成主動元件陣列基板的製作。如圖12所示，由於第一掃描線108與第二掃描線110在兩側端點皆沒有連接，因此所形成之第二圖案化導電層120’更包括多個連接線126’，連接線126’例如是橫跨於第一掃描線108的第二接點108b與第二掃描線110的第二接點110b之間的上方位置。如此一來，連接線126可透過掃描線圖案106’上方對應的接觸窗116a使得第一掃描線108之第一接點108a與第二掃描線110之第一接點110a電性連接，且連接線126’可透過掃描線圖案106’上方對應的接觸窗116a使得第一掃描線108之第二接點108b與第二掃描線110之第二接點110b電性連接。

須注意的是，在第二實施例及第三實施例中，通道層可以形成於掃描線圖案之上方(底閘極主動元件結構)或下方(頂閘極主動元件結構)，且掃描線圖案也可包括一條以上的第二掃描線，此技術領域具有通常知識者當可依前述實施例知其應用及變化，故於此不再贅述。

綜上所述，本發明之主動元件陣列基板及其製造方法至少具有下列優點：

1.　在形成第一圖案化導電層的步驟中，第一掃描線及第二掃描線之間不形成迴路，因此在進行斷線檢測時，能夠有效避免感測電流由另一條非被檢測之掃描線傳遞而造成檢測訊號異常。如以一來，本發明之主動元件陣列基板及其製造方法可有助於判斷斷線缺陷，並可顯著提升斷線檢測率。

2.　在進行斷線檢測之後，利用第二圖案化金屬層或第三圖案化金屬層之連接線使第一掃描線及該第二掃描線電性連接以構成迴路圖案，因此能夠與現有的面板製程相整合，且製程簡單而不會造成成本的增加。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．主動元件陣列基板

102．．．基板

104．．．第一圖案化導電層

106、106’．．．掃描線圖案

108．．．第一掃描線

108a、110a．．．第一接點

108b、110b．．．第二接點

110．．．第二掃描線

112．．．共通電極圖案

114．．．非接觸式斷線檢測機台

114a．．．測試訊號產生器

114b．．．測試訊號感測器

116、716．．．絕緣層

116a、128a、130a、130b．．．接觸窗

118．．．通道層

120、120’、720．．．第二圖案化導電層

122．．．資料線

124d．．．汲極

124s．．．源極

126、126’．．．連接線

128．．．共用匯流排線

130、730．．．保護層

132．．．畫素電極

134．．．導電層

716a．．．第二接觸窗

726．．．第一連接線

726a、726b．．．開口

730a、730b．．．第一接觸窗

734．．．第二連接線

D．．．檢測方向

I．．．感測電流

圖1A至圖5A是依照本發明之第一實施例之一種主動元件陣列基板的製造流程上視示意圖。

圖1B至圖5B分別是沿著圖1A至圖5A之線段I-I’的剖面示意圖。

圖1C是依照本發明之一實施例之進行斷線檢測的上視示意圖。

圖3C是沿著圖3A之線段II-II’的剖面示意圖。

圖6是依照本發明之另一實施例之主動元件結構的剖面示意圖。

圖7A至圖10A是依照本發明之第二實施例之一種主動元件陣列基板的製造流程上視示意圖。

圖7B至圖10B分別是沿著圖7A至圖10A之線段III-III’的剖面示意圖。

圖10C是根據另一實施例而沿著圖10A之線段III-III’的剖面示意圖。

圖11至圖12是依照本發明之第三實施例之一種主動元件陣列基板的製造流程上視示意圖。

104．．．第一圖案化導電層

106．．．掃描線圖案

108．．．第一掃描線

108a、110a．．．第一接點

108b、110b．．．第二接點

110．．．第二掃描線

112．．．共通電極圖案

114．．．非接觸式斷線檢測機台

114a．．．測試訊號產生器

114b．．．測試訊號感測器

D．．．檢測方向

I．．．感測電流

Claims (38)

1. 一種主動元件陣列基板的製造方法，包括：於一基板上形成一第一圖案化導電層，該第一圖案化導電層包括多個彼此分離的掃描線圖案，其中各該掃描線圖案包括：一第一掃描線具有一第一接點以及一第二接點；以及一第二掃描線，鄰近於該第一掃描線，該第二掃描線具有一第一接點以及一第二接點；對該些掃描線圖案進行一斷線檢測；形成多個通道層於該基板上；形成一第二圖案化導電層於該基板上，該第二圖案化導電層包括：多條與該些第一掃描線及該些第二掃描線交錯之資料線；多個位於該些通道層上方之源極以及汲極，其中該些源極對應地與該些資料線電性連接；以及多個連接線，該些連接線中之至少一個係將每一掃描線圖案中之該第一掃描線及該第二掃描線電性連接以構成一迴路圖案；以及形成多個與該些汲極電性連接之畫素電極。
2. 如申請專利範圍第1項所述之主動元件陣列基板的製造方法，其中於該基板上形成該第一圖案化導電層之步驟中，該第一掃描線之第一接點係不與該第二掃描線之第一接點連接，該第一掃描線之第二接點係與該第二掃描線之第二接點連接。
3. 如申請專利範圍第2項所述之主動元件陣列基板的製造方法，其中該斷線檢測係藉由一非接觸式斷線檢測機台來進行，而該非接觸式斷線檢測機台包括一測試訊號產生器以及一測試訊號感測器，該測試訊號產生器適於透過電流感應的方式分別使各該第一掃描線的第一接點產生一感測電流，而該測試訊號感測器適於在各該第二掃描線的第二接點上方分別感測流經各該第一掃描線之該感測電流。
4. 如申請專利範圍第3項所述之主動元件陣列基板的製造方法，其中該非接觸式斷線檢測機台係沿著一檢測方向移動以逐一對該些第一掃描線及該些第二掃描線進行非接觸式斷線檢測。
5. 如申請專利範圍第2項所述之主動元件陣列基板的製造方法，其中該斷線檢測係藉由一非接觸式斷線檢測機台來進行，而該非接觸式斷線檢測機台包括一測試訊號產生器以及一測試訊號感測器，該測試訊號產生器適於透過電流感應的方式分別使各該第一接點產生一感測電流，而該測試訊號感測器適於在各該第二接點上方分別感測流經各該第一掃描線及各該第二掃描線之該感測電流。
6. 如申請專利範圍第5項所述之主動元件陣列基板的製造方法，其中該非接觸式斷線檢測機台係沿著一檢測方向移動以逐一對該些第一掃描線及該些第二掃描線進行非接觸式斷線檢測。
7. 如申請專利範圍第2項所述之主動元件陣列基板的製造方法，其中該些通道層係形成於該些掃描線圖案上方或下方。
8. 如申請專利範圍第2項所述之主動元件陣列基板的製造方法，更包括：在形成該第一圖案化導電層之後以及形成第二圖案化導電層之前，形成一絕緣層以覆蓋該第一圖案化導電層，其中該絕緣層具有多個接觸窗，而各該連接線分別透過對應的接觸窗使得該第一掃描線之第一接點與該第二掃描線之第一接點電性連接。
9. 如申請專利範圍第2項所述之主動元件陣列基板的製造方法，其中對該些掃描線圖案進行該斷線檢測之步驟係包括：透過該第一接點對該些第一掃描線與該些第二掃描線進行一非接觸式斷線檢測。
10. 如申請專利範圍第2項所述之主動元件陣列基板的製造方法，其中該第一圖案化導電層更包括至少一共通電極圖案，該共通電極圖案係不與該掃描線圖案連接。
11. 如申請專利範圍第10項所述之主動元件陣列基板的製造方法，更包括對該共通電極圖案進行另一斷線檢測。
12. 如申請專利範圍第1項所述之主動元件陣列基板的製造方法，其中於該基板上形成該第一圖案化導電層之步驟中，該第一掃描線之第一接點係不與該第二掃描線之第一接點連接，該第一掃描線之第二接點係不與該第二掃描線之第二接點連接。
13. 如申請專利範圍第12項所述之主動元件陣列基板的製造方法，其中該斷線檢測係藉由一非接觸式斷線檢測機台來進行，而該非接觸式斷線檢測機台包括一測試訊號產生器以及一測試訊號感測器，該測試訊號產生器適於透過電流感應的方式分別使各該第一掃描線及各該第二掃描線之第一接點產生一感測電流，而該測試訊號感測器適於分別在各該第一掃描線及各該第二掃描線之第二接點上方分別感測流經各該第一掃描線及各該第二掃描線之該感測電流。
14. 如申請專利範圍第13項所述之主動元件陣列基板的製造方法，其中該非接觸式斷線檢測機台係沿著一檢測方向移動以逐一對該些第一掃描線及該些第二掃描線進行非接觸式斷線檢測。
15. 如申請專利範圍第12項所述之主動元件陣列基板的製造方法，其中該些通道層係形成於該些掃描線圖案上方或下方。
16. 如申請專利範圍第12項所述之主動元件陣列基板的製造方法，更包括：在形成該第一圖案化導電層之後以及形成第二圖案化導電層之前，形成一絕緣層以覆蓋該第一圖案化導電層，其中該絕緣層具有多個接觸窗，而該些連接線分別透過對應的接觸窗使得該第一掃描線之第一接點與該第二掃描線之第一接點電性連接，並透過對應的接觸窗使得該第一掃描線之第二接點與該第二掃描線之第二接點電性連接。
17. 如申請專利範圍第12項所述之主動元件陣列基板的製造方法，其中該第一圖案化導電層更包括至少一共通電極圖案，該共通電極圖案係不與該掃描線圖案連接。
18. 如申請專利範圍第17項所述之主動元件陣列基板的製造方法，更包括對該共通電極圖案進行另一斷線檢測。
19. 一種主動元件陣列基板的製造方法，包括：於一基板上形成一第一圖案化導電層，該第一圖案化導電層包括多個彼此分離的掃描線圖案，其中各該掃描線圖案包括：一第一掃描線具有一第一接點以及一第二接點；以及至少一第二掃描線，鄰近於該第一掃描線，該第二掃描線具有一第一接點以及一第二接點；對該些掃描線圖案進行一斷線檢測；形成多個通道層於該基板上；形成一第二圖案化導電層於該基板上，該第二圖案化導電層包括：多條與該些第一掃描線及該些第二掃描線交錯之資料線；多個位於該些通道層上方之源極以及汲極，其中該些源極對應地與該些資料線電性連接；以及多個第一連接線；以及形成一第三圖案化導電層，該第三圖案化導電層包括：多個與該些汲極連接之畫素電極；以及多個第二連接線，其中該些第二掃描線係透過該些第一連接線與該些第二連接線與對應的該些第一掃描線電性連接並構成一迴路圖案。
20. 如申請專利範圍第19所述之主動元件陣列基板的製造方法，其中於該基板上形成該第一圖案化導電層之步驟中，該第一掃描線之第一接點係不與該第二掃描線之第一接點連接，該第一掃描線之第二接點係與該第二掃描線之第二接點連接。
21. 如申請專利範圍第20項所述之主動元件陣列基板的製造方法，其中該斷線檢測係藉由一非接觸式斷線檢測機台來進行，而該非接觸式斷線檢測機台包括一測試訊號產生器以及一測試訊號感測器，該測試訊號產生器適於透過電流感應的方式分別使各該第一掃描線的第一接點產生一感測電流，而該測試訊號感測器適於在各該第二掃描線的第二接點上方分別感測流經各該第一掃描線之該感測電流。
22. 如申請專利範圍第21項所述之主動元件陣列基板的製造方法，其中該非接觸式斷線檢測機台係沿著一檢測方向移動以逐一對該些第一掃描線及該些第二掃描線進行非接觸式斷線檢測。
23. 如申請專利範圍第20項所述之主動元件陣列基板的製造方法，其中該斷線檢測係藉由一非接觸式斷線檢測機台來進行，而該非接觸式斷線檢測機台包括一測試訊號產生器以及一測試訊號感測器，該測試訊號產生器適於透過電流感應的方式分別使各該第一接點產生一感測電流，而該測試訊號感測器適於在各該第二接點上方分別感測流經各該掃描線之該感測電流。
24. 如申請專利範圍第20項所述之主動元件陣列基板的製造方法，更包括：在形成該第一圖案化導電層之後以及形成該第二圖案化導電層之前，形成一絕緣層以覆蓋該第一圖案化導電層，其中各該第一連接線具有多個開口暴露出該絕緣層；在形成該第二圖案化導電層之後以及形成該第三圖案化導電層之前，形成一保護層以覆蓋該第二圖案化導電層；以及圖案化該保護層與該絕緣層，以使該保護層具有多個第一接觸窗，並使該絕緣層具有多個第二接觸窗，其中該些第一接觸窗位於該些開口上方，而該些第二接觸窗位於該些開口下方，且對於每一掃描線圖案，各該第二連接線係透過對應該些開口、該些第一接觸窗及該些第二接觸窗使得該第一掃描線之第一接點與該第二掃描線之第一接點電性連接。
25. 如申請專利範圍第20項所述之主動元件陣列基板的製造方法，更包括：在形成該第一圖案化導電層之後以及形成第二圖案化導電層之前，形成一絕緣層以覆蓋該第一圖案化導電層，其中各該第一連接線具有多個開口暴露出該絕緣層；在形成該第二圖案化導電層之後以及形成該第三圖案化導電層之前，形成一保護層以覆蓋該第二圖案化導電層；以及圖案化該保護層與該絕緣層，以使該保護層具有多個第一接觸窗，並使該絕緣層具有多個第二接觸窗，其中部分該些第一接觸窗位於該些開口上方，其餘該些第一接觸窗位於該些開口上方以外之區域並暴露出該些第一連接線，而該些第二接觸窗位於該些開口下方，且各該第二連接線分別透過對應的該些開口、該些第一接觸窗及該些第二接觸窗使得對應的該第一掃描線之第一接點與該第二掃描線之第一接點電性連接。
26. 如申請專利範圍第19所述之主動元件陣列基板的製造方法，其中於該基板上形成該第一圖案化導電層之步驟中，該第一掃描線之第一接點係不與該第二掃描線之第一接點連接，該第一掃描線之第二接點係不與該第二掃描線之第二接點連接。
27. 一種主動元件陣列基板，包括：一基板；一第一圖案化導電層，配置於該基板上，該第一圖案化導電層包括多個彼此分離的掃描線圖案，其中各該掃描線圖案包括：一第一掃描線具有一第一接點以及一第二接點；以及一第二掃描線具有一第一接點以及一第二接點；多個通道層，配置於該基板上；一第二圖案化導電層，配置於該基板上，該第二圖案化導電層包括：多條與該些第一掃描線及該些第二掃描線交錯之資料線；多個位於該些通道層上方之源極以及汲極，其中該些源極對應地與該些資料線電性連接；以及多個連接線，該些連接線中之至少一個係將每一掃描線圖案中之該第一掃描線及該第二掃描線電性連接以構成一迴路圖案；以及多個畫素電極，與該些汲極連接。
28. 如申請專利範圍第27項所述之主動元件陣列基板，其中該些通道層係形成於該些掃描線圖案上方或下方。
29. 如申請專利範圍第27項所述之主動元件陣列基板，更包括一絕緣層，覆蓋該第一圖案化導電層，其中該絕緣層具有多個接觸窗，而各該連接線分別透過對應的接觸窗與對應的第二掃描線之第一接點及第一掃描線之第一接點連接。
30. 如申請專利範圍第27項所述之主動元件陣列基板，其中該第一圖案化導電層更包括至少一共通電極圖案，該共通電極圖案係不與該掃描線圖案連接。
31. 一種主動元件陣列基板，包括：一基板；一第一圖案化導電層，配置於該基板上，該第一圖案化導電層包括多個彼此分離的掃描線圖案，其中各該掃描線圖案包括：一第一掃描線具有一第一接點以及一第二接點；以及一第二掃描線具有一第一接點以及一第二接點；多個通道層以及一第二圖案化導電層，配置於該基板上，該第二圖案化導電層包括多條與該些第一掃描線及該些第二掃描線交錯之資料線、多個與該些第一掃描線及該些第二掃描線連接之源極、多個汲極以及多個第一連接線；以及一第三圖案化導電層，該第三圖案化導電層包括多個與該些汲極連接之畫素電極以及多個第二連接線，其中該些第一連接線與該些第二連接線使該些第二掃描線之第一接點與對應的該些第一掃描線的第一接點連接。
32. 如申請專利範圍第31項所述之主動元件陣列基板，其中該第一掃描線之第一接點係不與該第二掃描線之第一接點連接，該第一掃描線之第二接點係與該第二掃描線之第二接點連接。
33. 如申請專利範圍第32項所述之主動元件陣列基板，其中該些通道層係形成於該些掃描線圖案上方或下方。
34. 如申請專利範圍第32項所述之主動元件陣列基板，更包括：一保護層，以覆蓋該第二圖案化導電層，該保護層具有多個第一接觸窗；以及一絕緣層，以覆蓋該第一圖案化導電層，該絕緣層具有多個第二接觸窗，其中各該第一連接線具有多個開口，該些第一接觸窗位於該些開口上方，而該些第二接觸窗位於該些開口下方，且對於每一掃描線圖案，各該第二連接線係透過對應的該些開口、該些第一接觸窗及該些第二接觸窗使得對應的該第一掃描線之第一接點與該第二掃描線之第一接點電性連接。
35. 如申請專利範圍第32項所述之主動元件陣列基板，更包括：一保護層，以覆蓋該第二圖案化導電層，該保護層具有多個第一接觸窗；以及一絕緣層，以覆蓋該第一圖案化導電層，該絕緣層具有多個第二接觸窗，其中各該第一連接線具有多個開口，部分該些第一接觸窗位於該些開口上方，其餘該些第一接觸窗位於該些開口上方以外之區域並暴露出該些第一連接線，而該些第二接觸窗位於該些開口下方，且各該第二連接線分別透過對應的該些開口、該些第一接觸窗及該些第二接觸窗使得對應的該第一掃描線之第一接點與該第二掃描線之第一接點電性連接。
36. 如申請專利範圍第31項所述之主動元件陣列基板，其中該第一掃描線之第一接點係不與該第二掃描線之第一接點連接，該第一掃描線之第二接點係不與該第二掃描線之第二接點連接。
37. 如申請專利範圍第36項所述之主動元件陣列基板，其中該些通道層係形成於該些掃描線圖案上方或下方。
38. 如申請專利範圍第36項所述之主動元件陣列基板，其中該第一圖案化導電層更包括至少一共通電極圖案，該共通電極圖案係不與該掃描線圖案連接。