TWI414867B - 畫素陣列 - Google Patents

畫素陣列 Download PDF

Info

Publication number
TWI414867B
TWI414867B TW099106294A TW99106294A TWI414867B TW I414867 B TWI414867 B TW I414867B TW 099106294 A TW099106294 A TW 099106294A TW 99106294 A TW99106294 A TW 99106294A TW I414867 B TWI414867 B TW I414867B
Authority
TW
Taiwan
Prior art keywords
line
scan line
pixel
signal transmission
data
Prior art date
Application number
TW099106294A
Other languages
English (en)
Other versions
TW201131266A (en
Inventor
yi hui Li
yu cheng Chen
Tsan Chun Wang
Chih Hung Lin
Tung Huang Chen
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW099106294A priority Critical patent/TWI414867B/zh
Priority to US12/788,301 priority patent/US8421938B2/en
Publication of TW201131266A publication Critical patent/TW201131266A/zh
Application granted granted Critical
Publication of TWI414867B publication Critical patent/TWI414867B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

畫素陣列
本發明是有關於一種顯示陣列(display array)，且特別是有關於一種畫素陣列(pixel array)。
一般而言，液晶顯示面板主要是由一主動元件陣列基板、一對向基板以及一夾於主動元件陣列基板與對向基板之間的液晶層所構成，其中主動元件陣列基板可分為顯示區(display region)與非顯示區(non-display region)，其中在顯示區上配置有以陣列排列之多個畫素單元，而每一畫素單元包括薄膜電晶體(TFT)以及與薄膜電晶體連接之畫素電極(pixel electrode)。此外，在顯示區內配置有多條掃描線(scan line)與資料線(data line)，每一個畫素單元之薄膜電晶體是與對應之掃描線與資料線電性連接。在非顯示區內則配置有訊號線、源極驅動器(source driver)以及閘極驅動器(gate driver)。
當液晶顯示面板欲顯示影像畫面時，其必須透過閘極驅動器來依序開啟顯示面板內的每一列(row)畫素，且每一列畫素在開啟的時間內會對應的接收源極驅動器所提供的資料電壓。如此一來，每一列畫素中的液晶分子就會依據其所接收的資料電壓而作適當的排列。然而，隨著液晶顯示面板的解析度提昇，液晶顯示器就必須藉由增加閘極驅動器與源極驅動器的使用數目來配合解析度之提昇，且因閘極驅動器與源極驅動器的使用數目增加會讓非顯示區(或稱為邊框)之面積變大。基於上述理由，液晶顯示器之生產成本便隨著閘極驅動器、源極驅動器之使用數量而增加，同時邊框也越來越大。若能將閘極驅動器及/或源極驅動器的使用數目減少，便可輕易地解決成本無法降低的問題以及做出窄邊框，即非顯示區面積較小之產品。
本發明提供一種畫素陣列，可維持高開口率並減少V型斜紋(mura)瑕疵的產生。
本發明提出一種畫素陣列，其位於一基板上。畫素陣列包括多個畫素組。每一畫素組包括一第一掃描線、一第二掃描線、一資料線、一資料訊號傳輸線、一第一畫素單元以及一第二畫素單元。資料線不平行於第一掃描線及第二掃描線設置。資料訊號傳輸線平行於第一掃描線以及第二掃描線設置且與資料線電性連接。第一掃描線與第二掃描線之間的距離小於資料訊號傳輸線與第一掃描線及第二掃描線之任一條之間的距離。第一畫素單元與第一掃描線以及資料線電性連接。第二畫素單元與第二掃描線以及資料線電性連接。
在本發明之一實施例中，上述之資料訊號傳輸線與第一掃描線及第二掃描線之任一條相距5微米以上。
在本發明之一實施例中，上述之基板具有多個單元區域，且每一畫素組位於一個單元區域內。
在本發明之一實施例中，上述之第一掃描線以及第二掃描線設置於單元區域的中間部分，資料訊號傳輸線設置於單元區域的邊緣部分。
在本發明之一實施例中，上述之資料訊號傳輸線與第一掃描線及第二掃描線之任一條之間的距離實質上為單元區域的長度的9%～38%。
在本發明之一實施例中，上述之第一畫素單元以及第二畫素單元分別具有一主動元件以及一畫素電極，且第一畫素單元以及第二畫素單元之主動元件設置於單元區域的中間部分。
本發明還提出一種畫素陣列，其位於一基板上。畫素陣列包括多個畫素組。每一畫素組包括一第一掃描線、一第二掃描線、一第一資料線、一第二資料線、一第一資料訊號傳輸線、一第二資料訊號傳輸線、一第一畫素單元、一第二畫素單元、一第三畫素單元以及一第四畫素單元。第一資料線以及第二資料線不平行於第一掃描線及第二掃描線設置。第一資料訊號傳輸線以及第二資料訊號傳輸線平行第一掃描線以及第二掃描線設置，且第一資料訊號傳輸線與第一資料線電性連接。第二資料訊號傳輸線與第二資料線電性連接。第一掃描線與第二掃描線之間的距離小於第一資料訊號傳輸線及第二資料訊號傳輸線之任一條與第一掃描線與第二掃描線之任一條之間的距離。第一畫素單元與第一掃描線以及第一資料線電性連接。第二畫素單元與第二掃描線以及第一資料線電性連接。第三畫素單元與第一掃描線以及第二資料線電性連接。第四畫素單元與第二掃描線以及第二資料線電性連接。
在本發明之一實施例中，上述之第一資料訊號傳輸線與第一掃描線與第二掃描線之任一條之間相距5微米以上。
在本發明之一實施例中，上述之第二資料訊號傳輸線與第一掃描線與第二掃描線之任一條之間相距5微米以上。
在本發明之一實施例中，上述之基板具有多個單元區域，且每一畫素組位於一個單元區域內。
在本發明之一實施例中，上述之第一掃描線以及第二掃描線設置於單元區域的中間部分，第一資料訊號傳輸線及第二資料訊號傳輸線設置於單元區域的邊緣部分。
在本發明之一實施例中，上述之第一資料訊號傳輸線及第二資料訊號傳輸線之任一條與第一掃描線及第二掃描線之任一條之間的距離實質上為單元區域的長度的9%～38%。
在本發明之一實施例中，上述之第一畫素單元、第二畫素單元、第三畫素單元、第四畫素單元分別具有一主動元件以及一畫素電極，且第一畫素單元、第二畫素單元、第三畫素單元、第四畫素單元之主動元件設置於單元區域的中間部分。
基於上述，由於本發明之第一掃描線與第二掃描線之間的距離小於資料訊號傳輸線與第一掃描線及第二掃描線之任一條之間的距離。因此，本發明之畫素陣列的設計除了可使掃描線遠離資料訊號傳輸線，以減少掃描線與資料訊號傳輸線之間的耦合效應(coupling effect)而造成資料訊號傳輸線與資料線之連接處的電位下降，來減少斜紋(mura)瑕疵，譬如是V型斜紋瑕疵的產生之外，於相同類型之半源極驅動(Half Source Driving,HSD)的架構下，本發明之畫素陣列可具有較高開口率。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A為本發明之一實施例之一種畫素陣列的等效電路圖。圖1B為圖1A之畫素陣列的俯視示意圖。請同時參考圖1A與圖1B，在本實施例中，畫素陣列100位於一基板10上，且畫素陣列100包括多個畫素組100a。其中，基板10具有多個單元區域10a，且每一畫素組100a位於一個單元區域10a內。
詳細來說，每一畫素組100a包括一第一掃描線110、一第二掃描線120、一資料線130、一資料訊號傳輸線140、一第一畫素單元150以及一第二畫素單元160。其中，資料線130不平行於第一掃描線110以及第二掃描線120設置。在本實施例中，資料線130例如是垂直第一掃描線110及第二掃描線120設置，且第一掃描線110以及第二掃描線120實質上設置於基板10之單元區域10a的中間部分。
資料訊號傳輸線140平行於第一掃描線110以及第二掃描線120設置，且資料訊號傳輸線140透過一接觸窗132與資料線130電性連接。具體來說，資料訊號傳輸線140設置於基板10之單元區域10a的邊緣部分。此外，本實施例之第一掃描線110、第二掃描線120以及資料訊號傳輸線140例如是同一膜層。也就是說，第一掃描線110、第二掃描線120以及資料訊號傳輸線140是透過同一道製程步驟所形成。
特別是，在本實施例中，在單一畫素組100a中，第一掃描線110與第二掃描線120之間的距離小於資料訊號傳輸線140與第一掃描線110及第二掃描線120之任一條之間的距離。更具體來說，本實施例之資料訊號傳輸線140與第一掃描線110及第二掃描線120之任一條相距5微米以上。資料訊號傳輸線140與第一掃描線110及第二掃描線120之任一條之間的距離實質上為基板10之單元區域10a的長度的9%～38%。
在本實施例中，每一資料訊號傳輸線140分別與其中一條資料線130電性連接。詳細而言，本實施例之每一資料訊號傳輸線140的延伸方向與第一掃描線110及第二掃描線120的延伸方向實質上平行，且第一掃描線110與第二掃描線120之間的距離小於資料訊號傳輸線140與第一掃描線110及第二掃描線120之任一條之間的距離。如此一來，本實施例之畫素陣列100的設計除了可有效減少資料線130末端之扇出線路(fan-out trace)的數量之外，亦可使第一掃描線110及第二掃描線120遠離資料訊號傳輸線140，以減少第一掃描線110(或第二掃描線120)與資料訊號傳輸線140之間的耦合效應(coupling effect)而造成資料訊號傳輸線140與資料線130之連接處的電位下降，來減少斜紋(mura)瑕疵，譬如是V型斜紋(mura)瑕疵的產生。此處，所述之資料訊號傳輸線140的設計即為一種於畫素上沿資料線(Tracking data-line in Pixel,TDP)佈線的架構。
請再同時參考圖1A與圖1B，本實施例之第一畫素單元150與第一掃描線110以及資料線130電性連接。第二畫素單元160與第二掃描線120以及資料線130電性連接。其中，第一畫素單元150具有一主動元件152以及一畫素電極154，而第二畫素單元160具有一主動元件162以及一畫素電極164。第一畫素單元150以及第二畫素單元160之主動元件152、162分別設置於基板10之單元區域10a的中間部分，且主動元件152、162例如是由通道層152a、162a、閘極152b、162b、源極152c、162c以及汲極152d、162d所組成之薄膜電晶體(TFT)。
由於本實施例之畫素陣列100的設計是使兩相鄰的第一畫素單元150與第二畫素單元160與同一條資料線130電性連接，因而得以使所需之資料線130的數目減半，進而減少源極驅動器(未繪示)的使用數量。此處之畫素陣列的設計即為所謂的半源極驅動(Half Source Driving,HSD)架構。
簡言之，由於本實施例是採用半源極驅動(HSD)的畫素架構搭配資料訊號傳輸線140的設計(即TDP的佈線架構)，因此，可有效減少資料線130的使用數量以及有效減少資料線130末端之扇出線路(fan-out trace)的數量，故可以輕易地達成窄邊界(slim-border)之設計需求(邊緣例如為1.9mm)。此外，相對於習知於半源極驅動(HSD)的畫素架構下將資料訊號傳輸線140設置於第一掃描線110與第二掃描線120之間(開口率例如約為36.9%)而言，本實施例之畫素陣列100的設計可具有較高的開口率(開口率例如約為42.5%)。
圖2A為本發明之另一實施例之一種畫素陣列的等效電路圖。圖2B為圖2A之畫素陣列的俯視示意圖。請同時參考圖2A與圖2B，為了更輕易地達成窄邊界(slim-border)之設計需求，本實施例提供另一種畫素陣列200。在本實施例中，畫素陣列200位於一基板20上，且此畫素陣列200包括多個畫素組200a。其中，基板20具有多個單元區域20a，且每一畫素組200a位於一個單元區域20a內。
詳細來說，每一畫素組200a包括一第一掃描線210、一第二掃描線220、一第一資料線230、一第二資料線240、一第一資料訊號傳輸線250、一第二資料訊號傳輸線260、一第一畫素單元270、一第二畫素單元280、一第三畫素單元290以及一第四畫素單元310。第一資料線230以及第二資料線240不平行於第一掃描線210及第二掃描線220設置。在本實施例中，第一資料線230例如是垂直第一掃描線210及第二掃描線220設置，第二資料線240例如是垂直第一掃描線210及第二掃描線220設置，且第一掃描線210以及第二掃描線220實質上設置於基板20之單元區域20a的中間部分。
第一資料訊號傳輸線250以及第二資料訊號傳輸線260平行第一掃描線210以及第二掃描線220設置。第一資料訊號傳輸線250透過一接觸窗232與第一資料線230電性連接。第二資料訊號傳輸線260透過一接觸窗242與第二資料線240電性連接。具體來說，第一資料訊號傳輸線250以及第二資料訊號傳輸線260設置於基板20之單元區域20a的邊緣部分。此外，本實施例之第一掃描線210、第二掃描線220、第一資料訊號傳輸線250以及第二資料訊號傳輸線260例如是同一膜層。也就是說，第一掃描線210、第二掃描線220、第一資料訊號傳輸線250以及第二資料訊號傳輸線260是透過同一道製程步驟所形成。
特別是，在本實施例中，在畫素組200a中，第一掃描線210與第二掃描線220之間的距離小於第一資料訊號傳輸線250及第二資料訊號傳輸線260之任一條與第一掃描線210與第二掃描線220之任一條之間的距離。更具體來說，第一資料訊號傳輸線250與第一掃描線210與第二掃描線220之任一條之間相距5微米以上。第二資料訊號傳輸線260與第一掃描線210與第二掃描線220之任一條之間相距5微米以上。第一資料訊號傳輸線250及第二資料訊號傳輸線260之任一條與第一掃描線210及第二掃描線220之任一條之間的距離實質上為基板20之單元區域20a的長度的9%～38%。
在本實施例中，每一資料訊號傳輸線(例如是第一資料訊號傳輸線250以及第二資料訊號傳輸線260)分別與其中一條資料線(例如是第一資料線230以及第二資料線240)電性連接。詳細而言，本實施例之第一資料訊號傳輸線250與第二資料訊號傳輸線260的延伸方向與第一掃描線210及第二掃描線220的延伸方向實質上平行，且第一掃描線210與第二掃描線220之間的距離小於第一資料訊號傳輸線250及第二資料訊號傳輸線260之任一條與第一掃描線210與第二掃描線220之任一條之間的距離。如此一來，本實施例之畫素陣列200的設計除了可有效減少資料線(包括第一資料線230以及第二資料線240)末端之扇出線路(fan-out trace)的數量之外，亦可使第一掃描線210及第二掃描線220遠離第一資料訊號傳輸線250及第二資料訊號傳輸線260，以減少第一掃描線210(或第二掃描線220)與第一資料訊號傳輸線250(或第二資料訊號傳輸線260)之間的耦合效應(coupling effect)而造成第一資料訊號傳輸線250與第一資料線230之連接處的電位下降(或第二資料訊號傳輸線260與第二資料線240之連接處的電位下降)，來減少斜紋(mura)瑕疵，譬如是V型斜紋(mura)瑕疵的產生。此處，所述之第一資料訊號傳輸線250以及第二資料訊號傳輸線260的設計即為一種於畫素上沿資料線(Tracking data-line in Pixel,TDP)佈線的架構。
請再同時參考圖2A與圖2B，第一畫素單元270與第一掃描線210以及第一資料線230電性連接。第二畫素單元280與第二掃描線220以及第一資料線230電性連接。第三畫素單元290與第一掃描線210以及第二資料線240電性連接。第四畫素單元310與第二掃描線220以及第二資料線240電性連接。其中，第一畫素單元270、第二畫素單元280、第三畫素單元290、第四畫素單元310分別具有一主動元件272、282、292、312以及一畫素電極274、284、294、314，且第一畫素單元270、第二畫素單元280、第三畫素單元290、第四畫素單元310之主動元件272、282、292、312設置於基板20之單元區域20a的中間部分。
由於本實施例之畫素陣列200的設計是使兩相鄰的第一畫素單元270與第二畫素單元280與同一條資料線(意即第一資料線230)電性連接，兩相鄰的第三畫素單元290與第四畫素單元310與同一條資料線(意即第二資料線240)電性連接，因而得以使所需之資料線的數目減半，進而減少源極驅動器(未繪示)的使用數量。此處，所述之畫素陣列的設計即為所謂的半源極驅動(Half Source Driving,HSD)架構。
簡言之，由於本實施例是採用半源極驅動(HSD)的畫素架構搭配資料訊號傳輸線(包括第一資料訊號傳輸線250以及第二資料訊號傳輸線260)的設計(即TDP的佈線架構)，因此，相對於圖1B之畫素陣列100而言，本實施例除了可有效減少資料線(包括第一資料線230以及第二資料線240)的使用數量外，亦可更進一步地減少資料線末端之扇出線路(fan-out trace)的數量，故可以更輕易地達成窄邊界(slim-border)之設計需求(邊緣例如為0.9mm)。
綜上所述，由於本發明之第一掃描線與第二掃描線之間的距離小於資料訊號傳輸線與第一掃描線及第二掃描線之任一條之間的距離。因此，本發明之畫素陣列的設計除了可使掃描線遠離資料訊號傳輸線，以減少掃描線與資料訊號傳輸線之間的耦合效應(coupling effect)而造成資料訊號傳輸線與資料線之連接處的電位下降，來減少V型斜紋(mura)瑕疵的產生之外，於相同類型之半源極驅動(Half Source Driving,HSD)的架構下，本發明之畫素陣列可具有較高開口率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、20．．．基板
10a、20a．．．單元區域
100、200．．．畫素陣列
100a、200a．．．畫素組
110、210．．．第一掃描線
120、220．．．第二掃描線
130．．．資料線
132、232、242．．．接觸窗
140．．．資料訊號傳輸線
150、270．．．第一畫素單元
152、162、272、282、292、312．．．主動元件
152a、162a．．．通道層
152b、162b．．．閘極
152c、162c．．．源極
152d、162d．．．汲極
154、164、274、284、294、314．．．畫素電極
160、280．．．第二畫素單元
230．．．第一資料線
240．．．第二資料線
250．．．第一資料訊號傳輸線
260．．．第二資料訊號傳輸線
290．．．第三畫素單元
310．．．第四畫素單元
圖1A為本發明之一實施例之一種畫素陣列的等效電路圖。
圖1B為圖1A之畫素陣列的俯視示意圖。
圖2A為本發明之另一實施例之一種畫素陣列的等效電路圖。
圖2B為圖2A之畫素陣列的俯視示意圖。
10．．．基板
10a．．．單元區域
100．．．畫素陣列
100a．．．畫素組
110．．．第一掃描線
120．．．第二掃描線
130．．．資料線
132．．．接觸窗
140．．．資料訊號傳輸線
150．．．第一畫素單元
152、162．．．主動元件
152a、162a．．．通道層
152b、162b．．．閘極
152c、162c．．．源極
152d、162d．．．汲極
154、164．．．畫素電極
160．．．第二畫素單元

Claims (13)

  1. 一種畫素陣列，位於一基板上，該畫素陣列包括多個畫素組，每一畫素組包括：一第一掃描線以及一第二掃描線；一資料線，其不平行於該第一掃描線及該第二掃描線設置；一資料訊號傳輸線，其平行於該第一掃描線以及該第二掃描線設置且與該資料線電性連接，其中該第一掃描線與該第二掃描線之間的距離小於該資料訊號傳輸線與該第一掃描線及該第二掃描線之任一條之間的距離；一第一畫素單元，其與該第一掃描線以及該資料線電性連接；以及一第二畫素單元，其與該第二掃描線以及該資料線電性連接。
  2. 如申請專利範圍第1項所述之畫素陣列，其中該資料訊號傳輸線與該第一掃描線及該第二掃描線之任一條相距5微米以上。
  3. 如申請專利範圍第1項所述之畫素陣列，其中該基板具有多個單元區域，且每一畫素組位於其中一個單元區域內。
  4. 如申請專利範圍第3項所述之畫素陣列，其中該第一掃描線以及該第二掃描線設置於該單元區域的中間部分，該資料訊號傳輸線設置於該單元區域的邊緣部分。
  5. 如申請專利範圍第3項所述之畫素陣列，其中該資 料訊號傳輸線與該第一掃描線及該第二掃描線之任一條之間的距離實質上為該單元區域的長度的9%~38%。
  6. 如申請專利範圍第3項所述之畫素陣列，其中該第一畫素單元以及該第二畫素單元分別具有一主動元件以及一畫素電極，且該第一畫素單元以及該第二畫素單元之該主動元件設置於該單元區域的中間部分。
  7. 一種畫素陣列，位於一基板上，該畫素陣列包括多個畫素組，每一畫素組包括：一第一掃描線以及一第二掃描線；一第一資料線以及一第二資料線，其不平行於該第一掃描線及該第二掃描線設置；一第一資料訊號傳輸線以及一第二資料訊號傳輸線，其平行該第一掃描線以及該第二掃描線設置，且該第一資料訊號傳輸線與該第一資料線電性連接，該第二資料訊號傳輸線與該第二資料線電性連接，其中該第一掃描線與該第二掃描線之間的距離小於該第一資料訊號傳輸線及該第二資料訊號傳輸線之任一條與該第一掃描線與該第二掃描線之任一條之間的距離；一第一畫素單元，其與該第一掃描線以及該第一資料線電性連接；一第二畫素單元，其與該第二掃描線以及該第一資料線電性連接；一第三畫素單元，其與該第一掃描線以及該第二資料線電性連接；以及 一第四畫素單元，其與該第二掃描線以及該第二資料線電性連接。
  8. 如申請專利範圍第7項所述之畫素陣列，其中該第一資料訊號傳輸線與該第一掃描線與該第二掃描線之任一條之間相距5微米以上。
  9. 如申請專利範圍第7項所述之畫素陣列，其中該第二資料訊號傳輸線與該第一掃描線與該第二掃描線之任一條之間相距5微米以上。
  10. 如申請專利範圍第7項所述之畫素陣列，其中該基板具有多個單元區域，且每一畫素組位於其中一個單元區域內。
  11. 如申請專利範圍第10項所述之畫素陣列，其中該第一掃描線以及該第二掃描線設置於該單元區域的中間部分，該第一資料訊號傳輸線及該第二資料訊號傳輸線設置於該單元區域的邊緣部分。
  12. 如申請專利範圍第10項所述之畫素陣列，其中該第一資料訊號傳輸線及該第二資料訊號傳輸線之任一條與該第一掃描線及該第二掃描線之任一條之間的距離實質上為該單元區域的長度的9%~38%。
  13. 如申請專利範圍第10項所述之畫素陣列，其中該第一、第二、第三、第四畫素單元分別具有一主動元件以及一畫素電極，且該第一、第二、第三、第四畫素單元之該主動元件設置於該單元區域的中間部分。
TW099106294A 2010-03-04 2010-03-04 畫素陣列 TWI414867B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099106294A TWI414867B (zh) 2010-03-04 2010-03-04 畫素陣列
US12/788,301 US8421938B2 (en) 2010-03-04 2010-05-27 Pixel array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099106294A TWI414867B (zh) 2010-03-04 2010-03-04 畫素陣列

Publications (2)

Publication Number Publication Date
TW201131266A TW201131266A (en) 2011-09-16
TWI414867B true TWI414867B (zh) 2013-11-11

Family

ID=44655337

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099106294A TWI414867B (zh) 2010-03-04 2010-03-04 畫素陣列

Country Status (2)

Country Link
US (1) US8421938B2 (zh)
TW (1) TWI414867B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI419099B (zh) * 2010-08-18 2013-12-11 Au Optronics Corp 主動元件陣列基板及其製造方法
TWI638451B (zh) * 2017-12-20 2018-10-11 友達光電股份有限公司 畫素陣列基板
CN110264893B (zh) * 2019-06-18 2021-07-30 上海天马微电子有限公司 一种显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0924772A1 (en) * 1997-12-22 1999-06-23 General Electric Company Process for repairing data transmission lines of imagers
KR20070027266A (ko) * 2005-09-06 2007-03-09 엘지.필립스 엘시디 주식회사 표시장치
TW200921187A (en) * 2007-11-01 2009-05-16 Wintek Corp Liquid crystal display panel and liquid crystal display device using the same
TW201005409A (en) * 2008-07-18 2010-02-01 Chi Mei Optoelectronics Corp Liquid crystal dsiplay panel and thin film transistor substrate thereof and driving metohd of thin film transistor substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1573450A (zh) * 2003-06-10 2005-02-02 株式会社日立显示器 液晶显示装置及其驱动方法
TWI337671B (en) * 2006-08-31 2011-02-21 Au Optronics Corp Transflective lcd panel, transmission lcd panel, and reflection lcd panel
JP4876005B2 (ja) * 2007-03-26 2012-02-15 株式会社 日立ディスプレイズ 表示装置
WO2011033823A1 (ja) * 2009-09-16 2011-03-24 シャープ株式会社 メモリ装置、メモリ装置を備えた表示装置、メモリ装置の駆動方法、および、表示装置の駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0924772A1 (en) * 1997-12-22 1999-06-23 General Electric Company Process for repairing data transmission lines of imagers
KR20070027266A (ko) * 2005-09-06 2007-03-09 엘지.필립스 엘시디 주식회사 표시장치
TW200921187A (en) * 2007-11-01 2009-05-16 Wintek Corp Liquid crystal display panel and liquid crystal display device using the same
TW201005409A (en) * 2008-07-18 2010-02-01 Chi Mei Optoelectronics Corp Liquid crystal dsiplay panel and thin film transistor substrate thereof and driving metohd of thin film transistor substrate

Also Published As

Publication number Publication date
TW201131266A (en) 2011-09-16
US8421938B2 (en) 2013-04-16
US20110233567A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
US11264407B2 (en) Array substrate
CN105372894B (zh) 一种阵列基板及液晶显示装置
US8471974B2 (en) Array substrate, display panel having the same and method of manufacturing the same
US20170033123A1 (en) Display substrate and manufacturing method thereof, display device
JP2003207797A (ja) 液晶表示装置および画像表示装置
TWI410724B (zh) 主動元件陣列基板
CN101799605B (zh) 像素阵列
JP2008032920A (ja) 液晶表示装置
US10971094B1 (en) Pixel driving circuit and liquid crystal display device
US9436046B2 (en) Pixel array
US10234739B2 (en) Thin film transistor substrate and display apparatus
US20170322466A1 (en) Array Substrate, Liquid Crystal Display Panel, and Liquid Crystal Display
US20160252789A1 (en) Liquid Crystal Display Array Substrate and Related Liquid Crystal Display
JP2004012730A (ja) 液晶表示装置
US20140146258A1 (en) Liquid crystal display device
CN101738807B (zh) 薄膜晶体管阵列基板及其液晶显示装置
JP5199638B2 (ja) 液晶表示装置
TWI410726B (zh) 主動元件陣列基板
TWI414867B (zh) 畫素陣列
TWI406074B (zh) 主動元件陣列基板
JP6518327B2 (ja) 液晶ディスプレイとそのアレイ基板
US8928827B2 (en) Liquid crystal display
KR20090043750A (ko) 액정표시장치
US20120007082A1 (en) Thin film transistor array panel
US9500919B2 (en) Liquid crystal display device