JP6518327B2 - 液晶ディスプレイとそのアレイ基板 - Google Patents

Description

本発明は、液晶ディスプレイに関し、特に、液晶表示パネルとそのアレイ基板に関する。

従来の画素構造の設計において、データ線は、薄膜トランジスタによって、その隣接する画素電極と電気的に接続されるとともに、それにグレースケール電圧を提供する。
薄膜トランジスタのデータ線の延伸方向に沿って占める部品配列空間は比較的大きいため、画素開口率を保証するためには、隣接する二本のデータ線の間に配置された二つの画素開口領域を走査線の延伸方向に沿って平行に設けることができない。
しかし、この設置方法は、ＲＧＢのマスク板の共用性を引き下げ、画素電極の製造コストの増加を招くうえ、画素開口領域が液晶ディスプレイの光学フィルムと光学干渉を起こしやすく、液晶ディスプレイの表示品質を引き下げてしまう。
もし、二つの画素開口領域を走査線の延伸方向に沿って平行に設けようとするなら、開口領域の面積の縮小が必要であり、画素開口率が低下してしまう。

本発明の実施例は、液晶ディスプレイの表示品質を保証すると同時に、画素開口率を向上させることができる液晶ディスプレイとそのアレイ基板を提供することを目的とする。

本発明のアレイ基板は、
一つの画素対構造が、
二本のデータ線と、
二本の走査線と、
第一画素電極および第二画素電極と、
第一薄膜トランジスタおよび第二薄膜トランジスタと、
第一貫通孔および第二貫通孔と、からなっていて、
前記二本のデータ線は、第一方向に沿って延伸するとともに、前記第一方向に対して垂直な第二方向に沿って互いに間隔をあけて設けられており、前記第二方向において一方の側にある前記データ線を第一データ線とし、前記第二方向において他方の側にある前記データ線を第二データ線とし、
前記二本の走査線は、前記第二方向に延伸するとともに、前記第一方向に沿って互いに間隔をあけて設けられており、前記第一方向において一方の側にある前記走査線を第一走査線とし、前記第一方向において他方の側にある前記走査線を前記第二走査線とし、
前記第一画素電極、第二画素電極、前記第一薄膜トランジスタ、前記第二薄膜トランジスタ、前記第一貫通孔及び前記第二貫通孔は、前記第一データ線と前記第二データ線と前記第一走査線と前記第二走査線とで囲まれる領域内に設けられ、
前記第一画素電極と前記第二画素電極とは、前記第二方向に沿って間隔をあけて設けられており、かつ、前記第一画素電極は、前記第一データ線と隣接して設けられ、前記第二画素電極は、前記第二データ線と隣接して設けられ、
前記第一データ線は、前記第二画素電極にグレースケール電圧を提供し、
前記第二データ線は、前記第一画素電極にグレースケール電圧を提供し、
前記第一薄膜トランジスタは、前記第一方向における前記第一画素電極の一方の側に配設され、
前記第二貫通孔は、前記第一方向における前記第一画素電極の他方の側に配設され、
前記第一貫通孔は、前記第一方向における前記第二画素電極の一方の側に配設され、
前記第二薄膜トランジスタは、前記第一方向における前記第二画素電極の他方の側に配設され、
前記第一データ線は、前記第一薄膜トランジスタのソース電極と電気的に接続され、
前記第二画素電極は、前記第一貫通孔を通して第一薄膜トランジスタのドレイン電極と電気的に接続され、
前記第一走査線は、前記第一薄膜トランジスタと隣接して設けられるとともに、前記第一薄膜トランジスタのゲート電極と電気的に接続され、
前記第二データ線は、前記第二薄膜トランジスタのソース電極と電気的に接続され、
前記第一画素電極は、前記第二貫通孔を通して前記第二薄膜トランジスタのドレイン電極と電気的に接続され、
前記第二走査線は、前記第二薄膜トランジスタと隣接して設けられるとともに、前記第二薄膜トランジスタのゲート電極と電気的に接続され、
前記第一貫通孔と前記第一薄膜トランジスタとは、前記第二方向に沿った同一の直線上に設けられ、
前記第二貫通孔と前記第二薄膜トランジスタとは、前記第二方向に沿った同一の直線上に設けられ、
前記第一薄膜トランジスタと前記第二貫通孔とは、前記第一方向に沿った同一の直線上に設けられ、
前記第一貫通孔と前記第二薄膜トランジスタとは、前記第一方向に沿った同一の直線上に設けられており、
前記画素対構造を前記第一方向に沿って繰り返すとともに、
さらに、前記第二方向で隣接する二つの前記画素対構造は互いの間にある前記データ線を共用するようにして前記画素対構造を前記第二方向に繰り返して、前記画素対構造をマトリックス状に配列してなる
ことを特徴とする。

本発明の液晶ディスプレイは前記アレイ基板を備える。

上記技術案による、本発明の実施例生産の有益な効果は以下の通りである。
本発明の実施例のアレイ基板は、第一データ線と第二データ線が第一方向に沿って延伸するとともに、第一方向に対して垂直な第二方向に沿って間隔をあけて設けられ、第一画素電極と第二画素電極は、第一データ線と第二データ線の間に設けられるとともに、第二方向に沿って間隔をあけて設けられ、第一画素電極は、第一データ線と隣接して設けられ、第二画素電極は、第二データ線と隣接して設けられ、第一データ線は、第二画素電極にグレースケール電圧を提供するとともに、第二データ線は、第一画素電極にグレースケール電圧を提供することにより、データ線の延伸方向に沿った部品の配列空間が増加する。
それにより、画素電極と接続される部品を、走査線の延伸方向に沿って水平に設けることができるとともに、隣接する二本のデータ線の間に配置された２つの画素開口領域を、走査線の延伸方向に沿って平行に設けることができる。
以上の構造により、液晶ディスプレイの表示品質を保証し、画素開口率を上げることができる。

本発明の好ましい実施例の液晶表示パネルの構造を示した概略図である。 図１が示す液晶表示パネルの画素構造の一部を示した概略図である。 本発明の図２が示す画素構造のアレイ基板の一部を示した概略図である。

以下では、図と実施例を用いて本発明の説明を行う。本発明の実施例における技術案について、更に明晰で完全な説明を行う。ただし、以下の当該説明の実施例は、本発明の一部の実施例にすぎず、全ての実施例ではない。本発明の実施例に基づき、本分野の一般的な技術者が創造性のある労働をしないで得られたあらゆるその他の実施例は、全て本発明の保護範囲と見なす。

図１は、本発明の好ましい実施例の液晶表示パネルの構造を示した概略図である。
図２は、図１の液晶表示パネルの画素構造を示した概略図である。
図１と図２を参照する。
液晶表示パネル１０は、第一基板１１と、第二基板１２と、液晶層１３とからなり、第一基板１１と第二基板１２は、間隔をあけ向かい合って設けられる。
そのうち第二基板１２は、ＣＦ（Ｃｏｌｏｒ Ｆｉｌｔｅｒ，カラーフィルタ）カラーフィルム基板にすることができ、それに対応するように、第一基板１１は、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ，薄膜トランジスタ）アレイ基板にすることができる。

そのうち、第一基板１１は、透明な基体と、前記透明な基体に設けられた各種配線及び画素電極等とからなる。
具体的には、第一基板１１は、複数のデータ線Ｓ_ｎ−１、Ｓ_ｎ、Ｓ_ｎ＋１、Ｓ_ｎ＋２と、データ線Ｓ_ｎ−１、Ｓ_ｎ、Ｓ_ｎ＋１、Ｓ_ｎ＋２に対して垂直に設けられる複数の走査線Ｇ_ｎ−１、Ｇ_ｎ、Ｇ_ｎ＋１、Ｇ_ｎ＋２、と、走査線とデータ線によって定義される複数の画素ユニットＰ_ｎ−１、Ｐ_ｎ、…、Ｐ_ｘとからなる。
複数の走査線Ｇ_ｎ−１、Ｇ_ｎ、Ｇ_ｎ＋１、Ｇ_ｎ＋２は、ゲート電極駆動装置に接続され、複数のデータ線Ｓ_ｎ−１、Ｓ_ｎ、Ｓ_ｎ＋１、Ｓ_ｎ＋２は、ソース電極駆動装置に接続され、ゲート電極駆動装置は、対応して接続される走査線によって、複数の画素ユニットＰ_ｎ−１、Ｐ_ｎ、…、Ｐ_ｘに走査電圧を提供し、ソース電極駆動装置は、対応して接続されるデータ線によって、複数の画素ユニットＰ_ｎ−１、Ｐ_ｎ、…、Ｐ_ｘにグレースケール電圧を提供する。

図２を参照する。
任意の隣接する２本のデータ線と、対応して隣接する２本の走査線は、構造が同じ２つの画素開口領域を形成させる。
各画素開口領域は、一つの画素電極を備え、以下の本発明の実施例では、第一データ線Ｓ_ｎ−１と第二データ線Ｓ_ｎと第一走査線Ｇ_ｎ−１と第二走査線Ｇ_ｎによって形成される二つの画素開口領域を例として説明を行う。

第一データ線Ｓ_ｎ−１と、第二データ線Ｓ_ｎは、第一方向Ｄ_１に沿って延伸するとともに、第二方向Ｄ_２に沿って間隔をあけて設けられ、第一走査線Ｇ_ｎ−１と第二走査線Ｇ_ｎは、第二方向Ｄ_２に沿って延伸するとともに、第一方向Ｄ_１に沿って間隔をあけて設けられ、第一方向Ｄ_１と第二方向Ｄ_２は互いに垂直である。

第一画素電極Ｐ_ｎ−１と第二画素電極Ｐ_ｎは、第一データ線Ｓ_ｎ−１と第二データ線Ｓ_ｎの間に設けられ、かつ両者は第二方向Ｄ_２に沿って間隔をあけて設けられる。
そのうち、第一画素電極Ｐ_ｎ−１は、第一データ線Ｓ_ｎ−１と隣接して設けられ、第二画素電極Ｐ_ｎは、第二データ線Ｓ_ｎと隣接して設けられ、第一データ線Ｓ_ｎ−１は、第二画素電極Ｐ_ｎにグレースケール電圧を提供し、第二データ線Ｓ_ｎは、第一画素電極Ｐ_ｎ−１にグレースケール電圧を提供する。

第一データ線Ｓ_ｎ−１と第二データ線Ｓ_ｎの間には、さらに第一薄膜トランジスタＴ_１と第二薄膜トランジスタＴ_２が設けられる。
第一薄膜トランジスタＴ_１と第二薄膜トランジスタＴ_２は、第一画素電極Ｐ_ｎ−１と第二画素電極Ｐ_ｎの向かい合う両側に間隔をあけ、第一方向Ｄ_１に沿って設けられる。
第一画素電極Ｐ_ｎ−１と第二画素電極Ｐ_ｎは、第二方向Ｄ_２に沿って整列して設けられる。

また、第一画素電極Ｐ_ｎ−１と第二画素電極Ｐ_ｎと第一薄膜トランジスタＴ_１と第二薄膜トランジスタＴ_２は、さらに第一走査線Ｇ_ｎ−１と第二走査線Ｇ_ｎの間に配置され、第一走査線Ｇ_ｎ−１は、第一薄膜トランジスタＴ_１と隣接して設けられるとともに、第一薄膜トランジスタＴ_１のゲート電極ｇ_１と電気的に接続され、第二走査線Ｇ_ｎは、第二薄膜トランジスタＴ_２と隣接して設けられるとともに、第二薄膜トランジスタＴ_２のゲート電極ｇ_２と電気的に接続される。

また、第一データ線Ｓ_ｎ−１は、第一薄膜トランジスタＴ_１のソース電極ｓ_１と電気的に接続され、第二画素電極Ｐ_ｎは、第一薄膜トランジスタＴ_１のドレイン電極ｄ_１と電気的に接続され、第二データ線Ｓ_ｎは、第二薄膜トランジスタＴ_２のソース電極ｓ_２と電気的に接続され、第一画素電極Ｐ_ｎ−１は、第二薄膜トランジスタＴ_２のドレイン電極ｄ_２と電気的に接続される。

図３は、本発明の図２が示す画素構造を持つアレイ基板の一部の概略図である。
図３を参照する。第一画素電極Ｐ_ｎ−１と第二画素電極Ｐ_ｎには、第一開口領域と第二開口領域がそれぞれ設けられ、第一開口領域３１と第二開口領域３２は、第二方向Ｄ_２に沿って整列して設けられる。
アレイ基板１１にはさらに、第一貫通孔３３と第二貫通孔３４が設けられ、第一貫通孔３３と第一薄膜トランジスタＴ_１は、第二方向Ｄ_２に沿って間隔をあけて設けられ、第二貫通孔３４と第二薄膜トランジスタＴ_２は、第二方向Ｄ_２に沿って間隔をあけて設けられ、第二画素電極Ｐ_ｎは、第一貫通孔３３を通して、第一薄膜トランジスタＴ_１のドレイン電極ｄ_１と電気的に接続され、第一画素電極Ｐ_ｎ−１は、第二貫通孔３４を通して、第二薄膜トランジスタＴ_２のドレイン電極ｄ_２と電気的に接続される。

その他実施例において、第一データ線Ｓ_ｎ−１は、第一薄膜トランジスタＴ_１のドレイン電極ｄ_１と電気的に接続され、第二画素電極Ｐ_ｎは、第一薄膜トランジスタＴ_１のソース電極ｓ_１と電気的に接続され、第二データ線Ｓ_ｎは、第二薄膜トランジスタＴ_２のドレイン電極ｄ_２と電気的に接続され、第一画素電極Ｐ_ｎ−１は、第二薄膜トランジスタＴ_２のソース電極ｓ_２と電気的に接続されることができる。
この時、第二画素電極Ｐ_ｎは、第一貫通孔３３を通して第一薄膜トランジスタＴ_１のソース電極ｓ_１と電気的に接続され、第一画素電極Ｐ_ｎ−１は、第二貫通孔３４を通して第二薄膜トランジスタＴ_２のソース電極ｓ_２と電気的に接続される。

本発明の実施例は、データ線の延伸方向に沿った部品の配列空間（例えば、第一データ線Ｓ_ｎ−１と第二画素電極Ｐ_ｎの間の第二方向Ｄ_２に沿った部品の配列空間）を増加することができる。
それにより、第一貫通孔３３と第一薄膜トランジスタＴ_１は、第二方向Ｄ_２に沿って同一線上に設けられ、第二貫通孔３４と第二薄膜トランジスタＴ_２は、第二方向Ｄ_２に沿って、同一線上に設けられ、かつ、第一開口領域３１と第二開口領域３２は、同一線上に配置される。
以上の構造により、液晶表示パネル１０の表示品質を保証すると同時に、画素開口率を上げることができる。

本発明の実施例は、さらに液晶ディスプレイを提供する。
前記液晶ディスプレイは、請求項図１に記載の実施例の液晶表示パネル１０を備えるが、当然、図２と図３に示す前記実施例の画素構造のアレイ基板１１も備える。
それにより、それ同様の技術効果を具えることができる。

再度説明すると、以上前記の内容は、本発明の実施例に過ぎず、本発明の特許請求の範囲を制限するものではない。
本発明の明細書と図の内容を用いて行った同様の効果をもつ構造や同様の効果をもつ工程の変更（例えば、各実施例の間の技術特性の相互結合、或いは間接的にその他関係のある技術領域に運用したもの）は、同様にいずれも、本発明の特許の保護範囲に含まれる。

１０ 液晶表示パネル
１１ 第一基板
１２ 第二基板
１３ 液晶層
３１ 第一開口領域
３２ 第二開口領域
３３ 第一貫通孔
３４ 第二貫通孔
Ｄ_１ 第一方向
Ｄ_２ 第二方向
ｄ_１ ドレイン電極
ｄ_２ ドレイン電極
Ｇ_ｎ−１ 第一走査線
Ｇ_ｎ 第二走査線
ｇ_１ 第一薄膜トランジスタのゲート電極
ｇ_２ 第二薄膜トランジスタのゲート電極
Ｐ_ｎ−１ 第一画素電極
Ｐ_ｎ 第二画素電極
Ｓ_ｎ 第二データ線
Ｓ_ｎ−１ 第一データ線
Ｔ_１ 第一薄膜トランジスタ
Ｔ_２ 第二薄膜トランジスタ

Claims (2)

1. 一つの画素対構造が、
   二本のデータ線と、
   二本の走査線と、
   第一画素電極および第二画素電極と、
   第一薄膜トランジスタおよび第二薄膜トランジスタと、
   第一貫通孔および第二貫通孔と、からなっていて、
   前記二本のデータ線は、第一方向に沿って延伸するとともに、前記第一方向に対して垂直な第二方向に沿って互いに間隔をあけて設けられており、前記第二方向において一方の側にある前記データ線を第一データ線とし、前記第二方向において他方の側にある前記データ線を第二データ線とし、
   前記二本の走査線は、前記第二方向に延伸するとともに、前記第一方向に沿って互いに間隔をあけて設けられており、前記第一方向において一方の側にある前記走査線を第一走査線とし、前記第一方向において他方の側にある前記走査線を前記第二走査線とし、
   前記第一画素電極、第二画素電極、前記第一薄膜トランジスタ、前記第二薄膜トランジスタ、前記第一貫通孔及び前記第二貫通孔は、前記第一データ線と前記第二データ線と前記第一走査線と前記第二走査線とで囲まれる領域内に設けられ、
   前記第一画素電極と前記第二画素電極とは、前記第二方向に沿って間隔をあけて設けられており、かつ、前記第一画素電極は、前記第一データ線と隣接して設けられ、前記第二画素電極は、前記第二データ線と隣接して設けられ、
   前記第一データ線は、前記第二画素電極にグレースケール電圧を提供し、
   前記第二データ線は、前記第一画素電極にグレースケール電圧を提供し、
   前記第一薄膜トランジスタは、前記第一方向における前記第一画素電極の一方の側に配設され、
   前記第二貫通孔は、前記第一方向における前記第一画素電極の他方の側に配設され、
   前記第一貫通孔は、前記第一方向における前記第二画素電極の一方の側に配設され、
   前記第二薄膜トランジスタは、前記第一方向における前記第二画素電極の他方の側に配設され、
   前記第一データ線は、前記第一薄膜トランジスタのソース電極と電気的に接続され、
   前記第二画素電極は、前記第一貫通孔を通して第一薄膜トランジスタのドレイン電極と電気的に接続され、
   前記第一走査線は、前記第一薄膜トランジスタと隣接して設けられるとともに、前記第一薄膜トランジスタのゲート電極と電気的に接続され、
   前記第二データ線は、前記第二薄膜トランジスタのソース電極と電気的に接続され、
   前記第一画素電極は、前記第二貫通孔を通して前記第二薄膜トランジスタのドレイン電極と電気的に接続され、
   前記第二走査線は、前記第二薄膜トランジスタと隣接して設けられるとともに、前記第二薄膜トランジスタのゲート電極と電気的に接続され、
   前記第一貫通孔と前記第一薄膜トランジスタとは、前記第二方向に沿った同一の直線上に設けられ、
   前記第二貫通孔と前記第二薄膜トランジスタとは、前記第二方向に沿った同一の直線上に設けられ、
   前記第一薄膜トランジスタと前記第二貫通孔とは、前記第一方向に沿った同一の直線上に設けられ、
   前記第一貫通孔と前記第二薄膜トランジスタとは、前記第一方向に沿った同一の直線上に設けられており、
   前記画素対構造を前記第一方向に沿って繰り返すとともに、
   さらに、前記第二方向で隣接する二つの前記画素対構造は互いの間にある前記データ線を共用するようにして前記画素対構造を前記第二方向に繰り返して、前記画素対構造をマトリックス状に配列してなる
   ことを特徴とするアレイ基板。
2. 請求項１に記載のアレイ基板を備える液晶ディスプレイ。