CN107065324B

CN107065324B - 像素结构

Info

Publication number: CN107065324B
Application number: CN201710092605.1A
Authority: CN
Inventors: 黄建文; 叶詠津
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2017-01-06
Filing date: 2017-02-21
Publication date: 2020-03-06
Anticipated expiration: 2037-02-21
Also published as: CN107065324A; TW201825972A; TWI609214B

Abstract

本发明公开了一种像素结构，包含数据线、第一主动元件、第二主动元件、第一辅助电极及第二辅助电极。第一主动元件及第二主动元件分别包含第一漏极及第二漏极。第一辅助电极及第二辅助电极分别与第一漏极及第二漏极直接连接，其中数据线位于第一辅助电极与第二辅助电极之间。

Description

像素结构

技术领域

本发明是关于一种像素结构。

背景技术

于各式消费性电子产品之中，应用薄膜晶体管(thin film transistor；TFT)的液晶显示器已经被广泛地使用。液晶显示器主要是由薄膜晶体管阵列基板、彩色滤光阵列基板和液晶层所构成，薄膜晶体管阵列基板包含多个像素结构，薄膜晶体管阵列基板上设置有多个以阵列排列的薄膜晶体管，以及与每一个薄膜晶体管对应配置的像素电极。此外，薄膜晶体管阵列基板上也会设置金属层，以做为数据线或扫描线。

然而，若寄生电容产生于像素结构中，像素结构的效能可能会受到此寄生电容的影响。再者，当像素结构内的元件因制程变异而与原设计间产生差异时，所产生的寄生电容的影响效果可能将更大，并进而影响液晶显示器的显示品质。

发明内容

本发明的一实施方式提供一种像素结构，包含数据线、第一辅助电极、第二辅助电极及像素电极，其中数据线、第一辅助电极及第二辅助电极可通过同一道制程形成。第一辅助电极及第二辅助电极分别位于数据线的左右两侧。于像素结构运作时，第一辅助电极及第二辅助电极可分别与数据线产生耦合电容，且此耦合电容的量值大于像素电极与数据线产生的耦合电容的量值。因此，通过第一辅助电极及第二辅助电极与数据线所产生的耦合电容，即使像素电极的形成位置产生偏移并造成其与数据线的耦合电容量值产生变化时，数据线与其两侧的带电层体结构的耦合电容差异值仍落在可允许的范围之内，从而防止液晶显示器产生亮暗线的现象。

本发明的一实施方式提供一种像素结构，包含数据线、第一主动元件、第二主动元件、第一辅助电极及第二辅助电极。第一主动元件及第二主动元件分别包含第一漏极及第二漏极。第一辅助电极及第二辅助电极分别与第一漏极及第二漏极直接连接，其中数据线位于第一辅助电极与第二辅助电极之间。

于部分实施方式中，数据线与第一辅助电极之间的水平距离约等于数据线与第二辅助电极之间的水平距离。

于部分实施方式中，像素结构更包含第一像素电极及第二像素电极。第一像素电极位于第一辅助电极之上。第二像素电极位于第二辅助电极之上，且第一像素电极与第二像素电极分别位于数据线的相对两侧。第一辅助电极与第二辅助电极之间的最小水平距离小于第一像素电极与第二像素电极之间的最小水平距离，其中第一像素电极与数据线之间的最小水平距离异于第二像素电极与数据线之间的最小水平距离。

于部分实施方式中，像素结构更包含第一遮光层及第二遮光层。第一辅助电极至少位于第一遮光层上方。第二辅助电极至少位于第二遮光层上方，且第一遮光层与第二遮光层之间的水平距离小于第一辅助电极与第二辅助电极之间的水平距离。

于部分实施方式中，像素结构更包含第三主动元件。第三主动元件包含第三漏极，其中数据线与第二主动元件及第三主动元件电性连接，且第二主动元件的第二漏极与第三主动元件的第三漏极分别位于数据线的相对两侧。

于部分实施方式中，数据线沿第一方向延伸，且第二主动元件与第三主动元件沿第一方向连续排列。

于部分实施方式中，像素结构更包含第一绝缘层及第二绝缘层。数据线、第一辅助电极及第二辅助电极位于第一绝缘层上。第二绝缘层位于数据线、第一辅助电极、第二辅助电极及第一绝缘层之上。

于部分实施方式中，像素结构设置于基板上，且第一像素电极于基板的垂直投影与第一辅助电极于基板的垂直投影至少部分重叠，且第二像素电极于基板的垂直投影与第二辅助电极于基板的垂直投影至少部分重叠。

附图说明

图1A为依据本发明内容的第一实施方式所绘示像素结构的上视示意图。

图1B绘示图1A的区域B的放大图。

图1C为沿图1B的线段C-C’的剖面示意图。

图2A绘示当第一实施方式的像素结构的像素电极发生偏移时的上视示意图，其中图2A所绘的区域范围同于图1B。

图2B为沿图2A的线段D-D’的剖面示意图。

图3A为依据本发明内容的第二实施方式所绘的像素结构的上视示意图。

图3B绘示图3A的区域E的放大图。

图3C为沿图3B的线段F-F’的剖面示意图。

图4A绘示当第二实施方式的像素结构的像素电极发生偏移时的上视示意图，其中图4A所绘的区域范围同于图3B。

图4B为沿图4A的线段G-G’的剖面示意图。

其中，附图标记：

100A、100B像素结构 130第一像素电极

102基板 132第二像素电极

104第一扫描线 134第三像素电极

105第二扫描线 140第一绝缘层

106第一数据线 142第二绝缘层

107第二数据线 150第一遮光层

110第一主动元件 152第二遮光层

112第一源极 A-A’、C-C’、D-D’、F-F’、G-G’线段

114第一漏极 B、E区域

116第二主动元件 D1第一方向

118第二源极 D2第二方向

120第二漏极 L1、L2、L3、L4、L5、L6、L7、L8距离

122第三主动元件

124第三源极

126第三漏极

128第一辅助电极

129第二辅助电极

具体实施方式

以下将以图式揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节为非必要的。此外，为简化图式起见，一些现有惯用的结构与元件在图式中将以简单示意的方式绘示之。

在本文中，使用第一、第二与第三等等的词汇，是用于描述各种元件、组件、区域、层是可以被理解的。但是这些元件、组件、区域、层不应该被这些术语所限制。这些词汇只限于用来辨别单一元件、组件、区域、层。因此，在下文中的一第一元件、组件、区域、层也可被称为第二元件、组件、区域、层，而不脱离本发明的本意。

请参照图1A，其中图1A为依据本发明内容的第一实施方式所绘示像素结构100A的上视示意图。像素结构100A设置于基板102上，并包含第一扫描线104、第二扫描线105、第一数据线106、第二数据线107、第一主动元件110、第二主动元件116、第三主动元件122、第一辅助电极128、第二辅助电极129、第一像素电极130、第二像素电极132及第三像素电极134。

第一扫描线104及第二扫描线105依序沿第一方向D1排列于基板102，并沿第二方向D2延伸，其中第一方向D1与第二方向D2不同，例如第一方向D1与第二方向D2可呈正交关系。第一数据线106及第二数据线107沿第二方向D2依序排列于基板102，并沿第一方向D1延伸。扫描线104、105与数据线106、107互相交错，从而于基板102上定义出第一像素区域(未标示)、第二像素区域(未标示)及第三像素区域(未标示)，其中第一像素区域可由第一扫描线104、第二扫描线105、第一数据线106与第二数据线107定义。第一像素区域及第二像素区域为基板102上沿第二方向D2的连续排列的两个像素区域，而第一像素区域及第三像素区域为基板102上沿第一方向D1的连续排列的两个像素区域。

第一主动元件110、第二主动元件116及第三主动元件122例如为薄膜晶体管(thinfilm transistor；TFT)。第一主动元件110包含第一栅极(未标示)、第一源极112及第一漏极114，其中第一主动元件110的第一栅极及第一源极112分别与第一扫描线104及第一数据线106电性连接。第二主动元件116包含第二栅极(未标示)、第二源极118及第二漏极120，其中第二主动元件116的第二栅极及第二源极118分别与第一扫描线104及第二数据线107电性连接。此外，第一主动元件110及第二主动元件116例如为沿第二方向D2连续排列的两个主动元件。第三主动元件122包含第三栅极(未标示)、第三源极124及第三漏极126，其中第三主动元件122的第三栅极及第三源极124分别与第二扫描线105及第二数据线107电性连接。此外，第二主动元件116的第二漏极120与第三主动元件122的第三漏极126可分别位于第二数据线107的相对两侧(即左右两侧)，且第二主动元件116及第三主动元件122可为第二数据线107于第一方向D1上的连续排列的两个主动元件。此外，第一像素电极130、第二像素电极132及第三像素电极134分别设置于第一像素区域、第二像素区域及第三像素区域之中，并分别由第一主动元件110、第二主动元件116及第三主动元件122控制。为方便观察，本发明中的主动元件未绘出通道层，但不用以限制本发明。

通过上述配置，像素结构100A中对应同一条数据线的像素电极可以呈现锯齿型(zig-zag)配置。于锯齿型配置下，当像素结构100A运作时，单一数据线的左右两侧的像素电极可具有极性相反的电位。例如，同一行中位于第二数据线107左侧的第一像素电极130及位于其右侧的第二像素电极132可被驱动为具有极性相反的电位。通过锯齿型配置，可降低纯色画面下，数据线电位电平切换极性次数，可有效降低功耗。

第一辅助电极128及第二辅助电极129分别设置于第一像素区域及第二像素区域之中，且第一辅助电极128及第二辅助电极129分别与第一漏极114及第二漏极120直接连接，例如，第一辅助电极128及第一漏极114可由同一金属层形成。第二数据线107位于第一辅助电极128与第二辅助电极129之间，其中第二数据线107、第一辅助电极128及第二辅助电极129也可以由同一金属层形成，即第二数据线107、第一辅助电极128、第二辅助电极129、第一漏极114及第二漏极120可由同一金属层形成。此外，第一像素电极130于基板102的垂直投影与第一辅助电极128于基板102的垂直投影至少部分重叠，且第二像素电极132于基板102的垂直投影也与第二辅助电极129于基板102的垂直投影至少部分重叠，如图1A所示。

请再看到图1B及图1C，其中图1B绘示图1A的区域B的放大图，而图1C为沿图1B的线段C-C’的剖面示意图。如图1C所示，像素结构100A可更包含第一绝缘层140及第二绝缘层142，其中第二数据线107、第一辅助电极128及第二辅助电极129位于第一绝缘层140上，且第二绝缘层142位于第二数据线107、第一辅助电极128、第二辅助电极129及第一绝缘层140之上。第一像素电极130及第二像素电极132位于第二绝缘层142上，并分别位于第一辅助电极128及第二辅助电极129之上。

第二数据线107与第一辅助电极128之间的水平距离约等于第二数据线107与第二辅助电极129之间的水平距离。例如，第二数据线107与第一辅助电极128之间的最小水平距离可如图1B及图1C所标记的距离L1，而第二数据线107与第二辅助电极129之间的最小水平距离可如图1B及图1C所标记的距离L2，且距离L1约等于距离L2。此外，由于第二数据线107、第一辅助电极128及第二辅助电极129可由同一金属层形成，故距离L1及距离L2之间的关系不易受到制程变异的影响。

第一辅助电极128与第二辅助电极129之间的水平距离小于第一像素电极130与第二像素电极132之间的水平距离。例如，第一辅助电极128与第二辅助电极129之间的最小水平距离可如图1B及图1C所标记的距离L3，而第一像素电极130与第二像素电极132之间的最小水平距离可如图1B及图1C所标记的距离L4，且距离L3小于距离L4。

于此配置下，当第一像素电极130与第二像素电极132分别由第一主动元件110(请见图1A)及第二主动元件116(请见图1A)驱动且施加电位时，第一辅助电极128及第二辅助电极139与第二数据线107分别产生耦合电容，且第一像素电极128及第二像素电极129也会与第二数据线107分别产生耦合电容。其中，当第一像素电极130与第二数据线107之间的距离约等于第二像素电极132与第二数据线107之间的距离时，其与第二数据线107所分别产生的耦合电容量值可呈大致相同或为差异15％之内。

另一方面，由于第一辅助电极128(或第二辅助电极129)与第二数据线107的距离小于第一像素电极130(或第二像素电极132)与第二数据线107的距离，故第一辅助电极128(或第二辅助电极129)与第二数据线107的耦合电容量值会大于第一像素电极130(或第二像素电极132)与第二数据线107的耦合电容量值。也就是说，于第二数据线107与其两侧的带电层体结构的耦合电容之中，第一辅助电极128及第二辅助电极129与第二数据线107所产生的耦合电容可做为主要因子，而第一像素电极130或第二像素电极132与第二数据线107所产生的耦合电容则为次要因子。此外，由于第一辅助电极128及第二辅助电极129分别与第一漏极114及第二漏极120直接连接，故第一辅助电极128及第二辅助电极129具有电位，而非处于浮动状态(floating)，使得作为主要因子的耦合电容量值实质上不会浮动。

因此，当第一像素电极130及第二像素电极132的制程产生变异，例如第一像素电极130及第二像素电极132的形成位置发生偏移时，由于做为耦合电容主要因子的第一辅助电极128及第二辅助电极129相对不易与第二数据线107的形成位置发生偏移，故可防止第二数据线107与其两侧的带电层体结构的耦合电容差异值过大，进而防止亮暗线的产生。

以下将举例说明像素电极发生偏移时的状况，请看到图2A及图2B。图2A绘示当第一实施方式的像素结构100A的像素电极发生偏移时的上视示意图，其中图2A所绘的区域范围同于图1B。图2B为沿图2A的线段D-D’的剖面示意图。相较于图1B及图1C所绘的第一像素电极130及第二像素电极132，图2A及图2B所绘的第一像素电极130及第二像素电极132为稍微向右偏移。具体而言，图2A及图2B之中，第一像素电极130与第二数据线107之间的水平距离会异于第二像素电极132与第二数据线107之间的水平距离，例如，第一像素电极130与第二数据线107之间的最小水平距离可如图2A及图2B所标记的距离L5，而第二像素电极132与第二数据线107之间的最小水平距离可如图2A及图2B所标记的距离L6，且距离L5小于距离L6。

图2A及图2B中，当第一像素电极130及第二像素电极132向右偏移时，第一像素电极130与第二数据线107会因其之间的水平距离缩短而导致其间之耦合电容量值上升，而第二像素电极132与第二数据线107则会因其之间的水平距离增加而导致其间的耦合电容量值下降。然而，同前所述，因第一辅助电极128(或第二辅助电极129)与第二数据线107所产生的耦合电容量值大于第一像素电极130(或第二像素电极132)与第二数据线107所产生的耦合电容量值，虽第一像素电极130及第二像素电极132与第二数据线107所产生的耦合电容量值发生差异，但第二数据线107与其两侧的带电层体结构的耦合电容差异值仍可落在可允许的范围内。

举例而言，请看到表一，其中表一为比较例与实验例的耦合电容差异值模拟结果，比较例为未使用第一辅助电极及第二辅助电极的像素结构，而实验例为使用第一辅助电极及第二辅助电极的像素结构，其中实验例之中的像素电极偏移量为0微米的结构可雷同图1A至图1C所绘，而实验例之中的像素电极偏移量为2微米的结构可雷同图2A及图2B所绘。此外，关于表一中的各参数：“像素电极偏移量”表示像素电极的预设位置与所形成的像素电极的实际位置的差异量；“左侧耦合电容量值”及“右侧耦合电容量值”分别表示数据线与其左右两侧的带电层体结构所产生的耦合电容值；“耦合电容差异值”表示“左侧耦合电容量值”及“右侧耦合电容量值”之中的较大一者减去较小一者的数值；“耦合电容差异倍数”表示偏移量为2微米时的耦合电容差异值与偏移量为0微米时的耦合电容差异值的倍数关系。

表一比较例与实验例的耦合电容差异值模拟结果

由表一的结果可知，于比较例之中，数据线与像素电极所产生的耦合电容差异倍数为15.78倍。于实验例之中，数据线与左右两侧的带电层体结构所产生的耦合电容差异倍数为4.09倍。也就是说，当像素电极产生偏移时，通过辅助电极，可降低数据线与其两侧的带电层体结构的耦合电容差异值，以使耦合电容差异值仍落在可允许的范围内，进而防止像素结构有亮暗线的产生。

此外，虽图1A至图1C及图2A至图2B是以对应相同条数据线的锯齿型的像素电极排列配置，然而，上述配置仅为例示，其为说明辅助电极于像素结构中所可发挥的功效，换言之，辅助电极也可设置于其他形式的像素电极配置，并于像素电极产生偏移时，提供降低耦合电容差异值的功效。

请再看到图3A、图3B及图3C，其中图3A为依据本发明内容的第二实施方式所绘示像素结构100B的上视示意图，图3B绘示图3A的区域E的放大图，而图3C为沿图3B的线段F-F’的剖面示意图。本实施方式与第一实施方式的至少一个差异点为，像素结构100B更包含第一遮光层150及第二遮光层152，其中第一遮光层150及第二遮光层152分别位于第一像素区域及第二像素区域之中，并由第一绝缘层140覆盖。与第一实施方式雷同，第一像素区域为位于第一数据线106与第二数据线107之间，而第一像素区域及第二像素区域为沿水平方向的连续排列的两个像素区域。

如图3C所示，第一辅助电极128及第一像素电极130位于第一遮光层150上方。第二辅助电极129及第二像素电极132位于第二遮光层152上方，且第一遮光层150与第二遮光层152之间的水平距离小于第一辅助电极128与第二辅助电极129之间的水平距离。例如，第一遮光层150与第二遮光层152之间的最小水平距离可如图3B及图3C所标记的距离L7，而第一辅助电极128与第二辅助电极129之间的最小水平距离可如图3B及图3C所标记的距离L8，且距离L7小于距离L8。

此外，第一扫描线104、第二扫描线105、第一遮光层128及第二遮光层129可由同一膜材图案化制成，例如可以是由同一金属层制成。藉由设置第一遮光层150与第二遮光层152，可在防止第二数据线107与其两侧的带电层体结构的耦合电容差异值过大的状况下，进一步提供第一像素电极130及第二像素电极132于边缘处的遮光效果，从而提高像素结构100B的显示品质。

请接着再看到图4A及图4B。图4A绘示当第二实施方式的像素结构100B的像素电极发生偏移时的上视示意图，其中图4A所绘的区域范围同于图3B，而图4B为沿图4A的线段G-G’的剖面示意图。相较于图3B及图3C所绘的第一像素电极130及第二像素电极132，图4A及图4B所绘的第一像素电极130及第二像素电极132为向右偏移，使得图4A及图4B的第一像素电极130与第二数据线107会因其之间的距离缩短而使所产生的耦合电容量值上升，而第二像素电极132与第二数据线107则会因其之间的距离增加而使所产生的耦合电容量值下降。同前所述，通过第一辅助电极128及第二辅助电极129，第二数据线107与其两侧的带电层体结构的耦合电容差异值仍会落在可允许的范围内。

举例而言，请看到表二，其中表二为比较例与实验例的耦合电容差异值模拟结果。表二中，比较例为同于表一的比较例，即未使用第一辅助电极及第二辅助电极的像素结构，而实验例为使用第一辅助电极及第二辅助电极的像素结构，其中实验例之中的像素电极偏移量为0微米的结构可雷同图3A至图3C所绘，而实验例之中的像素电极偏移量为2微米的结构可雷同图4A及图4B所绘。此外，表二中的各参数的定义可同于表一，在此不再赘述。

表二比较例与实验例的耦合电容差异值模拟结果

由表二的结果可知，于比较例之中，像素电极与数据线所产生的耦合电容差异倍数为15.78倍。于实验例之中，数据线与其两侧的带电层体结构的耦合电容差异倍数为4.5倍。换言之，在有设置第一遮光层与第二遮光层的条件下，通过辅助电极，仍可防止因像素电极偏移而使数据线与其两侧的带电层体结构的耦合电容差异值过大的状况发生。也就是说，即使遮光层与辅助电极同时设置于同一像素结构之中，辅数电极仍可发挥其稳定电容差异值的效果。

综上所述，本发明内容的像素结构包含数据线、第一辅助电极、第二辅助电极及像素电极，其中数据线、第一辅助电极及第二辅助电极可通过同一道制程形成。第一辅助电极及第二辅助电极分别位于数据线的左右两侧。于像素结构运作时，第一辅助电极及第二辅助电极可分别与数据线产生耦合电容，且此耦合电容的量值大于像素电极与数据线产生的耦合电容的量值。因此，通过第一辅助电极及第二辅助电极与数据线所产生的耦合电容，即使像素电极的形成位置产生偏移并造成其与数据线的耦合电容量值产生变化时，数据线与其两侧的带电层体结构的耦合电容差异值仍可落在可允许的范围之内，从而防止像素结构产生亮暗线的现象。另一方面，设置有辅助电极的像素结构可进一步搭配遮光层，以提供第一像素电极及第二像素电极于其边缘处的遮光效果，从而提高像素结构的显示品质。

虽然本发明已以多种实施方式揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims

1.一种像素结构，其特征在于，包含：

一数据线；

一第一主动元件，包含一第一漏极；

一第二主动元件，包含一第二漏极；

一第一辅助电极，与该第一漏极接触且直接连接并从该第一漏极延伸而出；

一第二辅助电极，与该第二漏极接触且直接连接并从该第二漏极延伸而出，其中该数据线位于该第一辅助电极与该第二辅助电极之间；

一第一像素电极，位于该第一辅助电极之上；以及

一第二像素电极，位于该第二辅助电极之上，且该第一像素电极与该第二像素电极分别位于该数据线的相对两侧，其中该第一辅助电极与该第二辅助电极之间的最小水平距离小于该第一像素电极与该第二像素电极之间的最小水平距离，其中该第一像素电极与该数据线之间的最小水平距离异于该第二像素电极与该数据线之间的最小水平距离。

2.根据权利要求1所述的像素结构，其特征在于，该数据线与该第一辅助电极之间的水平距离约等于该数据线与该第二辅助电极之间的水平距离。

3.根据权利要求1所述的像素结构，其特征在于，更包含：

一第一遮光层，其中该第一辅助电极至少位于该第一遮光层上方；以及

一第二遮光层，其中该第二辅助电极至少位于该第二遮光层上方，且该第一遮光层与该第二遮光层之间的水平距离小于该第一辅助电极与该第二辅助电极之间的水平距离。

4.根据权利要求1所述的像素结构，其特征在于，更包含：

一第三主动元件，包含一第三漏极，其中该数据线与该第二主动元件及该第三主动元件电性连接，且该第二主动元件的该第二漏极与该第三主动元件的该第三漏极分别位于该数据线的相对两侧。

5.根据权利要求4所述的像素结构，其特征在于，该数据线沿一第一方向延伸，且该第二主动元件与该第三主动元件为该数据线于该第一方向上的连续排列的两个主动元件。

6.根据权利要求1所述的像素结构，其特征在于，更包含：

一第一绝缘层，其中该数据线、该第一辅助电极及该第二辅助电极位于该第一绝缘层上；以及

一第二绝缘层，位于该数据线、该第一辅助电极、该第二辅助电极及该第一绝缘层之上。

7.根据权利要求1所述的像素结构，其特征在于，该像素结构设置于一基板上，且该第一像素电极至该基板的垂直投影与该第一辅助电极至该基板的垂直投影至少部分重叠，且该第二像素电极至该基板的垂直投影与该第二辅助电极至该基板的垂直投影至少部分重叠。