KR20170072303A

KR20170072303A - 액정 모니터 및 그 어레이 기판

Info

Publication number: KR20170072303A
Application number: KR1020177013745A
Authority: KR
Inventors: 머엉 왕
Original assignee: 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date: 2014-12-12
Filing date: 2014-12-17
Publication date: 2017-06-26
Also published as: WO2016090657A1; GB2545851B; GB201705886D0; US9563084B2; RU2656280C1; JP6518327B2; US20160342035A1; CN104460153A; GB2545851A; JP2018506051A; DE112014007149T5

Abstract

본 발명은 액정 모니터 및 그 어레이 기판을 제공하였다. 어레이 기판(11)은, 제1 방향(D₁)을 따라 연신되고 제1 방향(D₁)에 수직되는 제2 방향(D₂)을 따라 이격 설치되는 제1 데이터 라인(S_n-1) 및 제2 데이터 라인(S_n); 제1 데이터 라인(S_n-1) 과 제2 데이터 라인(S_n) 사이에 설치되고, 제2 방향(D₂)을 따라 이격 설치되는 제1 픽셀 전극(P_n-1) 및 제2 픽셀 전극(P_n) 을 포함하되, 제1 픽셀 전극(P_n-1)과 제1 데이터 라인(S_n-1)은 인접 설치되고, 제2 픽셀 전극(P_n)과 제2 데이터 라인(S_n)은 인접 설치되며, 제1 데이터 라인(S_n-1)은 제2 픽셀 전극(P_n)을 위해 그레이 스케일 전압을 제공하고, 제2 데이터 라인(S_n)은 제1 픽셀 전극(P_n-1)을 위해 그레이 스케일 전압을 제공한다. 상기 방식을 통해, 본 발명은 액정 모니터의 디스플레이 품질을 확보할 수 있고, 픽셀 개구비를 향상시킬 수 있다.

Description

액정 모니터 및 그 어레이 기판{LIQUID CRYSTAL DISPLAY AND ARRAY SUBSTRATE THEREOF}

본 발명은 액정 디스플레이 기술 분야에 관한 것으로서, 구체적으로는 액정 모니터 및 그 어레이 기판에 관한 것이다.

기존의 픽셀 구조 설계에 있어서, 데이터 라인은 박막 트랜지스터를 통해 그와 인접한 픽셀 전극과 전기적 연결되고, 이를 위해 그레이 스케일 전압을 제공한다. 박막 트랜지스터가 데이터 라인에 따라 연신하는 방향에서 점유하는 소자 배열 공간이 비교적 크기에, 픽셀 개구비를 보장하기 위해, 인접한 두개의 데이터 라인 사이에 위치하는 두개의 픽셀 개구 영역은 스캐닝 라인의 연신 방향을 따라 평행 설치될 수 없다. 그러나 이러한 설치는 RGB 마스크의 공용성을 감소시키고, 픽셀 전극의 제조 원가를 향상시키며, 또한 픽셀 개구 영역은 액정 모니터의 광학 필름과 광학 간섭이 용이하게 발생되고, 액정 모니터의 디스플레이 품질이 감소된다. 만약 두개의 픽셀 개구 영역이 스캐닝 라인의 연신 방향을 따라 평행 설치되는 것을 유지한다면, 개구 영역의 면적이 반드시 감소되어, 픽셀 개구비를 감소시킬 수 있다.

본 발명은 액정 모니터 및 그 어레이 기판을 제공하여, 액정 모니터의 디스플레이 품질을 확보할 수 있으며, 픽셀 개구비를 향상시키는 데 그 목적이 있다.

본 발명에서 사용하는 하나의 기술적 해결수단은 하기와 같다. 어레이 기판을 제공하고, 이는 제1 데이터 라인 및 제2 데이터 라인, 제1 픽셀 전극 및 제2 픽셀 전극, 제1 박막 트랜지스터 및 제2 박막 트랜지스터, 제1 관통홀 및 제2 관통홀을 포함하되, 제1 데이터 라인 및 제2 데이터 라인은 제1 방향을 따라 연신되고 제1 방향에 수직되는 제2 방향을 따라 이격 설치되며; 제1 픽셀 전극 및 제2 픽셀 전극은 제1 데이터 라인과 제2 데이터 라인 사이에 설치되고, 제2 방향을 따라 이격 설치되며, 제1 픽셀 전극과 제1 데이터 라인은 인접 설치되고, 제2 픽셀 전극과 제2 데이터 라인은 인접 설치되며, 제1 데이터 라인은 제2 픽셀 전극을 위해 그레이 스케일 전압을 제공하고, 제2 데이터 라인은 제1 픽셀 전극을 위해 그레이 스케일 전압을 제공하며, 제1 박막 트랜지스터 및 제2 박막 트랜지스터는 제1 데이터 라인과 제2 데이터 라인 사이에 설치되고, 제1 데이터 라인과 제1 박막 트랜지스터의 소스 전극은 전기적 연결되며, 제2 픽셀 전극과 제1 박막 트랜지스터의 드레인 전극은 전기적 연결되며, 제2 데이터 라인과 제2 박막 트랜지스터의 소스 전극은 전기적 연결되고, 제1 픽셀 전극과 제2 박막 트랜지스터의 드레인 전극은 전기적 연결되며; 제1 관통홀 및 제2 관통홀과 제1 박막 트랜지스터 및 제2 박막 트랜지스터는 제1 데이터 라인 및 제2 데이터 라인에 수직되는 방향을 따라 동일한 직선에 설치되고, 제2 픽셀 전극은 제1 관통홀을 거쳐 제1 박막 트랜지스터의 드레인 전극과 전기적 연결되며, 제1 픽셀 전극은 제2 관통홀을 거쳐 제2 박막 트랜지스터의 드레인 전극과 전기적 연결된다.

여기서, 상기 제1 픽셀 전극 및 제2 픽셀 전극에 각각 제1 개구 영역 및 제2 개구 영역을 설치하고, 제1 개구 영역 및 제2 개구 영역은 제2 방향을 따라 나란히 설치된다.

본 발명에서 사용하는 다른 하나의 기술적 해결수단은 하기와 같다. 어레이 기판을 제공하고, 제1 방향을 따라 연신되고 제1 방향에 수직되는 제2 방향을 따라 이격 설치되는 제1 데이터 라인 및 제2 데이터 라인; 제1 데이터 라인과 제2 데이터 라인 사이에 설치되고, 제2 방향을 따라 이격 설치되는 제1 픽셀 전극 및 제2 픽셀 전극을 포함하되, 제1 픽셀 전극과 제1 데이터 라인은 인접 설치되고, 제2 픽셀 전극과 제2 데이터 라인은 인접 설치되며, 제1 데이터 라인은 제2 픽셀 전극을 위해 그레이 스케일 전압을 제공하고, 제2 데이터 라인은 제1 픽셀 전극을 위해 그레이 스케일 전압을 제공한다.

여기서, 어레이 기판은 제1 데이터 라인과 제2 데이터 라인 사이에 설치되는 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 포함하고, 제1 데이터 라인 및 제1 박막 트랜지스터의 소스 전극은 드레인 전극 중의 하나와 전기적 연결되며, 제2 픽셀 전극 및 제1 박막 트랜지스터의 소스 전극은 드레인 전극 중의 다른 하나와 전기적 연결되고, 제2 데이터 라인 및 제2 박막 트랜지스터의 소스 전극은 드레인 전극 중의 하나와 전기적 연결되며, 제1 픽셀 전극 및 제2 박막 트랜지스터의 소스 전극은 드레인 전극 중의 다른 하나와 전기적 연결된다.

여기서, 제1 박막 트랜지스터 및 제2 박막 트랜지스터는 제1 방향을 따라 제1 픽셀 전극 및 제2 픽셀 전극의 대응되는 양측에 이격 설치된다.

여기서, 제1 픽셀 전극 및 제2 픽셀 전극은 제2 방향을 따라 나란히 설치된다.

여기서, 어레이 기판은 제1 스캐닝 라인 및 제2 스캐닝 라인을 더 포함하고, 제1 스캐닝 라인 및 제2 스캐닝 라인은 제2 방향을 따라 연신되며 제1 방향을 따라 이격 설치되고, 제1 픽셀 전극, 제2 픽셀 전극, 제1 박막 트랜지스터 및 제2 박막 트랜지스터는 제1 스캐닝 라인과 제2 스캐닝 라인 사이에 더 위치하며, 제1 스캐닝 라인과 제1 박막 트랜지스터는 인접 설치되고, 제1 박막 트랜지스터의 그리드와 전기적 연결되며, 제2 스캐닝 라인과 제2 박막 트랜지스터는 인접 설치되고, 제2 박막 트랜지스터의 그리드와 전기적 연결된다.

여기서, 어레이 기판에 제1 관통홀 및 제2 관통홀을 더 설치하고, 제2 픽셀 전극은 제1 관통홀을 거쳐 제1 박막 트랜지스터의 소스 전극 및 드레인 전극 중의 다른 하나와 전기적 연결되며, 제1 픽셀 전극은 제2 관통홀을 거쳐 제2 박막 트랜지스터의 소스 전극 및 드레인 전극 중의 다른 하나와 전기적 연결된다.

여기서, 제1 관통홀 및 제1 박막 트랜지스터는 제2 방향을 따라 이격 설치되고, 제2 관통홀 및 제2 박막 트랜지스터는 제2 방향을 따라 이격 설치된다.

여기서, 제1 관통홀 및 제1 박막 트랜지스터는 제2 방향을 따라 동일한 직선에 설치되고, 제2 관통홀 및 제2 박막 트랜지스터는 제2 방향을 따라 동일한 직선에 설치된다.

상기 기술문제를 해결하기 위해, 본 발명에서 사용하는 기술적 과제는 하기와 같다. 액정 모니터를 제공하는 바, 이는 어레이 기판을 포함하고, 상기 어레이 기판은, 제1 방향을 따라 연신되고 제1 방향에 수직되는 제2 방향을 따라 이격 설치되는 제1 데이터 라인 및 제2 데이터 라인; 제1 데이터 라인과 제2 데이터 라인 사이에 설치되고, 제2 방향을 따라 이격 설치되는 제1 픽셀 전극 및 제2 픽셀 전극을 포함하되, 제1 픽셀 전극과 제1 데이터 라인은 인접 설치되고, 제2 픽셀 전극과 제2 데이터 라인은 인접 설치되며, 제1 데이터 라인은 제2 픽셀 전극을 위해 그레이 스케일 전압을 제공하고, 제2 데이터 라인은 제1 픽셀 전극을 위해 그레이 스케일 전압을 제공한다.

상기 기술적 해결수단을 통해, 본 발명의 실시예에 의해 산생되는 유익한 효과는 하기와 같다. 본 발명의 실시예의 어레이 기판은 제1 데이터 라인 및 제2 데이터 라인은 제1 방향을 따라 연신되고 제1 방향에 수직되는 제2 방향을 따라 이격 설치되며, 제1 픽셀 전극 및 제2 픽셀 전극은 제1 데이터 라인과 제2 데이터 라인 사이에 설치되고, 제2 방향을 따라 이격 설치되며, 제1 픽셀 전극과 제1 데이터 라인은 인접 설치되고, 제2 픽셀 전극과 제2 데이터 라인은 인접 설치되도록 설계되며, 제1 데이터 라인은 제2 픽셀 전극을 위해 그레이 스케일 전압을 제공하고, 제2 데이터 라인은 제1 픽셀 전극을 위해 그레이 스케일 전압을 제공하는 것을 통해, 데이터 라인을 따른 연신 방향의 소자 배열 공간을 증가시켜, 픽셀 전극과 연결되는 소자가 스캐닝 라인의 연신 방향을 따라 수평으로 설치되도록 하고, 또한 인접한 두개의 데이터 라인 사이에 위치하는 두개의 픽셀 개구 영역이 스캐닝 라인의 연신 방향을 따라 평행 설치될 수 있도록 하여, 액정 모니터의 디스플레이 품질을 확보할 수 있고, 픽셀 개구비를 향상시킬 수 있다.

도 1은 본 발명의 바람직한 실시예의 액정 디스플레이 패널의 구조도이다.
도 2는 도 1에 도시된 액정 디스플레이 패널의 픽셀 구조의 부분 모식도이다.
도 3은 본 발명의 도 2에 도시된 픽셀 구조를 구비한 어레이 기판의 부분 모식도이다.

이하, 본 발명의 실시예 중의 도면과 결부하여 본 발명의 실시예 중의 기술적 해결수단을 분명하고 완벽하게 서술하도록 한다. 물론, 본 발명의 하기의 서술되는 실시예는 단지 본 발명의 일부 일시예이며 전부의 실시예가 아니다. 본 발명 중의 실시예에 기반하여, 본 기술분야의 통상의 기술자가 진보성 창출에 힘쓰지 않은 전제하에서 획득한 모든 기타 실시예는 전부 본 발명의 보호 범위에 속한다.

도 1은 본 발명의 바람직한 실시예의 액정 디스플레이 패널의 구조도이고, 도 2는 도 1에 도시된 액정 디스플레이 패널의 픽셀 구조도이다. 도 1과 도 2를 결부하여 도시된 바와 같이, 액정 디스플레이 패널(10)은 제1 기판(11), 제2 기판(12) 및 액정층(13)을 포함하고, 제1 기판(11)과 제2 기판(12)은 상대적으로 이격 설치되며, 여기서 제2 기판(12)은 CF(Color Filter, 컬러 필터) 컬러 필터 기판일 수 있고, 대응되게는, 제1 기판(11)은 TFT(Thin Film Transistor, 박막 트랜지스터) 어레이 기판일 수 있다.

여기서, 제1 기판(11)은 투명 기본 소재 및 상기 투명 기본 소재에 설치되는 각종 배선과 픽셀 전극 등을 포함한다. 구체적으로는, 제1 기판(11)은 다수 갈래의 데이터 라인(S_n _-1, S_n, S_n ₊₁, S_n ₊₂), 데이터 라인(S_n _-1, S_n, S_n ₊₁, S_n ₊ ₂)을 따라 수직되게 설치되는 다수 갈래의 스캐닝 라인(G_n _-1, G_n, G_n ₊₁, G_n ₊₂) 및 스캐닝 라인 및 데이터 라인으로 정의되는 다수의 픽셀 유닛(P_n _-1, P_n, …, P_x)을 포함한다. 다수 갈래의 스캐닝 라인(G_n _-1, G_n, G_n ₊₁, G_n ₊ ₂)은 그리드 드라이버에 연결되고, 다수 갈래의 데이터 라인(S_n-1, S_n, S_n ₊₁, S_n ₊ ₂)은 소스 전극 드라이버에 연결되며, 그리드 드라이버는 대응되게 연결된 스캐닝 라인을 통해 다수의 픽셀 유닛(P_n _-1, P_n, …, P_x)에 스윕 전압을 제공하고, 소스 전극 드라이버는 대응되게 연결된 데이터 라인을 통해 다수의 픽셀 유닛(P_n-1, P_n, …, P_x)에 그레이 스케일 전압을 제공한다.

도 2를 참조하면, 임의의 인접한 두갈래의 데이터 라인과 대응되는 인접한 두갈래의 스캐닝 라인은 구조가 동일한 두개의 픽셀 개구 영역을 정의하고, 각 하나의 픽셀 개구 영역은 하나의 픽셀 전극을 포함하며, 본 발명의 실시예는 이하 제1 데이터 라인(S_n _-1), 제2 데이터 라인(S_n), 제1 스캐닝 라인(G_n _-1) 및 제2 스캐닝 라인(G_n)으로 정의되는 두개의 픽셀 개구 영역을 예로 들어 설명하도록 한다.

제1 데이터 라인(S_n _- ₁)과 제2 데이터 라인(S_n)은 제1 방향(D₁)을 따라 연신되고 제2 방향(D₂)을 따라 이격 설치되며, 제1 스캐닝 라인(G_n _- ₁)과 제2 스캐닝 라인(G_n)은 제2 방향(D₂)을 따라 연신되고 제1 방향(D₁)을 따라 이격 설치되며, 제1 방향(D₁)과 제2 방향(D₂)은 서로 수직된다.

제1 픽셀 전극(P_n _- ₁)과 제2 픽셀 전극(P_n)은 제1 데이터 라인(S_n-1)와 제2 데이터 라인(S_n) 사이에 설치되고, 또한 양자는 제2 방향(D₂)을 따라 이격 설치되며, 여기서 제1 픽셀 전극(P_n _- ₁)과 제1 데이터 라인(S_n _- ₁)은 인접 설치되고, 제2 픽셀 전극(P_n)과 제2 데이터 라인(S_n)은 인접 설치되며, 제1 데이터 라인(S_n _- ₁)은 제2 픽셀 전극(P_n)을 위해 그레이 스케일 전압을 제공하고, 제2 데이터 라인(S_n)은 제1 픽셀 전극(P_n-1)을 위해 그레이 스케일 전압을 제공한다.

제1 데이터 라인(S_n _- ₁)과 제2 데이터 라인(S_n) 사이에 제1 박막 트랜지스터(T₁)와 제2 박막 트랜지스터(T₂)가 더 설치되어 있고, 제1 박막 트랜지스터(T₁)와 제2 박막 트랜지스터(T₂)는 제1 방향(D₁)을 따라 제1 픽셀 전극(P_n _- ₁)과 제2 픽셀 전극(P_n)의 상대되는 양측에 이격 설치된다. 제1 픽셀 전극(P_n _- ₁)과 제2 픽셀 전극(P_n)은 제2 방향(D₂)을 따라 나란히 설치된다.

또한, 제1 픽셀 전극(P_n _-1), 제2 픽셀 전극(P_n), 제1 박막 트랜지스터(T₁) 및 제2 박막 트랜지스터(T₂)는 제1 스캐닝 라인(G_n _- ₁)과 제2 스캐닝 라인(G_n) 사이에 더 위치하고, 제1 스캐닝 라인(G_n _- ₁)과 제1 박막 트랜지스터(T₁)는 인접 설치되며, 제1 박막 트랜지스터(T₁)의 그리드(g₁)와 전기적 연결되고, 제2 스캐닝 라인(G_n)과 제2 박막 트랜지스터(T₂)는 인접 설치되며, 제2 박막 트랜지스터(T₂)의 그리드(g₂)와 전기적 연결된다.

이 밖에, 제1 데이터 라인(S_n _- ₁)과 제1 박막 트랜지스터(T₁)의 소스 전극(s₁)은 전기적 연결되고, 제2 픽셀 전극(P_n)과 제1 박막 트랜지스터(T₁)의 드레인 전극(ｄ₁)은 전기적 연결되며, 제2 데이터 라인(S_n)과 제2 박막 트랜지스터(T₂)의 소스 전극(s₂)은 전기적 연결되고, 제1 픽셀 전극(P_n _- ₁)과 제2 박막 트랜지스터(T₂)의 드레인 전극(ｄ₂)은 전기적 연결된다.

도 3은 본 발명의 도 2에 도시된 픽셀 구조를 구비한 어레이 기판의 부분 모식도이다. 도 3과 결부하면, 제1 픽셀 전극(P_n _- ₁)과 제2 픽셀 전극(P_n)에 제1 개구 영역(31)과 제2 개구 영역(32)을 각각 설치하고, 제1 개구 영역(31)과 제2 개구 영역(32)은 제2 방향(D₂)을 따라 나란히 설치된다. 어레이 기판(11)에 제1 관통홀(33)과 제2 관통홀(34)을 더 설치하고, 제1 관통홀(33)과 제1 박막 트랜지스터(T₁)는 제2 방향(D₂)을 따라 이격 설치되며, 제2 관통홀(34)과 제2 박막 트랜지스터(T₂)는 제2 방향(D₂)을 따라 이격 설치되고, 제2 픽셀 전극(P_n)은 제1 관통홀(33)과 제1 박막 트랜지스터(T₁)의 드레인 전극(ｄ₁)을 거쳐 전기적 연결되고, 제1 픽셀 전극(P_n _- ₁)은 제2 관통홀(34)을 거쳐 제2 박막 트랜지스터(T₂)의 드레인 전극(ｄ₂)과 전기적 연결된다.

기타 실시예에 있어서, 제1 데이터 라인(S_n _- ₁)은 제1 박막 트랜지스터(T₁)의 드레인 전극(ｄ₁)과 전기적 연결될 수 있고, 제2 픽셀 전극(P_n)과 제1 박막 트랜지스터(T₁)의 소스 전극(s₁)은 전기적 연결되며, 제2 데이터 라인(S_n)과 제2 박막 트랜지스터(T₂)의 드레인 전극(ｄ₂)은 전기적 연결되고, 제1 픽셀 전극(P_n _- ₁)과 제2 박막 트랜지스터(T₂)의 소스 전극(s₂)은 전기적 연결된다. 이때, 제2 픽셀 전극(P_n)은 제1 관통홀(33)을 거쳐 제1 박막 트랜지스터(T₁)의 소스 전극(s₁)과 전기적 연결되고, 제1 픽셀 전극(P_n _- ₁)은 제2 관통홀(34)을 거쳐 제2 박막 트랜지스터(T₂)의 소스 전극(s₂)과 전기적 연결된다.

본 발명의 실시예는 데이터 라인을 따른 연신 방향의 소자 배열 공간을 증가시켜, 예를 들어 제1 데이터 라인(S_n _- ₁)과 제2 픽셀 전극(P_n) 사이의 제2 방향(D₂)을 따른 소자 배열 공간은 제1 관통홀(33)과 제1 박막 트랜지스터(T₁)가 제2 방향(D₂)을 따라 동일한 직선에 설치되도록 하고, 제2 관통홀(34)과 제2 박막 트랜지스터(T₂)가 제2 방향(D₂)을 따라 동일한 직선에 설치되도록 하며, 또한 제1 개구 영역(31)과 제2 개구 영역(32)이 동일한 직선에 위치되도록 하여, 액정 디스플레이 패널(10)의 디스플레이 품질을 확보하는 동시에, 픽셀 개구비를 향상시킬 수 있다.

본 발명의 실시예는 액정 모니터을 더 제공하고, 청구항 도 1의 상기 실시예에 따른 액정 디스플레이 패널(10)을 포함하며, 당연히 도 2 및 도 3의 상기 실시예에 따른 픽셀 구조를 포함하는 어레이 기판(11)을 포함하기도 하며, 따라서 이와 동일한 기술적 효과를 구비한다.

재차 설명하는 바, 상기의 서술은 단지 본 발명의 실시예로서, 본 발명의 특허범위를 한정하지 않으며, 각 실시예 사이의 기술 특징의 상호 결합 또는 기타 관련 분야에서의 간접 또는 직접접인 응용과 같은, 본 발명의 명세서 및 도면 내용을 이용하여 진행한 동등한 구조 또는 동등한 과정 변환은 반드시 본 발명의 청구범위에 속한다.

Claims

제1 데이터 라인 및 제2 데이터 라인, 제1 픽셀 전극 및 제2 픽셀 전극, 제1 박막 트랜지스터 및 제2 박막 트랜지스터, 제1 관통홀 및 제2 관통홀을 포함하되,
상기 제1 데이터 라인 및 제2 데이터 라인은 제1 방향을 따라 연신되고 상기 제1 방향에 수직되는 제2 방향을 따라 이격 설치되며;
상기 제1 픽셀 전극 및 상기 제2 픽셀 전극은 상기 제1 데이터 라인과 제2 데이터 라인 사이에 설치되고, 상기 제2 방향을 따라 이격 설치되며, 상기 제1 픽셀 전극과 상기 제1 데이터 라인은 인접 설치되고, 상기 제2 픽셀 전극과 상기 제2 데이터 라인은 인접 설치되며, 상기 제1 데이터 라인은 상기 제2 픽셀 전극을 위해 그레이 스케일 전압을 제공하고, 상기 제2 데이터 라인은 상기 제1 픽셀 전극을 위해 그레이 스케일 전압을 제공하며;
제1 박막 트랜지스터 및 제2 박막 트랜지스터는 상기 제1 데이터 라인과 제2 데이터 라인 사이에 설치되고, 상기 제1 데이터 라인과 상기 제1 박막 트랜지스터의 소스 전극은 전기적 연결되며, 상기 제2 픽셀 전극과 상기 제1 박막 트랜지스터의 드레인 전극은 전기적 연결되고, 상기 제2 데이터 라인과 상기 제2 박막 트랜지스터의 소스 전극은 전기적 연결되며, 상기 제1 픽셀 전극과 상기 제2 박막 트랜지스터의 드레인 전극은 전기적 연결되고;
상기 제1 관통홀 및 상기 제2 관통홀과 상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터는 상기 제1 데이터 라인 및 상기 제2 데이터 라인에 수직되는 방향을 따라 동일한 직선에 설치되며, 상기 제2 픽셀 전극은 상기 제1 관통홀을 거쳐 상기 제1 박막 트랜지스터의 드레인 전극과 전기적 연결되고, 상기 제1 픽셀 전극은 상기 제2 관통홀을 거쳐 상기 제2 박막 트랜지스터의 드레인 전극과 전기적 연결되는 것을 특징으로 하는 어레이 기판.
제 1항에 있어서,
상기 제1 픽셀 전극 및 상기 제2 픽셀 전극에 각각 제1 개구 영역 및 제2 개구 영역을 설치하고, 상기 제1 개구 영역 및 상기 제2 개구 영역은 상기 제2 방향을 따라 나란히 설치되는 것을 특징으로 하는 어레이 기판.
상기 제1 데이터 라인 및 제2 데이터 라인은 제1 방향을 따라 연신되고 상기 제1 방향에 수직되는 제2 방향을 따라 이격 설치되는 제1 데이터 라인 및 제2 데이터 라인;
상기 제1 픽셀 전극 및 제2 픽셀 전극은 상기 제1 데이터 라인과 제2 데이터 라인 사이에 설치되고, 상기 제2 방향을 따라 이격 설치되는 제1 픽셀 전극 및 제2 픽셀 전극; 을 포함하되,
상기 제1 픽셀 전극과 상기 제1 데이터 라인은 인접 설치되고, 상기 제2 픽셀 전극과 상기 제2 데이터 라인은 인접 설치되며, 상기 제1 데이터 라인은 상기 제2 픽셀 전극을 위해 그레이 스케일 전압을 제공하고, 상기 제2 데이터 라인은 상기 제1 픽셀 전극을 위해 그레이 스케일 전압을 제공하는 것을 특징으로 하는 어레이 기판.
제 3항에 있어서,
상기 어레이 기판은 상기 제1 데이터 라인과 제2 데이터 라인 사이에 설치되는 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 포함하고, 상기 제1 데이터 라인 및 상기 제1 박막 트랜지스터의 소스 전극은 드레인 전극 중의 하나와 전기적 연결되며, 상기 제2 픽셀 전극 및 상기 제1 박막 트랜지스터의 소스 전극은 드레인 전극 중의 다른 하나와 전기적 연결되고, 상기 제2 데이터 라인 및 상기 제2 박막 트랜지스터의 소스 전극은 드레인 전극 중의 하나와 전기적 연결되며, 상기 제1 픽셀 전극 및 상기 제2 박막 트랜지스터의 소스 전극은 드레인 전극 중의 다른 하나와 전기적 연결되는 것을 특징으로 하는 어레이 기판.
제 4항에 있어서,
상기 제1 박막 트랜지스터 및 제2 박막 트랜지스터는 상기 제1 방향을 따라 상기 제1 픽셀 전극 및 상기 제2 픽셀 전극의 대응되는 양측에 이격 설치되는 것을 특징으로 하는 어레이 기판.
제 5항에 있어서,
상기 제1 픽셀 전극 및 상기 제2 픽셀 전극은 상기 제2 방향을 따라 나란히 설치되는 것을 특징으로 하는 어레이 기판.
제 6항에 있어서,
상기 제1 픽셀 전극 및 상기 제2 픽셀 전극에 각각 제1 개구 영역 및 제2 개구 영역을 설치하고, 상기 제1 개구 영역 및 상기 제2 개구 영역은 상기 제2 방향을 따라 나란히 설치되는 것을 특징으로 하는 어레이 기판.
제 5항에 있어서,
상기 어레이 기판은 제1 스캐닝 라인 및 제2 스캐닝 라인을 더 포함하고, 상기 제1 스캐닝 라인 및 상기 제2 스캐닝 라인은 상기 제2 방향을 따라 연신되며 상기 제1 방향을 따라 이격 설치되고, 상기 제1 픽셀 전극, 상기 제2 픽셀 전극, 상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터는 상기 제1 스캐닝 라인과 상기 제2 스캐닝 라인 사이에 더 위치하며, 상기 제1 스캐닝 라인과 상기 제1 박막 트랜지스터는 인접 설치되고, 상기 제1 박막 트랜지스터의 그리드와 전기적 연결되며, 상기 제2 스캐닝 라인과 상기 제2 박막 트랜지스터는 인접 설치되고, 상기 제2 박막 트랜지스터의 그리드와 전기적 연결되는 것을 특징으로 하는 어레이 기판.
제 4항 내지 제 8항의 어느 한 항에 있어서,
상기 어레이 기판에 제1 관통홀 및 제2 관통홀을 더 설치하고, 상기 제2 픽셀 전극은 상기 제1 관통홀을 거쳐 상기 제1 박막 트랜지스터의 소스 전극 및 드레인 전극 중의 다른 하나와 전기적 연결되며, 상기 제1 픽셀 전극은 상기 제2 관통홀을 거쳐 상기 제2 박막 트랜지스터의 소스 전극 및 드레인 전극 중의 다른 하나와 전기적 연결되는 것을 특징으로 하는 어레이 기판.
제 9항에 있어서,
상기 제1 관통홀 및 상기 제1 박막 트랜지스터는 상기 제2 방향을 따라 이격 설치되고, 상기 제2 관통홀 및 상기 제2 박막 트랜지스터는 상기 제2 방향을 따라 이격 설치되는 것을 특징으로 하는 어레이 기판.
제 10항에 있어서,
상기 제1 관통홀 및 상기 제1 박막 트랜지스터는 상기 제2 방향을 따라 동일한 직선에 설치되고, 상기 제2 관통홀 및 상기 제2 박막 트랜지스터는 상기 제2 방향을 따라 동일한 직선에 설치되는 것을 특징으로 하는 어레이 기판.
어레이 기판을 포함하고, 상기 어레이 기판은,
제1 방향을 따라 연신되고 상기 제1 방향에 수직되는 제2 방향을 따라 이격 설치되는 제1 데이터 라인 및 제2 데이터 라인;
상기 제1 데이터 라인과 제2 데이터 라인 사이에 설치되고, 상기 제2 방향을 따라 이격 설치되는 제1 픽셀 전극 및 제2 픽셀 전극; 을 포함하되,
상기 제1 픽셀 전극과 상기 제1 데이터 라인은 인접 설치되고, 상기 제2 픽셀 전극과 상기 제2 데이터 라인은 인접 설치되며, 상기 제1 데이터 라인은 상기 제2 픽셀 전극을 위해 그레이 스케일 전압을 제공하고, 상기 제2 데이터 라인은 상기 제1 픽셀 전극을 위해 그레이 스케일 전압을 제공하는 것을 특징으로 하는 액정 모니터.
제 12항에 있어서,
상기 어레이 기판은 상기 제1 데이터 라인과 제2 데이터 라인 사이에 설치되는 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 포함하고, 상기 제1 데이터 라인 및 상기 제1 박막 트랜지스터의 소스 전극은 드레인 전극 중의 하나와 전기적 연결되며, 상기 제2 픽셀 전극 및 상기 제1 박막 트랜지스터의 소스 전극은 드레인 전극 중의 다른 하나와 전기적 연결되고, 상기 제2 데이터 라인 및 상기 제2 박막 트랜지스터의 소스 전극은 드레인 전극 중의 하나와 전기적 연결되며, 상기 제1 픽셀 전극 및 상기 제2 박막 트랜지스터의 소스 전극은 드레인 전극 중의 다른 하나와 전기적 연결되는 것을 특징으로 하는 액정 모니터.
제 13항에 있어서,
상기 제1 박막 트랜지스터 및 제2 박막 트랜지스터는 상기 제1 방향을 따라 상기 제1 픽셀 전극 및 상기 제2 픽셀 전극의 대응되는 양측에 이격 설치되는 것을 특징으로 하는 액정 모니터.
제 14항에 있어서,
상기 제1 픽셀 전극 및 상기 제2 픽셀 전극은 상기 제2 방향을 따라 나란히 설치되는 것을 특징으로 하는 액정 모니터.
제 15항에 있어서,
상기 제1 픽셀 전극 및 상기 제2 픽셀 전극에 각각 제1 개구 영역 및 제2 개구 영역을 설치하고, 상기 제1 개구 영역 및 상기 제2 개구 영역은 상기 제2 방향을 따라 나란히 설치되는 것을 특징으로 하는 액정 모니터.
제 16항에 있어서,
상기 어레이 기판은 제1 스캐닝 라인 및 제2 스캐닝 라인을 더 포함하고, 상기 제1 스캐닝 라인 및 상기 제2 스캐닝 라인은 상기 제2 방향을 따라 연신되며 상기 제1 방향을 따라 이격 설치되며, 상기 제1 픽셀 전극, 상기 제2 픽셀 전극, 상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터는 상기 제1 스캐닝 라인과 상기 제2 스캐닝 라인 사이에 더 위치하고, 상기 제1 스캐닝 라인과 상기 제1 박막 트랜지스터는 인접 설치되며, 상기 제1 박막 트랜지스터의 그리드와 전기적 연결되고, 상기 제2 스캐닝 라인과 상기 제2 박막 트랜지스터는 인접 설치되며, 상기 제2 박막 트랜지스터의 그리드와 전기적 연결되는 것을 특징으로 하는 액정 모니터.
제 13항 내지 제 17항의 어느 한 항에 있어서,
상기 어레이 기판에 제1 관통홀 및 제2 관통홀을 더 설치하고, 상기 제2 픽셀 전극은 상기 제1 관통홀을 거쳐 상기 제1 박막 트랜지스터의 소스 전극 및 드레인 전극 중의 다른 하나와 전기적 연결되며, 상기 제1 픽셀 전극은 상기 제2 관통홀을 거쳐 상기 제2 박막 트랜지스터의 소스 전극 및 드레인 전극 중의 다른 하나와 전기적 연결되는 것을 특징으로 하는 액정 모니터.
제 18항에 있어서,
상기 제1 관통홀 및 상기 제1 박막 트랜지스터는 상기 제2 방향을 따라 이격 설치되고, 상기 제2 관통홀 및 상기 제2 박막 트랜지스터는 상기 제2 방향을 따라 이격 설치되는 것을 특징으로 하는 액정 모니터.
제 19항에 있어서,
상기 제1 관통홀 및 상기 제1 박막 트랜지스터는 상기 제2 방향을 따라 동일한 직선에 설치되고, 상기 제2 관통홀 및 상기 제2 박막 트랜지스터는 상기 제2 방향을 따라 동일한 직선에 설치되는 것을 특징으로 하는 액정 모니터.