JP2004012730A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2004012730A JP2004012730A JP2002165060A JP2002165060A JP2004012730A JP 2004012730 A JP2004012730 A JP 2004012730A JP 2002165060 A JP2002165060 A JP 2002165060A JP 2002165060 A JP2002165060 A JP 2002165060A JP 2004012730 A JP2004012730 A JP 2004012730A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel
- display device
- crystal display
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【解決手段】アクティブマトリックス型液晶表示装置において、隣接するゲート配線、隣接するドレイン配線に囲まれた1画素領域において、ドレイン配線を横切る方向に少なくとも4つの透過領域を持つIPS方式液晶表示装置において、一方のゲート配線側から画素内部に向かう画素電極が絶縁膜を挟んで2重構造であり、さらに下部の画素電極は画素中央部でクランプした平面形状で画素の半分は一方のドレイン配線と隣接し、他の半分では他方のドレイン配線と隣接する構成からなる。
【選択図】図1
Description
【発明の属する技術分野】
本発明は液晶表示装置に係り、特に薄膜トランジスタ(TFT)方式等のアクティブマトリックス型液晶表示装置及びその製造方法に関するものである。
【0002】
【従来の技術】
液晶表示装置、特に液晶の上下基板間の液晶間隙(ギャップ)に横電界を印加するインプレーンスイッチング(IPS)モードの液晶ディスプレイは、高い画質に対する要求を満たすことが可能な表示方式であることが認められており、その画質の更なる改善に向けてさまざまな改良がなされてきた。
【0003】
IPSモードの液晶表示装置では、絶縁膜を挟んだ2層の金属電極間に発生する横電界により液晶をスイッチングする方式がもっとも一般的である。しかし、TN方式の表示装置に比べ、画素開口率を大きくすることが困難で、光利用効率が低いという欠点がある。これを補うために、バックライト輝度を増大させねばならないため、LCDモジュール全体としてノートブックタイプのパーソナルコンピュータや携帯端末に要求されるような低消費電力化は困難であった。
【0004】
このような問題を解決するため、特開2002−98982号が提案されている。
【0005】
またスイッチングさせるためのアクティブ素子として、アモルファスシリコンを用いたTFT以外に、ポリシリコンを用いたTFTが知られている。
【0006】
【発明が解決しようとする課題】
IPS型液晶表示装置では開口率が低く、高開口率化すなわち高透過率化が必要という課題がある。画素としては共通電極に挟まれた領域に画素電極が1本の櫛歯電極構造、すなわち画素を2分割する構造がある。しかし、発明者の検討の結果、画素を4分割以上とする構造では、開口率をさらに高めることとクロストークの表示不良を低減するにさらなる工夫が必要であることが判明した。
【0007】
本願の利点は、その新たに判明した課題の解決を実現するもので、ドレイン配線に対して有機膜を介してその上部共通電極を有し、さらに同有機膜上に画素電極を有し、さらに隣合うドレイン配線間を横切る断面構造において共通電極と画素電極に囲まれた開領域が4つ以上であるIPS表示モードの液晶表示装置における特有の誤動作やクロストークを低減し、さらに開口率を向上することを実現する。
【0008】
本願の他の利点および解決する課題は、本願明細書において明らかとなるであろう。
【0009】
【課題を解決するための手段】
本発明による課題を解決するための主な手段を挙げると、以下のようになる。
【0010】
(1)液晶層を介して対向配置される第1の基板と第2の基板を有し、前記第1の基板上には複数のゲート配線と、前記複数のゲート配線とマトリクス状に交差する複数のドレイン配線と、前記ゲート配線とドレイン配線のそれぞれの交点に対応して形成された薄膜トランジスタを有し、隣接するゲート配線とドレイン配線とで囲まれる領域で画素が構成された液晶表示装置において、画素電極は複数であり、該画素電極のうちの少なくとも2本は、絶縁膜を挟んで上下二層に構成された線状部分である第1の領域と該絶縁膜の上部のみに設けた線状部分である第2の領域とを有し、前記画素電極のうちの前記第1の領域と第2の領域の順序は、前記2本の画素電極で互いに異なり、前記第1の領域を構成する前記絶縁膜の下層に形成された部分は、前記2本の画素電極で互いに接続されている構成とする。
【0011】
(2)前記2本の画素電極のうちの一方の画素電極と画素の両側に配置される2本のドレイン配線のうちの一方のドレイン配線との距離は、他方のドレイン配線との距離の二倍以上であり、前記2本の画素電極のうちの他方の画素電極と画素の両側に配置される2本のドレイン配線のうちの他方のドレイン配線との距離は、一方のドレイン配線との距離の二倍以上である構成とする。
【0012】
【発明の実施の形態】
本発明の特徴を示す代表的な構造を、以下実施例により説明する。
【0013】
(実施例1)
図1〜図4は本発明の一実施例の液晶表示装置に係る画素の平面図および断面図である。図2、図3、図4はそれぞれ図1における2−2’、3−3’、4−4’として一点鎖線で示した切断線での断面を示す。図面では切断部を分かりやすくするため、数字を○で囲い切断部を示している。なお図は説明用に要部を記載したものであり、配向膜は図からは省略している図もある。また対向基板側の構成も省略している図もある。以下、順を追って示す。
【0014】
図1は画素の模式平面パターンを示す。隣接するゲート配線GL、隣接するドレイン配線DLに囲まれて1画素を構成する。ゲート配線GLは半導体層がポリシリコンPSIで構成されたTFTのゲート電極としても作用し、TFTをオン/オフさせる電圧を供給する。ドレイン線はポリシリコンPSIへの電流を供給する、すなわち前記ゲート電圧GLがオン電圧を供給したタイミングで印加された映像電圧(ドレイン電圧)を1画素の液晶容量、保持容量に給電し、結果的に、画素の中央部まで引き出された低温ポリシリコンPSI、金属画素電極SPM及びこれに連結された透明画素電極SPTの電位が映像電位となる。
【0015】
前記電流の流れはドレイン配線DLから第1のコンタクトホールCNT1を通じてポリシリコンPSIに繋がり、このポリシリコン中の電流は、第2のコンタクトホールCNT2を通じて、金属画素電極SPMに流れる。金属画素電極SPMは画素の中央部分のドレイン配線DL、及び透明画素電極SPTが屈曲する部分までは透明画素電極SPTの下部を延在し、そこで、ほぼドレイン配線の延びる方向と直交する方向に曲がり、透明共通電極CLTを横切り、他の透明電極SPTの下部で再びその透明電極SPT下部をゲート線方向に延びる。ここで、前記金属画素電極SPMは前段のゲート配線GLと保持容量を構成、その部分で第3のコンタクトホールCNT3を介して、絶縁膜上の透明画素電極SPTに至る。透明画素電極SPTは一例としてコの字あるいはU字型の配置になっている。
【0016】
画素電極と共に液晶容量を構成するもう一方の電極の共通電極電位は以下の経路を持ち印加される。ゲート配線GL及びドレイン配線DL上を低誘電率の絶縁膜を介してその上部に上記配線をシールドするように透明共通電極配線CLTを配置する。透明共通電極配線CLTは画素内へ分岐し、画素電極SPTと共に液晶を駆動する共通電極の役割を果す。このように、透明共通電極配線CLTは、ゲート配線GL、ドレイン配線DLを被覆するように、メッシュ状に配置され、画面周辺領域で金属の低抵抗の配線と接続結線されている。この低抵抗配線は共通電位のバスラインとして働くものである。
【0017】
IPS液晶表示装置では図1の透明共通電極CLTと透明画素電極SPT間の横電界で規定される値が液晶容量であるため、その値は対向する上下基板間それぞれに配置された電極間で液晶容量を規定するTN方式などの縦電界方式の液晶表示装置に比べて半分以下である。このため、一方の基板に共通電極と画素電極の双方を有する横電界方式においてのみ、透明共通電極配線CLTの配線抵抗仕様は、インジュウム・スズ・酸化物(ITO)のような抵抗値が高い透明電極材料を用いても配線遅延が小さくでき、良質の画質が選られる。むろん、透明電極材料であればインジュウム・亜鉛・酸化物(IZO),インジュウム・スズ・亜鉛、酸化物(ITZO)等でもよい。
【0018】
この共通電極及び共通電極配線の電位は、例えばフレーム毎に交流化される画素電位のほぼ中点電位が設定される(図7で再度詳細を説明する)。この画素電極電位と共通電極電位により液晶容量が構成されると共に、この電位間の電位差により電界を液晶層内に生じせしめ、前記ドレイン配線DLから供給された映像電圧と前記共通電圧で映像を表示する。一方、保持容量の電位は前記画素電極電位とゲート配線が走査される前段のゲート配線との間で形成される。ゲート配線の電位は前段のゲート配線の電位が走査された後、該当する画素を駆動するTFTのゲート配線が走査される際は、安定した一定電位に保たれており、保持容量を構成する電極となる。
【0019】
本実施例の特徴の1つは、1画素領域における金属画素電極SPMの平面パターンにある。金属画素電極SPMは第2のコンタクトホールCNT2を介して伝達された画素電位を前段のゲート配線GL上で透明画素電極SPTに伝える第3のコンタクトホールCNT3まで伝える役割を持つ。画素電位の電圧のみを目的とするならば、金属画素電極SPMは、図1の左手側のドレイン配線DLに最隣接する透明画素電極SPTの下部のみを前段のゲート配線GLまで最短距離で配置すれば良い。しかし、本実施例の金属画素電極SPMは隣接するゲート配線GL間の透過領域のほぼ中央で図面左手側のドレイン配線DLに最隣接する透明画素電極SPTの下部を画素中央まで延在し、中央付近でドレイン配線とほぼ直交する方向へ曲がり、その後、図面右手のドレイン配線DLに最隣接する透明画素電極SPTの下部を前段のゲート配線GLまで延びるように配置した。図1から分かるように、非常に特徴的パターンである。本パターンは隣接するドレイン配線DL間で、ドレイン配線DLから金属画素電極SPMまでの距離が互いのドレイン配線に対して、1画素内でほぼ対称となる配置である。これにより、図2、図3により詳述する、本願発明者が見出したドレイン電位の電位変動による誤動作あるいはクロストークという特有の現象を低減することが出来るようになった。このとき、1画素内で金属画素電極SPMが曲がり、1画素内でほぼ対称となる構造としたことにより、上側の透明画素電極SPTと金属画素電極SPMの間に形成される容量を2本のSPTに対してほぼ等しくすることができ、保持特性の一層の安定化を図ることが出来た。
【0020】
さらに、2本の透明画素電極SPTは金属画素電極SPMとの間に容量が形成されているため、この容量によっても画素電位が供給される。このため、万一透明画素電極SPTの一部に断線が生じても、この容量により画素電位が供給されるため、正常な表示を行うことができる。このように、点欠陥が生じにくく、極めて歩留まりの高い液晶表示装置を構成することができる。何故なら、ゲート配線GLおよびドレイン断線DLの断線はTFT工程で修正、修復可能である。また共通電位は透明共通電極CLTによりマトリックス状に供給されるため、断線の影響は構造的に生じ得ない。そして、短絡は例えばレーザーにより短絡部を切断、切り離すことで完成後でも修正が可能である。唯一修正が困難であったのが画素電極の断線による点欠陥であったが、本構造によればそれも容量結合により表示を維持できるため、解消することができる。このため、極めて高い歩留まりを実現することができる。そしてこの際、金属画素電極SPMが金属であり、かつ透明画素電極の下層にあるということにより一層の歩留まり向上を図っている。すなわち、ITOなどの透明電極に対し金属電極は加工精度が高く細線化と断線防止の両立が可能である。さらに、金属配線の断線の一因はその後の工程の加工時のエッチング液の染み込みがあるが、金属画素電極SPMを透明画素電極SPTの下側に配置することで、該エッチング時に下層の金属画素電極SPMが上層の透明画素電極SPTにより保護される構造となるため、一層の断線防止が図られ、さらに歩留まりの向上を実現している。
【0021】
さらに、上記金属画素電極SPMが曲がる位置は、ドレイン配線DLと透明共通電極CLTと透明画素電極SPTとが屈曲する点を繋ぐように横切る領域に沿って配置されている。この屈曲は、ここを境界として、その平面パターンの上半部と下半部とで電界の方向を変えて特定の方向から見た階調反転を防ぐためのものである。従って、この屈曲点を繋ぐ領域は元々表示用の光学素子の配光方向が切り替わる領域であり、液晶分子が制御しずらく透過には寄与しない。従って、この領域を金属画素電極SPMが横断してもその幅が狭ければ透過率は低下せず、結果的に開口率の高い明るい液晶表示装置が提供できる。金属画素電極SPMは、1画素内の配線であり、ゲート配線GLやドレイン配線DLとは異なり画面全体の給電の役割はないため、最小加工寸法ルールが使用できるため、ゲート配線GLより細くすることができるため、さらに開口率が向上する。また、さらに、ドレイン配線DLより細くすることもでき、この場合さらに開口率が向上する。
【0022】
図2は図1の2−2’線に沿った断面図であり、隣接するドレイン線DL間の1画素領域を横切る部分である。歪点約670℃の無アルカリTFTガラス基板GLS1上に膜厚50nmのSi3N4膜と膜厚120nmのSiO2膜からなる下地絶縁膜ULSが形成されている。下地絶縁膜ULSはTFTガラス基板GLS1からのNa等の不純物の拡散を防止する役割を持つ。下地絶縁膜ULS上には、SiO2からなるゲート絶縁膜GIが成膜されている。ゲート絶縁膜上には画素電位を給電する低温ポリシリコンPSIが配置されている。
【0023】
上記を覆うようにSiO2からなる層間絶縁膜ILIが形成され、層間絶縁膜ILI上にはTi/Al/Tiのように3層金属膜よりなるドレイン配線DLが形成されている。金属画素電極SPMは上記ドレイン配線DLと同一工程、材料で形成される。
【0024】
その上層には膜厚200nmのSi3N4からなる保護絶縁膜PASと膜厚2μmのアクリル系樹脂を主成分とする有機保護膜FPASにより被覆されている。有機保護膜FPAS上では、まずドレイン配線DLの幅より広く、インジウム‐スズ酸化物(ITO)よりなる透明共通電極配線CLTが形成されている。同一工程、同一材料で作製されたITOからなる透明画素電極SPTも前記有機絶縁膜FPAS上に形成されている。
【0025】
上記説明中、配線材料は特に限定する物ではない。
【0026】
主な透過領域は(1)ドレイン線DL上の透明共通電極CLTと、図1の平面図において、図面左手側の金属画素電極SPMを被覆するように配置された透明画素電極SPT間、(2)前記透明画素電極SPTとゲート配線GL上側から上に延びた透明共通電極配線CLTの間、(3)前記透明共通電極CLTと透明画素電極SPTとの間、(4)前記透明画素電極SPTとドレイン配線DL上の透明共通電極配線CLTの間の4つの領域である。上記透明画素電極SPT、透明共通電極CLTが液晶を駆動する電極である。
【0027】
一方、液晶LCを封止する対向の基板はカラーフィルタ(CF)基板GLS2である。CFガラス基板GLS2は、液晶側に色表示を行う顔料を分散した有機膜材料から構成された色フィルタ(FIL)がその画素毎に割り当てられた色に応じて、青(B)、赤(R)、緑(G)の透過光を表現する色フィルタ(赤ではFIL(R))となっている。その内側には有機材料からなるオーバコート膜OC膜が形成されている。OC膜は無くても良いが、平坦性を向上する目的ではあるほうが望ましい。CF基板GLS2及びTFT基板GLS1の液晶LCに対して接している面には配向膜OLIが印刷されて所定のラビングが施され、初期配向方向を制御している。また上記、CFガラス基板GLS2及びTFTガラス基板GLS1の外側の面にはそれぞれ偏光板POLが貼られる。この偏光板は互いのガラス基板間で偏向軸が直交するいわゆるクロスニコル状態が形成されている。
【0028】
ラビング方向と偏光板の角度の関係を図5に示す。偏光軸の一方PD2はGLと同方向に、他方PD1はGLと直交方向としている。またラビング方向RDは上下基板ともGLと直交する方向とした。これによりノーマリーブラックモードの配置となり、さらに図1のような屈曲形状の画素パターンによりマルチドメイン化を行っている。むろん、非マルチドメインの場合も本願の範疇に含むものであり、その場合でも偏光板配置がクロスニコルになるようにすることが必要である。
【0029】
本断面のCF基板GLS2には、いわゆる、ブラックマトリクスBMが形成されていない。カラーフィルタFILの色のつなぎあわせは、ドレイン配線DLを被覆するように配置された透明共通電極配線CLT上で行う。
【0030】
ドレイン配線DLを被覆する透明共通電極配線CLT幅はドレイン配線幅の少なくとも2倍以上あることが望ましい。これは、IPS液晶表示装置が基本的に液晶に共通電極電位と画素電位以外の電界が加わると誤動作するため、そのドレイン電位のシールドを図るためである。また、ポジ型の液晶材料を用いたIPS液晶表示装置では透明電極上であっても内側では光が透過しない。これは幅の広い電極上では横電界がかからず液晶分子が回転しないためである。しかし透明電極の端部からその幅の内部に向かって1.5μm程度の領域ではフリンジの横電界がかかり光が透過する。
【0031】
液晶LCに対しては透明画素電極SPTと透明共通電極CLTに印加される電界で液晶を駆動する。ドレイン配線DLが該当する画素以外を駆動する際の映像電圧による電界は前述のように、有機保護膜FPASを厚くしてその上部に透明共通電極CLTを幅広く設定することによりその電界成分は液晶LCに漏れることはなく、この電界による画像の誤動作は起こらない。このように、ドレイン配線DLから図2の断面構造における上部すなわち液晶LC側への影響は小さい。
【0032】
しかし、ドレイン配線DLからTFTガラス基板GLS1へ延びる電界は間接的に画質の誤動作を起こす。TFTガラス基板GLS1は比誘電率4のSiO2を主成分とする。しかし、石英とは異なり、不純物としてアルミナのような高比誘電率の材料を含むため比誘電率は6から7と高い。一方、有機保護膜は比誘電率3のアクリル樹脂を使用しその厚さも2μmと厚い。従って、図2において左手側のドレイン配線DLから隣接する金属画素電極SPM間へTFTガラス基板GLS1を通過する電界の影響(図中のCds1)は、有機保護膜とTFTガラス基板の比誘電率の違いにより大きいものとなる。当然ながら、図面右手側のドレイン配線DLから金属画素電極SPMへのTFTガラス基板GLS1を通過する電界の影響(図中のCds2)はCds1よりドレイン配線と金属画素電極SPM間の距離が遠いので小さくなる。すなわち、2本のドレイン配線DLに対して非対称性が生じている。これにより、一方のドレイン配線の表示画像により画素のTFTにより保持されている信号が容量結合により影響を受けてしまい、表示画像が乱れる可能性がある。
【0033】
そこで、本発明では画素内で金属画素電極SPMを図1のように曲げて配置することにより、この非対称性の解消を実現している。
【0034】
図3は図1の3−3’の線に沿った断面図である。本図の断面は、図1の画素の平面図において第2のコンタクトホールCNT2から延びた金属画素電極SPMが画面の中央付近で曲がり、再度ドレイン配線DLとほぼ平行に前段のゲート配線GLに向かう画素上半分の隣り合うドレイン配線を横切る断面である。TFTガラス基板GLS1上の構成は図2の断面とほぼ同じであるが、異なるのは金属画素電極SPMの配置である。金属画素電極SPMは層間絶縁膜ILI上に配置されその上部には保護膜PASや有機保護膜FPASが被覆されている。さらにその上部には透明画素電極SPTが金属画素電極SPMを覆うように配置されている。断面構造の配置は図2の構成と同じであるが、図2では図面左側のドレイン配線に隣接する透明画素電極SPT下部に金属画素電極SPMが配置されていたことに対して、図3では図面右手側のドレイン配線DLに隣接する透明画素電極SPM下部に配置されている。このことにより、図3の構造では図面右手のドレイン配線DLからTFTガラス基板GLS1を通じての電界の影響Cds2が図面左手側のドレイン配線DLからの影響Cds1より大きくなる。
【0035】
結果的に図1の平面構造における金属画素電極SPMへのTFTガラス基板GLS1を通じての電界の影響は、金属画素電極SPMが図1の平面図において、図面下半分の領域では左手側のドレイン配線DLの影響を強く受け、図面上半部の領域では右手側のドレイン配線DLの電界の影響を受ける構造となっている。従って、金属画素電極SPM全体に対しては隣接するドレイン配線DLからの影響は対称になるように設定することができる。
【0036】
上記構造は隣合うドレイン配線に対して、極性の異なる電圧が印加された状態を実現するTFT液晶表示装置の駆動方法であるドット反転駆動方法を実施した場合にその電位変動によるクロストークを低減させる効果がある。すなわち、図1から図3の左手側にプラス極性の一定電位が印加され、右手側のドレイン配線DLにマイナス極性の電位が印加された場合、常にその電位変動は金属画素電極SPMからドレイン配線DLまで距離が隣接するゲート配線間の1画素領域で平均的に同じになるようになるので金属画素電極SPMの電位は変動しない。これによって、これと接続される透明画素電極SPTの電位も変動せずクロストークは発生しない。
【0037】
電位の変動の対称性を保つ別の方法として、図2及び図3のドレイン配線DLに隣接する2つの透明画素電極SPT下部すべてに金属画素電極SPMを配置することもできる。金属画素電極SPMと透明画素電極SPTは最小加工線幅よりは細く出来ないため、透過率すなわち開口率の低下を招く場合もあるが、むろんこの手法でも前述のクロストークの解消を実現することができる。しかし、透明画素電極SPTや透明共通電極CLTはその端部より1.5μmの電極内部までフリンジ電界の影響で透過に寄与する。従って、透明画素電極や透明共通電極を利用するIPS表示装置ではその開口率を高めるには、その電極下部に不透明の金属や透過率の低い半導体を埋設することを最小限に抑えることが有効である。このため、図1他を参照して詳述のように1画素内で下層の金属画素電極SPMが曲がる構造はクロストークを抑えて開口率の高い液晶表示装置を提供することができる。また、金属画素電極SPMが曲がる図1の画素中央部は各電極が屈曲する領域であり、金属画素電極の有り無しに関わらず、液晶分子が互いに反転し元々透過しない領域であるので曲げた金属電極により新たに開口率が低下することはない。
【0038】
図4は図1の4−4’の線に沿った断面図である。本断面図は図1において、低温ポリシリコンPSIのTFTに接続された金属画素電極に沿って、保持容量至る部分の断面を示す。図4の断面図の左側はTFTの断面である。ドレイン配線DL、金属画素電極SPMをいわゆるドレイン電極、ソース電極とし、ゲート配線GLをゲート電極として、ゲート絶縁膜GIを有するいわゆるMOS型TFTである。ULS上にポリシリコン層PSIがあり、ドレイン配線DLはゲート絶縁膜GI及び層間絶縁膜ILIに開けられた第1のコンタクトホールCNT1、低温ポリシリコンPSIのリンを不純物としてドープされた高濃度n型層PSI(n+)に接続されている。該高濃度n型層PSI(n+)は導電性が高く、擬似的に配線部として働く。一方GL下のPSIはボロンを不純物としてドープされたp型層PSI(p)となっており、いわゆる半導体層として働き、GLにON電位で導通状態、OFF電位で非導通状態となるスイッチング動作を示す。ゲート配線GLにオン電圧が印加された場合、ゲート配線GL下部でゲート絶縁膜GI下部であり、ボロンを不純物としてドープされたp型層PSI(p)のゲート絶縁膜GI界面のポテンシャルが反転してチャネル層が形成され、n型化されTFTにオン電流が流れ、結果的に金属画素電極SPMへ電流が流れ液晶容量及び保持容量が充電される。
【0039】
保持容量Caddは図4に示すように金属画素電極SPMを一方の電極、絶縁膜として層間絶縁膜ILI、他方の電極を前段のゲート配線GLとして形成されている。前段のゲート配線GL上の金属画素電極SPMは、保護膜PAS及び有機保護膜FPASに開けられた第3のコンタクトCNT3を通じて透明画素電極SPTへ画素電位を供給する。この金属画素電極SPMは図1のクランプする領域で透明共通電極CLTと交差しているが、断面構造上は図4に示すように透明共通断極CLTの下部の有機保護膜FPASの下部を交差している。
【0040】
保持容量Caddは、同図のTFTのポリシリコンPSIに対してTFTガラス基板GLS1側からの表示のバックライトによる光照射で発生する電子、正孔のペヤで増加するリーク電流に対して液晶容量で決まる画像表示期間(保持期間)中の電位を保つために設定されている。この値を大きく設定できれば、表示画面上の均一性を極めて良好に保つことができる。
【0041】
表示マトリクス部の等価回路とその周辺回路の結線図を図6に示す。図中、DLはドレイン線を意味しDL1、DL2、DL3とその数字が画面左からの画面内のドレイン配線(映像信号線)を意味する、添字R、GおよびBがそれぞれ赤、緑および青画素に対応して付加されている。GLはゲート配線GLを意味し、GL1、GL2、GL3とその数字が画面上部からの画面内のゲート線を意味する。添字1、2、は走査タイミングの順序に従って付加されている。CLX及びCLYは共通電極配線CLTを意味し、CLX1、CLX2とその数字が画面上部からの画面内の横方向の共通電極配線を意味する。一方、CLYは縦方向の共通電極配線を意味し、CLY1、CLY2とその数字が画面上部からの画面内の縦方向の共通電極配線を意味する。上記共通電極配線CLX,CLYは等価回路上は番号をつけたが、実際は図1に示すように透明共通電極CLTでありCLXはゲート配線の端部を被覆し、CLYはドレイン配線DLを被覆する透明電極であり、メッシュ状に配置されている。そうして画面領域外部の共通電極母線CBLに接続されている。
【0042】
ゲート配線GL(添字省略)はガラス基板上の走査回路GSCLに繋がれ、その走査回路への電源あるいはタイミング信号はガラス基板外部のPCB上に形成された電源及びタイミング回路SCCから供給される。上記において低温ポリシリコンTFTで構成されたガラス基板上の走査回路は、冗長性を高めるために1本のゲート線(走査線)に対して左右の右側GSLRからも給電されているが、画面サイズなどに応じて片側から給電しても良い。
【0043】
一方、ドレイン配線DLへの給電はガラス基板上の低温ポリシリコンTFTで構成された信号回路DDCから給電される。信号回路DDCはガラス基板の映像信号回路ICで構成された回路よりの映像データをR、G、Bの色データに応じて分配する機能を持つ。従って、ガラス基板上の信号回路からの接続端子数は画面内のドレイン配線数の三分の一である。
【0044】
また、共通電極配線は、本実施例では、透明共通電極配線CLTである。
【0045】
この共通配線は、図1で示したように、メッシュ状の画素内で結線となっている。CLX、CLYは、画面の左右、あるいは上下に引き出され、まとめてインピーダンスの低い共通電極母線CBLに結線され、電源及びタイミング回路ICのSCCに結線される。この共通電極は、画面内の画素の共通(コモン)電位を与える。
【0046】
画面内の低温ポリシリコンTFTは、n型のTFTであり、ゲート配線GLにゲート電圧を印加し、そのタイミングでドレイン線DLに給電されたドレイン電圧(データ)を共通電極配線CLTとの間の液晶容量Clcに給電することにより表示を行う。液晶容量Clcの電位を表示期間中に維持する能力を向上するために、保持容量Caddを形成する。CCはドレイン配線DLの断線を検査する低温ポリシリコンTFTで形成した検査回路であり、CPADは検査端子である。
【0047】
図7に本発明の液晶表示装置の駆動波形を示す。共通電極電圧Vcomを直流電圧とした場合の例を示す。ゲート電圧Vgは1ゲート線毎に順次走査し、ドレイン電位Vdに対して、画素の低温ポリシリコンTFTのしきい電圧を更に加算した電圧が印加された際に画素TFTがオン状態になり、図6に示した液晶容量Clcに充電される。上記共通電極電圧Vcom、ゲート電圧Vg、ドレイン電圧Vdはそれぞれ、図6のメッシュ状の共通電極配線を構成する共通電極配線CLT、ゲート配線GL、ドレイン配線DLに印加される。本実施例では、ドレイン電圧Vdは、例えば、ノーマルブラックモードでの液晶表示で白表示を行う場合を示しており、ゲート線は1ライン毎に選択され、そのライン毎に共通電極電圧Vcomに対してプラス、マイナスの極性反転される。画素電位VpはTFTを通じて液晶容量Clcに充電されるが、奇数、偶数フレームで共通電極電位Vcomに対して反転される。特定のアドレスのTFTのゲート配線GLに対して、ゲート配線が選択されVgがVdより大きくなると液晶容量Clcに画像に対応する電位が充電されるが、上記のように次ぎのフレームになり、共通電極電位Vcomに対して反転されたVdが印加されるまで液晶容量Clcの電位は保持されなければならない。この保持率はTFTのオフ(リーク)電流が大きくなると低下する。これを防止するには、図6の等価回路の保持容量Caddを大きく設定する必要がある。
【0048】
本実施例では、駆動としてドット反転を用いている。この場合、図6のドレイン配線DL1に接続されたTFTに対する駆動波形が図7と同じとすると、図6のドレイン配線DL2に接続されたTFTに関してはドレイン電圧Vdが反転される。すなわち、ゲートが選択された場合(Vgがコモン電圧Vcomより高くなった場合)、ドレイン電圧Vdがコモン電圧Vcomより高い場合、隣接するドレイン配線DL2に対してはコモン電圧Vcomより低い極性のドレイン電圧Vdすなわちドレイン配線DL1に対する偶数フレームと同じ電圧が印加される。従って、ドレイン配線DL1とドレイン配線DL2に挟まれた画素は、極性の異なる同じ値の電圧に囲まれるが、この場合、図1に示したようにクランプ型の金属画素電極SPMが配置されており電位の誤動作は起こらない。
【0049】
(実施例2)
図8は本発明の第2の実施例を示す画素の平面図であり、図9はその図8における9−9’として一点鎖線で示した切断線での断面を示す。図面では切断部を分かりやすくするため、数字を○で囲い切断部を示している。また、1画素の取り囲む上下のゲート配線GLおよび左右のドレイン配線DLの記号にはその走査の順番などを明確にするため添え字の数字が記載されている。
【0050】
図8は実施例1と同様にドレイン配線DLを横切る方向に主な透過部を4つもつIPS方式の画素パターンである。実施例1に対する大きな特徴は、隣接する2本のゲート配線GLと隣接する2本のドレイン配線DLに挟まれた1画素領域において、隣接するゲート配線間のほぼ中央領域に、ゲート配線GLとほぼ平行の保持容量配線CLが形成されている。TFTの第2のコンタクトホールCNT2に接続された金属画素電極SPMが画素中央まで透明画素電極SPTの下部を延在し、さらに保持容量配線CLと重なるように曲がり、再度透明画素電極SPT下部を延在し、次段のゲート配線GLと重なる構成にある。
【0051】
上記構成におけるTFTをオンさせる自段のゲート配線GL1と保持容量配線CLとの間の4つの透過領域の隣接するドレイン配線DL間を横切る断面構造、保持容量CLと次段のゲート配線GL2との4つの透過領域に対する隣接するドレイン配線DL間を横切る断面構造は、ぞれぞれ実施例1の図2、図3と全く同じ構造である。従って、本実施例においても自段のゲート配線GL1と保持容量配線CLとの領域で、左側のドレイン配線DL1からのTFTガラス基板を通過し、隣接する金属画素電極SPMに至る強い電界による電位変動が、保持容量配線CLから次段のゲート配線GL2の領域において右側のドレイン配線DL2から金属画素電極SPMからの電界によって相殺され、特にドット反転駆動においてクロストークのない安定した表示画像を与えることができる。保持容量配線CLは透明画素電極SPT及び透明共通電極CLTが屈曲する画素中央部分を横切っており、液晶分子が互いに反対方向に回転する領域であり実質的には開口率を大きくは低下させない。さらに金属画素電極SPMも保持容量配線CL上でクランプしており、これが新たに開口率を低下させる要因とはならない。
【0052】
次に、補正容量Cmodの役割を説明する。TFTのゲート配線GLは図8の平面図において、図中の記号の添え字の順に線順位走査され、左側のドレイン配線DL1からの映像信号電圧(画素電位)を最終的に透明画素電極SPTが伝達させる。上記金属画素電極は、保持容量配線CLと積層させることで画質を安定化させる保持容量を形成すること、保持容量配線CL上で第3のコンタクトホールCNT3を通じて透明画素電極SPTへ上記のように画素電位を伝達させる2つの役割がある。従って、この役割上は次段のゲート配線GL2上まで金属画素電極SPMが延在する必要はない。これは自段のゲート配線GL1のTFTのゲートオン電圧がオフ電圧に低下する際に寄生容量の影響で画素電位が低下する誤動作を防止するためである。
【0053】
自段のゲート配線GL1につながれたTFTにゲートオン電圧が印加されると透明画素電極SPTに映像電圧が印加される。一方、ゲート電圧オン電圧がオフ電圧に変化する際に画素電圧がTFTの寄生容量の値保持容量及び液晶容量の比の割合で低下しこれが画質を低下させることが知られている。金属画素電極SPMと保持容量配線CLとの交差で形成する保持容量Cstgの値を極めて大きく設定すればこれを低減できるが、逆に開口率が低下する。
【0054】
保持容量配線CLから次段のゲート配線GL2へ延びた金属画素電極SPMとゲート配線GL2との交差で構成する補正容量は以下の動作をして画質を安定化させる。
【0055】
自段のゲート配線GL1にゲート電圧がオフ電圧からオン電圧となるとTFTがオンして画素容量及び保持容量Cstgが充電される。この際透明画素電極SPTが映像電圧を達する、ゲート配線GL1の電圧がオフ電圧となる瞬間に画素電圧が低下するが、補正容量CmodをTFTの寄生容量と同じ値になるように設定しておけば、自段のゲート配線GL1の電圧が低下すると同時に次段のゲート配線GL2がオフ電圧からオン電圧になるので、画素電圧は、電圧の上昇と下降が相殺されるので全く変動なく安定動作する。このように、金属画素電極SPMを自段のゲート配線から左側のドレイン配線DL1隣接の透明画素電極SPT下部を延在し、保持容量配線と交差し、そこでクランプし、再度右側のドレイン配線DL2と隣接する透明画素電極SPT下部を延在し、次段のゲート配線GL2に至る構成とすることで、クロストークのない開口率の高い液晶表示装置を提供できる。
【0056】
図8の9−9’切断線における断面図が図9である。同図の左側はTFTの断面図であり、ドレイン配線DLからの映像電圧はTFTのゲート配線GL1にオン電圧が印加されるとp型のポリシリコン層PSI(p)が低抵抗化して、その電位が画素電位として液晶容量や保持容量Cstgに充電される。保持容量Cstgの下部電極はゲート配線GLと同一工程、材料で構成された保持容量配線CLであり、上部電極はTFTの第2のコンタクトホールCNT2に接続された金属画素電極SPMである。透明画素電極SPTは、有機保護膜FPASおよび保護膜FPASを金属画素電極SPM上で開口した第3のコンタクトホールCNT3で接続される。平面パターンは図8に示すようにH字の形状となっている。金属画素電極SPMはさらに透明画素電極SPTの下部を延在し、次段のゲート配線GL2に至りここで、層間絶縁膜ILIを挟んで積層され補正容量Cmodを形成する。補正容量Cmodの値は、TFTの半導体層PSI(p)に反転層容量の半分の値に設定させられ、前述のようにゲート電圧のオン、オフを線順次走査する際に画素電位の変動をキャンセルする。
【0057】
上述の各実施例では画素電極が2本の例で説明したが、3本以上でもよいことはいうまでもない。その際に、本明細書で開示の本願の思想を適用している限り、本願の範疇に含むものである。
【0058】
また、図1から明らかなように、液晶層を介して対向配置される第1の基板と第2の基板を有し、前記第1の基板上には複数のゲート配線と、前記複数のゲート配線とマトリクス状に交差する複数のドレイン配線と、前記ゲート配線とドレイン配線のそれぞれの交点に対応して形成された薄膜トランジスタを有し、隣接するゲート配線とドレイン配線とで囲まれる領域で画素が構成された液晶表示装置において、画素電極は複数であり、該画素電極のうちの少なくとも2本は、絶縁膜を挟んで上下二層に構成された線状部分である第1の領域と該絶縁膜の上部のみに設けた線状部分である第2の領域とを有し、前記画素電極のうちの前記第1の領域と第2の領域の順序は、前記2本の画素電極で互いに異なり、前記第1の領域を構成する前記絶縁膜の下層に形成された部分は、前記2本の画素電極で互いに接続し、前記2本の画素電極のうちの一方の画素電極と画素の両側に配置される2本のドレイン配線のうちの一方のドレイン配線との距離は、他方のドレイン配線との距離の二倍以上であり、前記2本の画素電極のうちの他方の画素電極と画素の両側に配置される2本のドレイン配線のうちの他方のドレイン配線との距離は、一方のドレイン配線との距離の二倍以上とすることが望ましい。これにより、非対称性による液晶をより高精度に抑制することが可能となり、クロストークの一層の低減が実現する。
【0059】
また、前記2本の画素電極のうちの、前記絶縁膜より下層に構成された画素電極は金属に限らず、半導体で構成してもよい。n+化することにより、1画素内の信号供給に十分な程度にまで抵抗を低減できる為、金属と同等に扱えるからである。
【0060】
【発明の効果】
以上詳述したように、本発明の主にTFTで構成されたIPS表示方式の液晶表示装置により、クロストークがなく表示品質が高く、開口率が高く明るい高画質の液晶表示装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施例によるTFT液晶表示装置の画素の要部平面図である。
【図2】本発明の一実施例によるTFT液晶表示装置である図1の2−2’線に沿った画素の要部断面図である。
【図3】本発明の一実施例によるTFT液晶表示装置である図1の3−3’線に沿った画素の要部断面図である。
【図4】本発明の一実施例によるTFT液晶表示装置である図1の4−4’線に沿った画素の要部断面図である。
【図5】本発明の一実施例による偏光板と初期配向方向の関係を説明する図である。
【図6】TFT―LCDの概略の等価回路を表す平面図である。
【図7】TFT―LCDの画素の駆動波形を表すタイミングチャートである。
【図8】本発明の他の実施例によるTFT液晶表示装置の画素の平面図である。
【図9】本発明の他の実施例における図8の9−9’に沿った要部断面図である。
【符号の説明】
CJ…コネクタ部、CL…保持容量配線、CLT…透明共通電極および配線、CPAD…検査パッド、CNT1…ドレイン配線とSiアイランドをつなぐコンタクトホール、CNT2…金属電極とSiアイランドをつなぐコンタクトホール、CNT3…金属電極と透明画素電極をつなぐコンタクトホール、Cmod…補正容量、Cstg…保持容量、DDC…ガラス基板上のドレイン分割回路、DL…ドレイン配線、CF…カラーフィルタ層、FIL…カラーフィルタ層、FPAS…有機保護膜、GI…ゲート絶縁膜、GL…ゲート配線、GLS1…TFTガラス基板、GLS2…CFガラス基板、IDC…外付けのドレイン回路、ILI…層間絶縁膜、LC…液晶(分子)、LCB…導光板、OC…カラーフィルタのオーバコート膜、OLI…配向膜、PAS…保護絶縁膜、POL…偏光板、PSI…p−Siアイランド、PSI(p)…p型p−Si半導体層、PSI(n+)…n+型p−Si半導体層、SPM…金属画素電極、SPT…透明画素電極、SSC…電源、コントロール回路、ULS…下地絶縁膜。
Claims (8)
- 液晶層を介して対向配置される第1の基板と第2の基板を有し、
前記第1の基板上には複数のゲート配線と、前記複数のゲート配線とマトリクス状に交差する複数のドレイン配線と、前記ゲート配線とドレイン配線のそれぞれの交点に対応して形成された薄膜トランジスタを有し、隣接するゲート配線とドレイン配線とで囲まれる領域で画素が構成された液晶表示装置において、
画素電極は複数であり、該画素電極のうちの少なくとも2本は、絶縁膜を挟んで上下二層に構成された線状部分である第1の領域と該絶縁膜の上部のみに設けた線状部分である第2の領域とを有し、
前記画素電極のうちの前記第1の領域と第2の領域の順序は、前記2本の画素電極で互いに異なり、
前記第1の領域を構成する前記絶縁膜の下層に形成された部分は、前記2本の画素電極で互いに接続されていることを特徴とするアクティブマトリックス型液晶表示装置。 - 前記2本の画素電極のうちの一方の画素電極と画素の両側に配置される2本のドレイン配線のうちの一方のドレイン配線との距離は、他方のドレイン配線との距離の二倍以上であり、前記2本の画素電極のうちの他方の画素電極と画素の両側に配置される2本のドレイン配線のうちの他方のドレイン配線との距離は、一方のドレイン配線との距離の二倍以上であることを特徴とする請求項1記載のアクティブマトリックス型液晶表示装置。
- 前記アクティブマトリックス型液晶表示装置は横電界型であり、前記第1の基板上に形成された前記共通電極あるいは共通配線との間に横電界を形成する画素電極を有することを特徴とする請求項1あるいは2記載のアクティブマトリックス型液晶表示装置。
- 前記2本の画素電極は、該画素電極がTFTと接続されない他方のゲート配線まで延び、該他方のゲート配線と絶縁膜を介して保持容量を形成することを特徴とする請求項3記載のアクティブマトリックス型液晶表示装置。
- 前記第1の領域を構成する前記絶縁膜の下層に形成された部分を前記2本の画素電極で互いに接続する領域で、前記画素電極及び前記共通電極が約5°から25°のいずれかの角度で屈曲していることを特徴とする請求項1記載のアクティブマトリックス型液晶表示装置。
- 前記第1の領域を構成する前記絶縁膜の下層に形成された部分を前記2本の画素電極で互いに接続する領域に、ゲート配線とほぼ平行に延在する共通電極配線が形成され、前記第1の領域を構成する前記絶縁膜の下層に形成された部分を互いに接続する配線が前記共通電極配線と絶縁膜を介して保持容量を構成していることを特徴とする請求項1記載のアクティブマトリックス型液晶表示装置。
- 前記2本の画素電極のうちの、前記絶縁膜より上層に構成された画素電極は透明電極で構成されていることを特徴とする請求項1ないし6のいずれかに記載のアクティブマトリックス型液晶表示装置。
- 前記2本の画素電極のうちの、前記絶縁膜より下層に構成された画素電極は金属あるいは半導体で構成されていることを特徴とする請求項1ないし6のいずれかに記載のアクティブマトリックス型液晶表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002165060A JP4082493B2 (ja) | 2002-06-06 | 2002-06-06 | 液晶表示装置 |
TW092115238A TWI238278B (en) | 2002-06-06 | 2003-06-05 | Liquid crystal display device |
US10/455,425 US6927808B2 (en) | 2002-06-06 | 2003-06-06 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002165060A JP4082493B2 (ja) | 2002-06-06 | 2002-06-06 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004012730A true JP2004012730A (ja) | 2004-01-15 |
JP4082493B2 JP4082493B2 (ja) | 2008-04-30 |
Family
ID=29706673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002165060A Expired - Fee Related JP4082493B2 (ja) | 2002-06-06 | 2002-06-06 | 液晶表示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6927808B2 (ja) |
JP (1) | JP4082493B2 (ja) |
TW (1) | TWI238278B (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007304235A (ja) * | 2006-05-10 | 2007-11-22 | Seiko Epson Corp | 電気光学装置用基板及び電気光学装置、並びに電子機器 |
JP2009193051A (ja) * | 2008-01-18 | 2009-08-27 | Nec Lcd Technologies Ltd | 横電界方式の液晶表示装置 |
JP2011095728A (ja) * | 2009-10-27 | 2011-05-12 | Samsung Electronics Co Ltd | 液晶表示装置およびその製造方法 |
KR101066482B1 (ko) | 2004-06-30 | 2011-09-21 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시소자 및 그 제조방법 |
JP2013088515A (ja) * | 2011-10-14 | 2013-05-13 | Japan Display Central Co Ltd | 液晶表示装置 |
JP2013190704A (ja) * | 2012-03-14 | 2013-09-26 | Nlt Technologies Ltd | 横電界方式の液晶表示装置 |
JP2013190703A (ja) * | 2012-03-14 | 2013-09-26 | Nlt Technologies Ltd | 液晶表示装置 |
JP2013250411A (ja) * | 2012-05-31 | 2013-12-12 | Japan Display Inc | 液晶表示装置 |
US9019439B2 (en) | 2011-10-14 | 2015-04-28 | Japan Display Inc. | Liquid crystal display device |
KR20180047166A (ko) * | 2016-10-31 | 2018-05-10 | 엘지디스플레이 주식회사 | 액정표시장치 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW594350B (en) * | 2003-09-08 | 2004-06-21 | Quanta Display Inc | Liquid crystal display device |
JP4319517B2 (ja) * | 2003-10-28 | 2009-08-26 | 東芝モバイルディスプレイ株式会社 | アレイ基板および平面表示装置 |
KR20060032034A (ko) | 2004-10-11 | 2006-04-14 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치 |
TWI248684B (en) * | 2004-11-26 | 2006-02-01 | Innolux Display Corp | Liquid crystal display device |
KR100698060B1 (ko) * | 2004-12-14 | 2007-03-23 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시소자 |
US20070290375A1 (en) * | 2006-06-01 | 2007-12-20 | Chin-Hai Huang | Active device array mother substrate |
US20100014041A1 (en) * | 2008-07-16 | 2010-01-21 | Won-Sang Park | Liquid Crystal Display |
US8310979B2 (en) * | 2008-09-21 | 2012-11-13 | General Electric Company | Message repeater and method of operation |
KR101396943B1 (ko) * | 2012-06-25 | 2014-05-19 | 엘지디스플레이 주식회사 | 액정표시장치 및 제조방법 |
KR102184447B1 (ko) * | 2014-04-10 | 2020-12-01 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 액정 표시 장치의 정전 용량 측정 방법 |
KR102429378B1 (ko) * | 2014-05-13 | 2022-08-05 | 엘지디스플레이 주식회사 | 터치스크린 패널 일체형 표시장치 및 제조방법 |
CN208207465U (zh) | 2018-06-04 | 2018-12-07 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH103092A (ja) * | 1996-06-14 | 1998-01-06 | Oobayashi Seiko Kk | 液晶表示装置 |
JP2000131700A (ja) * | 1998-10-27 | 2000-05-12 | Hitachi Ltd | 液晶表示装置 |
JP2000227596A (ja) * | 1999-02-05 | 2000-08-15 | Hitachi Ltd | 液晶表示装置 |
JP2002098982A (ja) * | 2000-09-06 | 2002-04-05 | Internatl Business Mach Corp <Ibm> | 表示パネル、表示装置 |
JP2002323706A (ja) * | 2001-02-23 | 2002-11-08 | Nec Corp | 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003131636A (ja) * | 2001-10-30 | 2003-05-09 | Hitachi Ltd | 液晶表示装置 |
JP2003140188A (ja) * | 2001-11-07 | 2003-05-14 | Hitachi Ltd | 液晶表示装置 |
-
2002
- 2002-06-06 JP JP2002165060A patent/JP4082493B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-05 TW TW092115238A patent/TWI238278B/zh not_active IP Right Cessation
- 2003-06-06 US US10/455,425 patent/US6927808B2/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH103092A (ja) * | 1996-06-14 | 1998-01-06 | Oobayashi Seiko Kk | 液晶表示装置 |
JP2000131700A (ja) * | 1998-10-27 | 2000-05-12 | Hitachi Ltd | 液晶表示装置 |
JP2000227596A (ja) * | 1999-02-05 | 2000-08-15 | Hitachi Ltd | 液晶表示装置 |
JP2002098982A (ja) * | 2000-09-06 | 2002-04-05 | Internatl Business Mach Corp <Ibm> | 表示パネル、表示装置 |
JP2002323706A (ja) * | 2001-02-23 | 2002-11-08 | Nec Corp | 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101066482B1 (ko) | 2004-06-30 | 2011-09-21 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시소자 및 그 제조방법 |
JP2007304235A (ja) * | 2006-05-10 | 2007-11-22 | Seiko Epson Corp | 電気光学装置用基板及び電気光学装置、並びに電子機器 |
US8253909B2 (en) | 2006-05-10 | 2012-08-28 | Seiko Epson Corporation | Electro-optical device substrate, electro-optical device, and electronic apparatus |
JP2009193051A (ja) * | 2008-01-18 | 2009-08-27 | Nec Lcd Technologies Ltd | 横電界方式の液晶表示装置 |
JP2011095728A (ja) * | 2009-10-27 | 2011-05-12 | Samsung Electronics Co Ltd | 液晶表示装置およびその製造方法 |
US9019439B2 (en) | 2011-10-14 | 2015-04-28 | Japan Display Inc. | Liquid crystal display device |
JP2013088515A (ja) * | 2011-10-14 | 2013-05-13 | Japan Display Central Co Ltd | 液晶表示装置 |
JP2013190704A (ja) * | 2012-03-14 | 2013-09-26 | Nlt Technologies Ltd | 横電界方式の液晶表示装置 |
JP2013190703A (ja) * | 2012-03-14 | 2013-09-26 | Nlt Technologies Ltd | 液晶表示装置 |
US9316851B2 (en) | 2012-03-14 | 2016-04-19 | Nlt Technologies, Ltd. | Liquid crystal display device of lateral electric field type capable of reducing width of black matrix |
JP2013250411A (ja) * | 2012-05-31 | 2013-12-12 | Japan Display Inc | 液晶表示装置 |
US9217904B2 (en) | 2012-05-31 | 2015-12-22 | Japan Display Inc. | Liquid crystal display device with a lateral electric field |
KR20180047166A (ko) * | 2016-10-31 | 2018-05-10 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR102575463B1 (ko) * | 2016-10-31 | 2023-09-05 | 엘지디스플레이 주식회사 | 액정표시장치 |
Also Published As
Publication number | Publication date |
---|---|
TWI238278B (en) | 2005-08-21 |
US6927808B2 (en) | 2005-08-09 |
US20030227580A1 (en) | 2003-12-11 |
JP4082493B2 (ja) | 2008-04-30 |
TW200408860A (en) | 2004-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4082493B2 (ja) | 液晶表示装置 | |
US10838267B2 (en) | Liquid crystal display comprising a pixel electrode having a transverse stem, a longitudinal stem, and a plurality of minute branches | |
KR100536851B1 (ko) | 액정표시장치 | |
KR100539336B1 (ko) | 액정 표시 장치 | |
US7304708B2 (en) | Liquid crystal display device and image display device | |
US8279385B2 (en) | Liquid crystal display | |
KR100511817B1 (ko) | 액정 표시 장치 | |
CN105372894B (zh) | 一种阵列基板及液晶显示装置 | |
US6762815B2 (en) | In-plane switching LCD with a redundancy structure for an opened common electrode and a high storage capacitance | |
US8576365B2 (en) | Display panel | |
US8355090B2 (en) | Liquid crystal display having reduced kickback effect | |
US7576823B2 (en) | In-plane switching mode liquid crystal display device | |
KR20100066044A (ko) | 액정 표시 장치 | |
US20040263744A1 (en) | Liquid crystal display device and method for fabricating the same | |
KR102098161B1 (ko) | 액정표시장치용 어레이 기판 | |
KR20040061786A (ko) | 횡전계방식 액정표시장치용 어레이기판 | |
KR20100008691A (ko) | 액정표시장치 | |
KR100920340B1 (ko) | 액정 표시 장치 및 박막 트랜지스터 표시판 | |
KR20070073171A (ko) | 표시 기판 및 이를 갖는 액정 표시 패널 | |
CN219590639U (zh) | 阵列基板、显示面板和显示装置 | |
JP6936750B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040915 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040915 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080206 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4082493 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |