TWI721047B - 路由穿過封裝裝置之水平資料信號傳輸線路的接地平面垂直隔離、接地線路同軸隔離、及阻抗調諧之技術 - Google Patents
路由穿過封裝裝置之水平資料信號傳輸線路的接地平面垂直隔離、接地線路同軸隔離、及阻抗調諧之技術 Download PDFInfo
- Publication number
- TWI721047B TWI721047B TW105138652A TW105138652A TWI721047B TW I721047 B TWI721047 B TW I721047B TW 105138652 A TW105138652 A TW 105138652A TW 105138652 A TW105138652 A TW 105138652A TW I721047 B TWI721047 B TW I721047B
- Authority
- TW
- Taiwan
- Prior art keywords
- level
- data signal
- lines
- ground
- layer
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 509
- 230000008054 signal transmission Effects 0.000 title claims abstract description 405
- 230000005540 biological transmission Effects 0.000 claims abstract description 142
- 238000010586 diagram Methods 0.000 claims abstract description 21
- 239000004020 conductor Substances 0.000 claims description 274
- 239000000463 material Substances 0.000 claims description 198
- 238000004806 packaging method and process Methods 0.000 claims description 139
- 239000012811 non-conductive material Substances 0.000 claims description 135
- 238000000034 method Methods 0.000 claims description 109
- 239000003989 dielectric material Substances 0.000 claims description 99
- 229910052751 metal Inorganic materials 0.000 abstract description 43
- 239000002184 metal Substances 0.000 abstract description 43
- 230000001965 increasing effect Effects 0.000 abstract description 23
- 238000012546 transfer Methods 0.000 abstract description 14
- 230000008569 process Effects 0.000 description 88
- 238000012360 testing method Methods 0.000 description 47
- 238000013461 design Methods 0.000 description 40
- 238000004891 communication Methods 0.000 description 35
- 238000009825 accumulation Methods 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 25
- 230000015572 biosynthetic process Effects 0.000 description 24
- 238000009713 electroplating Methods 0.000 description 24
- 239000000758 substrate Substances 0.000 description 24
- 238000007772 electroless plating Methods 0.000 description 18
- 238000000926 separation method Methods 0.000 description 18
- 229910000679 solder Inorganic materials 0.000 description 15
- 238000004364 calculation method Methods 0.000 description 12
- 230000008021 deposition Effects 0.000 description 12
- 238000000151 deposition Methods 0.000 description 12
- 238000005538 encapsulation Methods 0.000 description 12
- 239000010949 copper Substances 0.000 description 11
- 230000012010 growth Effects 0.000 description 11
- 238000005530 etching Methods 0.000 description 9
- 238000005094 computer simulation Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 230000009467 reduction Effects 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 238000003475 lamination Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 238000012856 packing Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 238000004377 microelectronic Methods 0.000 description 5
- 239000000615 nonconductor Substances 0.000 description 5
- 230000002776 aggregation Effects 0.000 description 4
- 238000004220 aggregation Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- 238000004100 electronic packaging Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000007730 finishing process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000009533 lab test Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- NLYAJNPCOHFWQQ-UHFFFAOYSA-N kaolin Chemical group O.O.O=[Al]O[Si](=O)O[Si](=O)O[Al]=O NLYAJNPCOHFWQQ-UHFFFAOYSA-N 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052573 porcelain Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/646—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
- H01R13/6461—Means for preventing cross-talk
- H01R13/6471—Means for preventing cross-talk by special arrangement of ground and signal conductors, e.g. GSGS [Ground-Signal-Ground-Signal]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一種接地隔離傳輸線路封裝裝置包括(1)介於水平資料信號傳輸線路(例如，金屬信號跡線)之間的接地隔離平面、(2)包圍該等水平資料信號傳輸線路的接地隔離線路，或(3)介於該等水平資料信號傳輸線路之間的此類接地平面及包圍該等水平資料信號傳輸線路的此類接地隔離線路，該等水平資料信號傳輸線路水平地路由穿過該封裝裝置。該等(1)其間的接地隔離平面及/或(2)接地隔離線路電氣地屏蔽在信號線路中傳送的資料信號，因此減少該等資料信號傳輸線路之間的信號串音且增加該等資料信號傳輸線路之電氣隔離。另外，資料信號傳輸線路可使用眼圖加以調諧以選擇提供最佳資料傳輸效能的信號線路寬度及接地隔離線路寬度。此封裝裝置在該等資料信號傳輸線路之不同水平位置之間，且因此亦在諸如附接至該封裝裝置的積體電路(IC)晶片的裝置之間提供較高頻率及更精確的資料信號傳遞。
Description
發明領域 本發明之實施例一般而言係關於半導體裝置封裝，且特定而言係關於基板封裝、插入物，及可附接積體電路(IC)晶片或另一封裝裝置的印刷電路板(PCB)基板，及用於該等基板封裝、插入物及印刷電路板(PCB)基板之製造的方法。此基板封裝裝置可具有高速水平資料信號傳輸線路，該等高速水平資料信號傳輸線路延伸穿過封裝裝置以用於在附接至封裝裝置的IC晶片或另一裝置之間傳送資料。
發明背景 積體電路(IC)晶片(例如，「晶片」、「晶粒」、「IC」或「IC晶片」)諸如微處理器、共處理器、圖形處理器及另一微電子裝置通常使用半導體封裝裝置(「封裝」)來將IC晶片實體地及/或電子地附接至電路板，諸如母板(或母板介面)。IC晶片(例如，「晶粒」)通常安裝在微電子基板封裝內，該微電子基板封裝除其他功能外允許晶粒與插座、母板或另一下一層級組件之間的電氣連接。此類封裝裝置之一些實例為基板封裝、插入物，及可附接積體電路(IC)晶片或另一封裝裝置的印刷電路板(PCB)基板。
在本領域中需要用於製造此類封裝裝置的廉價及高通量製程。另外，製程可導致高封裝裝置產率及高機械穩定性之封裝裝置。在本領域中亦需要封裝裝置，該封裝裝置具有用於在該封裝裝置之頂部表面與該封裝裝置之另一組件或附接至該封裝裝置的另一組件之間，諸如在封裝裝置之層級中的水平資料信號傳輸線路之不同水平位置之間提供穩定及清潔電力、接地，及高頻傳送與接收資料信號的較佳組件。
依據本發明之一實施例，係特地提出一種接地隔離式水平資料信號傳輸線路封裝裝置，其包含：一第一互連層級，其具有帶有一第一類型之資料信號線路的第一層級中間層；該第一互連層級，其具有帶有一第一層級接地隔離平面結構的一第一層級最低層；該第一層級接地隔離平面結構沿該第一層級最低層設置；一第二互連層級，其在該第一互連層級之下；該第二互連層級，其具有帶有第二層級第二類型之資料信號接點的一第二層級中間層；以及該第一層級接地隔離平面結構，其設置在該等第一層級第一類型之資料信號接點與該等第二層級第二類型之資料信號接點之間。
較佳實施例之詳細說明 現解釋參考隨附圖式的本發明之若干實施例。每當實施例中所描述之部分之形狀、相對位置及另一態樣並未清楚地界定時，本發明之實施例之範疇並非僅限於所示之部分，該等部分意味僅用於圖解之目的。另外，雖然闡述許多細節，但應理解，可在無此等細節的情況下實踐本發明之一些實施例。在其他實例中，尚未詳細展示熟知電路、結構及技術以不致混淆對此描述之理解。
當積體電路(IC)晶片或晶粒大小收縮且互連密度增加時，實體及電氣連接需要用於在封裝裝置之層級中的水平資料信號傳輸線路之不同水平位置或長度之間提供穩定及清潔電力的高頻傳送及接收資料信號的較好組件，IC晶片安裝在該等封裝裝置上或在該等封裝裝置上通訊資料信號。此類封裝裝置之一些實例為基板封裝、插入物，及可附接積體電路(IC)晶片或另一封裝裝置的印刷電路板(PCB)基板。此類資料信號可經自封裝裝置之頂部或底部表面上的接點接收或傳送至該等接點，該封裝裝置將經由通孔接點電氣地連接至封裝裝置之水平資料信號傳輸線路。
在一些狀況下，IC晶片可安裝在封裝裝置內，諸如對於「倒裝晶片」黏結或封裝。在一些狀況下，IC晶片可安裝在封裝裝置上，該封裝裝置亦實體地且電氣地連接至另一IC晶片，使得封裝裝置可在兩個IC晶片之間提供資料信號傳遞。在此，在許多狀況下，封裝裝置必須在兩個晶粒之間路由數百或甚至數千高頻資料信號。一些此類封裝裝置可為或使用矽插入物、矽橋接器或有機插入物技術。
根據一些實施例，此封裝裝置可能藉由具有以下各者(或藉由形成以下各者的製程製造)來在封裝裝置之一或多個垂直層級中的水平資料信號傳輸線路之不同水平位置(或長度)之間提供較高頻及更精確資料信號傳遞，IC晶片安裝在該等封裝裝置上或在該等封裝裝置上通訊資料信號：(1)介於水平路由穿過封裝裝置的水平資料信號傳輸線路(例如，導體材料或金屬信號跡線)之間的接地隔離平面、(2)「同軸地」包圍該等水平資料信號傳輸線路的接地隔離線的接地隔離線路，或(3)介於該等水平資料信號傳輸線路之間的此類接地平面及包圍該等水平資料信號傳輸線路的此類接地隔離線路。(1)介於水平資料信號傳輸線路之間的接地隔離平面及/或(2)包圍水平資料信號傳輸線路的接地隔離線路可電氣地屏蔽在信號線路中傳送的資料信號，因此減少資料信號傳輸線路之間的信號串音且增加資料信號傳輸線路之電氣隔離。另外，電氣地屏蔽的水平資料信號傳輸線路可使用眼圖加以調諧，以選擇提供最佳資料傳輸效能的信號線路寬度及接地隔離線路寬度。
在一些狀況下，水平接地隔離平面介於不同類型(例如，「TX」或「RX」)之資料傳送(例如，「TX」)信號及資料接收(例如，「RX」)信號傳輸線路之不同層級之間。在此狀況下，接地隔離平面可諸如藉由減少由垂直相鄰TX信號線路上(例如，RX信號線路上方或下方)的RX信號線路引起的串音來減少不同類型之TX及RX傳輸線路之不同相鄰垂直層級之間的串音(且選擇性地可增加該等不同相鄰垂直層級之間的電氣隔離)；或反之亦然。在一些狀況下，在處於封裝中之不同垂直高度處的兩個水平隔離平面之間可存在同一類型之TX及RX傳輸線路之二或三個相鄰垂直層級。
在一些狀況下，接地隔離線路包圍(例如，在左側、右側、上方及下方；以便形成「同軸」類型屏蔽)資料傳送信號(例如，「TX」)及資料信號接收(例如，「RX」)傳輸線路之不同垂直層級中的水平資料RX或TX信號傳輸線路。此「同軸」類型屏蔽或「包圍」可為在接地隔離線路定位成與(或每一)資料信號傳輸線路水平相鄰(例如，在左側及右側)且垂直相鄰(例如，在上方及下方)的情況下。在一些狀況下，包圍傳輸線路的隔離線路可增加包圍式TX及RX傳輸線路(例如，TX及RX傳輸線路中之水平及垂直相鄰傳輸線路)中每一個之水平及垂直電氣隔離(且選擇性地可減少該等每一個之串音)。此可包括增加RX (或TX)信號線路相對於水平或垂直相鄰RX (或TX)信號線路之隔離。在一些狀況下，包圍傳輸線路的隔離線路可諸如藉由減少RX信號線路與不同層級之垂直相鄰TX信號線路之間的串音來減少包圍式TX及RX傳輸線路(例如，TX及RX傳輸線路中之垂直相鄰傳輸線路)中每一個之垂直串音(且選擇性地可增加該等每一個之隔離)。在一些狀況下，包圍傳輸線路的隔離線路使用在密集互連區域處，以便圍繞傳輸線路中每一個形成「同軸」路由設計以減少不同的垂直及水平相鄰資料信號傳輸線路之間的串音(且選擇性地可增加該等不同的垂直及水平相鄰資料信號傳輸線路之間的電氣隔離)。在此等狀況下，可存在一類型之TX及RX傳輸線路之二或三個垂直相鄰層級，每一傳輸線路經包圍。
在一些狀況下，此封裝裝置經描述為具有介於水平地路由穿過封裝裝置(或穿過插入物)的水平資料信號傳輸線路之間的導體材料接地隔離平面及/或(「同軸地」)包圍該等水平資料信號傳輸線路的接地隔離線路的封裝裝置。此封裝裝置之一些實施例可經描述為導體材料接地隔離「同軸」包圍式及/或接地隔離式平面隔離式水平資料信號傳輸線路；「接地隔離式傳輸線路封裝裝置」；或接地隔離式水平資料信號傳輸線路微處理器封裝裝置(例如，用於形成以上各者之裝置、系統及製程)。
具有(1)介於水平資料信號傳輸線路之間的接地隔離平面及/或(2)包圍水平資料信號傳輸線路的接地隔離線路的此接地隔離式傳輸線路封裝裝置可電氣地屏蔽在水平及/或垂直相鄰信號線路中傳送的資料信號，因此減少相鄰水平資料信號傳輸線路之間的信號串音且增加相鄰水平資料信號傳輸線路之電氣隔離。另外，此封裝可具有電氣地屏蔽的水平資料信號傳輸線路，該等電氣地屏蔽的水平資料信號傳輸線路使用測試信號及眼圖加以調諧以選擇提供信號線路(例如，通道)之最佳資料傳輸效能的信號線路寬度及接地隔離線路寬度。在一些狀況下，此封裝之使用增加在封裝裝置之層級中的水平資料信號傳輸線路之不同水平位置之間傳送的高頻傳送及接收資料信號之穩定性及清潔度。在一些狀況下，與不具有接地隔離式傳輸線路的封裝裝置相比(例如，與傳輸線路不具有介於水平資料信號傳輸線路之間的接地隔離平面或(「同軸地」)包圍水平資料信號傳輸線路的接地隔離線路的封裝裝置相比)，該使用可增加在封裝裝置之層級中的水平資料信號傳輸線路之不同水平位置之間傳送的傳送及接收資料信號之可用頻率。在一些狀況下，此增加的速度(例如，頻率)可包括介於7千兆傳遞/秒(GT/s)與25千兆傳遞/秒的資料信號。在一些狀況下，GT/s可指代在諸如由信號線路138或148提供的通道的一些給定資料傳遞通道中每秒內發生的傳遞資料的操作(例如，諸如本文資料信號的數位資料之傳輸)之數目；或可指代樣本速率，亦即每秒擷取的資料樣本之數目，每一樣本通常發生在時脈邊緣處。1 GT/s為每秒109
或十億個傳遞。
在一些狀況下，接地隔離式傳輸線路封裝裝置減少(例如，改良或緩和)串音(例如，與相同但無任何接地隔離式傳輸線路的封裝相比，諸如無(1)介於水平資料信號傳輸線路之間的接地隔離平面及/或(2)包圍水平資料信號傳輸線路的接地隔離線路可減少裝置之層級(例如，參見圖 1 至圖4
之層級Lj-Ll，或圖 5 至圖8
之層級Lm-Lq，或圖 9 至圖12
之層級Lm-Ly))上的水平資料信號傳輸線路中之水平及垂直相鄰傳輸線路之間的隔離，且使該等水平及垂直相鄰傳輸線路之隔離自極低頻傳遞諸如自50兆傳遞/秒(MT/s)增加至大於40 GT/s (或高達介於40 GT/s與50 GT/s之間)。在一些狀況下，接地隔離式傳輸線路封裝裝置改良封裝裝置中的銅密度(例如，與相同但無任何接地隔離式傳輸線路的封裝相比)。在一些狀況下，接地隔離式傳輸線路封裝裝置藉由改良接地阻抗(例如，減少接地阻抗之電阻)來增強用於輸入/輸出區塊(例如，IO區塊，諸如包括平面160、162及164；以及線路560、562、564及566)的電力輸送網路(例如，與相同但無任何接地隔離式傳輸線路的封裝相比)，此幫助減少IO電力網路阻抗(例如，降低電力接點之電阻)。
在一些狀況下，接地隔離式水平資料信號傳輸線路封裝裝置具有分離水平資料信號接收及傳送層或層級(例如，互連層級)的接地隔離平面。每一層級可具有非導電(例如，介電)材料之上層；具有介於非導電(例如，介電)材料部分之間的導體材料(例如，純導體或金屬)資料信號線路(例如，跡線)；非導電(例如，介電)材料之下層；以及導體材料(例如，純導體或金屬)之最低層級接地隔離平面。介於水平資料信號接收及傳送層或層級(例如，互連層級)之間的接地隔離平面可減少裝置封裝之不同水平相鄰層級之水平資料信號傳輸線路之間(例如，TX信號線路與RX信號線路之間)的串音，且增加該等水平資料信號傳輸線路之隔離。接地隔離式水平資料信號傳輸線路封裝裝置之此實施例可經描述為接地隔離「平面」分離式資料信號封裝裝置(例如，參見裝置150)。
圖1
為包括接地隔離式水平資料信號傳輸線路封裝裝置的計算系統的示意性橫截面側視圖及長度視圖。圖 1
展示計算系統100 (例如，將信號自計算機處理器或晶片諸如晶片102路由至另一裝置諸如晶片108或109的系統)的示意性橫截面側視圖，該計算系統包括接地隔離式水平資料信號傳輸線路封裝裝置，諸如插線104、插入物106及封裝110。在一些狀況下，系統100具有安裝在貼片104上的CPU晶片102，該貼片在第一位置107處安裝在插入物106上。該圖亦展示在第一位置101處安裝在封裝110上的晶片108；以及在第二位置111處安裝在晶片110上的晶片109。封裝110在第二位置113處安裝在插入物106上。例如，晶片102之底部表面使用錫銲凸塊或凸塊柵格陣列(BGA) 112安裝在貼片104之頂部表面105上。貼片104之底部表面使用錫銲凸塊或BGA 114在第一位置107處安裝在插入物106之頂部表面105上。另外，晶片108之底部表面使用錫銲凸塊或BGA 118在第一位置101處安裝在封裝110之頂部表面103上。晶片109之底部表面使用錫銲凸塊或BGA 119在位置111處安裝在封裝110之表面103上。封裝110之底部表面使用錫銲凸塊或BGA 116在第二位置113處安裝在插入物106之表面105上。
在一些狀況下，裝置104、106或110可表示基板封裝、插入物、印刷電路板(PCB)、PCB插入物、「封裝」、封裝裝置、插座、插入物、母板，或可附接積體電路(IC)晶片或另一封裝裝置的另一基板(例如，諸如微處理器、共處理器、圖形處理器、記憶體晶片、數據機晶片，或另一微電子晶片裝置)。
圖1
亦展示垂直資料信號傳輸線路120 (例如，資料信號RX 138及TX 148傳輸線路或跡線)，該等垂直資料信號傳輸線路起源於晶片102中且垂直向下延伸穿過凸塊112並進入貼片104之垂直層級中。在一些狀況下，線路120可起源於晶片102之底部表面處(例如，包括該底部表面上的信號接點)，向下延伸穿過凸塊112 (例如，包括凸塊112中之一些)，向下延伸穿過貼片104之頂部表面(例如，包括該頂部表面上的信號接點)，且向下延伸至貼片104之第一水平位置121處的貼片104之層級Lj-Ll (例如，包括貼片104之垂直層級Ltop-Ll內的垂直信號線路，諸如在層級Ltop為貼片104之最頂端或最高層級且具有暴露頂部表面；且層級Ll在層級Ltop下方)的情況下。
圖1
亦展示貼片水平資料信號傳輸線路122 (例如，資料信號RX 138及TX 148傳輸線路或跡線)，該等貼片水平資料信號傳輸線路起源於貼片104之層級Lj-Ll中的第一水平位置121處，且沿層級Lj-Ll之長度L1穿過層級Lj-Ll水平延伸至貼片104之層級Lj-Ll中的第二水平位置123。長度L1可介於5毫米(mm)與15毫米之間。在一些狀況下，該長度介於8 mm與13 mm之間。可瞭解，長度L1可為封裝裝置內的小於或大於以上提及之該等長度的適當線路或跡線長度。
接下來，圖 1
展示垂直資料信號傳輸線路124 (例如，資料信號RX 138及TX 148傳輸線路或跡線)，該等垂直資料信號傳輸線路起源於貼片104中且垂直向下延伸穿過凸塊114並進入插入物106之垂直層級中。在一些狀況下，線路124可在貼片104之第二水平位置123處起源於層級Lj-Ll處(例如，起源自該等層級中的水平資料信號傳輸線路)，向下延伸穿過凸塊114 (例如，包括貼片104之底部表面上的信號接點及位置107處的凸塊114中之一些)，向下延伸穿過插入物106之頂部表面105 (例如，包括該頂部表面上的信號接點)，且向下延伸至插入物106之第一水平位置125處的插入物106之層級Lj-Ll (例如，包括插入物106之垂直層級Ltop-Ll內的垂直信號線路，諸如在層級Ltop為插入物106之最頂端或最高層級且具有暴露頂部表面；且層級Ll在層級Ltop下方的情況下)。
圖1
亦展示插入物水平資料信號傳輸線路126 (例如，資料信號RX 138及TX 148傳輸線路或跡線)，該等插入物水平資料信號傳輸線路起源於插入物106之層級Lj-Ll中的第一水平位置125處，且沿層級Lj-Ll之長度L2穿過層級Lj-Ll水平延伸至插入物106之層級Lj-Ll中的第二水平位置127。長度L2可介於10 mm與40 mm之間。在一些狀況下，該長度介於15 mm與30 mm之間。在一些狀況下，該長度介於15 mm與22 mm之間。可瞭解，長度L2可為封裝裝置內的小於或大於以上提及之該等長度的適當線路或跡線長度。
接下來，圖 1
展示垂直資料信號傳輸線路128 (例如，資料信號RX 138及TX 148傳輸線路或跡線)，該等垂直資料信號傳輸線路起源於插入物106中，且向上垂直延伸穿過凸塊116並進入封裝110之垂直層級中。在一些狀況下，線路124可在插入物106之第二水平位置127處起源於層級Lj-Ll處(例如，起源自該等層級中的水平資料信號傳輸線路)，向上延伸穿過凸塊116 (例如，包括插入物106之頂部表面105上的信號接點及位置113處的凸塊116中之一些)，向上延伸穿過封裝110之底部表面(例如，包括該底部表面上的信號接點)，且向上延伸至封裝110之第一水平位置129處的封裝110之層級Lj-Ll (例如，包括封裝110之垂直層級Llast-Ll內的垂直信號線路，諸如在層級Llast為封裝110之最低或最底層層級且具有暴露底部表面；且層級Ll在層級Llast上方的情況下)。
圖1
亦展示封裝裝置水平資料信號傳輸線路130 (例如，資料信號RX 138及TX 148傳輸線路或跡線)，該等封裝裝置水平資料信號傳輸線路起源於封裝110之層級Lj-Ll中的第一水平位置129處，且沿層級Lj-Ll之長度L3穿過層級Lj-Ll水平延伸至封裝110之層級Lj-Ll中的第二水平位置131。長度L3可介於5 mm與15 mm之間。在一些狀況下，該長度介於10 mm與15 mm之間。可瞭解，長度L3可為封裝裝置內的小於或大於以上提及之該等長度的適當線路或跡線長度。
接下來，圖 1
展示垂直資料信號傳輸線路132 (例如，資料信號RX 138及TX 148傳輸線路或跡線)，該等垂直資料信號傳輸線路起源於封裝110中，且向上垂直延伸穿過凸塊118並進入晶片108中。在一些狀況下，線路132可起源於封裝110之第二水平位置131處的層級Lj-Ll處(例如，起源自該等層級中的水平資料信號傳輸線路)，向上延伸穿過凸塊118 (例如，包括封裝110之頂部表面103上的信號接點及位置101處的凸塊118中之一些)，向上延伸穿過晶片108之底部表面(例如，包括該底部表面上的信號接點)，且向上延伸至晶片108之底部表面且終止於該底部表面處(例如，包括該底部表面上的信號接點)。
在一些狀況下，在線路120、122、124、128、130及132中之資料信號傳輸線路上傳送及接收(或存在於該等資料信號傳輸線路上)的資料信號傳輸信號起源於晶片102及晶片108處 (例如，藉由晶片102及晶片108產生或提供)。在一些狀況下，此等資料信號傳輸信號可藉由主動電路、電晶體、發射器電路或晶片102及108之另一組件或附接至晶片102及108的另一組件產生。
圖1
亦展示垂直資料信號傳輸線路133 (例如，資料信號RX 138及TX 148傳輸線路或跡線)，該等垂直資料信號傳輸線路起源於晶片108中，且向下垂直延伸穿過凸塊118並進入封裝110之垂直層級中。在一些狀況下，線路133可起源於晶片108之底部表面處(例如，包括該底部表面上的信號接點)，向下延伸穿過凸塊118 (例如，包括凸塊118中之一些)，向下延伸穿過封裝110之頂部表面(例如，包括該頂部表面上的信號接點)，且向下延伸至封裝110之第一水平位置134處的封裝110之層級Lj-Ll (例如，包括封裝110之垂直層級Ltop-Ll內的垂直信號線路，諸如在層級Ltop為封裝110之最頂端或最高層級且具有暴露頂部表面；且層級Ll在層級Ltop下方的情況下)。
圖1
亦展示封裝裝置水平資料信號傳輸線路135 (例如，資料信號RX 138及TX 148傳輸線路或跡線)，該等封裝裝置水平資料信號傳輸線路起源於封裝110之層級Lj-Ll中的第三水平位置134處，且沿層級Lj-Ll之長度L4穿過層級Lj-Ll水平延伸至封裝110之層級Lj-Ll中的第二水平位置136。長度L4可介於0.5 mm與25 mm之間。在一些狀況下，該長度介於1.0 mm與15 mm之間。在一些狀況下，該長度介於2 mm與10 mm之間。可瞭解，長度L1可為封裝裝置內的小於或大於以上提及之該等長度的適當線路或跡線長度。
接下來，圖 1
展示垂直資料信號傳輸線路137 (例如，資料信號RX 138及TX 148傳輸線路或跡線)，該等垂直資料信號傳輸線路起源於封裝110中，且向上垂直延伸穿過凸塊119並進入晶片109中。在一些狀況下，線路137可起源於封裝110之第四水平位置136處的層級Lj-Ll處(例如，起源自該等層級中的水平資料信號傳輸線路)，向上延伸穿過凸塊119 (例如，包括封裝110之頂部表面103上的信號接點及位置111處的凸塊119中之一些)，向上延伸穿過晶片109之底部表面(例如，包括該底部表面上的信號接點)，且向上延伸至晶片109之底部表面且終止於該底部表面處(例如，包括該底部表面上的信號接點)。
在一些狀況下，在線路133、135及137中之資料信號傳輸線路上傳送及接收(或存在於該等資料信號傳輸線路上)的資料信號傳輸信號起源於晶片108及晶片109處(例如，藉由晶片108及晶片109產生或提供)。在一些狀況下，此等資料信號傳輸信號可藉由主動電路、電晶體、發射器電路或晶片108及109之另一組件或附接至晶片108及109的另一組件產生。
在一些狀況下，線路120、122、124、126、128、130、132、133、135及/或137之資料信號傳輸信號為或包括至以下各項的資料信號傳輸信號：IC晶片(例如，晶片102、108或109)、貼片104、插入物106、封裝110，或附接至以上各項的另一裝置。在一些狀況下，線路120、122、124、126、128、130、132、133、135及/或137之資料信號傳輸信號為或包括來自以下各項或藉由以下各項產生的資料信號傳輸信號：晶片102、108及/或109；或附接至以上晶片的另一裝置。
在一些狀況下，本文所描述之資料信號傳輸信號為高頻(HF)資料信號(例如，RX資料信號及TX資料信號)。在一些狀況下，信號具有介於4千兆傳遞/秒(GT/s)與10千兆傳遞/秒之間的速度。在一些狀況下，信號具有介於6千兆傳遞/秒與8千兆傳遞/秒之間的速度。在一些狀況下，信號具有介於4千兆位元/秒與5千兆位元/秒之間的速度。在一些狀況下，信號具有高達10千兆位元/秒之速度。在一些狀況下，信號具有介於4千兆傳遞/秒與12千兆傳遞/秒之間的速度。在一些狀況下，信號具有介於7 GT/s與25 GT/s之間的速度；以及介於0.5伏特與2.0伏特之間的電壓。在一些狀況下，信號具有介於6 GT/s與15 GT/s之間的速度。在一些狀況下，信號具有介於0.4伏特與5.0伏特之間的電壓。在一些狀況下，該電壓介於0.5伏特與2.0伏特之間。在一些狀況下，其為對於經由封裝裝置或在封裝裝置內接收或傳送資料信號適當的不同速度及/或電壓位準。在一些狀況下，該等速度在介於極低速度傳遞速率諸如自50 MT/s至大於40 GT/s之間(或高達介於40 GT/s與50 GT/s之間)的範圍內。
在一些狀況下，線路120、122及124亦包括電力及接地信號線路或跡線(例如，除高頻資料信號接收及傳送線路138及148之外)。此等電力及接地線路未示出。在一些狀況下，該等電力及接地線路在貼片104之層級Lj-Ll內自位置121水平延伸至位置123。在一些狀況下，該等電力及接地線路在貼片104之其他層級內自位置121水平延伸至位置123。
在一些狀況下，線路124、126及128亦包括電力及接地信號線路或跡線(例如，除高頻資料信號接收及傳送線路138及148之外)。此等電力及接地線路未示出。在一些狀況下，該等電力及接地信號線路在插入物106之層級Lj-Ll內自位置125水平延伸至位置127。在一些狀況下，該等電力及接地信號線路在插入物106之其他層級內自位置125水平延伸至位置127。在一些狀況下，在線路120、122、124及126中之電力及接地信號線路上傳送及接收(或存在於該等電力及接地信號線路上)的電力及接地信號起源於貼片104或插入物106處或藉由貼片104或插入物106提供。在一些狀況下，此等電力及接地信號可藉由電力及接地電路、電晶體或貼片104或插入物106之另一組件或附接至貼片104或插入物106的另一組件產生。
在一些狀況下，線路128、130及132亦包括電力及接地信號線路或跡線(例如，除高頻資料信號接收及傳送線路138及148之外)。此等電力及接地線路未示出。在一些狀況下，該等電力及接地線路在封裝110之層級Lj-Ll內自位置129水平地延伸至位置131。在一些狀況下，該等電力及接地線路在封裝110之另一層級內自位置129水平地延伸至位置131。在一些狀況下，在線路128、130及132中之電力及接地信號線路上傳送及接收(或存在於該等電力及接地信號線路上)的電力及接地信號起源於封裝110或插入物106處或藉由封裝110或插入物106提供。在一些狀況下，此等電力及接地信號可藉由電力及接地電路、電晶體或封裝110或插入物106之另一組件或附接至封裝110或插入物106的另一組件產生。 在一些狀況下，線路133、135及137亦包括電力及接地信號線路或跡線(例如，除高頻資料信號接收及傳送線路138及148之外)。此等電力及接地線路未示出。在一些狀況下，該等電力及接地線路在封裝110之層級Lj-Ll內自位置134水平地延伸至位置136。在一些狀況下，該等電力及接地線路在封裝110之另一層級內自位置134水平地延伸至位置136。在一些狀況下，在線路133、135及137中之電力及接地信號線路上傳送及接收(或存在於該等電力及接地信號線路上)的電力及接地信號起源於封裝110或插入物106處或藉由封裝110或插入物106提供。在一些狀況下，此等電力及接地信號可藉由電力及接地電路、電晶體或封裝110或插入物106之另一組件或附接至封裝110或插入物106的另一組件產生。
在一些狀況下，線路120、122、124、126、128、130、132、133、135及/或137中之電力信號為或包括至以下各項的電力信號：IC晶片(例如，晶片102或108)、貼片104、插入物106、封裝110，或附接至以上各項的另一裝置。在一些狀況下，此電力信號為交流電(AC)或直流(DC)動力信號(例如，Vdd)。在一些狀況下，電力信號具有介於0.4伏特與7.0伏特之間的電壓。在一些狀況下，該電壓介於0.5伏特與5.0伏特之間。在一些狀況下，該電壓為對於穿過封裝裝置或IC晶片或在封裝裝置或IC晶片內提供一或多個電氣電力信號適當的不同電壓位準。
在一些狀況下，線路120、122、124、126、128、130、132、133、135及/或137中之接地信號為或包括至以下各項的接地信號：IC晶片(例如，晶片102或108)、貼片104、插入物106、封裝110，或附接至以上各項的另一裝置。在一些狀況下，此接地信號為零電壓直流(DC)接地信號(例如，GND)。在一些狀況下，接地信號具有介於0.0與0.2伏特之間的電壓。在一些狀況下，該電壓為不同接地電壓位準，但為用於穿過封裝裝置或IC晶片(或在封裝裝置或IC晶片內)提供電氣接地信號的接地電壓位準。
圖1
亦展示接地隔離式水平資料信號傳輸線路封裝裝置的示意性橫截面長度視圖。在此狀況下，封裝裝置為接地隔離平面分離式資料信號封裝裝置150。裝置150可為表示貼片104、插入物106或封裝110中之任一個的「封裝裝置」。可瞭解，裝置150可表示具有水平資料傳輸線路的另一封裝裝置。
在一些狀況下，封裝裝置150表示貼片104之穿過透視A–A'的橫截面透視圖中的水平資料信號傳輸線路122 (例如，介於位置121與位置123之間)，此橫截面垂直於長度(例如，察看高度及寬度之平面的橫截面圖，及向下方向L1)。在一些狀況下，封裝裝置150表示插入物106之在穿過透視B–B'的橫截面透視圖中的水平資料信號傳輸線路126 (例如，在位置125與位置127之間)，此橫截面垂直於長度(例如，察看向下方向L2)。在一些狀況下，封裝裝置150表示封裝110之在穿過透視C–C'的橫截面透視圖中的水平資料信號傳輸線路130 (例如，在位置129與位置131之間)，此橫截面垂直於長度(例如，察看向下方向L3)。在一些狀況下，封裝裝置150表示封裝110之在穿過透視D–D'的橫截面透視圖中的水平資料信號傳輸線路135 (例如，在位置134與位置136之間)，此橫截面垂直於長度(例如，察看向下方向L4)。
在一些狀況下，封裝裝置150表示水平資料信號傳輸線路122、126、130及135中之全部。在一些狀況下，該封裝裝置表示線路122、126、130及135中之任何三個。在一些狀況下，該封裝裝置表示線路122、126、130及135中之任何兩個。在一些狀況下，該封裝裝置表示線路122、126、130及135中之僅一個。
在一些狀況下，封裝裝置150具有封裝裝置接地隔離平面160，該封裝裝置接地隔離平面將層級Lj之封裝裝置水平資料信號接收傳輸線路138 (例如，資料信號RX 138)與層級Lj上方的封裝裝置之層級或層之相鄰(例如，在此「相鄰」描述垂直相鄰，諸如藉由處於層級Lj上方或下方的層級中)水平資料信號傳送傳輸線路(例如，資料信號TX或RX線路)。平面160可存在於貼片104 (例如，在位置121與123之間延伸為將層級Lj之信號線路與層級Lj上方的層分離的連續導體材料平面)；插入物106 (在位置125與127之間延伸為將層級Lj之信號線路與層級Lj上方的層分離的連續導體材料平面)；及/或封裝110 (例如，在位置129與131及/或位置134與136之間延伸為將層級Lj之信號線路與層級Lj上方的層分離的連續導體材料平面)中之任一個中。
在一些狀況下，封裝裝置150具有封裝裝置接地隔離平面162，該封裝裝置接地隔離平面將層級Lj之封裝裝置水平資料信號接收傳輸線路138 (例如，資料信號RX 138)與層級Lj下方的封裝裝置之層級Lk之相鄰水平資料信號傳送傳輸線路148 (例如，資料信號TX 148)分離。平面162可存在於貼片104 (例如，在位置121與123之間延伸為將層級Lj之信號線路與層級Lk分離的連續導體材料平面)；插入物106 (在位置125與127之間延伸為將層級Lj之信號線路與層級Lk分離的連續導體材料平面)；及/或封裝110 (例如，在位置129與131及/或位置134與136之間延伸為將層級Lj之信號線路與層級Lk分離的連續導體材料平面)中之任一個中。
在一些狀況下，封裝裝置150亦具有封裝裝置接地隔離平面164，該封裝裝置接地隔離平面將層級Lk之封裝裝置水平資料信號傳送傳輸線路148 (例如，資料信號TX 148)與層級Lk以下的封裝裝置之層級Ll之相鄰水平資料信號傳送接收線路138 (例如，資料信號RX 138)分離。平面164可存在於貼片104 (例如，在位置121與123之間延伸為將層級Lk之信號線路與層級Ll分離的連續導體材料平面)；插入物106 (在位置125與127之間延伸為將層級Lk之信號線路與層級Ll分離的連續導體材料平面)；及/或封裝110 (例如，在位置129與131及/或位置134與136之間延伸為將層級Lk之信號線路與層級Ll分離的連續導體材料平面)中之任一個中。
在一些狀況下，封裝裝置150具有封裝裝置接地隔離平面166，該封裝裝置接地隔離平面將層級Ll之封裝裝置水平資料信號接收傳輸線路138 (例如，資料信號RX 138)與層級Ll下方的封裝裝置之層級或層之相鄰水平資料信號傳送傳輸線路(例如，資料信號TX或RX線路)分離。面166可存在於貼片104 (例如，在位置121與123之間延伸為將層級Ll之信號線路與層級Ll下方的層分離的連續導體材料平面)；插入物106 (在位置125與127之間延伸為將層級Ll之信號線路與層級Ll下方的層分離的連續導體材料平面）；及/或封裝110 (例如，在位置129與131及/或位置134與136之間延伸為將層級Ll之信號線路與層級Ll下方的層分離的連續導體材料平面)中之任一個中。
圖2A
為圖 1
之接地隔離式水平資料信號傳輸線路封裝裝置的分解示意性橫截面長度視圖，其展示分離水平資料信號接收及傳輸層或層級的接地隔離平面。圖 2A
展示接地隔離平面分離式資料信號封裝裝置150的分解示意性橫截面長度視圖，該接地隔離平面分離式資料信號封裝裝置諸如表示貼片104 (例如，穿過透視A–A’的視圖)、插入物106 (例如，穿過透視B–B’的視圖)或封裝110 (例如，穿過透視C–C’或D–D”的視圖)中之任一個的「封裝裝置」。封裝裝置150展示為具有互連層級Lj，該互連層級形成在層級Lk上或形成至層級Lk上(例如，觸及層級Lk)，該層級形成在層級Ll上或形成至層級Ll上。每一層級可具有非導電(例如，介電)材料之上層；具有介於非導電(例如，介電)材料部分之間的導體材料(例如，純導體或金屬)資料信號線路(例如，跡線)；非導電(例如，介電)材料之下層；以及導體材料(例如，純導體或金屬)之最低層級接地隔離平面。
更具體而言，圖 2A
展示具有層205之封裝裝置150，該層包括(例如，連同超過寬度W3之邊緣的其他材料一起)或為(例如，在寬度W3內)封裝裝置導體材料(例如，純導體或金屬)接地隔離平面160，該封裝裝置導體材料接地隔離平面將層級Lj之封裝裝置介電質材料之上層210 (及封裝裝置水平資料信號接收傳輸線路138 (例如，資料信號RX 138))與平面160上方的封裝裝置之層級或層之封裝裝置非導體材料(及垂直相鄰水平資料信號傳送傳輸線路(例如，資料信號TX或RX線路))分離。
平面160可直接實體地連接至與平面160相同的層205或層級中之接地接點或通孔接點(例如，形成為與該等接地接點或通孔接點接觸)、電氣地耦接至，或直接附接至(例如，觸及)該等接地接點或通孔接點接觸。在一些狀況下，接地平面160為或包括來自貼片104、插入物106、封裝110或附接至以上各項的另一裝置的接地信號。在一些狀況下，接地平面160上傳輸(或存在於接地平面160上)的接地信號起源於貼片104、插入物106或封裝110處或藉由貼片104、插入物106或封裝110提供。在一些狀況下，接地信號可藉由接地電路、電晶體或貼片104、插入物106或封裝110之另一組件或附接(例如，諸如自電氣連接至貼片104、插入物106或封裝110的母板或電力供應)至貼片104、插入物106或封裝110的另一組件產生。在一些狀況下，此接地信號為零電壓直流(DC)接地信號(例如，GND)。在一些狀況下，接地信號具有介於0.0與0.2伏特之間的電壓。在一些狀況下，該電壓為不同接地電壓位準，但為用於穿過封裝裝置或IC晶片(或在封裝裝置或IC晶片內)提供電氣接地信號的接地電壓位準。
層205 (例如，平面160)可形成至層級Lj之層210上(例如，觸及該層)或形成在層210上。層205具有高度H1及寬度W3。在一些狀況下，高度H1可為近似15微米(15 x E-6公尺-「um」)，且寬度W3介於1毫米(mm)與10 mm之間。在一些狀況下，高度H1介於10微米與20微米(um)之間。在一些狀況下，該高度介於5微米與30微米之間。可瞭解，高度H1可為封裝裝置內之導電材料接地平面之用於減少串音及用於隔離信號跡線的小於或大於以上提及的該等高度的適當高度。
在一些狀況下，寬度W3介於1毫米(mm)與20 mm之間。在一些狀況下，該寬度介於100微米與2 mm之間。可瞭解，寬度W3可為封裝裝置內之(例如，單個、一組或一層)水平資料信號接收或傳送線路之小於或大於以上提及之該等寬度的適當寬度。在一些狀況下，寬度W3可自裝置封裝之整個寬度之百分之1跨越至百分之100。在一些狀況下，該寬度可自裝置封裝之整個寬度之百分之20跨越至百分之90。
在一些狀況下，寬度W3之精確大小可取決於每一層級內使用的信號線路之數目(例如，層級Lj-Ll中的線路138或148之數目)。在一些狀況下，寬度W3之大小亦可取決於封裝裝置內使用的信號線路之數目。在一些狀況下，寬度W3之大小可以製造或處理節距(例如，信號線路之製造或處理節距，諸如展示為節距PW1)縮放或取決於該製造或處理節距。寬度W3之大小亦可取決於形成信號線路及封裝之技術能力。在一些狀況下，通常，寬度W3之大小可自約一百微米跨越至幾百微米(x E-6公尺-「um」或「微米」)。在一些狀況下，該寬度介於80 um與250 um之間。在一些狀況下，該寬度介於50 um與300 um之間。
層級Lj展示為具有上層210，該上層形成在中間層212上或形成至中間層212上(例如，觸及該中間層)，該中間層形成在下層214上或形成至下層214上，該下層形成在最低層216上或形成至最低層216上。
接下來，圖 2A
展示層級Lj之上層210，該上層包括(例如，連同超過寬度W3之邊緣的其他材料一起)或為(例如，在寬度W3內)封裝裝置非導電材料平面103a，該封裝裝置非導電材料平面將層205與層級Lj之中間層212分離。層210 (例如，平面103a)可形成至層級Lj之中間層212上(例如，觸及該中間層)或形成在中間層212上。層210具有高度H2及寬度W3。
在一些狀況下，高度H2為近似25微米。在一些狀況下，高度H2介於20微米與30微米(um)之間。在一些狀況下，該高度介於10微米與40微米之間。在一些狀況下，高度H2與以上所述之高度H1相同。可瞭解，高度H2可為信號線路與封裝裝置內之接地平面之間的介電質材料層之小於或大於以上提及之該等高度的適當高度。
現在，圖 2A
展示層級Lj之中間層212，該中間層包括(例如，連同超過寬度W3之邊緣的其他材料一起)或為(例如，在寬度W3內)封裝裝置導體材料(例如，純導體或金屬)水平資料信號接收傳輸線路138 (例如，第一類型之資料信號線路或跡線，諸如RX資料信號線路)，該封裝裝置導體材料水平資料信號接收傳輸線路設置(例如，位於)在封裝裝置非導電(例如，介電)材料部分103b之間。層212將上層210與層級Lj之下層214分離。層212 (例如，線路138及部分103b)可形成至層級Lj之下層214上(例如，觸及該下層)或形成在下層214上。層212具有高度H3及寬度W3。
水平資料信號接收傳輸線路138展示為具有高度H3及寬度W1 (介於水平相鄰部分103b之間的寬度)。非導電材料部分103b展示為具有高度H3及寬度W2 (介於水平相鄰線路138之間的寬度)。
在一些狀況下，高度H3可為近似15微米(15 x E-6公尺-「um」)。在一些狀況下，高度H3介於10微米與20微米(um)之間。在一些狀況下，該高度介於5微米與30微米之間。可瞭解，高度H3可為封裝裝置內之信號線路層(或資料信號接收或傳送線路)的小於或大於以上提及之該等高度的適當高度。在一些狀況下，高度H3與高度H1相同。
在一些狀況下，寬度W1介於3微米與100微米(um)之間。在一些狀況下，該高度介於5微米與75微米之間。在一些狀況下，該高度介於15微米與35微米之間。可瞭解，寬度W1可為封裝裝置內之資料信號接收或傳送線路之小於或大於以上提及之該等寬度的適當寬度。
在一些狀況下，寬度W2為近似158微米。在一些狀況下，該寬度介於10微米與300微米(um)之間。在一些狀況下，該寬度介於25微米與200微米之間。在一些狀況下，該寬度介於30微米與100微米之間。可瞭解，寬度W2可為封裝裝置內之水平相鄰資料信號接收或傳送線路之間的非導電材料之小於或大於以上提及之該等寬度的適當寬度。在一些狀況下，裝置150之水平相鄰資料信號線路之相同邊緣(或寬度W1之中心)之間的製造或處理節距之寬度之大小為節距PW1。PW1可等於寬度W1 + W2之和。在一些狀況下，節距PW1為近似206微米。
在一些狀況下，用於寬度W1/寬度W2 (例如，信號線路之間的間隔)之每一對值之聚合(例如，加法)(例如，寬度W1之值A加寬度W2之值B；或寬度W1之值O加寬度W2之值P，等)表示相同和或恆定值(例如，諸如節距寬度PW1)。在一些狀況下，和介於100 um與200 um之間。在一些狀況下，該和介於120 um與150 um之間。在一些狀況下，該和介於130 um與140 um之間。在一些狀況下，對值可為介於以下值之間的值：(1) 60 um與80 um之間的寬度W1，及55 um與75 um之間的寬度W2；與(2) 25 um與45 um之間的寬度W1，及90 um與110 um之間的寬度W2。在一些狀況下，對值可為70/65 um、65/70 um、60/75 um、55/80 um、50/85 um、45/90 um、40/95 um或35/100 um之寬度W1/寬度W2。
接下來，圖 2A
展示層級Lj之下層214，該下層包括(例如，連同超過寬度W3之邊緣的其他材料一起)或為(例如，在寬度W3內)封裝裝置非導電材料平面103c，該封裝裝置非導電材料平面將中間層212與層級Lj之最低層216分離。層214 (例如，平面103c)可形成至層級Lj之最低層216上(例如，觸及該最低層)或形成在最低層216上。層214具有高度H2及寬度W3。
隨後，圖 2A
展示層級Lj之最低層216，該最低層包括(例如，連同超過寬度W3之邊緣的其他材料一起)或為(例如，在寬度W3內)封裝裝置導體材料(例如，純導體或金屬)接地隔離平面162，該封裝裝置導體材料接地隔離平面將層級Lj之下層214與層級Lj下方的垂直相鄰層級Lk之上層220分離。層216 (例如，平面162)可將層級Lj (例如，層212)之封裝裝置水平資料信號接收傳輸線路138 (例如，第一類型之資料信號線路或跡線，諸如設置在封裝裝置非導電材料部分103b之間的RX資料信號線路)與層級Lj下方的垂直相鄰層級Lk (例如，層222)之封裝裝置水平資料信號傳送傳輸線路148 (例如，第二類型之資料信號線路或跡線，諸如設置在封裝裝置非導電材料部分103e之間的TX資料信號線路)垂直分離。
平面162可直接實體地連接至與平面162相同的層216或層級中之接地接點或通孔接點(例如，形成為與該等接地接點或通孔接點接觸)、電氣地耦接至，或直接附接至(例如，觸及)該等接地接點或通孔接點。在一些狀況下，接地平面162為或包括來自貼片104、插入物106、封裝110或附接至以上各項的另一裝置的接地信號。在一些狀況下，接地平面162上傳輸(或存在於接地平面162上)的接地信號起源於貼片104、插入物106或封裝110處或藉由貼片104、插入物106或封裝110提供。在一些狀況下，接地信號可藉由接地電路、電晶體或貼片104、插入物106或封裝110之另一組件或附接(例如，諸如自電氣連接至貼片104、插入物106或封裝110的母板或電力供應)至貼片104、插入物106或封裝110的另一組件產生。在一些狀況下，此接地信號為零電壓直流(DC)接地信號(例如，GND)。在一些狀況下，接地信號具有介於0.0與0.2伏特之間的電壓。在一些狀況下，該電壓為不同接地電壓位準，但為用於穿過封裝裝置或IC晶片(或在封裝裝置或IC晶片內)提供電氣接地信號的接地電壓位準。
層216 (例如，平面162)可形成至層級Lk之層220上(例如，觸及該層)或形成在層220上。層216具有高度H1及寬度W3 (例如，如以上針對平面160所述)。
層級Lk展示為具有上層220，該上層形成在中間層222上或形成至中間層222上(例如，觸及該中間層)，該中間層形成在下層224上或形成至下層224上，該下層形成在最低層226上或形成至最低層226上。
接下來，圖 2A
展示層級Lk之上層220，該上層包括(例如，連同超過寬度W3之邊緣的其他材料一起)或為(例如，在寬度W3內)封裝裝置非導電材料平面103d，該封裝裝置非導電材料平面將層216與層級Lk之中間層222分離。層220(例如，平面103d)可形成至層級Lk之中間層222上(例如，觸及該中間層)或形成在中間層222上。層220具有高度H2及寬度W3。
現在，圖 2A
展示層級Lk之中間層222，該中間層包括(例如，連同超過寬度W3之邊緣的其他材料一起)或為(例如，在寬度W3內)封裝裝置導體材料(例如，純導體或金屬)水平資料信號傳送傳輸線路148 (例如，第二類型之資料信號線路或跡線，諸如TX資料信號線路)，該等封裝裝置導體材料水平資料信號傳送傳輸線路設置在封裝裝置非導電(例如，介電)材料部分103e之間。層222將上層220與層級Lk之下層224分離。層222 (例如，線路148及部分103e)可形成至層級Lk之下層224上(例如，觸及該下層)或形成在下層224上。層222具有高度H3及寬度W3。
水平資料信號傳送傳輸線路148展示為具有高度H3及寬度W1 (介於水平相鄰部分103e之間的寬度)。非導電材料部分103e展示為具有高度H3及寬度W2 (介於水平相鄰線路148之間的寬度)。
接下來，圖 2A
展示層級Lk之下層224，該下層包括(例如，連同超過寬度W3之邊緣的其他材料一起)或為(例如，在寬度W3內)封裝裝置非導電材料平面103f，該封裝裝置非導電材料平面將中間層222與層級Lk之最低層226分離。層224 (例如，平面103f)可形成至層級Lk之最低層226上(例如，觸及該最低層)或形成在最低層226上。層224具有高度H2及寬度W3。
隨後，圖 2A
展示層級Lk之最低層226，該最低層包括(例如，連同超過寬度W3之邊緣的其他材料一起)或為(例如，在寬度W3內)封裝裝置導體材料(例如，純導體或金屬)接地隔離平面164，該封裝裝置導體材料接地隔離平面將層級Lk之下層224與層級Lk下方的垂直相鄰層級Ll之上層230垂直分離。層226 (例如，平面164)可將層級Lk (例如，層222)之封裝裝置水平資料信號傳送傳輸線路148 (例如，第二類型之資料信號線路或跡線，諸如設置在封裝裝置非導電材料部分103f之間的TX資料信號線路)與層級Lk下方的垂直相鄰層級Ll (例如，層232)之封裝裝置水平資料信號接收傳輸線路138 (例如，第一類型之資料信號線路或跡線，諸如設置在封裝裝置非導電材料部分103h之間的RX資料信號線路)垂直分離。
平面164可直接實體地連接至與平面164相同的層226或層級中之接地接點或通孔接點(例如，形成為與該等接地接點或通孔接點接觸)、電氣地耦接至，或直接附接至(例如，觸及)該等接地接點或通孔接點。在一些狀況下，接地平面164為或包括來自貼片104、插入物106、封裝110或附接至以上各項的另一裝置的接地信號，如針對平面162所描述。在一些狀況下，此接地信號為零電壓直流(DC)接地信號(例如，GND)或具有電壓，如針對平面162所描述。
層226 (例如，平面164)可形成至層級Ll之層230上(例如，觸及觸及該層)或形成在層230上。層264具有高度H1及寬度W3 (例如，如以上針對平面160所述)。
層級Lk展示為具有上層220，該上層形成在中間層222上或形成至中間層222上(例如，觸及該中間層)，該中間層形成在下層224上或形成至下層224上，該下層形成在最低層226上或形成至最低層226上。
接下來，圖 2A
展示層級Ll之上層230，該上層包括(例如，連同超過寬度W3之邊緣的其他材料一起)或為(例如，在寬度W3內)封裝裝置非導電材料平面103g，該封裝裝置非導電材料平面將層226與層級Ll之中間層232分離。層230 (例如，平面103g)可形成至層級Ll之中間層232上(例如，觸及該中間層)或形成在中間層232上。層230具有高度H2及寬度W3。
現在，圖 2A
展示層級Ll之中間層232，該中間層包括(例如，連同超過寬度W3之邊緣的其他材料一起)或為(例如，在寬度W3內)封裝裝置導體材料(例如，純導體或金屬)水平資料信號接收傳輸線路138 (例如，第一類型之資料信號線路或跡線，諸如RX資料信號線路)，該等封裝裝置導體材料水平資料信號接收傳輸線路設置在封裝裝置非導電(例如，介電)材料部分103h之間。層232將上層230與層級Ll之下層234分離。層232 (例如，線路138及部分103h)可形成至層級Ll之下層234上(例如，觸及該下層)或形成在下層234上。層232具有高度H3及寬度W3。
水平資料信號接收傳輸線路138展示為具有高度H3及寬度W1 (介於水平相鄰部分103h之間的寬度)。非導電材料部分103h展示為具有高度H3及寬度W2 (介於水平相鄰線路138之間的寬度)。
接下來，圖 2A
展示層級Ll之下層234，該下層包括(例如，連同超過寬度W3之邊緣的其他材料一起)或為(例如，在寬度W3內)封裝裝置非導電材料平面103i，該封裝裝置非導電材料平面將中間層232與層級Ll之最低層236分離。層234 (例如，平面103i)可形成至層級Ll之最低層236上(例如，觸及該最低層)或形成在最低層236上。層234具有高度H2及寬度W3。
隨後，圖2A展示層級Ll之最低層236，該最低層包括(例如，連同超過寬度W3之邊緣的其他材料一起)或為(例如，在寬度W3內)封裝裝置導體材料(例如，純導體或金屬)接地隔離平面166，該封裝裝置導體材料接地隔離平面將層級Ll之下層234與層級Ll下方的裝置封裝150之垂直相鄰下層級之上層垂直分離。層236 (例如，平面166)可將層級Ll (例如，層232)之封裝裝置水平資料信號接收傳輸線路138 (例如，第一類型之資料信號線路或跡線，諸如設置在封裝裝置非導電材料部分103h之間的RX資料信號線路)與層級Ll下方的裝置封裝150之垂直相鄰下層級之封裝裝置水平資料信號傳送傳輸線路148 (例如，第二類型之資料信號線路或跡線，諸如設置在封裝裝置非導電材料部分之間的RX資料信號線路)垂直分離。
平面166可直接實體地連接至與平面166相同的層236或層級中之接地接點或通孔接點(例如，形成為與該等接地接點或通孔接點接觸)、電氣地耦接至，或直接附接至(例如，觸及)該等接地接點或通孔接點。在一些狀況下，接地平面166為或包括來自貼片104、插入物106、封裝110或附接至以上各項的另一裝置的接地信號，如針對平面162所描述。在一些狀況下，此接地信號為零電壓直流(DC)接地信號(例如，GND)或具有電壓，如針對平面162所描述。
層236 (例如，平面166)可形成至層級Ll下方的裝置封裝150之垂直相鄰
層級之上層上(例如，觸及該上層)或形成在該上層上。層266具有高度H1及寬度W3 (例如，如以上針對平面160所述)。
圖2B
為圖 1
及圖 2A
之接地隔離式水平資料信號傳輸線路封裝裝置的分解示意性橫截面側視圖，其展示分離水平資料信號接收及傳送層或層級的接地隔離平面。圖 2B
展示圖 1
及圖 2A
之接地隔離平面分離式資料信號封裝裝置150和分解示意性橫截面側視圖，該接地隔離平面分離式資料信號封裝裝置150諸如表示貼片104 (例如，沿長度L1)、插入物106 (例如，沿長度L2)或封裝110 (例如，沿長度L3及/或L4)中的任一個的「封裝裝置」。封裝裝置150展示為具有互連層級Lj、Lk及Ll (例如，參見圖 2A
)。
更具體而言，圖 2B
展示具有沿長度Lp之層205-236的封裝裝置150。長度Lp可表示長度L1、L2、L3或L4中之任何一個。
在一些狀況下，長度Lp介於1毫米(mm)與60 mm之間。在一些狀況下，長度Lp介於100微米與2 mm之間。在一些狀況下，長度Lp介於10 mm與14 mm之間。在一些狀況下，長度Lp介於7 mm與20 mm之間。在一些狀況下，長度Lp介於5 mm與30 mm之間。在一些狀況下，長度Lp介於40 mm與50 mm之間。可瞭解，長度Lp低通W3可為封裝裝置內之(例如，單個、一組或一層)水平資料信號接收或傳送路線之小於或大於以上提及之該等長度的適當長度。在一些狀況下，長度Lp可自百分之10跨越至裝置封裝之整個長度。
可瞭解，長度Lp可表示並非直線但在兩個水平位置之間彎曲一或多次的長度，水平資料信號傳輸線路在封裝裝置150之層級中的該兩個水平位置(例如，水平位置121及123)之間路由。在一些狀況下，長度Lp將因資料信號傳送線路(RX及/或TX)中之不同資料信號傳送線路而不同，諸如取決於該層級之兩個水平位置之間的線路之路由。在一些狀況下，水平資料信號傳輸線路在封裝裝置150之層級中於其間路由的兩個水平位置(例如，水平位置121及123)將因水平資料信號傳送線路(RX及/或TX)中之不同水平資料信號傳送線路而不同，此取決於線路之末端之路由，諸如對於線路至封裝裝置之該層級或另一層級之信號接點或通孔接點之連接。
圖2B
展示層205，該層可包括(例如，連同超過長度Lp之邊緣的其他材料一起)或為(例如，在長度Lp內)接地隔離平面160，該接地隔離平面將層級Lj之上層210與層級Lj下方的裝置封裝150之垂直相鄰層級之最低層垂直分離。層210可包括(例如，連同超過長度Lp之邊緣的其他材料一起)或為(例如，在長度Lp內)封裝裝置非導電材料平面103a，該封裝裝置非導電材料平面將層205與層級Lj之中間層212分離。層212展示為包括(例如，連同超過長度Lp之邊緣的其他材料一起)或為(例如，在長度Lp內)封裝裝置導體材料(例如，純導體或金屬)水平資料信號接收傳輸線路138 (例如，第一類型之資料信號線路或跡線，諸如RX資料信號線路)，該等封裝裝置導體材料水平資料信號接收傳輸線路設置在封裝裝置非導電(例如，介電)材料部分103b之間。例如，層212展示為具有可表示沿長度Lp延伸的線路138及/或部分103b的「138/103b」。層214可包括(例如，連同超過長度Lp之邊緣的其他材料一起)或為(例如，在長度Lp內)封裝裝置非導電材料平面103c，該封裝裝置非導電材料平面將中間層212與層級Lj之最低層216分離。層216可包括(例如，連同超過長度Lp之邊緣的其他材料一起)或為(例如，在長度Lp內)封裝裝置導體材料(例如，純導體或金屬)接地隔離平面162，該封裝裝置導體材料接地隔離平面將層級Lj之下層214與層級Lj下方的垂直相鄰層級Lk之上層220垂直分離。
圖2B
展示層220，該層可包括(例如，連同超過長度Lp之邊緣的其他材料一起)或為(例如，在長度Lp內)封裝裝置非導電材料平面103d，該封裝裝置非導電材料平面將層216與層級Lk之中間層222分離。層222可包括(例如，連同超過長度Lp之邊緣的其他材料一起)或為(例如，在長度Lp內)封裝裝置導體材料(例如，純導體或金屬)水平資料信號傳送傳輸線路148 (例如，第二類型之資料信號線路或跡線，諸如TX資料信號線路)，該等封裝裝置導體材料水平資料信號傳送傳輸線路設置在封裝裝置非導電(例如，介電)材料部分103e之間。層224可包括(例如，連同超過長度Lp之邊緣的其他材料一起)或為(例如，在長度Lp內)封裝裝置非導電材料平面103f，該封裝裝置非導電材料平面將中間層222與層級Lk之最低層226分離。層226可包括(例如，連同超過長度Lp之邊緣的其他材料一起)或為(例如，在長度Lp內)封裝裝置導體材料(例如，純導體或金屬)接地隔離平面164，該封裝裝置導體材料接地隔離平面將層級Lk之下層224與層級Lk下方的垂直相鄰層級Ll之上層230垂直分離。
圖2B
展示層230，該層可包括(例如，連同超過長度Lp之邊緣的其他材料一起)或為(例如，在長度Lp內)封裝裝置非導電材料平面103g，該封裝裝置非導電材料平面將層226與層級Ll之中間層232分離。層232可包括(例如，連同超過長度Lp之邊緣的其他材料一起)或為(例如，在長度Lp內)封裝裝置導體材料(例如，純導體或金屬)水平資料信號接收傳輸線路143 (例如，第一類型之資料信號線路或跡線，諸如RX資料信號線路)，該等封裝裝置導體材料水平資料信號接收傳輸線路設置在封裝裝置非導電(例如，介電)材料部分103h之間。層234可包括(例如，連同超過長度Lp之邊緣的其他材料一起)或為(例如，在長度Lp內)封裝裝置非導電材料平面103i，該封裝裝置非導電材料平面將中間層232與層級Ll之最低層236分離。層236可包括(例如，連同超過長度Lp之邊緣的其他材料一起)或為(例如，在長度Lp內)封裝裝置導體材料(例如，純導體或金屬)接地隔離平面166，該封裝裝置導體材料接地隔離平面將層級Ll之下層244與層級Ll下方的裝置封裝150之垂直相鄰層級之上層垂直分離。
圖3A
展示藉由針對水平相鄰信號線路之間的一系列水平資料信號傳輸線路寬度及間隔測試水平資料信號傳輸信號線路中之一個產生的眼圖之眼高度(EH)曲線及眼寬度(EW)曲線的繪圖。圖 3B
展示用於提供圖 3A
之眼高度曲線及眼寬度曲線的眼圖之一實例。在一些狀況下，裝置150之水平信號線路138及148經阻抗調諧(例如，參見圖 3A
)，以最小化裝置150之信號線路138或148 (例如，通道)中之垂直相鄰及水平相鄰信號線路之間的阻抗不連續性及串音。此可包括進行此調諧以決定或識別信號線路138或148中之信號線路之選定的目標寬度W1 (及選擇性地高度H3) (例如，給定的其他設定或已知高度及寬度，諸如以下所述)，該選定的目標寬度提供如展示為藉由試驗信號線路138或148中之一個產生的眼圖(例如，參見圖 3B
)之眼高度(EH)或眼寬度(EW)曲線(例如，參見圖 3A
)之最低振幅交叉點的最佳通道效能。EH及EW曲線(例如，曲線310-311及315-316)可為當(例如，作為運行之結果)一或多個輸入測試資料信號經發送穿過資料信號線路之長度Lp時於資料信號線路138或148之位置處的輸出信號量測(或電腦模型化)。此測試可包括發送同時測試信號，諸如步升(例如，__`|)及步降(例如，` |__)信號，穿過一類型之線路(例如，RX線路138或TX線路148)、一層級之線路(例如，層212、222或232)，或具有給定長度Lp的裝置150之所有線路138或148。此可包括進行此調諧，以決定或識別隔離式水平資料信號傳輸線路寬度W1及間隔W2，該等隔離式水平資料信號傳輸線路寬度及間隔沿長度Lp在沿信號線路138及148之通道的裝置150之路由分段中經單個線路阻抗調諧(例如，參見圖 3A
)。
線路之阻抗調諧可基於或包括如下因素：水平資料信號傳輸線路寬度W1、高度H3、長度Lp；線路與裝置150之水平相鄰水平資料信號傳輸線路之間的寬度W2；以及線路與裝置150之垂直相鄰接地平面之間的高度H2。在一些狀況下，一旦長度Lp、寬度W2、高度H2及高度H3已知(例如，基於封裝裝置150之特定設計預定或先前選擇)，則進行調諧(例如，電腦模擬、實際「貝他(beta)」裝置測試，或其他實驗室測試)，以決定或識別一系列寬度W1，該系列寬度提供如展示為藉由測試信號線路138或148中之一個產生的眼圖之眼高度(EH)或眼寬度(EW)曲線之最低振幅交叉點的最佳通道效能。
例如，圖 3A
展示藉由針對水平相鄰信號線路138或148之間的一系列水平資料信號傳輸線路寬度W1及間隔W2測試水平資料信號傳輸信號線路138或148中之一個產生的眼圖(例如，參見圖 3B
)之眼高度(EH)曲線310及311；以及眼寬度(EW)曲線315及316的繪圖。測試可包括回應於輸入信號而量測或模型化輸出信號，該等輸入信號諸如如以上對於圖 3A
所述之步升(例如，__`|)及步降(例如，` |__)信號。EH曲線310可為用於裝置150之第一設計或使用的獨立於(例如，未基於或不考慮)以上所述因素(例如，水平資料信號傳輸線路寬度W1、高度H3、長度Lp；線路與裝置150之水平相鄰水平資料信號傳輸線路之間的寬度W2；以及線路與裝置150之垂直相鄰接地平面之間的高度H2)的EH曲線。EH曲線311可為用於裝置150之第二、不同設計或使用的獨立於以上所述因素的EH曲線。EW曲線315可為用於裝置150之第一設計或使用的獨立於以上所述因素的EW曲線。EW曲線316可為用於裝置150之第二、不同設計或使用的獨立於以上所述因素的EW曲線。
在一些狀況下，此設計或使用可包括在不同曲線表示不同製造變化組合的情況下，諸如在低阻抗封裝(例如，封裝110)連接至高阻抗插入物(例如，插入物106)的情況下。在一些狀況下，此設計或使用可包括在不同曲線表示不同拐角組合或可能的組件變化組合的情況下。在一些狀況下，此設計或使用可包括在不同曲線表示不同設計或使用以調諧阻抗來最大化通道效能的情況下。在一些狀況下，圖 3A
展示來自組合可能的封裝及插入物製造拐角(來自製造變化的最大/典型/最小阻抗拐角)的各種通道的EH及EW曲線。在一些狀況下，例如，最大Z貼片+最小Z插入物+最大Z封裝，其中Z指示阻抗。在一些狀況下，EH或EW曲線以下的共用或交叉區域展示通道EH/EW解空間。在一些狀況下，最佳化阻抗值受提供包圍所有可能的通道製造變化的最大EH/EW的EH或EW曲線之交叉點束縛。
圖3B
展示用於提供圖 3A
之眼高度曲線310及311；以及眼寬度(EW)曲線315及316的眼圖342之一實例。圖 3B
展示圖解340，該圖解具有垂直y軸342，該垂直y軸指示在試驗信號施加至資料信號線路時量測的輸出信號之振幅。x軸344為時間標度，該時間標度對映在輸出信號經時間同步化為同相，以使得步升及步降信號將通常形成矩形或正方形，但形成中心六邊形形狀的「眼」346時量測的輸出資料信號345之同相版本。眼346具有y軸眼高度350及x軸眼寬度355。因此，EH曲線310-311可為用於不同設計之眼高度350，及用於裝置550之不同信號線路寬度W1及間隔W2之實例。因此，EW曲線315-316可為用於不同設計之眼寬度355，及用於裝置550之不同信號線路寬度W1及間隔W2之實例。
可瞭解，眼圖(例如，如圖 3B
中所示)可為高速數位傳輸(例如，沿資料線路138及148)中的信號之品質之常見指示符。示波器可用來藉由覆蓋由母鐘驅動的長資料串流之不同分段之拂掠來產生眼圖。觸發邊緣可為正的或負的，但在延遲週期之後出現的顯示脈衝可走任一條路；無法預先知道任意位元之值。因此，當許多此類變遷已經覆蓋時，正脈衝及負脈衝疊加在彼此上(例如，如由圖 3B
中之信號345所示)。覆蓋許多位元產生眼圖，之所以如此是因為所得影像看起來像眼圈之開口(例如，如由圖 3B
中之眼346所示)。
在理想世界中，眼圖(例如，如由圖 3B
中之信號345所示)將看起來像矩形盒子。實際上，通訊為不完全的，因此變遷並未完全地在彼此之頂部上排成行，且眼形圖案產生(例如，如由圖 3B
中之眼346所示)。在示波器上，眼圖之形狀將取決於各種類型之觸發信號(例如，輸入測試信號)，諸如時鐘觸發器、分裂時鐘觸發器及圖案觸發器。不同位元在時序及振幅方面的差異使眼開口收縮。
另外，對於以吉赫傳輸速度操作的資料鏈路(例如，裝置150)，可影響信號(例如，眼之形狀、EW及EH)之完整性的變數可包括：(例如，資料信號傳輸線路138及148)傳輸線路效應；阻抗失配；信號路由；終止方案；接地方案；來自其他信號線路、連接器及電纜的干擾；以及當信號線路之相鄰對上的信號雙態觸變時，該等線路上的該等信號間的串音可干擾該等線路上(例如，線路138及148上)的其他信號。
在一些狀況下，曲線310-311及315-316針對接地隔離平面分離式資料信號封裝裝置150之水平資料信號傳輸線路(例如，RX線路138或TX線路148)之選定的(例如，預定的、所要的、恆定的或一定)長度Lp。在一些狀況下，曲線310-311及315-316亦針對選定的信號線路高度H3及信號線路與垂直相鄰接地平面或其他信號線路之間的間隔H2。
在一些其他狀況下，調諧包括知道長度Lp、寬度W2及高度H2，隨後調諧以決定或識別為線路提供預定或目標阻抗的一系列寬度W1及高度H3。
更具體而言，圖 3A
展示圖表300，該圖表描繪針對沿水平X軸330的信號線路(例如，RX線路138或TX線路148)之寬度W1及信號線路(例如，RX或TX線路138或148)中之水平相鄰信號線路之間的間隔W2之不同對沿垂直Y軸320調諧曲線310-311及315-316之振幅。雖然圖 3A
在相同圖表300上展示曲線310-311及315-316之振幅，但可瞭解該等曲線可在具有不同振幅標度Y軸但具有相同X軸330的不同圖表上(例如，曲線全部展示為垂直地標度在圖表300上(例如，沿軸320向上或向下移動)以針對曲線比較交叉點)。曲線310-311及315-316可為當(例如，作為運行之結果)一或多個測試資料信號經發送穿過資料信號線路(例如，RX線路138或TX線路148)之長度Lp時在資料信號線路之位置處的輸出信號量測(或電腦模型化)。
圖表300展示EH曲線310及311之交叉點312。可瞭解，曲線310及311表示多於兩個曲線，但該等曲線在點312處具有最低Y軸交叉點。圖表300展示EW曲線315及316之交叉點317。可瞭解，曲線315及316表示多於兩個曲線，但該等曲線在點317處具有最低Y軸交叉點。
圖3A
沿具有值W、X、Y及Z的垂直軸320展示EW及EH曲線振幅，該等值諸如表示用於曲線310-311或315-316之不同振幅(例如，曲線315-316或310-311可分別按比例縮放，以配合至相同圖表或繪圖上)。在一些狀況下，對於曲線310-311，值W、X、Y及Z表示不同的線性遞增EH信號振幅值(例如，源自測試信號的EH之電壓振幅)，諸如0.1伏特、0.15伏特、0.2伏特及0.25伏特。在一些狀況下，對於曲線315-316，值W、X、Y及Z表示不同的線性遞增EW信號時間值(例如，源自測試信號的EW之時間值)諸如3.0 E-11秒、3.5 E-11秒、4.0 E-11秒及4.5 E-11秒。
圖3A
沿具有對值A/B、C/D、E/F、G/H、I/J、K/L、M/N及O/P的水平軸330展示寬度W1/間隔W2之對。在一些狀況下，每一對值之聚合(例如，加法) (例如，值A加值B；或值O加值P等)表示相同和或恆定值(例如，諸如節距寬度PW1)。在一些狀況下，和介於100 um與200 um之間。在一些狀況下，該和介於120 um與150 um之間。在一些狀況下，該和介於130 um與140 um之間。在一些狀況下，對值A/B表示介於60 um與80 um之間的寬度W1，及介於55 um與75 um之間的間隔W2；對值O/P表示介於25 um與45 um之間的寬度W1，及介於90 um與110 um之間的間隔W2；且其他對處於值A/B與值O/P之間的線性間距處。在一些狀況下，對值A/B表示70/65 um之寬度/間隔，對值C/D表示65/70 um之寬度/間隔，對值E/F表示60/75 um之寬度/間隔，對值G/H表示55/80 um之寬度/間隔，對值I/J表示50/85 um之寬度/間隔，對值K/L表示45 /90 um之寬度/間隔，對值M/N表示40/95 um之寬度/間隔，且對值O/P表示35/100 um之寬度/間隔。
在一些狀況下，Y軸320表示為定量測試信號線路(例如，RX線路138或TX線路148)之通道效能的優質數的眼高度或眼寬度；且X軸330為恆定節距處的信號線路寬度W1/線路間隔W2之組合(線路寬度W1+線路間隔W2=恆定節距PW，諸如PW1)。根據實施例，裝置150之水平信號線路138或148之阻抗調諧包括(或為)選擇(或「調諧」)單個水平路由信號線路(例如，TX及RX線路)阻抗，諸如用來將信號線路寬度W1/線路間隔W2之組合選擇至最佳化點(或將TX及RX線路「調諧」至該最佳化點或在該最佳化點處「調諧」TX及RX線路)，以達成如展示為EH或EW曲線(例如，諸如圖 3A
中所示)之最低交叉點的最佳通道效能。
根據實施例，裝置150之水平信號線路138或148之阻抗調諧包括基於使用EH及EW交叉點312及/或點317的計算或作為該計算之結果選定的X軸330上的一個或一系列位置之各種可能的選擇。可瞭解，此調諧可包括基於使用交叉點312及/或點317的計算或作為該計算之結果，針對信號線路138及148中之一個或兩個沿軸330選擇或識別一個或一系列寬度/間隔W1/W2。
在一些狀況下，此阻抗調諧包括或為選擇藉由測試信號線路138或148中之一個產生的眼圖之眼高度(EH)曲線310-312或眼寬度(EW)曲線315-316之最低振幅交叉點312。在此，例如，如圖 3A
中所示，在點312下方的X軸330位置I/J；或在點312下方的介於I/J與K/L之間的中點處的位置可經選擇來用於信號線路138及148中之一個或兩個之寬度W1及間隔W2。在一些狀況下，該等位置中之一個可用於信號線路138及148中兩者。在一些狀況下，該等位置中任一個周圍的一系列寬度W1及間隔W2(例如，W1及W2公差，諸如任一位置周圍百分之5或百分之10)可用於信號線路138及148中兩者。在一些狀況下，該等位置之間的一系列寬度W1及間隔W2(例如，該系列內的W1及W2公差或該系列內的任何位置)可用於信號線路138及148中兩者。
根據一些實施例，阻抗調諧包括或為選擇藉由測試信號線路138或148中一個產生的最低振幅交叉點312及點317。在此，例如，如圖 3A
中所示，在點312下方的I/J與I/J與點312下方的K/L之間的中點之間的X軸330位置(例如，該I/J與該中點之間的中點，及該I/J及該中點之平均值，或該I/J與該中點之間的另一統計計算)可經選擇來用於信號線路138及148中一個或兩個之寬度W1及間隔W2。在一些狀況下，其間的位置可用於信號線路138及148中兩者。在一些狀況下，其間的位置周圍的一系列寬度W1及間隔W2(例如，W1及W2公差，諸如任一位置周圍百分之5或百分之10)可用於信號線路138及148中兩者。可瞭解，可基於交叉點312及317選擇各種其他適當位置。
可瞭解，如以上所述之此調諧可用於或表示裝置150之線路138或148中之單一一個、一層級中全部，或全部之調諧。可瞭解，如以上所述之此調諧可藉由不同於圖 3A
中所示之凸曲線310-311及315-316的曲線表示，諸如在沿軸330的選定的寬度W1/間隔W2經選擇為在沿垂直軸320的不同曲線之最高點處的情況下。
在一些狀況下，此阻抗調諧提供(例如，藉由決定或識別用於信號線路138及148中兩者之一系列或選定的目標寬度W1及間隔W2)：(1)用於線路138及148 (例如，具有長度Lp；寬度W1；線路與裝置150之水平相鄰水平資料信號傳輸線路之間的寬度W2；以及線路與裝置150之垂直相鄰接地平面之間的高度H2)之最佳通道效能，(2)在沿通道的裝置150之路由分段(例如，沿長度Lp的信號線路138或148)中經單個線路阻抗調諧的水平資料信號傳輸線路(例如，信號線路138及148)之電氣隔離，及(3)裝置150之信號線路138或148中之垂直相鄰及水平相鄰信號線路之間的最小化的阻抗不連續性及串音。
在一些狀況下，以上調諧包括單獨地調諧插入物106、貼片104及封裝110之線路138及148。在一些狀況下，該調諧包括單獨地調諧插入物106及貼片104或封裝110之線路138及148。在一些狀況下，以上調諧包括插入物106之調諧線路138及148經調諧，但貼片104及封裝110之信號線路未經調諧。在一些狀況下，插入物106之線路138及148之寬度W1及間隔W2藉由如以上所述之調諧決定；且貼片104及封裝110之寬度W1及間隔W2基於其他因素或不包括以上所述之調諧的設計參數決定。
圖4
為根據本文所描述之實施例的用於形成接地隔離式水平資料信號傳輸線路封裝裝置之製程的流程圖。圖 4
展示製程400，該製程可為用於形成圖 1
至圖 3
中任一個之封裝150之本文所描述之實施例的製程。該製程亦可為用於形成如以下進一步所述之圖 5
至圖 12
之某些層級或層的製程。在一些狀況下，製程400為用於形成具有接地隔離平面的接地隔離式水平資料信號傳輸線路封裝裝置之製程，該接地隔離平面分離水平資料信號接收及傳送層或層級(例如，互連層級)。每一層級可具有非導電(例如，介電)材料之上層；具有介於非導電(例如，介電)材料部分之間的導體材料(例如，純導體或金屬)資料信號線路(例如，跡線)；非導電(例如，介電)材料之下層；以及導體材料(例如，純導體或金屬)之最低層級接地隔離平面。
製程400開始於選擇性的方塊410處，在該方塊處，形成封裝裝置之第一(例如，下)互連層級Lk，該第一互連層級Lk具有第一互連層級Lk之第一類型(例如，RX或TX)之封裝裝置導體材料水平資料信號傳輸線路(例如，第一類型之資料信號線路或跡線，諸如設置在封裝裝置非導電材料部分之間的RX或TX資料信號線路)。
在一些狀況下，方塊410可僅包括形成具有水平地設置在介電材料部分103e之間的第一類型之資料TX信號148線路的層級Lk之中間層222；以及將介電材料之上層220或具有介電材料的上層220形成至層222上。在一些狀況下，方塊410包括首先形成最低層226，隨後將下層224層形成至層226上，隨後將中間層222 (例如，如以上所述)形成至層224上(及隨後將上層220形成至層222上，如以上所述)。
方塊410之第一示例性實施例可包括(例如，在形成上層220之前)，在下層224 (例如，ajinomoto累積膜(ABF))之頂部表面上形成遮罩(例如，乾膜抗蝕劑(DFR)，未示出)，該遮罩具有(1)層224上的第一開口，用來在該等第一開口中形成層222之第一類型之資料TX信號148線路。在一些狀況下，第一開口可對層224上的遮罩中之不同的、第二開口水平開放且處於與該不同的、第二開口連通中，資料TX信號接點或資料TX信號通孔接點將形成於該等不同的、第二開口中。此等狀況中之一些可包括在形成遮罩層之前，在層224上的導體材料之晶種層之無電電鍍。在此狀況下，方塊410隨後可包括同時形成導電材料(例如，在開口之暴露晶種層上電鍍)，以在第一開口中形成層222之資料TX信號148線路(且選擇性地在層222之第二開口中形成資料TX信號或資料TX信號通孔接點)。
在此等狀況中之一些下，同時形成導電材料可包括在第一(及選擇性地第二)開口中的該導電材料之同一製程、電鍍、沉積或生長期間形成層222之資料TX信號148線路中之全部(及選擇性地層222之第二開口中的資料TX信號或資料TX信號通孔接點中之全部)之該導電材料。在一些狀況下，同時形成導電材料包括第一(及選擇性地第二)開口中的導體材料之電解電鍍(例如，在晶種層之無電電鍍上)。
在此等狀況中之一些狀況下，在同時形成導電材料之後，移除遮罩(例如，DFR)。此移除亦可包括自開口之間移除晶種層。隨後可在遮罩經移除之處沉積介電材料103e (例如，ajinomoto累積膜(ABF))。在一些狀況下，形成遮罩包括形成遮罩材料之毯覆層及蝕刻毯覆層以形成第一(及選擇性地第二)開口。
接下來，在方塊420處，封裝裝置之第二(例如，上)層級Lj之最低層經形成於層級Lk上或形成至層級Lk上(例如，觸及該層級)；層級Lj具有導體材料(例如，純導體或金屬)接地隔離平面，該導體材料接地隔離平面將第一層級Lk之第一類型(例如，RX或TX)之封裝裝置導體材料水平資料信號傳輸線路與將要形成在層級Lk上方的垂直相鄰層級Lj之第二類型(例如，TX或RX；分別與第一類型RX或TX相反)之封裝裝置導體材料水平資料信號傳輸線路(例如，第二類型之資料信號線路或跡線，諸如設置在封裝裝置非導電材料部分之間的TX或RX資料信號線路)垂直分離。
在一些狀況下，方塊420可僅包括將具有導體材料接地隔離平面162的層級Lj之最低層216形成至層級Lk之上層220上；以及形成具有水平地設置在介電材料部分103b之間的第二類型之資料RX信號138的層級Lj之中間層212。在一些狀況下，方塊420包括首先將最低層216形成至層220上(例如，如以上所述)，隨後將下層214形成至層216上，隨後將中間層212 (例如，如以上所述)形成至層214上；以及隨後將介電材料之上層210或具有介電材料的上層210形成至層212上。
方塊420之第一示例性實施例可包括(例如，在形成中間層212之前)，在層級Lk之上層220 (例如，ajinomoto累積膜(ABF))之頂部表面上形成遮罩(例如，DFR，未示出)，該遮罩具有(1)層220上的第一開口，用來在該第一開口中形成層216之隔離平面162。在一些狀況下，第一開口可對層220上的遮罩中之不同的、第二開口水平開放且處於與該不同的、第二開口連通中，接地接點或接地小瓶接點將形成於該等不同的、第二開口中。此等狀況中之一些可包括在形成遮罩層之前，在層220上的導體材料之晶種層之無電電鍍。
在此狀況下，方塊420隨後可包括同時形成導電材料(例如，在開口之暴露晶種層上電鍍)以在第一開口中形成層216之隔離平面162 (及選擇性地在層216之第二開口中形成接地接點或接地小瓶接點)。
在此等狀況中之一些下，同時形成導電材料可包括在第一(及選擇性地第二)開口中的該導電材料之同一製程、沉積或生長期間，形成層216之隔離平面162中之全部(及選擇性地層216之第二開口中的接地接點或接地小瓶接點中之全部)之該導電材料。在一些狀況下，同時形成導電材料包括第一(及選擇性地第二)開口中的導體材料之電解電鍍(例如，在晶種層之無電電鍍上)。
在此等狀況中之一些狀況下，在同時形成導電材料之後，移除遮罩(例如，DFR)。此移除亦可包括自開口之間移除晶種層。隨後可在遮罩經移除之處沉積介電材料 (例如，ajinomoto累積膜(ABF))。在一些狀況下，形成遮罩包括形成遮罩材料之毯覆層及蝕刻毯覆層以形成第一(及選擇性地第二)開口。
接下來，在選擇性的方塊430處，將封裝裝置之第二互連層級Lj之層形成於或形成至層級Lk上(例如，觸及層級Lk)；層級Lj具有形成在層級Lk上方的層級Lj之第二類型(例如，TX或RX；分別與第一類型RX或TX相反)之封裝裝置導體材料水平資料信號傳輸線路(例如，第二類型之資料信號線路或跡線，諸如設置在封裝裝置非導電材料部分之間的TX或RX資料信號線路)。
在一些狀況下，方塊430可僅包括形成具有水平地設置在介電材料部分103b之間的第二類型之資料TX信號148線路的層級Lj之中間層212；以及將介電材料之上層210或具有介電材料的上層210形成至層212上。在一些狀況下，方塊430包括首先形成最低層216，隨後將下層214層形成至層216上，隨後將中間層212 (例如，如以上所述)形成至層214上(及隨後將上層210形成至層212上，如以上所述)。
方塊430之第一示例性實施例可包括(例如，在形成上層210之前)，在下層214 (例如，ajinomoto累積膜(ABF))之頂部表面上形成遮罩(例如，DFR，未示出)，該遮罩具有(1)層214上的第一開口，用來在該等第一開口中形成層212之第二類型之資料RX信號138線路。在一些狀況下，第一開口可對層214上的遮罩中之不同的、第二開口水平開放且處於與該等不同的、第二開口連通中，資料RX信號接點或資料RX信號通孔接點將形成於該等不同的、第二開口中。此等狀況中之一些可包括在形成遮罩層之前，在層214上的導體材料之晶種層之無電電鍍。在此狀況下，方塊430隨後可包括同時形成導電材料(例如，在開口之暴露晶種層上電鍍)以在第一開口中形成層212之資料RX信號138線路(及選擇性地在層212之第二開口中形成資料RX信號或資料RX信號通孔接點)。
在此等狀況中之一些下，同時形成導電材料可包括在第一(及選擇性地第二)開口中的該導電材料之同一製程、電鍍、沉積或生長期間形成層212之資料RX信號138線路中之全部(及選擇性地層212之第二開口中的資料RX信號或資料RX信號通孔接點中之全部)之該導電材料。在一些狀況下，同時形成導電材料包括第一(及選擇性地第二)開口中的導體材料之電解電鍍(例如，在晶種層之無電電鍍上)。
在此等狀況中之一些狀況下，在同時形成導電材料之後，移除遮罩(例如，DFR)。此移除亦可包括自開口之間移除晶種層。隨後可在遮罩經移除之處沉積介電材料103b (例如，ajinomoto累積膜(ABF))。在一些狀況下，形成遮罩包括形成遮罩材料之毯覆層及蝕刻毯覆層以形成第一(及選擇性地第二)開口。
在一些狀況下，方塊410、420及430中的導體材料之沉積或生長可藉由用於形成如以下進一步所述之封裝裝置之製程。在一些狀況下，方塊410、420及430中的介電材料之沉積或生長可藉由用於形成如以下進一步所述之封裝裝置之製程。可瞭解，本文針對方塊410、420及430之描述亦可包括ABF之金屬熱壓；ABF之預固化；ABF之CO2或UV-YAG雷射；Cu晶種層之乾燥；及/或ABF之快速蝕刻及退火以根據需要充分固化ABF以進行方塊410、420及430之本文描述。
接下來，在返回箭頭440處，製程400可藉由返回至選擇性方塊410之第二執行來繼續，在該選擇性方塊處，形成封裝裝置之另一「第一」(例如，下)互連層級，該另一「第一」互連層級具有第一類型(例如，RX或TX)之封裝裝置導體材料水平資料信號傳輸線路。隨後，製程400可繼續進行方塊420之第二執行，及選擇性方塊430之第二執行。製程400可以此方式繼續，直至完成預定或充分數目之層級或返回製程以形成所要的封裝裝置150。在一些狀況下，該製程可重複3至10次。
接下來，在製程400之第一示例性狀況下，方塊410可僅包括形成如本文所描述之層222；方塊420可僅包括形成如本文所描述之層216；且方塊430可僅包括形成如本文所描述之層212。在第二示例性狀況下，方塊410可包括形成如本文所描述之層220、222及224；方塊420可包括形成如本文所描述之層216；且方塊430可包括形成如本文所描述之層210、212及214。
在第三示例性狀況下，方塊410可包括形成如本文所描述之層232；方塊420可包括形成如本文所描述之層226；且方塊430可包括形成如本文所描述之層222。在第四示例性狀況下，方塊410可包括形成如本文所描述之層230、232及234；方塊420可包括形成如本文所描述之層226；且方塊430可包括形成如本文所描述之層220、222及224。
一些狀況可包括以上第一及第三示例性狀況(例如，之後為第一示例性狀部的第三示例性狀況)。一些狀況可包括以上第二及第四示例性狀況(例如，之後為第二示例性狀況的第四示例性狀況)。
可瞭解，雖然圖 1
至圖 4
展示用於具有RX信號線路之層級Lj、具有TX信號線路之層級Lk及具有RX信號線路之層級Ll的實施例，且對應的描述描述該等實施例，但各圖及描述亦適用於存在平面160與162之間的兩層RX信號；平面162與164之間的兩層TX信號；以及平面164與166之間的兩層RX信號等的實施例。
例如，類似於圖 4
之製程400的製程之一實施例可包括在繼續進行方塊420之前進行方塊410兩次，因此形成封裝裝置之第一(例如，下)互連層級Lk，該第一互連層級具有第一互連層級Lk之兩層第一類型(例如，RX或TX)之封裝裝置導體材料水平資料信號傳輸線路(例如，第一類型之資料信號線路或跡線，諸如設置在封裝裝置非導電材料部分之間的RX或TX資料信號線路)。隨後進行方塊420以形成接地平面。隨後在方塊420之後進行方塊430兩次，因此形成封裝裝置之第二(例如，上)互連層級Lj，該第二互連層級具有第二互連層級Lj之兩層第二類型(例如，TX或RX；分別與第一類型RX或TX相反)之封裝裝置導體材料水平資料信號傳輸線路(例如，第一類型之資料信號線路或跡線，諸如設置在封裝裝置非導電材料部分之間的TX或RX資料信號線路)。
在一些狀況下，類似於圖 4
之製程400的製程之另一實施例可包括進行方塊410三次或四次；進行方塊420；隨後進行方塊430三次或四次(例如，與方塊410相同的次數)。
一些狀況，類似於圖 4
之製程400的製程之以上兩個實施例可包括可包括以上製程400之第一及第三示例性狀況(例如，之後為第一示例性狀況的第三示例性狀況)。一些狀況可包括以上第二及第四示例性狀況(例如，之後為第二示例性狀況的第四示例性狀況)。
可瞭解，雖然圖 1
至圖 4
展示用於具有RX信號線路之層級Lj、具有TX信號線路之層級Lk及具有RX信號線路之層級Ll的實施例，且對應的描述描述該等實施例，但各圖及描述亦適用於順序可顛倒的實施例，諸如對於層級Lj具有TX信號線路、層級Lk具有RX信號線路且層級Ll具有TX信號線路的實施例。
可瞭解，雖然圖1至圖4展示用於具有RX信號線路及TX信號線路之層級的實施例，且對應的描述描述該等實施例，但各圖及描述亦適用於其他類型之資訊、時鐘、時序、交流電(AC)或資料信號可在該等信號線路上的實施例。
在一些狀況下，接地平面160-166各自分別電子地耦接至(例如，觸及、形成為具有，或直接附接至)裝置150之接地接點，諸如設置在與每一接地平面相同的層中的接地接點。該等接地平面亦可分別各自延伸為設置在第一接地平面上方及下方的層級之水平TX及RX信號接點中之全部之間的平坦平面。例如，在一些狀況下，接地隔離平面162延伸為設置在層級Lj (包括存在1、2、3或4層RX信號線路的實施例)之水平RX信號線路中之全部與層級Lk (包括存在1、2、3或4層RX信號線路的實施例)之水平TX信號線路中之全部之間的垂直定位中的導電材料之水平平坦接地隔離平面；且/或平面164延伸為設置在層級Lk (包括存在1、2、3或4層RX信號線路的實施例)之水平TX信號線路中之全部與層級Ll (包括存在1、2、3或4層RX信號線路的實施例)之水平RX信號線路中之全部之間的垂直定位中的導電材料之水平平坦接地隔離平面。
在一些狀況下，封裝裝置150之接地平面(例如，平面160-166)可各自為跨於垂直介於一層級之每一水平資料信號傳輸線路(例如，RX或TX)與該接地平面(例如，該一層級)上方(或下方)的所有層級之所有資料信號傳輸線路之間的層的接地隔離平面或平面結構，因此減少(例如，藉由一因數或2倍、3倍、5倍或10倍)一層級(例如，「侵略者(agressor)」)之水平資料信號傳輸線路中每一個與該接地平面(例如，該一層級)上方(或下方)的所有層級之所有資料信號傳輸線路之間的「資料信號傳輸線路」串音。
例如，在一些狀況下，接地隔離平面162延伸為設置在層級Lj (包括存在1、2、3或4層RX信號線路的實施例)之水平RX信號線路中之全部與層級Lk (包括存在1、2、3或4層TX信號線路的實施例)之水平TX信號線路中每一個之間的垂直定位中的導電材料之水平平坦接地隔離平面，因此減少藉由層級Lj (例如，「侵略者」)之水平RX信號線路中之全部產生或創建的「資料信號傳輸線路」串音，以免到達層級Lk之水平TX信號線路中每一個。另外，在一些狀況下，接地隔離平面164延伸為設置在層級Lk (包括存在1、2、3或4層RX信號線路的實施例)之水平TX信號線路中之全部與層級Ll (包括存在1、2、3或4層RX信號線路)之水平RX信號線路中每一個之間的垂直定位中的導電材料之水平平坦接地隔離平面，因此減少藉由層級Lk (例如，「侵略者」)之水平TX信號線路中之全部產生或創建的「資料信號傳輸線路」串音，以免到達層級Ll之水平RX信號線路中每一個。
例如，藉由為電氣地接地(例如，具有接地信號)的導電材料之層，接地隔離平面162及164 (及選擇性地160及162)中每一個延伸為導電材料之水平平坦接地隔離平面，該等水平平坦接地隔離平面可由於接地導電材料之量，及兩個層級之間的導電接地材料之位置，而吸收，或屏蔽藉由平面(例如，「侵略者」)上方(或下方)的垂直相鄰層級之一資料信號傳輸線路產生的電磁串音信號，以免到達一層級之資料信號傳輸線路中每一個。在一些狀況下，每一平面吸收或屏蔽電磁串音信號包括減少藉由經由垂直相鄰層級(例如，「侵略者」)之水平資料信號傳輸線路中之一個接收或傳送的第一資料信號類型(例如，RX或TX)之非所要電容性、感應性或導電性耦合引起的電氣串音，以免到達經由接地平面屏蔽的一層級(例如，其中平面垂直介於垂直相鄰層級與該一層級之間)之水平資料信號傳輸線路中之每一個或任一個接收或傳送的第二資料信號類型(例如，TX或RX；分別與第一類型RX或TX相反)(例如，影響該第二資料信號類型或反映於該第二資料信號類型中)。
此電氣串音可包括由兩個資料信號類型引起的干擾，該兩個資料信號類型由於在垂直相鄰層級(例如，如以上所述)中攜帶信號的水平資料信號傳輸線路(例如，導電材料)之間的電磁(感應性)或靜電(電容性)耦合而變得部分地疊加在彼此上。此電氣串音可包括其中來自改變第一水平資料信號傳輸線路(例如，「侵略者」)之電流流量的磁場在另一垂直相鄰層級(例如，如以上所述)之第二水平資料信號傳輸線路中感應電流。在一些狀況下，減少的串音藉由兩個信號線路之間的互感及電容引起或控制。
在一些實施例中，接地隔離平面160、162、164或166中任一個或每一個如以上所述減少電氣串音(1)而不增加水平資料信號傳輸線路之間的距離或間隔W2，且(2)不重新排序層或層級中的水平資料信號傳輸線路之任何水平順序或序列。
在一些狀況下，接地隔離式水平資料信號傳輸線路封裝裝置具有包圍水平資料信號傳輸線路(例如，導體材料或金屬信號跡線)的接地隔離線路，該等水平資料信號傳輸線路經路由穿過封裝裝置。隔離線路可包圍(例如，垂直地及水平地分離)封裝裝置層或層級(例如，互連層級)之相鄰水平資料信號接收(RX)及傳送(TX)信號線路。
更具體而言，每一層級可具有非導電(例如，介電)材料之上層；及具有介於(1)水平相鄰非導電(例如，介電)材料部分之間的導體材料(例如，純導體或金屬)資料信號線路(例如，跡線)的下層，該等水平相鄰非導電材料部分介於(2)導體材料(例如，純導體或金屬)之水平相鄰接地隔離線路(例如，跡線)之間。一非導電材料部分可水平相鄰於每一資料信號線路之外側；且一接地隔離線路可水平相鄰於非導電材料部分中每一個之外側。換言之，兩個接地隔離線路水平地包圍兩個非導電材料部分，該兩個非導電材料部分水平地包圍每一資料信號線路。在一些狀況下，兩個接地隔離線路經描繪為水平地包圍每一資料信號線路(例如，在每一資料信號線路水平左側及右側)。
每一層級亦可具有與其上方的垂直相鄰層級之接地隔離線路相比的該層級之下層導體材料資料信號線路之水平(例如，橫向)交錯間隔，使得其下層導體材料資料信號線路直接設置在該層級上方的垂直相鄰層級之接地隔離線路下方。在此，層級之垂直相鄰非導電(例如，介電)材料上層可將層級之下層導體材料資料信號線路與該層級上方的垂直相鄰層級之接地隔離線路垂直分離。類似地，每一層級亦可具有與其下方的垂直相鄰層級之接地隔離線路相比的該層級之下層導體材料資料信號線路之交錯間隔，使得其下層導體材料資料信號線路直接設置在該層級下方的垂直相鄰層級之接地隔離線路上方。在此，該層級下方的垂直相鄰層級之垂直相鄰非導電(例如，介電)材料上層可將層級之下層導體材料資料信號線路與該層級下方的垂直相鄰層級之接地隔離線路垂直分離。換言之，兩個接地隔離線路垂直地包圍兩個非導電材料層，該兩個非導電材料層垂直地包圍每一資料信號線路。在一些狀況下，兩個接地隔離線路經描述為垂直地包圍每一資料信號線路(例如，在每一資料信號線路垂直上方及下方)。
兩個接地隔離線路之組合水平地包圍每一資料信號線路；且垂直地包圍每一資料信號線路的兩個接地隔離線路可經描述為「同軸地」包圍每一資料信號線路的四個接地隔離線路。
水平地、垂直地或同軸地包圍水平資料信號傳輸線路的接地隔離線路可減少水平資料信號傳輸線路中之水平及垂直相鄰水平資料信號傳輸線路之間的串音且增加該等水平及垂直相鄰水平資料信號傳輸線路之隔離。在一些狀況下，隔離線路減少垂直相鄰層級之間(例如，彼此上方及下方的層級中的TX信號線路與RX信號線路之間)的串音，且減少彼此水平相鄰(例如，在裝置封裝之單個垂直層級或層中)的水平資料信號傳輸線路之間的串音。接地隔離式水平資料信號傳輸線路封裝裝置之此實施例可經描述為接地隔離「同軸」線路分離式資料信號封裝裝置(例如，參見裝置550)。
圖5
為包括接地隔離式水平資料信號傳輸線路封裝裝置的計算系統的示意性橫截面側視圖及長度視圖。圖 5
展示包括接地隔離式水平資料信號傳輸線路封裝裝置的計算系統500的示意性橫截面側視圖，該等接地隔離式水平資料信號傳輸線路封裝裝置諸如貼片504、插入物506及封裝510。在一些狀況下，系統500具有安裝在貼片504上的CPU晶片102，該貼片在第一位置107處安裝在插入物506上。該圖亦展示在第一位置101處安裝在封裝510上的晶片108；以及在第二位置111處安裝在晶片510上的晶片109。封裝510在第二位置113處安裝在插入物506上。例如，晶片102之底部表面使用錫銲凸塊或凸塊柵格陣列(BGA) 112安裝在貼片504之頂部表面105上。貼片504之底部表面使用錫銲凸塊或BGA 114在第一位置107處安裝在插入物506之頂部表面105上。另外，晶片108之底部表面使用錫銲凸塊或BGA 118在第一位置101處安裝在封裝510之頂部表面103上。晶片109之底部表面使用錫銲凸塊或BGA 119在位置111處安裝在封裝510之表面103上。封裝510之底部表面使用錫銲凸塊或BGA 116在第二位置113處安裝在插入物506之表面105上。
在一些狀況下，系統500與100之間的唯一差異為貼片504與104；插入物506與106；以及封裝510與110之間的差異。在一些狀況下，貼片504與104；插入物506與106；以及封裝510與110之間的唯一差異在於貼片504、插入物506及封裝510為或具有接地隔離「同軸」線路分離式資料信號封裝裝置550，而非接地隔離平面分離式資料信號封裝裝置150。換言之，在一些狀況下，貼片504與104；插入物506與106；以及封裝510與110之間的唯一差異在於水平資料信號傳輸線路122、126、130及135為或具有接地隔離「同軸」線路分離式資料信號封裝裝置550，而非接地隔離平面分離式資料信號封裝裝置150。
圖5
亦展示垂直資料信號傳輸線路120，該等垂直資料信號傳輸線路起源於晶片102中且垂直向下延伸穿過凸塊112並進入貼片504之垂直層級中，諸如在第一水平位置121處向下延伸至貼片504之層級Lm-Lq。
圖5
亦展示貼片水平資料信號傳輸線路122，該等貼片水平資料信號傳輸線路起源於貼片504之層級Lm-Lq中的第一水平位置121處，且沿層級Lm-Lq之長度L1穿過層級Lm-Lq水平延伸至貼片504之層級Lm-Lq中的第二水平位置123。
接下來，圖 5
展示垂直資料信號傳輸線路124，該等垂直資料信號傳輸線路起源於貼片504中且向下垂直延伸穿過凸塊114並進入插入物506之垂直層級中，諸如向下延伸至第一水平位置125處的插入物506之層級Lm-Lq。
圖5
亦展示插入物水平資料信號傳輸線路126，該等插入物水平資料信號傳輸線路起源於插入物506之層級Lm-Lq中的第一水平位置125處，且沿層級Lm-Lq之長度L2穿過層級Lm-Lq水平延伸至插入物506之層級Lm-Lq中的第二水平位置127。
接下來，圖 5
展示垂直資料信號傳輸線路128，該等垂直資料信號傳輸線路起源於插入物506中，諸如起源於插入物506之第二水平位置127處的層級Lm-Lq處且垂直向上延伸至封裝510之第一水平位置129處的封裝510之層級Lm-Lq。
圖5
亦展示封裝裝置水平資料信號傳輸線路130，該等封裝裝置水平資料信號傳輸線路起源於封裝510之層級Lm-Lq中的第一水平位置125處且沿層級Lm-Lq之長度L3穿過層級Lm-Lq水平延伸至封裝510之層級Lm-Lq中的第二水平位置131。
接下來，圖 5
展示垂直資料信號傳輸線路132，該等垂直資料信號傳輸線路起源於封裝510中，諸如起源於封裝510之第二水平位置131處的層級Lm-Lq處且向上延伸至晶片108之底部表面且終止於該底部表面處。
圖5
亦展示垂直資料信號傳輸線路133，該等垂直資料信號傳輸線路起源於晶片108中且向下垂直延伸至封裝510之第一水平位置134處的封裝510之層級Lm-Lq。
圖5
亦展示封裝裝置水平資料信號傳輸線路135，該等封裝裝置水平資料信號傳輸線路起源於封裝510之層級Lm-Lq中的第三水平位置134處且沿層級Lm-Lq之長度L4穿過層級Lm-Lq水平延伸至封裝510之層級Lm-Lq中的第二水平位置136。
接下來，圖 5
展示垂直資料信號傳輸線路137，該等垂直資料信號傳輸線路起源於封裝110中，諸如起源於封裝510之第四水平位置136處的層級Lm-Lq處，且向上延伸至晶片109之底部表面且終止於該底部表面處。
在一些狀況下，線路120、122、124、126、128、130、132、133、135及/或137之資料信號傳輸信號為或包括至以下各項的資料信號傳輸信號：IC晶片(例如，晶片102、108或109)、貼片504、插入物506、封裝510，或附接至以上各項的另一裝置，諸如針對圖 1
所描述。
在一些狀況下，線路120、122及124亦包括電力及接地信號線路或跡線，諸如針對圖 1
所描述(未示出)，該等電力及接地信號線路或跡線亦自位置121水平延伸至層級Lm-Lq，或貼片504之其他層級內的位置123。
在一些狀況下，線路124、126及128亦包括電力及接地信號線路或跡線，諸如針對圖 1
所描述(未示出)，該等電力及接地信號線路或跡線亦自位置125水平延伸至層級Lm-Lq或插入物506之其他層級內的位置127。在一些狀況下，在線路120、122、124及126中之電力及接地信號線路上傳送及接收(或存在於該等電力及接地信號線路上)的電力及接地信號起源於貼片504或插入物506，或附接至該貼片或插入物的另一裝置處，或藉由貼片504或插入物506，或該另一裝置提供，諸如針對圖 1
所描述。
在一些狀況下，線路128、130及132亦包括電力及接地信號線路或跡線，諸如針對圖1所描述(未示出)，該等電力及接地信號線路或跡線亦自位置129水平延伸至層級Lm-Lq或封裝504之其他層級內的位置131。在一些狀況下，在線路128、130及132中之電力及接地信號線路上傳送及接收(或存在於該等電力及接地信號線路上)的電力及接地信號起源於封裝510或插入物506，或附接至該封裝或插入物的另一裝置處，或藉由封裝510或插入物506，或該另一裝置提供，諸如針對圖 1
所描述。
在一些狀況下，線路133、135及137亦包括電力及接地信號線路或跡線，諸如針對圖 1
所描述(未示出)，該等電力及接地信號線路或跡線亦自位置134水平延伸至層級Lm-Lq或封裝504之其他層級內的位置136。在一些狀況下，在線路133、135及137中之電力及接地信號線路上傳送及接收(或存在於該等電力及接地信號線路上)的電力及接地信號起源於封裝510或插入物506，或附接至該封裝或插入物的另一裝置處，或藉由封裝510或插入物506，或該另一裝置提供，諸如針對圖 1
所描述。
圖5
亦展示接地隔離式水平資料信號傳輸線路封裝裝置的示意性橫截面長度視圖。在此狀況下，封裝裝置為接地隔離「同軸」線路分離式資料信號封裝裝置550 (例如，而非圖 1
之接地隔離平面分離式資料信號封裝裝置150)。裝置550可為表示貼片504、插入物506或封裝510中任一個的「封裝裝置」。可瞭解，裝置550可表示具有水平資料傳輸線路的另一封裝裝置。
在一些狀況下，封裝裝置550表示穿過透視A–A’的貼片504之水平資料信號傳輸線路122；穿過透視B–B’的插入物506之水平資料信號傳輸線路126；穿過透視C–C’的封裝510之水平資料信號傳輸線路130；或穿過透視D–D’的封裝510之水平資料信號傳輸線路135，諸如針對封裝裝置150及貼片104、插入物106或封裝110所描述。
在一些狀況下，封裝裝置550具有層級Lm之封裝裝置接地隔離線路560，該等封裝裝置接地隔離線路將層級Ln之封裝裝置水平資料信號接收傳輸線路138 (例如，資料信號RX 138)中每一個與層級Lm上方的封裝裝置550之層級或層之垂直相鄰(例如，直接上方；或上方、平行於，且具有沿長度L1重疊的兩個傳輸線路之寬度之至少部分)水平資料信號接收或傳送傳輸線路(例如，資料信號RX或TX線路)中每一個垂直分離。層級Lm之線路560亦將層級Lm上方的層級之水平資料信號線路中每一個與層級Ln之垂直相鄰(例如，直接下方；或下方、平行於，且具有沿長度L1重疊的兩個傳輸線路之寬度之至少部分)水平資料信號接收RX傳輸線路138中每一個分離。
在一些狀況下，封裝裝置550具有層級Lm之封裝裝置接地隔離線路560，該等封裝裝置接地隔離線路將層級Lm之封裝裝置水平資料信號接收傳輸線路138 (例如，資料信號RX 138)中每一個與封裝裝置550之層級Lm之水平相鄰(例如，直接在旁邊，諸如在左側及右側；在旁邊、平行於，且具有沿高度H3重疊的兩個傳輸線路之高度之至少部分)水平資料信號接收傳輸線路138 (例如，資料信號RX線路)中每一個水平分離。
在一些狀況下，封裝裝置550具有層級Ln之封裝裝置接地隔離線路562，該等封裝裝置接地隔離線路將層級Lo之封裝裝置水平資料信號傳送傳輸線路148 (例如，資料信號TX 148)中每一個與層級Ln上方的封裝裝置550之層級Lm之垂直相鄰(例如，直接上方；或上方、平行於，且具有沿長度L1重疊的兩個傳輸線路之寬度之至少部分)水平資料信號接收傳輸線路(例如，資料信號RX線路)中每一個垂直分離。層級Ln之線路562亦將層級Lm之每一水平資料信號RX線路138與層級Lm下方的層級Lo之垂直相鄰(例如，直接下方；或下方、平行於，且具有沿長度L1重疊的兩個傳輸線路之寬度之至少部分)水平資料信號傳送TX傳輸線路148中每一個分離。
在一些狀況下，封裝裝置550具有層級Ln之封裝裝置接地隔離線路562，該等封裝裝置接地隔離線路將層級Ln之封裝裝置水平資料信號接收傳輸線路138 (例如，資料信號RX 138)中每一個與封裝裝置550之層級Ln之水平相鄰(例如，直接在旁邊，諸如在左側及右側；在旁邊、平行於，且具有沿高度H3重疊的兩個傳輸線路之高度之至少部分)水平資料信號接收傳輸線路138 (例如，資料信號RX線路)中每一個水平分離。
在一些狀況下，封裝裝置550具有層級Lo之封裝裝置接地隔離線路564，該等封裝裝置接地隔離線路將層級Lq之封裝裝置水平資料信號傳送傳輸線路148 (例如，資料信號TX 148)中每一個與層級Lo上方的封裝裝置550之層級Ln之垂直相鄰(例如，直接上方；或上方、平行於，且具有沿長度L1重疊的兩個傳輸線路之寬度之至少部分)水平資料信號接收傳輸線路(例如，資料信號RX線路)中每一個垂直分離。層級Lo之線路564亦將層級Ln之每一水平資料信號RX線路138與層級Ln下方的層級Lq之垂直相鄰(例如，直接下方；或下方、平行於，且具有沿長度L1重疊的兩個傳輸線路之寬度之至少部分)水平資料信號傳送TX傳輸線路148中每一個分離。
在一些狀況下，封裝裝置550具有層級Lo之封裝裝置接地隔離線路564，該等封裝裝置接地隔離線路將層級Lo之封裝裝置水平資料信號傳送傳輸線路148 (例如，資料信號TX 148)中每一個與封裝裝置550之層級Lo之水平相鄰(例如，直接在旁邊，諸如在左側及右側；在旁邊、平行於，且具有沿高度H3重疊的兩個傳輸線路之高度之至少部分)水平資料信號傳送傳輸線路148 (例如，資料信號TX 148)中每一個水平分離。
在一些狀況下，封裝裝置550具有層級Lq之封裝裝置接地隔離線路566，該等封裝裝置接地隔離線路將層級Lo之封裝裝置水平資料信號傳送傳輸線路148 (例如，資料信號TX 148)中每一個與層級Lq下方的封裝裝置550之層級之垂直相鄰(例如，直接下方；或下方、平行於，且具有沿長度L1重疊的兩個傳輸線路之寬度之至少部分)水平資料信號傳輸線路(例如，資料信號TX或RX線路)中每一個垂直分離。層級Lq之線路566亦將層級Lq下方的裝置550之層級之每一水平資料信號(例如，TX或RX)線路與層級Lq上方的層級Lo之垂直相鄰(例如，直接上方；或上方且具有沿長度L1重疊的兩個傳輸線路之寬度之至少部分)水平資料信號傳送TX傳輸線路148中每一個分離。
在一些狀況下，封裝裝置550具有層級Lq之封裝裝置接地隔離線路566，該等封裝裝置接地隔離線路將層級Lq之封裝裝置水平資料信號傳送傳輸線路148 (例如，資料信號TX 148)中每一個與封裝裝置550之層級Lq之水平相鄰(例如，直接在旁邊，諸如在左側及右側；在旁邊、平行於，且具有沿高度H3重疊的兩個傳輸線路之高度之至少部分)水平資料信號傳送傳輸線路148 (例如，資料信號TX 148)中每一個水平分離。
圖6A
為圖 5
之接地隔離式水平資料信號傳輸線路封裝裝置的分解示意性橫截面長度視圖，其展示分離水平資料信號接收及傳送線路的接地隔離「同軸」線路。圖 6A
展示接地隔離「同軸」線路分離式資料信號封裝裝置550的分解示意性橫截面長度視圖，該接地隔離「同軸」線路分離式資料信號封裝裝置諸如表示貼片504 (例如，穿過透視A–A’的視圖)、插入物506 (例如，穿過透視B–B’的視圖)或封裝510 (例如，穿過透視C–C’或D-D”的視圖)中之任一個的「封裝裝置」。封裝裝置550展示為具有互連層級Lm，該互連層級形成在層級Ln上或形成至層級Ln上(例如，觸及層級Ln)，層級Ln形成在層級Lo上或形成至層級Lo上，層級Lo形成在層級Lq上或形成至層級Lq上(例如，觸及層級Lq)。每一層級可具有非導電(例如，介電)材料之上層；具有由接地隔離線路(例如，導體材料或金屬信號跡線)同軸地包圍的導體材料(例如，純導體或金屬)資料信號線路(例如，跡線)的中間層，該等接地隔離線路經路由穿過封裝裝置，平行於資料信號線路。隔離線路可包圍(例如，垂直地及/或水平地分離)封裝裝置層級(例如，互連層級)之垂直及水平相鄰水平資料信號接收(RX)及/或傳送(TX)信號線路。
更具體而言，圖 6A
展示具有層級Lm之封裝裝置550，其中上層610形成在中間層612上或形成至中間層612上(例如，觸及該中間層)，該中間層形成在層級Ln之上層620上或形成至上層620上。
層級Lm之上層610可包括(例如，連同超過寬度W3之邊緣的其他材料一起)或為(例如，在寬度W3內)封裝裝置非導電材料平面103a，該封裝裝置非導電材料平面將層級Lm之層612與層610上方的層級或層分離。層210 (例如，平面103a)可形成至層級Lm之下層612上(例如，觸及該下層)或形成在下層612上。層610具有高度H4及寬度W3。在一些狀況下，高度H4介於10微米與30微米(um)之間。在一些狀況下，該高度介於18微米與21微米之間。可瞭解，高度H4可為信號線路與封裝裝置內之垂直相鄰接地隔離線路之間的介電材料層之小於或大於以上提及之該等高度的適當高度。
現在，圖 6A
展示層級Lm之下層612，該下層包括(例如，連同超過寬度W3之邊緣的其他材料一起)或為(例如，在寬度W3內)封裝裝置導體材料(例如，純導體或金屬)水平資料信號接收傳輸線路138 (例如，第一類型之資料信號線路或跡線，諸如RX資料信號線路)，該等封裝裝置導體材料水平資料信號接收傳輸線路設置在(1)水平相鄰非導電(例如，介電)材料部分103b之間，該等水平相鄰非導電材料部分介於(2)導體材料(例如，純導體或金屬)之水平相鄰接地隔離線路560 (例如，跡線)之間，該導體材料設置在線路138中每一個的遠側。層612將上層610與層級Ln之上層620分離。層612 (例如，線路138、部分103b及線路560)可形成層級Ln之上層620上(例如，觸及上層620)或形成在上層620上。層212具有高度H3及寬度W3。
水平資料信號接收傳輸線路138展示為具有高度H3及寬度W1 (介於水平相鄰部分103b之間的W1)。非導電材料部分103b展示為具有高度H3及寬度W5 (介於水平相鄰線路138之間的寬度)。水平接地隔離線路560展示為具有高度H3及寬度W4 (介於水平相鄰部分103b之間的寬度)。
在一些狀況下，寬度W5可介於5 um與50 um之間。在一些狀況下，寬度W5可介於10 um與40 um之間。在一些狀況下，寬度W5可介於20 um與35 um之間。可瞭解，寬度W2可可為封裝裝置內之水平相鄰資料信號接收或傳送線路與水平接地隔離線路之間的非導電材料之小於或大於以上提及之該等寬度的適當寬度。在一些狀況下，裝置550 (及裝置950)之水平相鄰資料信號線路之相同邊緣(或寬度W1之中心)之間的製造或處理節距之寬度之大小為節距PW2。PW2可等於寬度W1 + 2xW5 + W4之和。
可瞭解，在一些狀況下，高度H3可為封裝裝置內之接地隔離線路之小於或大於以上提及之該等高度的適當高度。在一些狀況下，高度H3與高度H1相同。
在一些狀況下，寬度W4介於30 um與235 um之間。在一些狀況下，寬度W4介於50微米與150微米(um)之間。在一些狀況下，該寬度介於80微米與135微米之間。可瞭解，寬度W4可為封裝裝置內之接地隔離線路小於或大於以上提及之該等寬度的適當寬度。
線路560可直接實體地連接至與線路560相同的層612或層級Lm中之接地接點或通孔接點(例如，形成為與該等接地接點或通孔接點接觸)，電氣地耦接至，或直接附接至(例如，觸及)該等接地接點或通孔接點接觸。在一些狀況下，線路560為或包括來自貼片504、插入物506、封裝510，或附接至以上各項的另一裝置的接地信號。在一些狀況下，在接地線路560上傳送(或存在於該等接地線路上)的接地信號起源於貼片504、插入物506或封裝510，或由貼片504、插入物506或封裝510提供。在一些狀況下，接地信號可藉由接地電路、電晶體或貼片504、插入物506或封裝510之其他組件或附接(例如，諸如自電氣連接至貼片504、插入物506或封裝510的母板或電力供應)至貼片504、插入物506或封裝510的其他組件產生。在一些狀況下，此接地信號為零電壓直流(DC)接地信號(例如，GND)。在一些狀況下，接地信號具有介於0.0與0.2伏特之間的電壓。在一些狀況下，該電壓為不同接地電壓位準，但為用於穿過封裝裝置或IC晶片(或在封裝裝置或IC晶片內)提供電氣接地信號的接地電壓位準。
層612可形成至層級Ln之層620上(例如，觸及層620)或形成在層620上。層620具有高度H4及寬度W3 (例如，如以上針對層610所述)。
層級Ln展示為具有上層620，該上層形成在下層622上或形成至下層622上(例如，觸及該下層)，該下層形成在層級Lo之上層630上或形成至上層630上。
層級Ln可類似於層級Lm，除層級Ln具有接地隔離線路562而非線路560之外；且層622沿寬度W3自(例如，相對於)層612水平地偏移(例如，移動)一寬度，該寬度等於(1/2xW4加W5加1/2xW2)或等於致使層622之線路562中之各者被放在層612之線路138中之各者正下方中心的寬度。
線路562可直接實體地連接至與線路562相同的層622或層級Ln中之接地接點或通孔接點(例如，形成為與該等接地接點或通孔接點接觸)，電氣地耦接至，或直接附接至(例如，觸及)該等接地接點或通孔接點接觸。在一些狀況下，接地線路562為或包括來自貼片504、插入物506、封裝510或附接至以上各項的另一裝置的接地信號，如針對線路560所描述。在一些狀況下，此接地信號為零電壓直流(DC)接地信號(例如，GND)或具有電壓，如針對線路560所描述。
層622可形成至層級Lo之層630上(例如，觸及該層)或形成在層630上。層630具有高度H4及寬度W3 (例如，如以上針對層610所述)。
層級Lo展示為具有上層630，該上層形成於下層632上或形成至下層632上(例如，觸及該下層)，該下層形成在層級Lq之上層640上或形成至上層640上。
層級Lo可類似於層級Lm，除具有接地隔離線路564而非線路560；且具有資料信號傳送TX線路148而非RX線路138之外。層632沿寬度W3自(例如，相對於)層622水平地偏移一寬度，該寬度等於(1/2xW4加W3加1/2xW2)或等於致使層632之線路564中之各者被放在層622之線路138中之各者正下方中心的寬度。
線路564可直接實體地連接至與線路564相同的層632或層級Lo中之接地接點或通孔接點(例如，形成為與該等接地接點或通孔接點接觸)，電氣地耦接至，或直接附接至(例如，觸及)該等接地接點或通孔接點。在一些狀況下，接地線路564為或包括來自貼片504、插入物506、封裝510或附接至以上各項的另一裝置的接地信號，如針對線路560所描述。在一些狀況下，此接地信號為零電壓直流(DC)接地信號(例如，GND)或具有電壓，如針對線路560所描述。
層632可形成至層級Lq之層640上(例如，觸及該層)或形成在層640上。層640具有高度H4及寬度W3 (例如，如以上針對層610所述)。
層級Lq展示為具有上層640，該上層形成在下層642上或形成至下層642上(例如，觸及該下層)，該下層可形成在層級Lq下方的層級之上層上或形成至該上層上。
層級Lq可類似於層級Ln，除具有接地隔離線路566而非線路560；且具有資料信號傳送TX線路148而非RX線路138之外。層642沿寬度W3自(例如，相對於)層632水平地偏移一寬度，該寬度等於(1/2xW4加W3加1/2xW2)或等於致使層642之線路566中之各者被放在層632之線路148中之各者正下方中心的寬度。
線路566可直接實體地連接至與線路566相同的層642或層級Lq中之接地接點或通孔接點(例如，形成為與該等接地接點或通孔接點接觸)，電氣地耦接至，或直接附接至(例如，觸及)該等接地接點或通孔接點。在一些狀況下，接地線路566為或包括來自貼片504、插入物506、封裝510或附接至以上各項的另一裝置的接地信號，如針對線路560所描述。在一些狀況下，此接地信號為零電壓直流(DC)接地信號(例如，GND)或具有電壓，如針對線路560所描述。
圖6B
為圖 5
及圖 6A
之接地隔離式水平資料信號傳輸線路封裝裝置的分解示意性橫截面側視圖，其展示分離水平資料信號接收及傳送線路的接地隔離「同軸」線路。圖 6B
展示圖 5
及圖 6A
之接地隔離「同軸」線路分離式資料信號封裝裝置550的分解示意性橫截面側視圖，該接地隔離「同軸」線路分離式資料信號封裝裝置諸如表示貼片504 (例如，沿長度L1)、插入物506 (例如，沿長度L2)或封裝510 (例如，沿長度L3及/或L4)中之任一個的「封裝裝置」。封裝裝置550展示為具有互連層級Lm、Ln、Lo及Lq (例如，參見圖 6A
)。
更具體而言，圖 6B
展示具有沿長度Lp的層級Lm-Lq及層610-642的封裝裝置550。長度Lp可表示長度L1、L2、L3或L4中之任一個。在一些狀況下，圖 6B
中之層級Lm-Lq及層610-642可包括(例如，連同超過長度Lp之邊緣的其他材料一起)或為(例如，在長度Lp內)與在以上分別針對圖 5
及圖 6A
中之層級Lm-Lq及層610-642的描述中相同。
圖6B
展示層612，該層可包括(例如，連同超過長度Lp之邊緣的其他材料一起)或為(例如，在長度Lp內)線路138、線路560及部分103b。例如，層612展示為具有可表示沿長度Lp延伸的線路138、線路560及/或部分103b的「138/560/103b」。圖 6B
展示層622，該層可包括(例如，連同超過長度Lp之邊緣的其他材料一起)或為(例如，在長度Lp內)線路138、線路562及部分103b。圖 6B
展示層632，該層可包括(例如，連同超過長度Lp之邊緣的其他材料一起)或為(例如，在長度Lp內)線路148、線路564及部分103b。圖 6B
展示層642，該層可包括(例如，連同超過長度Lp之邊緣的其他材料一起)或為(例如，在長度Lp內)線路148、線路566及部分103b。在一些狀況下，接地隔離線路560、562、564或566各自分別電子地耦接至(例如，觸及、形成為具有，或直接附接至)裝置550之接地接點，諸如設置在與每一接地平面相同的層中的接地接點。
接地隔離式水平資料信號傳輸線路封裝裝置550之實施例可以經描述為接地隔離「同軸」線路分離式資料信號封裝裝置550。水平地、垂直地及同軸地包圍層級Lm-Lq中每一個中的水平資料信號傳輸線路138 RX或148 TX的接地隔離線路560、562、564或566可(1)減少層級Lm-Lq中之不同層級之水平資料信號傳輸線路138 RX或148 TX中之垂直相鄰水平資料信號傳輸線路之間的串音；且(2)增加層級Lm-Lq中之相同層級中每一個中的水平資料信號傳輸線路138 RX或148 TX中之水平相鄰水平資料信號傳輸線路之電子隔離。
更具體而言，圖 5
至圖 6B
展示層級Lm-Lq中每一個可具有非導電(例如，介電)材料103a之上層；以及具有導體材料(例如，純導體或金屬)資料信號線路(例如，跡線) 138 RX或148 TX的下層，該等導體材料資料信號線路介於(1)水平相鄰非導電(例如，介電)材料部分103b之間，該等水平相鄰非導電(例如，介電)材料部分介於(2)導體材料(例如，純導體或金屬)之水平相鄰接地隔離線路560、562、564或566 (例如，跡線)之間。一非導電材料部分103b可水平相鄰於每一資料信號138 RX或148 TX線路之外側(例如，鄰近、接界、鄰接或毗鄰每一資料信號線路)；且一接地隔離線路560、562、564或566可水平相鄰於層級Lm-Lq中每一個中的非導電材料部分103b中每一個之外側(例如，鄰近、接界、鄰接或毗鄰每一非導電材料部分之設置成遠離資料信號線路或在資料信號線路遠側的側面)。換言之，兩個接地隔離線路(例如，線路560、562、564或566中每一個中之兩個)水平地包圍兩個非導電材料部分103b(例如，在該兩個非導電材料部分水平左側及右側)，該兩個非導電材料部分水平地包圍層級Lm-Lq中每一個中的每一資料信號線路138 RX或148 TX (例如，在該每一資料信號線路水平左側及右側)。在一些狀況下，兩個接地隔離線路(例如，線路560、562、564或566中每一個中之兩個)經描述為水平地包圍層級Lm-Lq中每一個中的每一資料信號線路138 RX或148 TX(例如，在該每一資料信號線路水平左側及右側)。
在一些狀況下，層級Ln (例如，層622)之每一資料信號RX線路可據稱為由層級Ln (例如，層622)之兩個接地隔離線路562水平地包圍。另外，在一些狀況下，層級Lo (例如，層632)之每一資料信號TX線路可據稱為由層級Lo (例如，層632)之兩個接地隔離線路564水平地包圍。
在一些狀況下，封裝裝置550之接地線路(例如，線路560、562、564及566)可減少(例如，緩和或降低) (例如，藉由一因數或2倍、3倍、5倍或10倍)一層級(例如，層級Lm、Ln、Lo或Lq之「侵略者」)之水平資料信號傳輸線路中之一個與相同層級(例如，該一層級Lm、Ln、Lo或Lq)之水平相鄰資料相同類型(例如，RX或TX)信號傳輸線路之間的「資料信號傳輸線路」串音(且選擇性地可藉由相同因數增加電子隔離)。
例如，在一些狀況下，封裝裝置550之接地隔離線路560可降低(例如，藉由一因數或2倍、3倍、5倍或10倍)「資料信號傳輸線路」水平電子串音(且選擇性地可藉由相同因數增加電子隔離)，該「資料信號傳輸線路」水平電子串音藉由相同層級Lm (例如層612)之兩個「侵略者」水平RX資料信號傳輸線路138在層級Lm (例如，層612)之一RX資料信號傳輸線路138處引起或產生，該等兩個「侵略者」水平RX資料信號傳輸線路設置成水平相鄰於該一RX資料信號線路(例如，在該一RX資料信號線路左側及右側)。此串音降低可表示或將此串音緩和至水平相鄰RX或TX資料信號線路之間的最小可接受串音值。此可對於層級Lm中的水平RX資料信號線路中每一個發生。可瞭解，接地隔離線路562可使相同水平電子串音降低(及選擇性地隔離增加)對於層級Ln中的RX資料信號線路中每一個發生。在一些狀況下，接地隔離線路564可使相同水平電子串音降低(及選擇性地隔離增加)對於層級Lo中的TX資料信號線路中每一個發生。在一些狀況下，接地隔離線路566可使相同水平電子串音降低(及選擇性地隔離增加)對於層級Lq中的TX資料信號線路中每一個發生。
圖5
至圖 6B
之層級Lo-Lq中之每一層級亦可具有與該層級上方的垂直相鄰層級之接地隔離線路560、562、564或566相比的該層級之下層導體材料資料信號線路138 RX或148 TX之交錯水平(例如，側向)間隔，使得該層級之下層導體材料資料信號線路138 RX或148 TX直接設置在該層級上方的垂直相鄰層級之接地隔離線路560、562、564或566下方。在此，每一層級Lo-Lq之上層之垂直相鄰非導電(例如，介電)材料層103a可將層級之下層導體材料資料信號線路138 RX或148 TX與該層級上方的垂直相鄰層級之接地隔離線路560、562、564或566分離(例如，垂直地設置在該等下層導體材料資料信號線路與該等接地隔離線路之間)。類似地，每一層級Lo-Lq亦可具有與該層級下方的垂直相鄰層級之接地隔離線路560、562、564或566相比的該層級之下層導體材料資料信號線路138 RX或148 TX之交錯水平間隔，使得該層級之下層導體材料資料信號線路138 RX或148 TX直接設置在該層級下方的垂直相鄰層級之接地隔離線路560、562、564或566上方。在此，該層級下方的垂直相鄰層級之垂直相鄰非導電(例如，介電)材料層103a可將層級之下層導體材料資料信號線路138 RX或148 TX與該層級下方的垂直相鄰層級之接地隔離線路560、562、564或566分離(例如，垂直地設置在該等下層導體材料資料信號線路與該等接地隔離線路之間)。換言之，兩個接地隔離線路(例如，560及564；或562及566之對)垂直地包圍兩個非導電材料層103a(例如，垂直地在該兩個非導電材料層頂部及底部)，該兩個非導電材料層垂直地包圍每一資料信號線路RX或148 TX (例如，垂直地在該每一資料信號線路頂部及底部)。在一些狀況下，兩個接地隔離線路(例如，560及564；或562及566之對)經描述為垂直地包圍層級Lm-Lq中每一個中的每一資料信號線路138 RX或148 TX (例如，垂直地在該資料信號線路上方及下方)。
在一些狀況下，層級Ln (例如，層622)之每一資料信號RX線路可據稱為藉由層級Lm (例如，層612)之接地隔離線路560及層級Lo (例如，層632)之線路564垂直地包圍。另外，在一些狀況下，層級Lo (例如，層632)之每一資料信號TX線路可據稱為藉由層級Ln (例如，層622)之接地隔離線路562及層級Lq (例如，層642)之線路566垂直地包圍。
在一些狀況下，封裝裝置550之接地線路(例如，線路560、562、564及566)可減少(例如，緩和或降低) (例如，藉由一因數或2倍、3倍、5倍或10倍)一層級(例如，層級Lm、Ln、Lo或Lq之「侵略者」)之水平資料信號傳輸線路中之一個與一傳輸線路上方或下方兩個層級(例如，侵略者層級Lm、Ln、Lo或Lq上方或下方的兩個層級)處的層級之垂直相鄰資料信號傳輸線路之間的「資料信號傳輸線路」串音(且選擇性地可增加該水平資料信號傳輸線路中之一個與該垂直相鄰資料信號傳輸線路之間的隔離)。
例如，在一些狀況下，封裝裝置550之每一接地隔離線路562可減少(例如，藉由一因數或2倍、3倍、5倍或10倍)藉由層級Lm (例如，層612)之「侵略者」水平RX資料信號傳輸線路138產生或創建的「資料信號傳輸線路」垂直串音(且選擇性地可增加隔離)，以免到達層級Lo (例如，層632)之垂直相鄰TX資料信號傳輸線路，該垂直相鄰TX資料信號傳輸線路設置在層級Lm (例如，層612)之「侵略者」RX線路下方兩個層級處，諸如由於線路562垂直地設置在層級Lm與Lo之信號傳輸線路之間。此可對於層級Lo中的水平TX資料信號線路中每一個發生，諸如在接地線路562中每一個減少藉由層級Lm之每一「侵略者」水平RX資料信號傳輸線路138產生或創建的水平串音(且選擇性地可增加隔離)，以免到達層級Lo之每一垂直相鄰TX資料信號傳輸線路的的情況下，該垂直相鄰TX資料信號傳輸線路設置在層級Lm之「侵略者」RX線路下方兩個層級處。可認為，線路562引起由層級Lo之TX線路引起的垂直串音之相同減少，以免到達層級Lm之垂直相鄰RX線路。
類似地，在一些狀況下，封裝裝置550之每一接地隔離線路564可減少(例如，藉由一因數或2倍、3倍、5倍或10倍)藉由層級Lq (例如，層642)之「侵略者」水平TX資料信號傳輸線路148產生或創建的「資料信號傳輸線路」垂直串音(且選擇性地可增加隔離)，以免到達層級Ln (例如，層622)之垂直相鄰RX資料信號傳輸線路，該垂直相鄰RX資料信號傳輸線路設置在層級Lq (例如，層642)之「侵略者」TX線路上方兩個層級處，諸如由於線路564垂直地設置在層級Lq及Ln之信號傳輸線路之間。此可對於層級Ln中的水平RX資料信號線路中每一個發生，諸如在564中每一個減少藉由層級Lq之每一「侵略者」水平TX資料信號傳輸線路148產生或創建的水平串音(且選擇性地可增加隔離)，以免到達層級Ln之每一垂直相鄰RX資料信號傳輸線路的情況下，該垂直相鄰RX資料信號傳輸線路設置在層級Lq之「侵略者」TX線路上方兩個層級處。可認為，線路564引起由層級Ln之RX線路引起的垂直串音之相同減少，以免到達層級Lq之垂直相鄰TX線路。
可瞭解，接地隔離線路560可引起與層級Ln上方2個層級處的層級相比的相同垂直串音減少(及選擇性地隔離增加)以對於層級Ln中的RX資料信號線路中每一個發生。在一些狀況下，接地隔離線路566可引起與層級Lo下方2個層級處的層級相比的相同垂直串音減少(及選擇性地隔離增加)以對於層級Lo中的TX資料信號線路中每一個發生。
例如，藉由為電氣地接地(例如，具有接地信號)的導電材料之線路，接地隔離線路560-566中每一個可由於接地導電材料之量，及兩個層級之間的導電接地材料之位置，而吸收，或屏蔽藉由線路上方(或下方)兩個層級處的垂直相鄰層級之一資料信號傳輸線路產生的電磁串音信號(或增加來自該一資料信號傳輸線路的電子隔離)，以免到達一層級之資料信號傳輸線路中每一個。此可包括減少藉由經由垂直相鄰層級(例如，「侵略者」)之水平資料信號傳輸線路中之一個接收或傳送的第一資料信號類型(例如，RX或TX)之非所要電容性、感應性或導電耦合引起的電氣串音，以免到達經由接地線路屏蔽的一層級之水平資料信號傳輸線路接收或傳送的第二資料信號類型(例如，TX或RX；分別與第一類型RX或TX相反)(例如，影響該第二資料信號類型或反映於該第二資料信號類型中)。
水平地包圍層級Lm-Lq中每一個中的每一資料信號線路138 RX或148 TX的兩個接地隔離線路(例如，線路560、562、564或566中每一個中之兩個)；以及垂直地包圍層級Lm-Lq中每一個中的每一資料信號線路138 RX或148 TX的兩個接地隔離線路(例如，560及564；或562及566之對)之組合可經描述為包圍層級Lm-Lq中每一個中的每一資料信號線路138 RX或148 TX的四個接地隔離線路。在一些狀況下，層級Ln (例如，層622)之每一資料信號RX線路可據稱為藉由以下各項同軸地包圍：(1)藉由層級Ln (例如，層622)之兩個接地隔離線路562水平地包圍，及(2)藉由層級Lm (例如，層612)之接地隔離線路560中之一個及層級Lo (例如，層632)之線路564中之一個垂直地包圍。另外，在一些狀況下，層級Lo (例如，層632)之每一資料信號TX線路可據稱為藉由以下各項同軸地包圍：(1)藉由層級Lo (例如，層632)之兩個接地隔離線路564水平地包圍，及(2)藉由層級Ln (例如，層622)之接地隔離線路562中之一個及層級Lq (例如，層642)之線路566中之一個垂直地包圍。
在一些狀況下，「同軸地」包圍層級Lm-Lq中每一個中的每一水平資料信號線路138 RX或148 TX的四個接地隔離線路提供或引起(1)兩個接地隔離線路(例如，線路560、562、564或566中每一個中之兩個)，該兩個接地隔離線路水平地包圍層級Lm-Lq中每一個中的每一資料信號線路138 RX或148 TX，以降低(例如，藉由一因數或2倍、3倍、5倍或10倍)一層級(例如，層級Lm、Ln、Lo或Lq)之水平資料信號傳輸線路中每一個與相同層級(例如，該一層級Lm、Ln、Lo或Lq)之水平相鄰資料相同類型(例如，RX或TX)信號傳輸線路之間的「資料信號傳輸線路」電子串音(且選擇性地可增加電子隔離)；以及(2)兩個接地隔離線路(例如，560及564；或562及566之對)，該兩個接地隔離線路垂直地包圍層級Lm-Lq中每一個中的每一資料信號線路138 RX或148 TX，以降低(例如，藉由一因數或2倍、3倍、5倍或10倍)一層級(例如，層級Lm、Ln、Lo或Lq之「侵略者」)之水平資料信號傳輸線路中之一個與一傳輸線路上方或下方兩個層級(例如，侵略者層級Lm、Ln、Lo或Lq上方或下方的兩個層級)處的層級之垂直相鄰資料信號傳輸線路之間的「資料信號傳輸線路」串音(且選擇性地可增加隔離)。在一些實施例中，接地隔離線路560-566如以上所述減少電氣串音且增加電氣隔離，而不重新排序層或層級中的水平資料信號傳輸線路之任何水平順序或序列。
應注意，存在以「菱形」形狀包圍層級Ln (例如，層622)之每一資料信號RX線路的四個隔離線路，而無用於該RX線路的對角相鄰接地隔離線路。此可歸因於充分地對角間隔(例如，藉由預定距離、調諧決定的距離、選定的距離或以其他方式設計的距離)不同層級之RX及TX線路，使得對於資料信號線路足夠地減少串音(且選擇性地足夠地增加電子隔離)，以便以如本文所述之速度及其他特性操作。
圖7
展示藉由針對一系列水平資料信號傳輸線路寬度及接地線路寬度測試水平資料信號傳輸信號線路中之一個產生的眼圖之眼高度(EH)曲線及眼寬度(EW)曲線之繪圖，諸如在間隔在水平相鄰信號線路及接地線路之間為恆定的情況下。在一些狀況下，裝置550之水平信號線路138及148；以及接地線路(例如，560、562、564及566)經阻抗調諧(例如，參見圖 7
)以最小化裝置550之信號線路138或148 (例如，通道)中之垂直相鄰及水平相鄰信號線路之間的阻抗不連續性及串音。此可包括進行此調諧以決定或識別：(1)信號線路138或148中之一個之選定的目標寬度W1 (及選擇性地高度H3) (例如，給定的其他設定或已知高度及寬度，諸如以下所述)；以及(2)接地線路(例如，560、562、564或566)中之一個之選定的目標寬度W4 (及選擇性地高度H3) (例如，給定的其他設定或已知高度及寬度，諸如以下所述)，該選定的目標寬度提供如展示為藉由測試信號線路138或148中之一個產生的眼圖(例如，參見圖 3B
)之眼高度(EH)或眼寬度(EW)曲線(例如，參見圖 7
)之最低振幅交叉點的最佳通道效能。EH及EW曲線(例如，曲線710-711及715-716)可為在(例如，作為運行之結果)一或多個輸入測試資料信號諸如針對圖 3A
至圖 3B
所描述地經發送穿過資料信號線路之長度Lp以決定或識別隔離式水平資料信號傳輸線路寬度W1及接地線路寬度W4 (選擇性地，及間隔W5)時於資料信號線路138或148之位置處的輸出信號量測(或電腦模型化)，該等隔離式水平資料信號傳輸線路寬度及接地線路寬度沿長度Lp在沿信號線路138及148之通道的裝置550之路由分段中經單個線路阻抗調諧(例如，參見圖 7
)。
信號線路之阻抗調諧可基於或包括如下因素：水平資料信號傳輸線路寬度W1、高度H3、長度Lp；水平接地隔離線路寬度W4、高度H3、長度Lp；隔離線路與裝置550之水平相鄰水平資料信號傳輸線路之間的寬度W5；以及信號線路與裝置550之垂直相鄰接地線路之間的高度H4。在一些狀況下，一旦長度Lp、寬度W5、高度H4及高度H3已知(例如，基於封裝裝置550之特定設計預定或先前選擇)，則進行調諧 (例如，計算機模擬、實際「貝他」裝置測試，或其他實驗室測試)，以決定或識別一系列寬度W1及W4，該系列寬度提供如展示為藉由測試信號線路138或148中之一個產生的眼圖之眼高度(EH)或眼寬度(EW)曲線之最低振幅交叉點的最佳通道效能。
例如，圖 7
展示藉由針對一系列水平資料信號傳輸線路寬度W1及接地線路寬度W4測試水平資料信號傳輸信號線路138或148中之一個產生的眼圖(例如，參見圖 3B
)之眼高度(EH)曲線710及711；及眼寬度(EW)曲線715及716的繪圖，諸如在間隔W2在水平相鄰信號線路(例如，線路138或148)與接地線路(例如，線路560、562、564或566)之間為恆定的情況下。測試可包括回應於輸入信號而量測或模型化輸出信號，該等輸入信號諸如如以上對於圖 3A
所述之步升(例如，__`|)及步降(例如，` |__)信號。EH曲線710可為用於裝置550之第一設計或使用的獨立於(例如，未基於或不考慮)以上所述因素(例如，水平資料信號傳輸線路寬度W1、接地線路寬度W4、高度H3、長度Lp；信號線路與裝置150之水平相鄰接地線路之間的寬度W5；以及信號線路與裝置150之垂直相鄰接地線路之間的高度H4)的EH曲線。EH曲線711可為用於裝置550之第二、不同設計或使用的獨立於以上所述因素的EH曲線。EW曲線715可為用於裝置150之第一設計或使用的獨立於以上所述因素的EW曲線。EW曲線716可為用於裝置550之第二、不同設計或使用的獨立於以上所述因素的EW曲線。
在一些狀況下，此設計或使用可包括在不同曲線表示不同製造變化組合的情況下，諸如在低阻抗封裝(例如，封裝510)連接至高阻抗插入物(例如，插入物506)的情況下。在一些狀況下，此設計或使用可包括在不同曲線表示不同拐角組合或可能的組件變化組合的情況下。在一些狀況下，此設計或使用可包括在不同曲線表示不同設計或使用以調諧阻抗來最大化通道效能的情況下。在一些狀況下，圖 7A
展示來自組合可能的封裝及插入物製造拐角(來自製造變化的最大/典型/最小阻抗拐角)的各種通道的EH及EW曲線。在一些狀況下，例如，最大Z貼片+最小Z插入物+最大Z封裝，其中Z指示阻抗。在一些狀況下，EH或EW曲線以下的共用或交叉區域展示通道EH/EW解空間。在一些狀況下，最佳化阻抗值受提供包圍所有可能的通道製造變化的最大EH/EW的EH或EW曲線之交叉點束縛。
如針對圖 3A
至圖 3B
之EH曲線310-311所描述，EH曲線710-711可為用於不同設計，及用於裝置550之不同信號線路寬度W1及接地線路寬度W4 (例如，在間隔W2為恆定的情況下)的眼高度之實例。另外，如針對圖 3A
至圖 3B
之EW曲線315-316所描述，EW曲線715-716可為用於不同設計，及用於裝置550之不同信號線路寬度W1及接地線路寬度W4 (例如，在間隔W2為恆定的情況下)的眼寬度之實例。
在一些狀況下，曲線710-711及715-716針對封裝裝置550之水平資料信號傳輸線路(例如，RX線路138或TX線路148)及接地隔離線路之選定的(例如，預定的、所要的、恆定的或一定)長度Lp。在一些狀況下，曲線710-711及715-716亦針對選定的信號線路及接地線路高度H3及信號線路與垂直相鄰接地線路之間的間隔H4。
在一些其他狀況下，調諧包括知道長度Lp、寬度W5及高度H4，隨後調諧以決定或識別為線路提供預定或目標阻抗的一系列寬度W1、寬度W4及高度H3。
更具體而言，圖 7
展示圖表700，該圖表描繪針對沿水平X軸730的信號線路(例如，RX線路138或TX線路148)之寬度W1及接地線路之寬度W4之不同對沿垂直Y軸720調諧曲線710-711及715-716之振幅(例如，在間隔W5為信號線路(例如，RX或TX線路138或148)中之水平相鄰信號線路與接地線路(例如，線路560、562、564或566之間為恆定值或距離的情況下。雖然圖 7
在相同圖表700上展示曲線710-711及715-716之振幅，但可瞭解該等曲線可在具有不同振幅標度Y軸但具有相同X軸730的不同圖表上(例如，曲線全部展示為垂直地標度在圖表700上(例如，沿軸720向上或向下移動)以針對曲線比較交叉點)。曲線710-711及715-716可為當(例如，作為運行之結果)一或多個測試資料信號經發送穿過資料信號線路(例如，RX線路138或TX線路148)之長度Lp時在資料信號線路之位置處的輸出信號量測(或電腦模型化)。
圖表700展示EH曲線710及711之交叉點712。可瞭解，曲線710及711表示多於兩個曲線，但該等曲線在點712處具有最低Y軸交叉點。圖表700展示EW曲線715及716之交叉點717。可瞭解，曲線715及716表示多於兩個曲線，但該等曲線在點717處具有最低Y軸交叉點。
圖7
沿具有值W’、X’、Y’及Z’的垂直軸720展示EW及EH曲線振幅，該等值諸如表示用於曲線710-711或715-716之不同振幅(例如，曲線715-716或710-711可分別經縮放，以配合至相同圖表或繪圖上)。在一些狀況下，對於曲線710-711，值W’、X’、Y’及Z’表示不同的線性遞增EH信號振幅值(例如，源自測試信號的EH之電壓振幅)，諸如0.15伏特、0.2伏特、0.25伏特及0.3伏特。在一些狀況下，對於曲線715-716，值W’、X’、Y’及Z’表示不同的線性遞增EW信號時間值(例如，源自測試信號的EW之時間值)，諸如3.5 E-11秒、4.0 E-11秒、4.5 E-11秒及5.0 E-11秒。
圖7
沿具有對值A’/B’、C’/D’、E’/F’、G’/H’、I’/J’、K’/L’、M’/N’及O’/P’的水平軸730展示寬度W1/寬度W4之對。在一些狀況下，每一對值之聚合(例如，加法) (例如，值A’加值B’；或值O’加值P’等)表示相同和或第一恆定值；且該第一恆定值加兩倍的間隔寬度W5為第二恆定值(例如，諸如節距寬度PW2)。在一些狀況下，信號線路寬度W1及接地線路寬度W4以反比方式變化，以總計達第一恆定值，諸如其中若W1增加一值(例如，W1+W’)，則W4降低該值(例如，W4-W’)，且反之亦然。在一些狀況下，信號線路寬度W1及接地線路寬度W4可經描述為成反比。在一些狀況下，(1)第二恆定值為信號線路至信號線路節距寬度PW2；且(2)信號線路寬度W1及接地線路寬度W4以反比方式變化，使得加法W1 + W4 + 2xW5 = PW2(例如，第二恆定值)。
在一些狀況下，PW2介於100 um與200 um之間。在一些狀況下，PW2介於120 um與150 um之間。在一些狀況下，PW2介於130 um與140 um之間。在一些狀況下，對值A’/B’表示介於60 um與80 um之間的寬度W1，及介於55 um與75 um之間的寬度W4；對值O’/P’表示介於25 um與45 um之間的寬度W1，及介於90 um與110 um之間的寬度W4；且其他對處於值A’/B’與值O’/P’之間的線性間距處。在一些狀況下，對值A’/B’表示70/65 um之寬度W1/寬度W4，對值C’/D’表示65/70 um之寬度W1/寬度W4，對值E’/F’表示60/75 um之寬度W1/寬度W4，對值G’/H’表示55/80 um之寬度W1/寬度W4，對值I’/J’表示50/85 um之寬度W1/寬度W4，對值K’/L’表示45/90 um之寬度W1/寬度W4，對值M’/N’表示40/95 um之寬度W1/寬度W4，且對值O’/P’表示35/100 um之寬度W1/寬度W4。
在一些狀況下，Y軸720表示為定量測試信號線路(例如，RX線路138或TX線路148)之通道效能的優質數的眼高度或眼寬度；且X軸730為恆定節距(線路寬度W1+寬度W4+2xW5=恆定節距PW，諸如PW2)處的信號線路寬度W1 /寬度W4 (具有恆定間隔W5)之組合。根據實施例，裝置550之水平信號線路138或148之阻抗調諧包括(或為)選擇(或「調諧」)單個水平路由信號線路(例如，TX及RX線路)阻抗，諸如用來將信號線路寬度W1/寬度W4之組合選擇至最佳化點(或將TX及RX線路「調諧」至該最佳化點或在該最佳化點處「調諧」TX及RX線路)，以達成如展示為EH或EW曲線(例如，諸如圖 7
中所示)之最低交叉點的最佳通道效能。
根據實施例，裝置550之水平信號線路138或148之阻抗調諧包括基於使用EH及EW交叉點712及/或點717的計算或作為該計算之結果選定的X軸730上的一個或一系列位置之各種可能的選擇。可瞭解，此調諧可包括基於使用交叉點712及/或點717的計算或作為該計算之結果，針對以下各項中一個或兩者沿軸730選擇或識別一個或一系列寬度W1/寬度W4：(1)信號線路138及接地線路對560/562，或(2)信號線路148及接地線路對564/566。
在一些狀況下，此阻抗調諧包括或為選擇藉由測試信號線路138或148中之一個產生的眼圖之眼高度(EH)曲線710-712或眼寬度(EW)曲線715-716之最低振幅交叉點712。在此，例如，如圖 7
中所示，點712下方的X軸730位置I’/J’；或點712下方的I’/J’與K’/L’之間的中點處的位置可經選擇來用於(1)信號線路138及接地線路對560/562，或(2)信號線路148及接地線路對564/566中之一個或兩個之寬度W1及寬度W4。在一些狀況下，該等位置中之一個可用於(1)信號線路138及接地線路對560/562，及(2)信號線路148及接地線路對564/566中兩者。在一些狀況下，該等位置中任何一個周圍的一系列寬度W1及寬度W4 (例如，W1及W4公差，諸如任一位置周圍百分之5或百分之10)可用於(1)信號線路138及接地線路對560/562，及(2)信號線路148及接地線路對564/566中兩者。在一些狀況下，該等位置之間的一系列寬度W1及寬度W4 (例如，該系列內的W1及W4公差或該系列內的任何位置)可用於(1)信號線路138及接地線路對560/562，及(2)信號線路148及接地線路對564/566中兩者。
根據一些實施例，阻抗調諧包括或為選擇藉由測試信號線路138或148中之一個產生的最低振幅交叉點712及點717。在此，例如，如圖 7
中所示，點712下方的I’/J’與點712下方的介於I’/J’與K’/L’之間的中點之間的X軸730位置(例如，I’/J’與該中點之間的中點，及I'/J'與該中點的平均值，或I'/J'與該中點之間的另一統計計算)可經選擇來用於(1)信號線路138及接地線路對560/562，或(2)信號線路148及接地線路對564/566中之一個或兩者之寬度W1及寬度W4。在一些狀況下，期間的位置可用於(1)信號線路138及接地線路對560/562，及(2)信號線路148及接地線路對564/566中兩者。在一些狀況下，期間的位置周圍的一系列寬度W1及寬度W4 (例如，W1及W4公差，諸如任一位置周圍百分之5或百分之10)可用於(1)信號線路138及接地線路對560/562，及(2)信號線路148及接地線路對564/566中兩者。可瞭解，可基於交叉點712及717選擇各種其他適當位置。
可瞭解，如以上所述之此調諧可用於或表示裝置550之(1)信號線路138及接地線路對560/562，或(2)信號線路148及接地線路對564/566中之單一一個、一層級中全部，或全部之調諧。可瞭解，如以上所述之此調諧可藉由不同於圖 7
中所示之凸曲線710-711及715-716的曲線表示，諸如在沿軸730的選定的寬度W1/寬度W4經選擇為在沿垂直軸720的不同曲線之最高點處的情況下。
在一些狀況下，此阻抗調諧提供(例如，藉由決定或識別用於(1)信號線路138及接地線路對560/562，或(2)信號線路148及接地線路對564/566中兩者之一系列或選定的目標寬度W1及寬度W4)：(1)用於線路138及148 (例如，具有長度Lp；寬度W1；寬度W4，線路與裝置550之水平相鄰水平資料信號傳輸線路之間的節距PW2；以及線路與裝置550之垂直相鄰接地線路之間的高度H4)之最佳通道效能，(2)在沿通道(例如，沿長度Lp的信號線路138或148)的裝置550之路由分段中經單個線路阻抗調諧的水平資料信號傳輸線路(例如，信號線路138及148)之電氣隔離，及(3)裝置550之信號線路138或148中之垂直相鄰及水平相鄰信號線路之間的最小化的阻抗不連續性及串音。
在一些狀況下，以上調諧包括單獨地調諧插入物506、貼片504及封裝510之線路138及148。在一些狀況下，該調諧包括單獨地調諧插入物506、貼片504或封裝510之線路138及148。在一些狀況下，以上調諧包括插入物506之調諧線路138及148經調諧，但貼片504及封裝510之信號線路未經調諧。在一些狀況下，插入物506之寬度W1及寬度W4藉由如以上所述之調諧決定；且貼片504及封裝510之寬度W1及寬度W4基於其他因素或不包括以上所述調諧的設計參數來決定。
圖8
為根據本文所描述之實施例的用於形成接地隔離式「同軸」線路分離式資料信號封裝之製程的流程圖。圖 8
展示製程800，該製程可為用於形成圖 5
至圖 7
中之任一個之封裝550之本文所描述之實施例的製程。該製程亦可為用於形成如以下進一步所述之圖 9
至圖 12
之某些層級或層的製程。在一些狀況下，製程800為用於形成接地隔離式水平資料信號傳輸線路封裝裝置的製程，該接地隔離式水平資料信號傳輸線路封裝裝置具有水平地包圍每一資料信號線路的兩個接地隔離線路；以及垂直地包圍每一資料信號線路的兩個接地隔離線路，以使四個接地隔離線路「同軸地」包圍每一資料信號線路。
製程800開始於選擇性方塊810處，在該方塊處，形成封裝裝置之第一(例如，下)互連層級Lo，該第一互連層級具有第一類型(例如，RX或TX)之封裝裝置導體材料水平資料信號傳輸線路，該等封裝裝置導體材料水平資料信號傳輸線路設置在第一互連層級Lo之水平相鄰第一接地隔離線路564之對之間。方塊810亦可包括形成第一(例如，下)層級Lo以具有第一互連層級Lo之封裝裝置非導電材料部分，該等封裝裝置非導電材料部分設置在第一類型(例如，RX或TX)封裝裝置導體材料水平資料信號接收傳輸線路中每一個與第一互連層級Lo之第一接地隔離線路中每一個之間(例如，水平相鄰於該等第一類型之封裝裝置導體材料水平資料信號接收傳輸線路中每一個與該等第一接地隔離線路中每一個)。
方塊810亦可包括形成具有第一層級封裝裝置非導電材料層的封裝裝置之第一(例如，下)互連層級Lo，該第一層級封裝裝置非導電材料層形成於一層上(例如，觸及該層)或形成在該層上，該第一互連層級具有第一類型(例如，RX或TX)之封裝裝置水平資料信號線路、接地隔離線路，及第一互連層級Lo之非導電材料部分。
在一些狀況下，方塊810包括將第一(例如，下)互連層級Lo (例如，層630)之非導電材料層103a形成於一層(例如，層632)上(例如，觸及該層)或形成在該層上，該第一互連層級具有第一類型TX水平資料信號線路148、第一接地隔離線路564，及第一互連層級Lo之非導電材料部分103b。
在一些狀況下，方塊810可僅包括形成具有第一類型之資料TX信號148線路的層級Lo之下層632，該等第一類型之資料TX信號線路水平地設置在介電材料部分103b之間，該等介電材料部分設置在第一互連層級Lo之水平相鄰第一接地隔離線路564之間；及隨後將介電材料之上層630或具有介電材料的上層630形成至層632上。
方塊810之第一示例性實施例可包括(例如，在形成上層630之前)，在上層640 (例如，ajinomoto累積膜(ABF))之頂部表面上形成遮罩(例如，DFR，未示出)，該遮罩具有(1)層640上的第一開口，用來在該等第一開口中形成層632之第一類型之資料TX信號148線路及(2)層640上的第二開口，用來在該等第二開口中形成水平相鄰第一接地隔離線路564。在一些狀況下，第一開口可對層640上的遮罩中之不同的、第三開口水平開放且處於與該等不同的、第三開口連通中，資料TX信號接點或資料TX信號通孔接點將形成於該等不同的、第三開口中。在一些狀況下，第二開口可對層640上的遮罩中之第四開口水平開放且處於與該等第四開口連通中，接地信號接點或通孔接點將形成於該等第四開口中。
此等狀況中之一些可包括在形成遮罩層之前，在層640上的導體材料之晶種層之無電電鍍。在此狀況下，方塊810隨後可包括同時形成導電材料(例如，在開口之暴露晶種層上電鍍)以在第一開口及第二開口中形成層632之資料TX信號148線路及隔離線路564 (且選擇性地在第三開口中形成資料TX信號或通孔接點；且在層632之第四開口中形成接地信號接點或通孔接點)。
在此等狀況中之一些下，同時形成導電材料可包括在第一及第二(及選擇性地第三及第四)開口中的該導電材料之同一製程、沉積或生長期間形成層632之資料TX信號148線路及隔離線路564中之全部(及選擇性地層632之資料TX信號或通孔接點；以及接地信號接點或通孔接點中之全部)之該導電材料。在一些狀況下，同時形成導電材料包括第一及第二(及選擇性地第三及第四)開口中的導體材料之電解電鍍(例如，在晶種層之無電電鍍上)。
在此等狀況中之一些狀況下，在同時形成導電材料之後，移除遮罩(例如，DFR)。此移除亦可包括自開口之間移除晶種層。隨後可在遮罩經移除之處沉積介電材料103b (例如，ajinomoto累積膜(ABF))。在一些狀況下，形成遮罩包括形成遮罩材料之毯覆層及蝕刻毯覆層以形成第一(及選擇性地第二)開口。
接下來，在方塊820處，封裝裝置之第二(例如，中間)互連層級Ln經形成在層級Lo上或形成至層級Lo上(例如，觸及該層級)；層級Ln具有第二類型(例如，TX或RX；分別與第一類型RX或TX相反)之封裝裝置導體材料水平資料信號傳輸線路，該等封裝裝置導體材料水平資料信號傳輸線路設置在第二互連層級Ln之水平相鄰第二接地隔離線路之對之間；其中第二層級Ln之第二類型之傳輸線路水平地偏移成直接在第一互連層級Lo之第一接地隔離線路上方。方塊820亦可包括形成第二層級Ln以具有第二互連層級Ln之封裝裝置非導電材料部分，該等封裝裝置非導電材料部分設置在第二類型(例如，TX或RX)之封裝裝置導體材料水平資料信號傳輸線路中每一個與第二互連層級Ln之第二接地隔離線路中每一個之間(例如，水平相鄰於該等第二類型之封裝裝置導體材料水平資料信號傳輸線路中每一個與該等第二接地隔離線路中每一個)。
方塊820亦可包括形成具有第二層級封裝裝置非導電材料層的封裝裝置之第二層級Ln，該第二層級封裝裝置非導電材料層形成於一層上(例如，觸及該層)或形成在該層上，該第二層級具有第二類型(例如，TX或RX)之封裝裝置水平資料信號線路、第二接地隔離線路，及第二互連層級Ln之非導電材料部分。
在一些狀況下，方塊820包括將第二(例如，中間)互連層級Ln (例如，層620)之非導電材料層103a形成於一層(例如，層622)上或形成在該層上，該第二互連層級具有第二類型RX水平資料信號線路138、第二接地隔離線路562，及封裝裝置550之第二互連層級Ln之非導電材料部分103b。
在一些狀況下，方塊820可僅包括形成具有第二類型之資料RX信號138線路的層級Ln之下層622，該等第二類型之資料RX信號線路水平地設置在介電材料部分103b之間，該等介電材料部分設置在第二互連層級Ln之水平相鄰第二接地隔離線路562之間；及隨後將介電材料之上層620或具有介電材料的上層620形成至層622上。
方塊820之第一示例性實施例可包括(例如，在形成上層620之前)，在上層630 (例如，ajinomoto累積膜(ABF))之頂部表面上形成遮罩(例如，DFR，未示出)，該遮罩具有(1)層630上的第一開口，用來在該等第一開口中形成層622之第二類型之資料RX信號138線路，及(2)層630上的第二開口，用來在該等第二開口中形成水平相鄰第二接地隔離線路562。在一些狀況下，第一開口可對層630上的遮罩中之不同的、第三開口水平開放且處於與該等不同的、第三開口連通中，資料RX信號接點或通孔接點將形成於該等不同的、第三開口中。在一些狀況下，第二開口可對層630上的遮罩中之第四開口水平開放且處於與該等第四開口連通中，接地信號接點或通孔接點將形成於該等第四開口中。
此等狀況中之一些可包括在形成遮罩層之前，在層630上的導體材料之晶種層之無電電鍍。在此狀況下，方塊820隨後可包括同時形成導電材料(例如，在開口之暴露晶種層上電鍍)以在第一開口及第二開口中形成層622之第二類型之資料RX信號138及隔離線路562 (且選擇性地在第三開口中形成資料RX信號或通孔接點；且在層622之第四開口中形成接地信號接點或通孔接點)。
在此等狀況中之一些下，同時形成導電材料可包括在第一及第二(及選擇性地第三及第四)開口中的該導電材料之同一製程、沉積或生長期間形成層622之第二類型之資料RX信號138及隔離線路562中之全部(及選擇性地層622之資料RX信號或通孔接點；以及接地信號接點或通孔接點中之全部)之該導電材料。在一些狀況下，同時形成導電材料包括第一及第二(及選擇性地第三及第四)開口中的導體材料之電解電鍍(例如，在晶種層之無電電鍍上)。
在此等狀況中之一些狀況下，在同時形成導電材料之後，移除遮罩(例如，DFR)。此移除亦可包括自開口之間移除晶種層。隨後可在遮罩經移除之處沉積介電材料103b (例如，ajinomoto累積膜(ABF))。在一些狀況下，形成遮罩包括形成遮罩材料之毯覆層及蝕刻毯覆層以形成第一(及選擇性地第二)開口。
接下來，在方塊830處，封裝裝置之第三(例如，上)互連層級Lm經形成在層級Ln上或形成至層級Ln上(例如，觸及該層級)；層級Lm具有第二類型(例如，TX或RX)之封裝裝置導體材料水平資料信號傳輸線路，該等封裝裝置導體材料水平資料信號傳輸線路設置在第三互連層級Lm之水平相鄰第三接地隔離線路之對之間；其中第三層級Lm之第二類型之傳輸線路水平地偏移成直接在第二互連層級Ln之第二接地隔離線路上方；且其中第一、第二及第三接地隔離線路(例如，下層級、中間層級及上層級之第一、第二及第三接地隔離線路)同軸地包圍第二(例如，中間)層級Ln之第二類型之資料信號傳輸線路中每一個。方塊830亦可包括形成第三層級Lm以具有第三互連層級Lm之封裝裝置非導電材料部分，該等封裝裝置非導電材料部分設置在第二類型(例如，TX或RX)之封裝裝置導體材料水平資料信號傳輸線路中每一個與第三互連層級Lm之第三接地隔離線路中每一個之間(例如，水平相鄰於該等第二類型之封裝裝置導體材料水平資料信號傳輸線路中每一個與第三互連層級Lm之第三接地隔離線路中每一個)。
方塊830亦可包括形成封裝裝置之第三層級Lm，其中第三層級封裝裝置非導電材料層形成於一層上(例如，觸及該層)或形成在該層上，該第三層級具有第二類型(例如，TX或RX)之封裝裝置水平資料信號線路、第三接地隔離線路，及第三互連層級Lm之非導電材料部分。
在一些狀況下，方塊830包括將第三(例如，上)互連層級Lm (例如，層610)之非導電材料層103a形成於一層(例如，層612)上(例如，觸及該層)或形成在一層上，該第三互連層級具有第二類型RX水平資料信號線路138、第三接地隔離線路560及封裝裝置550之第三互連層級Lm之非導電材料部分103b。
在一些狀況下，方塊830可僅包括形成具有第二類型之資料RX信號138線路的層級Lm之下層612，該等第二類型之資料RX信號線路水平地設置在介電材料部分103b之間，該等介電材料部分設置在第三互連層級Lm之水平相鄰第三接地隔離線路560之間；及隨後將介電材料之上層610或具有介電材料的上層610形成至層612上。
方塊830之第一示例性實施例可包括(例如，在形成上層610之前)，在上層620 (例如，ajinomoto累積膜(ABF))之頂部表面上形成遮罩(例如，DFR，未示出)，該遮罩具有(1)層620上的第一開口，用來在該等第一開口中形成層612之第二類型之資料RX信號138線路，及(2)層620上的第二開口，用來在該等第二開口中形成水平相鄰第三接地隔離線路560。
在一些狀況下，第一開口可對層620上的遮罩中之不同的、第三開口水平開放且處於與該等不同的、第三開口連通中，資料RX信號接點或通孔接點將形成於該等不同的、第三開口中。在一些狀況下，第二開口可對層620上的遮罩中之第四開口水平開放且處於與該等第四開口連通中，接地信號接點或通孔接點將形成於該等第四開口中。
此等狀況中之一些可包括在形成遮罩層之前，在層620上的導體材料之晶種層之無電電鍍。在此狀況下，方塊830隨後可包括同時形成導電材料(例如，在開口之暴露晶種層上電鍍)以在第一開口吸第二開口中形成層612之第二類型之資料RX信號138及隔離線路560 (且選擇性地在第三開口中形成資料RX信號或通孔接點；且在層612之第四開口中形成接地信號接點或通孔接點)。
在此等狀況中之一些下，同時形成導電材料可包括在第一及第二(及選擇性地第三及第四)開口中的該導電材料之同一製程、沉積或生長期間形成層612之第二類型之資料RX信號138及隔離線路560中之全部(及選擇性地層612之資料RX信號或通孔接點；以及接地信號接點或通孔接點中之全部)之該導電材料。在一些狀況下，同時形成導電材料包括第一及第二(及選擇性地第三及第四)開口中的導體材料之電解電鍍(例如，在晶種層之無電電鍍上)。
在此等狀況中之一些狀況下，在同時形成導電材料之後，移除遮罩(例如，DFR)。此移除亦可包括自開口之間移除晶種層。隨後可在遮罩經移除之處沉積介電材料103b (例如，ajinomoto累積膜(ABF))。在一些狀況下，形成遮罩包括形成遮罩材料之毯覆層及蝕刻毯覆層以形成第一(及選擇性地第二)開口。
接下來，在返回箭頭840，製程800可藉由返回至選擇性的方塊810之第二執行繼續，在該方塊處，形成封裝裝置之另一「第一」(例如，下)互連層級，該另一「第一」互連層級具有第一類型(例如，RX或TX)之封裝裝置導體材料水平資料信號傳輸線路。隨後，製程800可繼續進行方塊820之第二執行，及選擇性的方塊830之第二執行。製程800可以此方式繼續，直至完成預定或充分數目之層級或返回製程以形成所要的封裝裝置550。在一些狀況下，該製程可重複3次至10次。在一些狀況下，方塊810重複一次，以形成類似於層級Lq但形成於層級Lm上的層級。
接下來，在製程800之第一示例性狀況下，方塊810可僅包括形成如本文所描述之層632；方塊820可僅包括形成如本文所描述之層622；且方塊830可僅包括形成如本文所描述之層612。在第二示例性狀況下，方塊810可包括形成如本文所描述之層630及632；方塊820可包括形成如本文所描述之層620及622；且方塊830可包括形成如本文所描述之層610及612。
可瞭解，雖然圖 5
至圖 8
展示用於具有RX信號線路之層級Lm、具有RX信號線路之層級Ln、具有TX信號線路之層級Lo及具有TX信號線路之層級Lq的實施例，且對應的描述描述該等實施例，但各圖及描述亦適用於存在垂直相鄰RX及TX信號之僅一層級(例如，層級Ln為TX且層級Lo為RX信號)的實施例，每一層級具有接地隔離線路及如本文所述偏移。在一些實施例中，可存在垂直相鄰RX及TX信號之三個層級，每一層級具有接地隔離線路及如本文所述偏移。
例如，類似於圖 8
之製程800的製程之實施例可包括在進行返回840及方塊810之前不進行方塊830，因此形成封裝裝置之第一(例如，下)互連層級Lo，該第一互連層級具有第一互連層級Lo之第一類型(例如，RX或TX)之水平資料信號傳輸線路(例如，第一類型之資料信號線路或跡線，諸如設置在封裝裝置第一隔離線路之間的RX或TX資料信號線路)之一層。隨後進行方塊820以形成封裝裝置之第二(例如，中間)互連層級Ln，該第二互連層級具有第二互連層級Ln之第二類型(例如，TX或RX；分別與第一類型RX或TX相反)之封裝裝置水平資料信號傳輸線路(例如，第一類型之資料信號線路或跡線，諸如設置在封裝裝置第二隔離線路之間的TX或RX資料信號線路)之一層。隨後返回以再次進行方塊810及方塊820。
可瞭解，雖然圖 4
至圖 8
展示用於具有RX信號線路之層級Lm、具有RX信號線路之層級Ln、具有TX信號線路之層級Lo及具有TX信號線路之層級Lq的實施例，且對應的描述描述該等實施例，但各圖及描述亦適用於順序可顛倒的實施例，諸如對於層級Lm具有TX信號線路、層級Ln具有TX信號線路、層級Lo具有RX信號線路，且層級Lq具有RX信號線路的實施例。
可瞭解，雖然圖 4
至圖 8
展示用於具有RX信號線路及TX信號線路之層級的實施例，且對應的描述描述該等實施例，但各圖及描述亦適用於其他類型之資訊、時鐘、時序、交流電(AC)或資料信號可在該等信號線路上的實施例。
在一些狀況下，接地隔離式水平資料信號傳輸線路封裝裝置具有(1)分離水平資料信號接收及傳送層或層級(例如，互連層級)的接地隔離平面(例如，參見圖 1
至圖 4
之裝置150)及(2)「同軸地」包圍(例如，垂直及水平分離)路由穿過封裝裝置的垂直及水平相鄰水平資料信號接收(RX)及傳送(TX)信號線路(例如，參見圖 5
至圖 8
之裝置550)。垂直位於水平資料信號接收及傳送層或層級(例如，互連層級)之間的水平接地隔離平面可減少垂直相鄰層級之間(例如，彼此上方及下方的層級中之TX信號線路與RX信號線路之間)的串音，諸如針對圖 1
至圖 4
之裝置150所描述。水平地、垂直地或同軸地包圍水平資料信號傳輸線路的接地隔離線路可減少水平資料信號傳輸線路中之水平及垂直相鄰水平資料信號傳輸線路之間的串音，且增加該等水平及垂直相鄰水平資料信號傳輸線路之隔離，諸如針對圖 5
至圖 8
之裝置550所描述。
在一些狀況下，與隔離線路組合的水平接地隔離平面減少垂直相鄰層級之間(例如，彼此上方及下方的層級中之TX信號線路與RX信號線路之間)的串音，且降低彼此水平相鄰(例如，在裝置封裝之單個垂直層級或層中)的水平資料信號傳輸線路之間的串音。接地隔離式水平資料信號傳輸線路封裝裝置之此實施例可經描述為「組合式水平接地隔離平面及接地隔離同軸線路分離式資料信號線路封裝裝置」(例如，參見裝置950)。
圖9
為計算系統的示意性橫截面側視圖及長度視圖，該計算系統包括組合式水平接地隔離平面及接地隔離同軸線路分離式資料信號線路封裝裝置。圖 9
展示計算系統900的示意性橫截面側視圖，該計算系統包括接地隔離式水平資料信號傳輸線路封裝裝置，諸如貼片904、插入物906及封裝910。在一些狀況下，系統900具有安裝在貼片904上的CPU晶片102，該貼片在第一位置107處安裝在插入物906上。該圖亦展示在第一位置101處安裝在封裝910上的晶片108；以及在第二位置111處安裝在晶片910上的晶片109。封裝910在第二位置113處安裝在插入物906上。例如，晶片102之底部表面使用錫銲凸塊或凸塊柵格陣列(BGA) 112安裝在貼片904之頂部表面105上。貼片904之底部表面使用錫銲凸塊或BGA 114在第一位置107處安裝在插入物906之頂部表面105上。另外，晶片108之底部表面使用錫銲凸塊或BGA 118在第一位置101處安裝在封裝910之頂部表面103上。晶片109之底部表面使用錫銲凸塊或BGA 119在位置111處安裝在封裝910之表面103上。封裝910之底部表面使用錫銲凸塊或BGA 116在第二位置113處安裝在插入物906之表面105上。
在一些狀況下，系統900與100之間的唯一差異為貼片904與104；插入物906與106；以及封裝910與110之間的差異。在一些狀況下，貼片904與104；插入物906與106；以及封裝910與110之間的唯一差異在於貼片904、插入物906及封裝910為或具有組合式水平接地隔離平面及接地隔離同軸線路分離式資料信號線路封裝裝置950，而非接地隔離平面分離式資料信號封裝裝置150。換言之，在一些狀況下，貼片904與104；插入物906與106；以及封裝910與110之間的唯一差異在於水平資料信號傳輸線路122、126、130及135為或具有接地隔離「同軸」線路分離式資料信號封裝裝置950，而非接地隔離平面分離式資料信號封裝裝置150。
圖9
亦展示垂直資料信號傳輸線路120，該等垂直資料信號傳輸線路起源於晶片102中且垂直向下延伸穿過凸塊112並進入貼片904垂直層級中，諸如在第一水平位置121處向下延伸至貼片904之層級Lm-Lq。
圖9
亦展示貼片水平資料信號傳輸線路122，該等貼片水平資料信號傳輸線路起源於貼片904之層級Lm-Lq中的第一水平位置121處，且沿層級Lm-Lq之長度L1穿過層級Lm-Lq水平延伸至貼片904之層級Lm-Lq中的第二水平位置123。
接下來，圖 9
展示垂直資料信號傳輸線路124，該等垂直資料信號傳輸線路起源於貼片904中且向下垂直延伸穿過凸塊114並進入插入物906之垂直層級中，諸如向下延伸至第一水平位置125處的插入物906之層級Lm-Lq。
圖9
亦展示插入物水平資料信號傳輸線路126，該等插入物水平資料信號傳輸線路起源於插入物906之層級Lm-Lq中的第一水平位置125處，且沿層級Lm-Lq之長度L2穿過層級Lm-Lq水平延伸至插入物906之層級Lm-Lq中的第二水平位置127。
接下來，圖 9
展示垂直資料信號傳輸線路128，該等垂直資料信號傳輸線路起源於插入物906中，諸如起源於插入物906之第二水平位置127處的層級Lm-Lq處且向上垂直延伸至封裝910之第一水平位置129處的封裝910之層級Lm-Lq。
圖9
亦展示封裝裝置水平資料信號傳輸線路130，該等封裝裝置水平資料信號傳輸線路起源於封裝910之層級Lm-Lq中的第一水平位置125處且沿層級Lm-Lq之長度L3穿過層級Lm-Lq水平延伸至封裝910之層級Lm-Lq中的第二水平位置131。
接下來，圖 9
展示垂直資料信號傳輸線路132，該等垂直資料信號傳輸線路起源於封裝910中，諸如起源於封裝910之第二水平位置131處的層級Lm-Lq處且向上延伸至晶片108之底部表面且終止於該底部表面處。
圖9
亦展示垂直資料信號傳輸線路133，該等垂直資料信號傳輸線路起源於晶片108中且向下垂直延伸至封裝910之第一水平位置134處的封裝910之層級Lm-Lq。
圖9
亦展示封裝裝置水平資料信號傳輸線路135，該等封裝裝置水平資料信號傳輸線路起源於封裝910之層級Lm-Lq中的第三水平位置134處且沿層級Lm-Lq之長度L4穿過層級Lm-Lq水平延伸至封裝910之層級Lm-Lq中的第二水平位置136。
接下來，圖 9
展示垂直資料信號傳輸線路137，該等垂直資料信號傳輸線路起源於封裝110中，諸如起源於封裝910之第四水平位置136處的層級Lm-Lq處，且向上延伸至晶片109之底部表面且終止於該底部表面處。在一些狀況下，線路120、122、124、126、128、130、132、133、135及/或137之資料信號傳輸信號為或包括至以下各項的資料信號傳輸信號：IC晶片(例如，晶片102、108或109)、貼片904、插入物906、封裝910，或附接至以上各項的另一裝置，諸如針對圖 1
所描述。
在一些狀況下，線路120、122及124亦包括電力及接地信號線路或跡線，諸如針對圖 1
所描述(未示出)，該等電力及接地信號線路或跡線亦自位置121水平延伸至層級Lm-Lq，或貼片904之其他層級內的位置123。
在一些狀況下，線路124、126及128亦包括電力及接地信號線路或跡線，諸如針對圖 1
所描述(未示出)，該等電力及接地信號線路或跡線亦自位置125水平延伸至層級Lm-Lq，或插入物906之其他層級內的位置127。在一些狀況下，在線路120、122、124及126中之電力及接地信號線路上傳送及接收(或存在於該等電力及接地信號線路上)的電力及接地信號起源於貼片904或插入物906，或附接至該貼片或插入物的另一裝置處，或藉由貼片904或插入物906，或該另一裝置提供，諸如針對圖 1
所描述。
在一些狀況下，線路128、130及132亦包括電力及接地信號線路或跡線，諸如針對圖 1
所描述(未示出)，該等電力及接地信號線路或跡線亦自位置129水平延伸至層級Lm-Lq，或封裝904之其他層級內的位置131。在一些狀況下，在線路128、130及132中之電力及接地信號線路上傳送及接收(或存在於該等電力及接地信號線路上)的電力及接地信號起源於封裝910或插入物906，或附接至該封裝或插入物的另一裝置處，或藉由封裝910或插入物906，或該另一裝置提供，諸如針對圖 1
所描述。
在一些狀況下，線路133、135及137亦包括電力及接地信號線路或跡線，諸如針對圖 1
所描述(未示出)，該等電力及接地信號線路或跡線亦自位置134水平延伸至層級Lm-Lq，或封裝904之其他層級內的位置136。在一些狀況下，在線路133、135及137中之電力及接地信號線路上傳送及接收(或存在於該等電力及接地信號線路上)的電力及接地信號起源於封裝910或插入物906，或附接至該封裝或插入物的另一裝置處，或藉由封裝910或插入物906，或該另一裝置提供，諸如針對圖 1
所描述。
圖9
亦展示接地隔離式水平資料信號傳輸線路封裝裝置的示意性橫截面長度視圖。在此狀況下，封裝裝置為組合式水平接地隔離平面及接地隔離同軸線路分離式資料信號線路封裝裝置950 (例如，而非但組合圖 1
至圖 4
之封裝裝置150及圖 5
至圖 8
之封裝裝置550)。裝置950可為表示貼片904、插入物906或封裝910中之任一個的「封裝裝置」。可瞭解，裝置950可表示具有水平資料傳輸線路的另一封裝裝置。在一些狀況下，封裝裝置950表示穿過透視A–A’的貼片904之水平資料信號傳輸線路122；穿過透視B–B'的插入物906之水平資料信號傳輸線路126；穿過透視C–C’的封裝910之水平資料信號傳輸線路130；或穿過透視D–D’的封裝910之水平資料信號傳輸線路135，諸如針對封裝裝置150及貼片104、插入物106或封裝110所描述。
圖10A
為圖 9
之接地隔離式水平資料信號傳輸線路封裝裝置的分解示意性橫截面長度視圖，其展示分離水平資料信號接收及傳送線路的組合式水平接地隔離平面及接地隔離同軸線路。圖 10A
展示組合式水平接地隔離平面及接地隔離同軸線路分離式資料信號線路封裝950的分解示意性橫截面長度視圖，該組合式水平接地隔離平面及接地隔離同軸線路分離式資料信號線路封裝諸如表示貼片904 (例如，穿過透視A–A’的視圖)、插入物906 (例如，穿過透視B–B’的視圖)或封裝910 (例如，穿過透視C–C’或D–D”的視圖)中之任一個的「封裝裝置」。封裝裝置950展示為具有互連層級Lm，該互連層級形成在層級Ln上或形成至層級Ln上(例如，觸及該層級)，層級Ln形成在層級Lx上或形成至層級Lx上，層級Lx形成在層級Lo上或形成至層級Lo上(例如，觸及該層級)，層級Lo形成在層級Lq上或形成至層級Lq (例如，觸及該層級)，層級Lq形成在層級Ly上或形成至層級Ly上(例如，觸及該層級)。其亦展示層205，層205形成至層610上(例如，觸及該層)，層610形成至層612上，層612形成至層620上，層620形成至層622上，層622形成至層915上，層915形成至層216上，層216形成至層630上，層630形成至層632上，層632形成至層640上，層640形成至層642上，層642形成至層920上，層920形成至層226上。
圖10B
為圖 9
及圖 10A
之接地隔離式水平資料信號傳輸線路封裝裝置的分解示意性橫截面側視圖，其展示分離水平資料信號接收及傳送線路之垂直相鄰層級的接地隔離平面；以及分離水平資料信號接收及傳送線路之垂直相鄰及水平相鄰水平資料信號接收及傳送線路的接地隔離「同軸」線路。圖 10B
展示圖 9
及圖 10A
之組合式水平接地隔離平面及接地隔離同軸線路分離式資料信號線路封裝950的分解示意性橫截面側視圖，該組合式水平接地隔離平面及接地隔離同軸線路分離式資料信號線路封裝諸如表示貼片904 (例如，沿長度L1)、插入物906 (例如，沿長度L2)或封裝910 (例如，沿長度L3及/或L4)中之任一個的「封裝裝置」。封裝裝置950展示為具有互連層級Lm、Ln、Lo、Lq及Ly (例如，參見圖 10A
)。
更具體而言，圖 10B
展示封裝裝置950，該封裝裝置具有沿長度Lp的層級Lm、Ln、Lo、Lq及Ly以及層205、610、612、620、622、910、216、630、632、640、642、920及226。長度Lp可表示長度L1、L2、L3或L4中之任何一個。在一些狀況下，圖 10B
中之層級Lm-Ly及層205-226可包括(例如，連同超過長度Lp之邊緣的其他材料一起)或為(例如，在長度Lp內)與在以上分別針對圖 9
及圖 10A
中之層級Lm-Ly及層205-226的描述中相同。
圖10B
展示層612，該層可包括(例如，連同超過長度Lp之邊緣的其他材料一起)或為(例如，在長度Lp內)線路138、線路560及部分103b。例如，層612展示為具有可表示沿長度Lp延伸的線路138、線路560及/或部分103b的「138/560/103b」。圖 10B
展示層622，該層可包括(例如，連同超過長度Lp之邊緣的其他材料一起)或為(例如，在長度Lp內)線路138、線路562及部分103b。圖 10B
展示層632，該層可包括(例如，連同超過長度Lp之邊緣的其他材料一起)或為(例如，在長度Lp內)線路148、線路564及部分103b。圖 10B
展示層642，該層可包括(例如，連同超過長度Lp之邊緣的其他材料一起)或為(例如，在長度Lp內)線路148、線路566及部分103b。在一些狀況下，接地隔離平面160、162及164；以及接地隔離線路560、562、564或566各自分別電子地耦接至(例如，觸及、形成為具有，或直接附接至)接地接點或提供裝置950之電路的其他接地信號，諸如設置在與每一接地平面或線路相同的層中的接地接點。
更具體而言，圖 10A
至圖 10B
展示封裝裝置950，該封裝裝置具有層205，該層包括(例如，連同超過寬度W3之邊緣的其他材料一起)或為(例如，在寬度W3內)封裝裝置導體材料(例如，純導體或金屬)接地隔離平面160，該封裝裝置導體材料接地隔離平面將層級Lm之封裝裝置介電材料(及封裝裝置水平資料信號接收傳輸線路138 (例如，資料信號RX 138))之上層610與平面160上方的封裝裝置之層級或層之封裝裝置非導體材料(及垂直相鄰水平資料信號傳送傳輸線路(例如，資料信號TX或RX線路))分離。平面160可與針對圖 1
至圖 4
所描述的相同，除該平面形成於層級Lm上之外，其中層級Lm如針對圖 5
至圖 8
所描述，且可在適當時經連接來用於系統900。
平面160可直接實體地連接至、電氣地耦接至，或直接附接至與平面160相同的層205中之接地接點或通孔接點。在一些狀況下，平面160為或包括接地信號，該等接地信號來自貼片904、插入物906、封裝910或附接至以上各項的另一裝置，起源於貼片904、插入物906、封裝910或附接至以上各項的另一裝置處，藉由貼片904、插入物906、封裝910或附接至以上各項的另一裝置提供，或藉由貼片904、插入物906、封裝910或附接至以上各項的另一裝置產生，如在圖1至圖4處針對貼片104、插入物106、封裝110或另一裝置所描述。此信號可具有如在圖 1
至圖 4
處所描述之電壓位準。
接下來，圖 10A
至圖 10B
展示具有層級Lm之封裝裝置950，該層級具有上層610，該上層形成在下層612上或形成至下層612上(例如，觸及該下層)，該下層形成在層級Ln之上層620上或形成至上層620上。層級Lm、上層610及下層612可與針對圖 5
至圖 8
所描述相同，除層205形成至層610上且線路560可在適當時經連接來用於系統900之外。
在一些狀況下，層612之線路560可直接實體地連接至、電氣地耦接至，或直接附接至與線路560相同的層612或層級Lm中之接地接點或通孔接點。在一些狀況下，接地線路560為或包括接地信號，該等接地信號來自貼片904、插入物906、封裝910或附接至以上各項的另一裝置，起源於貼片904、插入物906、封裝910或附接至以上各項的另一裝置處，藉由貼片904、插入物906、封裝910或附接至以上各項的另一裝置提供，或藉由貼片904、插入物906、封裝910或附接至以上各項的另一裝置產生，如在圖5至圖8處針對貼片104、插入物106、封裝110或另一裝置所描述。此信號可具有如在圖5至圖8處所描述之電壓位準。
接下來，圖 10A
至圖 10B
展示具有層級Ln之封裝裝置950，該層級具有上層620，該上層形成在下層622上或形成至下層622上(例如，觸及該下層)，該下層形成在層級Lx之上層915上或形成至上層915上。層級Ln、上層620及下層622可與針對圖 5
至圖 8
所描述，除層622形成至層915上且線路562可在適當時經連接來用於系統900之外。
在一些狀況下，層622之線路562可直接實體地連接至、電氣地耦接至，或直接附接至與線路562相同的層622或層級Ln中之接地接點或通孔接點。在一些狀況下，接地線路562為或包括接地信號，該等接地信號來自貼片904、插入物906、封裝910或附接至以上各項的另一裝置，起源於貼片904、插入物906、封裝910或附接至以上各項的另一裝置處，藉由貼片904、插入物906、封裝910或附接至以上各項的另一裝置提供，或藉由貼片904、插入物906、封裝910或附接至以上各項的另一裝置產生，如在圖 5
至圖 8
處針對貼片104、插入物106、封裝110或另一裝置所描述。此信號可具有如在圖 5
至圖 8
處所描述之電壓位準。
接下來，圖 10A
至圖 10B
展示具有層級Lx之封裝裝置950，該層級具有上層915，該上層形成在下層216上或形成至下層216上(例如，觸及該下層)，該下層形成在層級Lo之上層630上或形成至上層630上。上層915可與針對圖 5
至圖 8
所描述之層610相同，除該上層形成至層216上且定位成垂直相鄰於層622及216且介於層622與216之間之外。下層216可包括或為諸如針對圖 1
至圖 4
所描述之接地隔離平面162。平面162可與針對圖 1
至圖 4
所描述的相同，除該平面形成於層級Lo上之外，其中層級Lo如針對圖 5
至圖 8
所描述，且可在適當時經連接來用於系統900。
平面162可直接實體地連接至、電氣地耦接至，或直接附接至與平面162相同的層216中之接地接點或通孔接點。在一些狀況下，平面162為或包括接地信號，該等接地信號來自貼片904、插入物906、封裝910或附接至以上各項的另一裝置，起源於貼片904、插入物906、封裝910或附接至以上各項的另一裝置處，藉由貼片904、插入物906、封裝910或附接至以上各項的另一裝置提供，或藉由貼片904、插入物906、封裝910或附接至以上各項的另一裝置產生，如在圖 1
至圖 4
處針對貼片104、插入物106、封裝110或另一裝置所描述。此信號可具有如在圖 1
至圖 4
處所描述之電壓位準。
接下來，圖 10A
至圖 10B
展示具有層級Lo之封裝裝置950，該層級具有上層630，該上層形成在下層632上或形成至下層632上(例如，觸及該下層)，該下層形成在層級Lq之上層640上或形成至上層640上。層級Lo、上層630及下層632可與針對圖 5
至圖 8
所描述的相同，除層216形成至層630上且線路564可在適當時經連接來用於系統900之外。
在一些狀況下，層632之線路564可直接實體地連接至、電氣地耦接至，或直接附接至與線路564相同的層632或層級Lm中之接地接點或通孔接點。在一些狀況下，接地線路564為或包括接地信號，該等接地信號來自貼片904、插入物906、封裝910或附接至以上各項的另一裝置，起源於貼片904、插入物906、封裝910或附接至以上各項的另一裝置處，藉由貼片904、插入物906、封裝910或附接至以上各項的另一裝置提供，或藉由貼片904、插入物906、封裝910或附接至以上各項的另一裝置產生，如在圖 5
至圖 8
處針對貼片104、插入物106、封裝110或另一裝置所描述。此信號可具有如在圖 5
至圖 8
處所描述之電壓位準。
接下來，圖 10A
至圖 10B
展示具有層級Lq之封裝裝置950，該層級具有上層640，該上層形成在下層642上或形成至下層642上(例如，觸及該下層)，該下層形成在層級Ly之上層920上或形成至上層920上。層級Lq、上層640及下層642可與針對圖 5
至圖 8
所描述的相同，除層級642形成至層920上且線路566可在適當時經連接來用於系統900之外。
在一些狀況下，層642之線路566可直接實體地連接至、電氣地耦接至，或直接附接至與線路566相同的層642或層級Lm中之接地接點或通孔接點。在一些狀況下，接地線路566為或包括接地信號，該等接地信號來自貼片904、插入物906、封裝910或附接至以上各項的另一裝置，起源於貼片904、插入物906、封裝910或附接至以上各項的另一裝置處，藉由貼片904、插入物906、封裝910或附接至以上各項的另一裝置提供，或藉由貼片904、插入物906、封裝910或附接至以上各項的另一裝置產生，如在圖 5
至圖 8
處針對貼片104、插入物106、封裝110或另一裝置所描述。此信號可具有如在圖 5
至圖 8
處所描述之電壓位準。
接下來，圖 10A
至圖 10B
展示具有層級Ly之封裝裝置950，該層級具有上層920，該上層形成在下層226上或形成至下層226上(例如，觸及該下層)，該下層可形成在裝置950之另一層上或形成至該另一層上。上層920可與針對圖 5
至圖 8
所描述之層610相同，除該上層形成至層226上且定位成垂直相鄰於層642及226且介於層642與226之間之外。下層226可包括或為諸如針對圖 1
至圖 4
所描述之接地隔離平面164，除層920形成至層226上且該層可在適當時經連接來用於系統900之外。平面164可與針對圖 1
至圖 4
所描述的相同，除該平面形成於封裝裝置950之下層級上且可在適當時經連接來用於系統900之外。
平面164可直接實體地連接至、電氣地耦接至，或直接附接至與平面164相同的層226中之接地接點或通孔接點。在一些狀況下，平面164為或包括接地信號，該等接地信號來自貼片904、插入物906、封裝910或附接至以上各項的另一裝置，起源於貼片904、插入物906、封裝910或附接至以上各項的另一裝置處，藉由貼片904、插入物906、封裝910或附接至以上各項的另一裝置提供，或藉由貼片904、插入物906、封裝910或附接至以上各項的另一裝置產生，如在圖 1
至圖 4
處針對貼片104、插入物106、封裝110或另一裝置所描述。此信號可具有如在圖 1
至圖 4
處所描述之電壓位準。
接地隔離式水平資料信號傳輸線路封裝裝置950之實施例可經描述為組合式水平接地隔離平面及接地隔離同軸線路分離式資料信號線路封裝950。
封裝裝置950之接地平面160、162及164可各自為跨於垂直介於兩個層級(例如，Lm及Ln；或Lo及Lq)之每一水平資料信號傳輸線路(例如，RX或TX)與該接地平面(例如，該一層級)上方(或下方)的所有層級之所有資料信號傳輸線路之間的的層的接地隔離平面或平面結構，因此減少(例如，藉由一因數或2倍、3倍、5倍或10倍)一層級(例如，「侵略者」)之水平資料信號傳輸線路中每一個與該接地平面(例如，該等兩個層級)上方(或下方)的所有層級之所有資料信號傳輸線路之間的「資料信號傳輸線路」串音。
水平地、垂直地及同軸地包圍層級Lm-Lq中每一個中的水平資料信號傳輸線路138 RX或148 TX的接地隔離線路560、562、564或566可(1)減少層級Lm-Lq中之不同層級之水平資料信號傳輸線路138 RX或148 TX中之垂直相鄰水平資料信號傳輸線路之間的串音；且(2)減少層級Lm-Lq中之相同層級中每一個中的水平資料信號傳輸線路138 RX或148 TX中之水平相鄰水平資料信號傳輸線路之間的串音。
更具體而言，圖 9
至圖 10B
展示層級Lm-Lq中每一個可具有非導電(例如，介電)材料103a之上層；以及具有導體材料(例如，純導體或金屬)資料信號線路(例如，跡線) 138 RX或148 TX的下層，該等導體材料資料信號線路介於(1)水平相鄰非導電(例如，介電)材料部分103b之間，該等水平相鄰非導電(例如，介電)材料部分介於(2)導體材料(例如，純導體或金屬)之水平相鄰接地隔離線路560、562、564或566 (例如，跡線)之間，諸如針對圖 5
至圖 8
所描述。
在一些狀況下，封裝裝置950之接地線路(例如，線路560、562、564及566)可減少或降低(例如，藉由一因數或2倍、3倍、5倍或10倍)一層級(例如，層級Lm、Ln、Lo或Lq之「侵略者」)之水平資料信號傳輸線路中之一個與相同層級(例如，該一層級Lm、Ln、Lo或Lq)之水平相鄰資料相同類型(例如，RX或TX)信號傳輸線路之間的「資料信號傳輸線路」串音(且選擇性地可增加電子隔離)，諸如針對圖 5
至圖 8
所描述。此可對於層級Lm、Ln、Lo及Lq中之水平RX資料信號線路中每一個發生，諸如針對圖 5
至圖 8
所描述。
圖9
至圖 10B
之層級Lo-Lq之每一層級亦可具有與該層級上方的垂直相鄰層級之接地隔離線路560、562、564或566相比的該層級之下層導體材料資料信號線路138 RX或148 TX之交錯水平(例如，側向)間隔，諸如針對圖 5
至圖 8
所描述。然而，在一些狀況下，層級Lo並未如針對圖 5
至圖 8
所描述地相對於層級Ln交錯(例如，線路562直接在線路564上方)，諸如由於隔離平面162為層級Ln之信號線路提供垂直接地隔離來代替層級Lo之隔離線路564，且為層級Lo之信號線路提供垂直接地隔離來代替層級Ln之隔離線路562。
在此，在一些狀況下，一接地隔離線路及一接地隔離平面垂直地包圍兩個非導電材料層103a (例如，垂直於該兩個非導電材料層之頂部及底部)，該兩個非導電材料層垂直地包圍每一資料信號RX或TX線路(例如，垂直於該每一資料信號RX或TX線路之頂部及底部)。例如，線路562在層級Lm之線路138中每一個垂直下方，且接地隔離平面160在層級Lm之線路138中每一個垂直上方。因此，線路562及平面160垂直地包圍層級Lm之線路138中每一個。另外，線路560在層級Ln之線路138中每一個垂直上方，且接地隔離平面162在層級Ln之線路138中每一個垂直下方。因此，線路560及平面162垂直地包圍層級Ln之線路138中每一個。在另一實例中，線路566在層級Lo之線路148中每一個垂直下方，且接地隔離平面162在層級Lo之線路148中每一個垂直上方。因此，線路566及平面162垂直地包圍層級Lo之線路148中每一個。接下來，線路564在層級Lq之線路148中每一個垂直上方，且接地隔離平面164在層級Lq之線路148中每一個垂直下方。因此，線路566及平面164垂直地包圍層級Lq之線路148中每一個。在一些狀況下，一接地隔離線路及一接地隔離平面經描述為垂直地包圍層級Lm-Lq中每一個中的每一資料信號線路138 RX或148 TX (例如，在該每一資料信號線路垂直上方及下方)。
在一些狀況下，封裝裝置950之接地平面(例如，平面160、162及164)及封裝裝置950之接地線路(例如，線路560、562、564及566)之組合可減少(例如，藉由一因數或2倍、3倍、5倍或10倍)具有信號線路的一層級(例如，層級Lm、Ln、Lo或Lq之「侵略者」)之水平資料信號傳輸線路中之一個與一傳輸線路以上或以下(例如，侵略者層級Lm、Ln、Lo或Lq)兩個層級(例如，具有信號線路的兩個層級，或層級Lm、Ln、Lo或Lq中之兩個層級)處的層級之垂直相鄰資料信號傳輸線路之間的「資料信號傳輸線路」串音(且選擇性地可增加隔離)。
在一些狀況下，除藉由隔離線路(例如，信號線路之每一層級以上或以下)垂直地包圍之外，信號線路之層級亦(或替代地)藉由隔離平面垂直地包圍。在一實例中，封裝裝置950之接地隔離平面之每一對(例如，平面160及162；或162及164之對)垂直地包圍信號線路之每一層級。例如，平面162可減少(例如，藉由一因數或2倍、3倍、5倍或10倍)藉由層級Lm及Ln之「侵略者」水平RX資料信號傳輸線路138產生或創建的「資料信號傳輸線路」垂直串音(且選擇性地可增加隔離)，以免到達層級Lo之垂直相鄰TX資料信號傳輸線路，該垂直相鄰TX資料信號傳輸線路設置在層級Lm及Ln之「侵略者」RX線路下方兩個層級(例如，具有信號線路的層級中之兩個層級，或層級Lm、Ln、Lo或Lq中之兩個層級)處，諸如由於平面162垂直地設置在層級Lo之信號傳輸線路與層級Lm及Ln之間。此可為除藉由隔離線路提供的垂直隔離之外，諸如以上所描述。可認為，平面160引起藉由層級Lm及Ln之RX線路引起的垂直串音之相同減少，以免到達平面160上方的層級之垂直相鄰TX線路。在此，可稱為平面160及162垂直地包圍層級Lm及Ln。
類似地，在一些狀況下，平面162可減少(例如，藉由一因數或2倍、3倍、5倍或10倍)藉由層級Lo及Lq之「侵略者」水平TX資料信號傳輸線路148產生或創建的「資料信號傳輸線路」垂直串音(且選擇性地可增加隔離)，以免到達層級Ln之垂直相鄰RX資料信號傳輸線路，該垂直相鄰RX資料信號傳輸線路設置在層級Lo及Lq之「侵略者」TX線路上方兩個層級(例如，具有信號線路之層級中之兩個層級，或層級Lm、Ln、Lo或Lq中之兩個層級)處，諸如由於平面162垂直地設置在層級Ln之信號傳輸線路與層級Lo及Lq之間。可認為，平面164引起藉由層級Lp及Lq之TX線路引起的垂直串音之相同減少，以免到達平面164以下的層級之垂直相鄰RX線路。在此，可稱為平面164及162垂直地包圍層級Lo及Lq。
在一些狀況下，由於接地隔離平面(例如，平面162)，使層級Lo之信號線路自層級Ln之信號線路水平地交錯可並非必要的。另外，在一些狀況下，使層級Lo之信號線路自層級Lm之信號線路水平地交錯可並非必要的。另外，在一些狀況下，使層級Lo之信號線路自層級Lq之信號線路水平地交錯可並非必要的。另外，在一些狀況下，使層級Lq之信號線路自層級Lm之信號線路水平地交錯可並非必要的。
根據實施例，藉由為電氣地接地(例如，具有接地信號)的導電材料之平面及線路，接地隔離線路560-566及/或平面160-164中每一個可由於接地導電材料之量，及兩個層級之間的導電接地材料之位置，而吸收藉由線路上方(或下方)兩個層級處的垂直相鄰層級(層級Lm、Ln、Lo或Lq中之垂直相鄰層級)之一資料信號傳輸線路產生的電磁串音信號，或屏蔽該等電磁串音信號(或增加來自該一資料信號傳輸線路的電子隔離)，以免到達一層級之資料信號傳輸線路中每一個。此可包括減少藉由經由垂直相鄰層級(例如，「侵略者」)之水平資料信號傳輸線路中之一個接收或傳送的第一資料信號類型(例如，RX或TX)之非所要電容性、感應性或導電耦合引起的電氣串音，以免到達經由接地線路屏蔽的一層級之水平資料信號傳輸線路接收或傳送的第二資料信號類型(例如，TX或RX；分別與第一類型RX或TX相反) (例如，影響該第二資料信號類型或反映於該第二資料信號類型中)。
兩個接地隔離線路(例如，線路560、562、564或566中每一個中之兩個)之組合水平地包圍層級Lm-Lq中每一個中的每一資料信號線路138 RX或148 TX；且垂直地包圍層級Lm-Lq中每一個中的每一資料信號線路138 RX或148 TX的兩個接地隔離平面(例如，平面160及162；或162及164之對)及選擇性地隔離線路(例如，線路560及平面162；或平面162及線路566之對)可經描述為「同軸地」包圍層級Lm-Lq中每一個中的每一資料信號線路138 RX或148 TX的四個接地隔離線路。
在一些狀況下，層級Ln (例如，層622)之每一資料信號RX線路可據稱為藉由以下各項同軸地包圍(1)藉由層級Ln (例如，層622)之兩個接地隔離線路562水平地包圍，(2)藉由層級Lm之接地隔離線路560 (及/或選擇性地平面160)及層級Lx之平面162 (及/或選擇性地層級Lo之線路564)垂直地包圍。另外，在一些狀況下，層級Lo (例如，層632)之每一資料信號TX線路可據稱為藉由以下各項同軸地包圍：(1)藉由層級Lo (例如，層632)之兩個接地隔離線路564水平地包圍，(2)藉由層級Lq之接地隔離線路566 (及/或選擇性地平面164)及層級Lx之平面162 (及/或選擇性地層級Ln之線路562)垂直地包圍。
在一些狀況下，「同軸地」包圍層級Lm-Lq中每一個中的每一水平資料信號線路138 RX或148 TX的四個接地隔離線路提供或引起以下各項之組合：(1)兩個接地隔離線路(例如，線路560、562、564或566中每一個中之兩個)，該兩個接地隔離線路水平地包圍層級Lm-Lq中每一個中的每一資料信號線路138 RX或148 TX，以減少或降低(例如，藉由一因數或2倍、3倍、5倍或10倍)一層級(例如，層級Lm、Ln、Lo或Lq)之水平資料信號傳輸線路中每一個與相同層級(例如，該一層級Lm、Ln、Lo或Lq)之水平相鄰資料相同類型(例如，RX或TX)信號傳輸線路之間的「資料信號傳輸線路」串音(及選擇性地可增加電子隔離)；以及(2)接地隔離線路及/或平面，該等接地隔離線路及/或平面垂直地包圍層級Lm-Lq中每一個中的每一資料信號線路138 RX或148 TX，以降低(例如，藉由一因數或2倍、3倍、5倍或10倍)一層級(例如，層級Lm、Ln、Lo或Lq之「侵略者」)之水平資料信號傳輸線路中之一個與一傳輸線路上方或下方的層級Lm、Ln、Lo或Lq中之兩個層級處的層級之垂直相鄰資料信號傳輸線路之間的「資料信號傳輸線路」串音(且選擇性地可增加隔離)。在一些實施例中，接地隔離線路及平面如以上所述減少電氣串音且增加電氣隔離，而不重新排序層或層級中的水平資料信號傳輸線路之任何水平順序或序列。
請注意，對於封裝裝置950，層級Lm之信號線路藉由平面160與平面160上方的信號線路對角地隔離；層級Ln之信號線路藉由平面162與平面162下方的層級Lo及Lq之信號線路對角地隔離；層級Lo之信號線路藉由平面162與平面162上方的層級Ln及Lm之信號線路對角地隔離；且層級Lq之信號線路藉由平面166與平面166下方的信號線路對角地隔離。
由於接地隔離平面，在一些狀況下，可並非必要的是，充分地對角間隔(例如，藉由預定、調諧決定、選定的或以其他方式設計的距離)不同層級之RX及TX線路，使得串音對於資料信號線路為足夠低的且隔離為足夠高的，來以如本文所述之速度及其他特性操作。在一些狀況下，由於平面162，提供層級Lo之信號線路與層級Ln之信號線路之此對角間隔可並非必要的。
圖11
展示藉由針對一系列水平資料信號傳輸線路寬度及接地線路寬度測試水平資料信號傳輸信號線路中之一個產生的眼圖之眼高度(EH)曲線；以及眼寬度(EW)曲線的繪圖，諸如在間隔在水平相鄰信號線路與接地線路之間為恆定的情況下。在一些狀況下，裝置950之水平信號線路138及148；以及接地線路(例如，560、562、564及566)經阻抗調諧(例如，參見圖 11
)以最小化裝置950之信號線路138或148 (例如，通道)中之垂直相鄰及水平相鄰信號線路之間的阻抗不連續性及串音。此可包括進行此調諧以決定或識別：(1)信號線路138或148中之一個之選定的目標寬度W1 (及選擇性地高度H3)(例如，給定其他設定或已知高度及寬度，諸如以下所述)；以及(2)接地線路(例如，560、562、564或566)中之一個之選定的目標寬度W4 (及選擇性地高度H3) (例如，給定其他設定或已知高度及寬度，諸如以下所述)，該選定的目標寬度提供如展示為藉由測試信號線路138或148中之一個產生的眼圖(例如，參見圖 3B
)之眼高度(EH)或眼寬度(EW)曲線(例如，參見圖 11
)之最低振幅交叉點的最佳通道效能。EH及EW曲線(例如，曲線1110-1111及1115-1116)可為在(例如，作為運行之結果)一或多個輸入測試資料信號諸如針對圖3A至3B所描述地經發送穿過資料信號線路之長度Lp以決定或識別隔離式水平資料信號傳輸線路寬度W1及接地線路寬度W4 (選擇性地，及間隔W5)時於資料信號線路138或148之位置處的輸出信號量測(或電腦模型化)，該等隔離式水平資料信號傳輸線路寬度及接地線路寬度沿長度Lp在沿信號線路138及148之通道的裝置950之路由分段中經單個線路阻抗調諧(例如，參見圖 11
)。
信號線路之阻抗調諧可基於或包括如下因素：水平資料信號傳輸線路寬度W1、高度H3、長度Lp；水平接地隔離線路寬度W4、高度H3、長度Lp；隔離線路與裝置950之水平相鄰水平資料信號傳輸線路之間的寬度W5；以及信號線路與裝置950之垂直相鄰接地線路(或隔離平面)之間的高度H4。在一些狀況下，一旦長度Lp、寬度W5、高度H4及高度H3已知(例如，基於封裝裝置950之特定設計預定或先前選擇)，則進行調諧 (例如，計算機模擬、實際「貝他」裝置測試，或其他實驗室測試)，以決定或識別一系列寬度W1及W4，該系列寬度提供如展示為藉由測試信號線路138或148中之一個產生的眼圖之眼高度(EH)或眼寬度(EW)曲線之最低振幅交叉點的最佳通道效能。
例如，圖 11
展示藉由針對一系列水平資料信號傳輸線路寬度W1及接地線路寬度W4測試水平資料信號傳輸信號線路138或148中之一個產生的眼圖(例如，參見圖 3B
)之眼高度(EH)曲線1110及1111；及眼寬度(EW)曲線1115及1116的繪圖，諸如在間隔W2在水平相鄰信號線路(例如，線路138或148)與接地線路(例如，線路560、562、564或566)之間為恆定的情況下。測試可包括回應於輸入信號而量測或模型化輸出信號，該等輸入信號諸如如以上對於圖 3A
所述之步升(例如，__`|)及步降(例如，` |__)信號。EH曲線1110可為用於裝置950之第一設計或使用的獨立於(例如，未基於或不考慮)以上所述因素(例如，水平資料信號傳輸線路寬度W1、接地線路寬度W4、高度H3、長度Lp；信號線路與裝置150之水平相鄰接地線路之間的寬度W5；以及信號線路與裝置150之垂直相鄰接地線路或隔離平面之間的高度H4)的EH曲線。EH曲線1111可為用於裝置950之第二、不同設計或使用的獨立於以上所述因素的EH曲線。EW曲線1115可為用於裝置150之第一設計或使用的獨立於以上所述因素的EW曲線。EW曲線1116可為用於裝置950之第二、不同設計或使用的獨立於以上所述因素的EW曲線。
在一些狀況下，此設計或使用可包括在不同曲線表示不同製造變化組合的情況下，諸如在低阻抗封裝(例如，封裝910)連接至高阻抗插入物(例如，插入物906)的情況下。在一些狀況下，此設計或使用可包括在不同曲線表示不同拐角組合或可能的組件變化組合的情況下。在一些狀況下，此設計或使用可包括在不同曲線表示不同設計或使用以調諧阻抗來最大化通道效能的情況下。在一些狀況下，圖 11A
展示來自組合可能的封裝及插入物製造拐角(來自製造變化的最大/典型/最小阻抗拐角)的各種通道的EH及EW曲線。在一些狀況下，例如，最大Z貼片+最小Z插入物+最大Z封裝，其中Z指示阻抗。在一些狀況下，EH或EW曲線以下的共用或交叉區域展示通道EH/EW解空間。在一些狀況下，最佳化阻抗值受提供包圍所有可能的通道製造變化的最大EH/EW的EH或EW曲線之交叉點束縛。
如針對圖 3A
至圖 3B
之EH曲線310-311所描述，EH曲線1110-1111可為用於不同設計，及用於裝置950之不同信號線路寬度W1及接地線路寬度W4 (例如，在間隔W2為恆定的情況下)的眼高度之實例。另外，如針對圖 3A
至圖 3B
之EW曲線315-316所描述，EW曲線1115-1116可為用於不同設計，及用於裝置950之不同信號線路寬度W1及接地線路寬度W4 (例如，在間隔W2為恆定的情況下)的眼寬度之實例。
在一些狀況下，曲線1110-1111及1115-1116用於封裝裝置950之水平資料信號傳輸線路(例如，RX線路138或TX線路148)及接地隔離線路(及隔離平面)之選定的(例如，預定的、所要的、恆定的或一定)長度Lp。在一些狀況下，曲線1110-1111及1115-1116亦用於選定的信號線路及接地線路高度H3及信號線路與垂直相鄰接地線路(或隔離平面)之間的間隔H4。
在一些其他狀況下，調諧包括知道長度Lp、寬度W5及高度H4，隨後調諧以決定或識別為線路提供預定或目標阻抗的一系列寬度W1、寬度W4及高度H3。
更具體而言，圖 11
展示圖表1100，該圖表描繪針對沿水平X軸1130的信號線路(例如，RX線路138或TX線路148)之寬度W1及接地線路之寬度W4之不同對的沿垂直Y軸1120的調諧曲線1110-1111及1115-1116之振幅(例如，在間隔W5在信號線路(例如，RX或TX線路138或148)中之水平相鄰信號線路與接地線路(例如，線路560、562、564或566)之間為恆定值或距離的情況下。雖然圖 11
在相同圖表1100上展示曲線1110-1111及1115-1116之振幅，但可瞭解該等曲線可在具有不同振幅標度Y軸但具有相同X軸1130的不同圖表上(例如，曲線全部展示為垂直地標度在圖表1100上(例如，沿軸1120向上或向下移動)以針對曲線比較交叉點)。曲線1110-1111及1115-1116可為在(例如，作為運行之結果)一或多個測試資料信號經發送穿過裝置950之資料信號線路(例如，RX線路138或TX線路148)之長度Lp時於資料信號線路之位置處的輸出信號量測(或電腦模型化)。
圖表1100展示EH曲線1110及1111之交叉點1112。可瞭解，曲線1110及1111表示多於兩個曲線，但該等曲線在點1112處具有最低Y軸交叉點。圖表1100展示EW曲線1115及1116之交叉點1117。可瞭解，曲線1115及1116表示多於兩個曲線，但該等曲線在點1117處具有最低Y軸交叉點。
圖11
展示沿具有值W’’、X’’、Y’’及Z’’的垂直軸1120的EW及EH曲線振幅，該等值諸如表示用於曲線1110-1111或1115-1116之不同振幅(例如，曲線1115-1116或1110-1111可分別縮放，以配合至相同圖表或繪圖上)。在一些狀況下，對於曲線1110-1111，值W’’、X’’、Y’’及Z’’表示不同的線性遞增EH信號振幅值(例如，源自測試信號的EH之電壓振幅)，諸如0.2伏特、0.25伏特、0.3伏特及0.35伏特。在一些狀況下，對於曲線1115-1116，值W’’、X’’、Y’’及Z’’表示不同的線性遞增EW信號時間值(例如，源自測試信號的EW之時間值)，諸如4.0 E-11秒、4.5 E-11秒、5.0 E-11秒及5.5 E-11秒。
圖11
沿具有對值A’’/B’’、C’’/D’’、E’’/F’’、G’’/H’’、I’’/J’’、K’’/L’’、M’’/N’’及O’’/P’’的水平軸1130展示寬度W1/寬度W4之對。在一些狀況下，每一對值之聚合(例如，加法) (例如，值A’’加值B’’；或值O’’加值P’’等)表示相同和或第一恆定值；且該第一恆定值加兩倍的間隔寬度W5為第二恆定值(例如，諸如節距寬度PW2)。在一些狀況下，信號線路寬度W1及接地線路寬度W4以反比方式變化，以總計達第一恆定值，諸如其中若W1增加一值(例如，W1+W’’)，則W4降低該值(例如，W4-W’’)，且反之亦然。在一些狀況下，信號線路寬度W1及接地線路寬度W4可經描述為成反比。在一些狀況下，(1)第二恆定值為信號線路至信號線路節距寬度PW2；且(2)信號線路寬度W1及接地線路寬度W4以反比方式變化，使得加法W1 + W4 + 2xW5 = PW2(例如，第二恆定值)。
在一些狀況下，PW2介於100 um與200 um之間。在一些狀況下，PW2介於120 um與150 um之間。在一些狀況下，PW2介於130 um與140 um之間。在一些狀況下，對值A’’/B’’表示介於60 um與80 um之間的寬度W1，及介於55 um與75 um之間的寬度W4；對值O’’/P’’表示介於25 um與45 um之間的寬度W1，及介於90 um與110 um之間的寬度W4；且其他對處於值A’’/B’’與值O’’/P’’之間的線性間距處。在一些狀況下，對值A’’/B’’表示70/65 um之寬度W1/寬度W4，對值C’’/D’’表示65/70 um之寬度W1/寬度W4，對值E’’/F’’表示60/75 um之寬度W1/寬度W4，對值G’’/H’’表示55/80 um之寬度W1 /寬度W4，對值I’’/J’’表示50/85 um之寬度W1/寬度W4，對值K’’/L’’表示45/90 um之寬度W1/寬度W4，對值M’’/N’’表示40/95 um之寬度W1/寬度W4，且對值O’’/P’’表示35/100 um之寬度W1/寬度W4。
在一些狀況下，Y軸1120表示為定量測試信號線路(例如，RX線路138或TX線路148)之通道效能的優質數的眼高度或眼寬度；且X軸1130為恆定節距(線路寬度W1+寬度W4+2xW5=恆定節距PW，諸如PW2)處的信號線路寬度W1/寬度W4 (具有恆定間隔W5)之組合。根據實施例，裝置950之水平信號線路138或148之阻抗調諧包括(或為)選擇(或「調諧」)單個水平路由信號線路(例如，TX及RX線路)阻抗，諸如用來將信號線路寬度W1/寬度W4之組合選擇至最佳化點(或將TX及RX線路「調諧」至該最佳化點或在該最佳化點處「調諧」TX及RX線路)，以達成如展示為EH或EW曲線(例如，諸如圖 11
中所示)之最低交叉點的最佳通道效能。
根據實施例，裝置950之水平信號線路138或148之阻抗調諧包括基於使用EH及EW交叉點1112及/或點1117的計算或作為該計算之結果選擇的X軸1130上的一個或一系列位置之各種可能的選擇。可瞭解，此調諧可包括基於使用交叉點1112及/或點1117的計算或作為該計算之結果，針對以下各項中之一個或兩者沿軸1130選擇或識別一個或一系列寬度W1/寬度W4：(1)信號線路138及接地線路對560/562，或(2)信號線路148及接地線路對564/566。
在一些狀況下，此阻抗調諧包括或為選擇藉由測試信號線路138或148中之一個產生的眼圖之眼高度(EH)曲線1110-1112或眼寬度(EW)曲線1115-1116之最低振幅交叉點1112。在此，例如，如圖 11
中所示，在點1112下方的X軸1130位置I’’/J’’；或在點1112下方的I’’/J’’與K’’/L’’之間的中點處的位置可經選擇來用於(1)信號線路138及及接地線路對560/562，或(2)信號線路148及接地線路對564/566中之一個或兩者之寬度W1及寬度W4。在一些狀況下，該等位置中之一個可用於(1)信號線路138及接地線路對560/562，及(2)信號線路148及接地線路對564/566中之兩個。在一些狀況下，該等位置中任何一個周圍的一系列寬度W1及寬度W4 (例如，W1及W4公差，諸如任一位置周圍百分之5或百分之10)可用於(1)信號線路138及接地線路對560/562，及(2)信號線路148及接地線路對564/566中之兩個。在一些狀況下，該等位置之間的一系列寬度W1及寬度W4 (例如，該系列內的W1及W4公差或該系列內的任何位置)可用於(1)信號線路138及接地線路對560/562，及(2)信號線路148及接地線路對564/566中兩者。
根據一些實施例，阻抗調諧包括或為選擇藉由測試信號線路138或148中之一個產生的最低振幅交叉點1112及點1117。在此，例如，如圖11中所示，點1112下方的I’’/J’’與點1112下方的I’’/J’’與K’’/L’’之間的中點之間的X軸1130位置(例如，I’’/J’’與該中點之間的中點，及I’’/J’’與該中點之平均值，或I’’/J’’與該中點之間的另一統計計算)可經選擇來用於(1)信號線路138及接地線路對560/562，或(2)信號線路148及接地線路對564/566中之一個或兩者之寬度W1及寬度W4。在一些狀況下，期間的位置可用於(1)信號線路138及接地線路對560/562，及(2)信號線路148及接地線路對564/566中兩者。在一些狀況下，期間的位置周圍的一系列寬度W1及寬度W4 (例如，W1及W4公差，諸如任一位置周圍百分之5或百分之10)可用於(1)信號線路138及接地線路對560/562，及(2)信號線路148及接地線路對564/566中兩者。可瞭解，可基於交叉點1112及1117選擇各種其他適當位置。
可瞭解，如以上所述之此調諧可用於或表示裝置950之(1)信號線路138及接地線路對560/562，或(2)信號線路148及接地線路對564/566中之單一一個、一層級中之全部，或全部之調諧。可瞭解，如以上所述之此調諧可藉由不同於圖 11
中所示之凸曲線1110-1111及1115-1116的曲線表示，諸如在沿軸1130的選定的寬度W1/寬度W4經選擇為在沿垂直軸1120的不同曲線之最高點處的情況下。
在一些狀況下，此阻抗調諧提供(例如，藉由決定或識別用於(1)信號線路138及接地線路對560/562，或(2)信號線路148及接地線路對564/566中兩者之一系列或選定的目標寬度W1及寬度W4)：(1)用於線路138及148 (例如，具有長度Lp；寬度W1；寬度W4，線路與裝置950之水平相鄰水平資料信號傳輸線路之間的節距PW2；及線路與裝置950之垂直相鄰接地線路(或隔離平面)之間的高度H4)之最佳通道效能，(2)在沿通道(例如，沿長度Lp的信號線路138或148)的裝置950之路由分段中經單個線路阻抗調諧的水平資料信號傳輸線路(例如，信號線路138及148)之電氣隔離，及(3)裝置950之信號線路138或148中之垂直相鄰及水平相鄰信號線路之間的最小化阻抗不連續性及串音。
在一些狀況下，以上調諧包括單獨地調諧插入物906、貼片904及封裝910之線路138及148。在一些狀況下，該調諧包括單獨地調諧插入物906、貼片904或封裝910之線路138及148。在一些狀況下，以上調諧包括插入物906之調諧線路138及148經調諧，但貼片904及封裝910之信號線路未經調諧。在一些狀況下，插入物906之寬度W1及寬度W4藉由如以上所述之調諧決定；且貼片904及封裝910之寬度W1及寬度W4基於其他因素或不包括以上所述調諧的設計參數來決定。
圖12
為例示根據本文所描述之實施例的用於形成組合式水平接地隔離平面及接地隔離同軸線路分離式資料信號線路封裝的製程的流程圖。圖 12
展示製程1200，該製程可為用於形成圖 9
至圖 12
中之任一個之封裝950之本文所描述之實施例的製程。在一些狀況下，製程1200為用於形成接地隔離式水平資料信號傳輸線路封裝裝置的製程，該接地隔離式水平資料信號傳輸線路封裝裝置具有分離水平資料信號接收及傳送線路之垂直相鄰層級的接地隔離平面；以及分離水平資料信號接收及傳送線路中之垂直相鄰及水平相鄰水平資料信號接收及傳送線路的接地隔離「同軸」線路。
製程1200開始於選擇性方塊1210處，在該方塊處，形成封裝裝置之第一(例如，下)互連層級Lo，該第一互連層級具有第一類型(例如，RX或TX)之封裝裝置導體材料水平資料信號傳輸線路，該等封裝裝置導體材料水平資料信號傳輸線路設置在第一互連層級Lo之水平相鄰第一接地隔離線路之對之間。方塊1210亦可包括形成第一(例如，下)層級Lo以具有第一互連層級Lo之封裝裝置非導電材料部分，該等封裝裝置非導電材料部分設置在第一類型(例如，RX或TX)之封裝裝置導體材料水平資料信號接收傳輸線路中每一個與第一互連層級Lo之第一接地隔離線路中每一個之間(例如，水平相鄰於該等第一類型之封裝裝置導體材料水平資料信號接收傳輸線路中每一個與該等第一接地隔離線路中每一個)。
方塊1210亦可包括形成具有第一層級封裝裝置非導電材料層的封裝裝置之第一(例如，下)互連層級Lo，該第一層級封裝裝置非導電材料層形成於一層上(例如，觸及該層)或形成在一層上，該第一互連層級具有第一類型(例如，RX或TX)之封裝裝置水平資料信號線路、第一接地隔離線路及第一互連層級Lo之非導電材料部分。
在一些狀況下，方塊1210包括將第一(例如，下)互連層級Lo (例如，層630)之非導電材料層103a形成於一層(例如，層632)上(例如，觸及該層)或形成在該層上，該第一互連層級具有第一類型TX水平資料信號線路148、第一接地隔離線路564，及第一互連層級Lo之非導電材料部分103b。
在一些狀況下，方塊1210可僅包括形成具有第一類型之資料TX信號148線路的層級Lo之下層632，該等第一類型之資料TX信號線路水平地設置在介電材料部分103b之間，該等介電材料部分設置在第一互連層級Lo之水平相鄰第一接地隔離線路564之間；及隨後將介電材料之上層630或具有介電材料的上層630形成至層632上。
方塊1210之第一示例性實施例可包括(例如，在形成上層630之前)，在上層640 (例如，ajinomoto累積膜(ABF))之頂部表面上形成遮罩(例如，DFR，未示出)，該遮罩具有(1)層640上的第一開口，用來在該等第一開口中形成層632之第一類型之資料TX信號148線路及(2)層640上的第二開口，用來在該等第二開口中形成水平相鄰第一接地隔離線路564。在一些狀況下，第一開口可對層640上的遮罩中之不同的、第三開口開放且處於與該等不同的、第三開口連通中，資料TX信號接點或資料TX信號通孔接點將形成於該等不同的、第三開口中。在一些狀況下，第二開口可對層640上的遮罩中之第四開口水平開放且處於與該等第四開口連通中，接地信號接點或通孔接點將形成於該等第四開口中。
此等狀況中之一些可包括在形成遮罩層之前，在層640上的導體材料之晶種層之無電電鍍。在此狀況下，方塊810隨後可包括同時形成導電材料(例如，在開口之暴露晶種層上電鍍)以在第一開口及第二開口中形成層632之資料TX信號148線路及隔離線路564 (且選擇性地在第三開口中形成資料TX信號或通孔接點；且在層632之第四開口中形成接地信號接點或通孔接點)。
在此等狀況中之一些下，同時形成導電材料可包括在第一及第二(及選擇性地第三及第四)開口中的該導電材料之同一製程、沉積或生長期間形成層632之資料TX信號148線路及隔離線路564中之全部(及選擇性地層632之資料TX信號或通孔接點；以及接地信號接點或通孔接點中之全部)之該導電材料。在一些狀況下，同時形成導電材料包括第一及第二(及選擇性地第三及第四)開口中的導體材料之電解電鍍(例如，在晶種層之無電電鍍上)。
在此等狀況中之一些狀況下，在同時形成導電材料之後，移除遮罩(例如，DFR)。此移除亦可包括自開口之間移除晶種層。隨後可在遮罩經移除之處沉積介電材料103b (例如，ajinomoto累積膜(ABF))。在一些狀況下，形成遮罩包括形成遮罩材料之毯覆層及蝕刻毯覆層以形成第一(及選擇性地第二)開口。
接下來，在方塊1220處，封裝裝置之第二(例如，中間)層級Lx經形成在層級Lo上或形成至層級Lo上(例如，觸及該層級)；層級Lx具有導體材料(例如，純導體或金屬)接地隔離平面，該導體材料接地隔離平面將第一層級Lo之第一類型(例如，RX或TX)之封裝裝置導體材料水平資料信號傳輸線路與將要形成在層級Lo上方(及層級Lx上方)的垂直相鄰層級Ln之第二類型(例如，TX或RX；分別與第一類型RX或TX相反)之封裝裝置導體材料水平資料信號傳輸線路(例如，第二類型之資料信號線路或跡線，諸如設置在封裝裝置非導電材料部分之間的TX或RX資料信號線路)垂直分離。
在一些狀況下，方塊1220可僅包括將具有導體材料接地隔離平面162的層級Lx之下層216形成至層級Lo之上層630上；以及形成介電材料層103a之層級Lx之上層915。在一些狀況下，方塊1220包括首先將下層216形成至層630上(例如，如以上所述)，隨後將介電材料103a之上層915之具有介電材料103a的上層915形成至層216上。
方塊1220之第一示例性實施例可包括(例如，在形成上層915之前)，在層級Lo之上層630 (例如，ajinomoto累積膜(ABF))之頂部表面上形成遮罩(例如，DFR，未示出)，該遮罩具有(1)層630上的第一開口，用來在該第一開口中形成層216之隔離平面162。在一些狀況下，第一開口可對層630上的遮罩中之不同的、第二開口水平開放且處於與該等不同的、第二開口連通中，接地接頭或接地小瓶接頭將形成於該等不同的、第二開口中。此等狀況中之一些可包括在形成遮罩層之前，在層630上的導體材料之晶種層之無電電鍍。
在此狀況下，方塊1220隨後可包括同時形成導電材料(例如，在開口之暴露晶種層上電鍍)以在第一開口中形成層216之隔離平面162 (及選擇性地在層216之第二開口中形成接地接頭或接地小瓶接頭)。
在此等狀況中之一些中，同時形成導電材料可包括在同一製程、第一(及選擇性地第二)開口中的該導電材料之沉積或生長期間，形成層216之隔離平面162中之全部之該導電材料(及選擇性地在層216之第二開口中形成接地接點或接地小瓶接點中之全部)。在一些狀況下，同時形成導電材料包括第一(及選擇性地第二)開口中的導體材料之電解電鍍(例如，在晶種層之無電電鍍上)。
在此等狀況中之一些狀況下，在同時形成導電材料之後，移除遮罩。此移除亦可包括自開口之間移除晶種層。隨後可在遮罩經移除之處沉積介電材料 (例如，ajinomoto累積膜(ABF))。在一些狀況下，形成遮罩包括形成遮罩材料之毯覆層及蝕刻毯覆層以形成第一(及選擇性地第二)開口。
接下來，在方塊1230處，封裝裝置之第三(例如，上)互連層級Ln經形成在層級Lx上或形成至層級Lx上(例如，觸及該層級)；層級Ln具有第二類型(例如，TX或RX；分別與第一類型RX或TX相反)之封裝裝置導體材料水平資料信號傳輸線路，該等封裝裝置導體材料水平資料信號傳輸線路設置在第二互連層級Ln之水平相鄰第二接地隔離線路之對之間。在一些狀況下，方塊1230包括形成第三層級，使得第三層級Ln之第二類型之傳輸線路水平地偏移成直接在第一互連層級Lo之第一接地隔離線路上方。方塊1230亦可包括形成第三層級Ln以具有層級Ln之封裝裝置非導電材料部分，該等封裝裝置非導電材料部分設置在第二類型(例如，TX或RX)之封裝裝置導體材料水平資料信號傳輸線路中每一個與層級Ln之第二接地隔離線路中每一個之間(例如，水平相鄰於該等第二類型之封裝裝置導體材料水平資料信號傳輸線路中每一個與該等第二接地隔離線路中每一個)。
方塊1230亦可包括形成具有第三層級封裝裝置非導電材料層的封裝裝置之層級Ln，該第三層級封裝裝置非導電材料層形成於一層上(例如，觸及該層)或形成在一層上，該層級具有第二類型(例如，TX或RX)之封裝裝置水平資料信號線路、第二接地隔離線路，及層級Ln之非導電材料部分。
在一些狀況下，方塊1230包括形成將第三互連層級Ln (例如，層620)之非導電材料層103a形成於一層(例如，層622)上(例如，觸及該層)或形成在一層上，該第三互連層級具有第二類型RX水平資料信號線路138、第二接地隔離線路562，及封裝裝置950之第二互連層級Ln之非導電材料部分103b。
在一些狀況下，方塊1230可僅包括形成具有第二類型之資料RX信號138線路的層級Ln之下層622，該等第二類型之資料RX信號138線路水平地設置在介電材料部分103b之間，該等介電材料部分設置在第二互連層級Ln之水平相鄰第二接地隔離線路562之間；及隨後將介電材料之上層620之具有介電材料的上層620形成至層622上。
方塊1230之第一示例性實施例可包括(例如，在形成上層620之前)，在層級Lx之上層915 (例如，ajinomoto累積膜(ABF))之頂部表面上形成遮罩(例如，DFR，未示出)，該遮罩具有(1)層915上的第一開口，用來在該等第一開口中形成層622之第二類型之資料RX信號138線路，及(2)層915上的第二開口，用來在該等第二開口中形成水平相鄰第二接地隔離線路562。在一些狀況下，第一開口可對層915上的遮罩中之不同的、第三開口水平開放且處於與該等不同的、第三開口連通中，資料RX信號接點或通孔接點將形成於該等第三開口中。在一些狀況下，第二開口可對層915上的遮罩中之第四開口水平開放且處於與該等第四開口連通中，接地信號接點或通孔接點將形成於該等第四開口中。
此等狀況中之一些可包括在形成遮罩層之前，在層915上的導體材料之晶種層之無電電鍍。在此狀況下，方塊1230隨後可包括同時形成導電材料(例如，在開口之暴露晶種層上電鍍)以在第一開口及第二開口中形成層622之第二類型之資料RX信號138及隔離線路562 (且選擇性地在第三開口中形成資料RX信號或通孔接點；且在層622之第四開口中形成接地信號接點或通孔接點)。
在此等狀況中之一些下，同時形成導電材料可包括在第一及第二(及選擇性地第三及第四)開口中的該導電材料之同一製程、沉積或生長期間形成層622之第二類型之資料RX信號138及隔離線路562中之全部(及選擇性地層622之資料RX信號或通孔接點；以及接地信號接點或通孔接點中之全部)之該導電材料。在一些狀況下，同時形成導電材料包括第一及第二(及選擇性地第三及第四)開口中的導體材料之電解電鍍(例如，在晶種層之無電電鍍上)。
在此等狀況中之一些狀況下，在同時形成導電材料之後，移除遮罩(例如，DFR)。此移除亦可包括自開口之間移除晶種層。隨後可在遮罩經移除之處沉積介電材料103b (例如，ajinomoto累積膜(ABF))。在一些狀況下，形成遮罩包括形成遮罩材料之毯覆層及蝕刻毯覆層以形成第一(及選擇性地第二)開口。
在製程1200之一些執行中，選擇性的方塊1210進行兩次，一次首先形成封裝裝置之「零」(例如，最低；指示第一層級Lo以下的「零」)層級Lq，且隨後重複來形成層級Lo。在形成層級Lo之前，方塊1210之第一執行形成封裝裝置之零(例如，最低)互連層級Lq，其中層級Lq經形成為具有第一類型(例如，RX或TX)之封裝裝置導體材料水平資料信號傳輸線路，該等封裝裝置導體材料水平資料信號傳輸線路設置在層級Lq之水平相鄰零接地隔離線路之對之間；其中層級Lq之第一類型之傳輸線路水平地偏移成直接在層級Lo之第一接地隔離線路下方；且其中第一及零接地隔離線路及接地隔離平面(例如，最低層級、下層級及中間層級之第一及零接地隔離線路及接地隔離平面)同軸地包圍第一層級Lo之第一類型之資料信號傳輸線路中每一個。
方塊1210之此第一執行亦可包括形成層級Lq以具有層級Lq之封裝裝置非導電材料部分，該等封裝裝置非導電材料部分設置在第一類型(例如，RX或TX)之封裝裝置導體材料水平資料信號接收傳輸線路中每一個與層級Lq之零接地隔離線路中每一個之間(例如，水平相鄰於該等第一類型之封裝裝置導體材料水平資料信號接收傳輸線路中每一個與該等零接地隔離線路中每一個)。
方塊1210之此第一執行亦可包括形成具有零層級封裝裝置非導電材料層的封裝裝置之層級Lq，該零層級封裝裝置非導電材料層形成於一層上(例如，觸及該層)或形成在一層上，該層級具有第一類型(例如，RX或TX)之封裝裝置水平資料信號線路、零接地隔離線路，及層級Lq之非導電材料部分。
在一些狀況下，方塊1210之此第一執行包括將第一(例如，下)互連層級Lq (例如，層640)之非導電材料層103a形成於一層(例如，層642)上(例如，觸及該層)或形成在一層上，第一互連層級具有第一類型TX水平資料信號線路148、零接地隔離線路566，及層級Lq之非導電材料部分103b。
在製程1200之一些執行中，方塊1230進行兩次，一次首先形成第二層級Ln，且隨後重複以形成封裝裝置之第三(例如，最高或頂部)層級Lm。在形成層級Ln之後，方塊1230之重複或第二執行形成封裝裝置之第三(例如，最高)互連層級Lm，其中層級Lm經形成為具有第二類型(例如，TX或RX)之封裝裝置導體材料水平資料信號傳輸線路，該等封裝裝置導體材料水平資料信號傳輸線路設置在層級Lm之水平相鄰第三接地隔離線路之對之間；其中層級Lm之第二類型之傳輸線路水平地偏移成直接在層級Ln之第二接地隔離線路上方；且其中第二及第三接地隔離線路及接地隔離平面(例如，最高層級、上層級及中間層級之第二及第三接地隔離線路及接地隔離平面)同軸地包圍第二層級Ln之第二類型之資料信號傳輸線路中每一個。
方塊1230之此第二執行亦可包括形成層級Lm以具有層級Lm之封裝裝置非導電材料部分，該等封裝裝置非導電材料部分設置在第二類型(例如，TX或RX)之封裝裝置導體材料水平資料信號接收傳輸線路中每一個與層級Lm之第三接地隔離線路中每一個之間(例如，水平相鄰於該等第二類型之封裝裝置導體材料水平資料信號接收傳輸線路中每一個與該等第三接地隔離線路中每一個)。
方塊1230之此第二執行亦可包括形成具有第三層級封裝裝置非導電材料層的封裝裝置之層級Lm，該第三層級封裝裝置非導電材料層形成於一上(例如，觸及該層)或形成在一層上，該層級具有第二類型(例如，TX或RX)之封裝裝置水平資料信號線路、第三接地隔離線路，及層級L之非導電材料部分。
在一些狀況下，方塊1230之此第二執行包括將層級Lm (例如，層610)之非導電材料層103a形成於一層(例如，層612)上(例如，觸及該層)或形成在一層上，該層級具有第二類型RX水平資料信號線路138、第三接地隔離線路560，及層級Lm之非導電材料部分103b。
在製程1200之一些狀況下，方塊1210如以上所述進行兩次，且隨後方塊1220進行一次，但方塊1230未進行。在製程1200之一些狀況下，方塊1210未進行，方塊1220進行一次，且隨後方塊1230如以上所述進行兩次。在製程1200之一些狀況下，方塊1210如以上所述進行兩次，且隨後方塊1220進行一次，且隨後方塊1230如以上所述進行兩次。
接下來，在返回箭頭1240處，製程1200可藉由返回至如以上所述之方塊1210、1220及1230之另一執行繼續，以形成位於接地隔離線路之間的信號線路之更多層級，及具有接地平面的層級。製程1200可以此方式繼續，直至完成預定或充分數目的層級或製程1200之執行以形成所要的封裝裝置950。在一些狀況下，該製程可重複3至10次。
接下來，在製程1200之第一示例性狀況下，方塊1210可僅包括形成如本文所描述之層632；方塊1220可僅包括形成如本文所描述之層216；且方塊1230可僅包括形成如本文所描述之層622。在第二示例性狀況下，方塊1210可包括形成如本文所描述之層630及632；方塊1220可包括形成如本文所描述之層910及216；且方塊1230可包括形成如本文所描述之層620及622。
可瞭解，雖然圖 9
至圖 12
展示用於具有RX信號線路之層級Lm、具有RX信號線路之層級Ln、具有TX信號線路之層級Lo及具有TX信號線路之層級Lq的實施例，且對應的描述描述該等實施例，但各圖及描述亦適用於該等信號線路之TX及RX可顛倒的實施例。可瞭解，雖然圖 9
至圖 12
展示用於具有RX信號線路之層級Lm、具有RX信號線路之層級Ln、具有TX信號線路之層級Lo及具有TX信號線路之層級Lq的實施例，且對應的描述描述該等實施例，但各圖及描述亦適用於存在垂直相鄰RX及TX信號之僅一層級(例如，層級Ln為TX且層級Lo為RX信號)的實施例，每一層級具有接地隔離線路及如本文所述偏移(例如，諸如在圖 1
至圖 4
中)。例如，層級Lm可為RX信號線路，而層級Ln具有TX信號線路，層級Lo可為RX信號線路，而層級Lq具有TX信號線路。在一些狀況下，該實例之該等信號線路之TX及RX可顛倒。在一些實施例中，可存在垂直相鄰RX及TX信號之三個層級，每一層級具有接地隔離線路及如本文所述偏移。
可瞭解，雖然圖 9
至圖 12
展示用於具有RX信號線路及TX信號線路之層級的實施例，且對應的描述描述該等實施例，但各圖及描述亦適用於其他類型之資訊、時鐘、時序、交流電(AC)或資料信號可在該等信號線路上的實施例。
在一些狀況下，圖 1
至圖 4
之層級Lj-Ll，或圖 5
至圖 8
之層級Lm-Lq，或圖 9
至圖 12
之層級Lm-Ly可為封裝裝置(例如，封裝裝置150、550或950)內並非頂部或最頂部3個、5個或6個層級的層級。在一些狀況下，此等層級可為封裝裝置內並非底部或最底部3個、5個或6個層級的層級。在一些狀況下，此等層級並非任一者。在一些狀況下，此等層級可為封裝裝置內並非視為「頂部」或「底部」層的層級，該「頂部」或「底部」層諸如暴露層(例如，最終累積(BU)層、BGA、LGA或晶粒後端類層)，IC晶片(例如，諸如微處理器、共處理器、圖形處理器、記憶體晶片、數據機晶片或其他微電子晶片裝置)、插座、插入物、母板或另一下一層級組件將安裝或直接附接至該暴露層。在一些狀況下，此等層級可為封裝裝置內水平信號傳輸線路或跡線已知存在或自一水平位置水平延伸至另一水平位置所在的層級。在一些狀況下，此等層級可為封裝裝置內自裝置之頂部(例如，暴露)層級介於3個層級與30個層級之間的層級。在一些狀況下，此等層級可為封裝裝置內接地平面下方或自裝置之頂部(例如，暴露)層級5個層級處的層級的層級。
可瞭解，可存在圖 1
至圖 4
之層級Lj-Ll，或圖 5
至圖 8
之層級Lm-Lq，或圖 9
至圖 12
之層級Lm-Ly上方及/或下方的額外層級。另外，更多資料信號線路可存在於此等層級中，諸如在接地隔離線路旁邊且具有如所描述的介於額外線路之間的非導體部分的額外線路138及148。
在一些實施例中，自頂部的層級L5將包括或為直接接地平面160或形成至圖 5
至圖 8
之層級Lm上的接地平面。在一些實施例中，層級L5下方的層級L6將為直接平面接地層160或形成至圖 5
至圖 8
之層級Lm上的接地平面。
在一些狀況下，晶片102、晶片108及晶片109可各自表示積體電路(IC)晶片或「晶粒」，諸如電腦處理單元(CPU)、微處理器、共處理器、圖形處理器、記憶體晶片、數據機晶片或其他微電子晶片裝置。在一些狀況下，晶片102為積體電路(IC)晶片電腦處理單元(CPU)、微處理器或共處理器。在一些狀況下，晶片108為積體電路(IC)晶片，該積體電路(IC)晶片為共處理器、圖形處理器、記憶體晶片、結構控制器晶片、網路介面晶片、交換機晶片、加速器晶片、現場可規劃閘陣列(FPGA)晶片，或特定應用積體電路(ASIC)晶片裝置。在一些狀況下，晶片109為積體電路(IC)晶片共處理器、圖形處理器、記憶體晶片、數據機晶片、通訊輸出信號晶片裝置、結構控制器晶片、網路介面晶片、交換機晶片、加速器晶片、現場可規劃閘陣列(FPGA)晶片，或特定應用積體電路(ASIC)晶片。
對於一些實施例，未包括晶片102、108及/或109。一些實施例僅包括如本文所描述之貼片104、插入物106及封裝110。一些實施例僅包括如本文所描述之貼片504、插入物506及封裝510。一些實施例僅包括如本文所描述之貼片904、插入物906及封裝910。
對於一些實施例，僅包括貼片104、504或904 (例如，未包括晶片102及插入物106)。對於一些實施例，僅包括插入物106、506或906 (例如，未包括貼片104及封裝110、510或910)。對於一些實施例，僅包括封裝110、510或910 (例如，未包括晶片108及109；以及插入物106、506或906)。一些實施例僅包括封裝裝置150、550或950，如本文所描述。對於一些實施例，僅包括封裝裝置150。對於一些實施例，僅包括封裝裝置550。對於一些實施例，僅包括封裝裝置950。
在一些狀況下，圖1至圖12之相鄰(信號線路及該信號線路之立即左側或右側的信號線路)資料信號傳輸線路之間的節距寬度(PW1或PW2係沿寬度W3界定)可介於100 um與150 um之間。在一些狀況下，該節距寬度介於50 um與300 um之間。此節距可表示兩個相鄰傳輸線路之中點之間的距離(例如，平均值或設計規則)。在一些狀況下，該節距為近似110微米(110 x E-6公尺-「um」)。在一些狀況下，該節距介於100微米與120微米(um)之間。在一些狀況下，該節距介於60微米與200微米之間。
亦認為圖 1
至圖 4
之層級Lj-Ll，或圖 5
至圖 8
之層級Lm-Lq，或圖 9
至圖 12
之層級Lm-Ly上方及下方的層級可包括各種互連層、封裝層、導電特徵(例如，電子裝置、互連體、具有導電跡線之層、具有導電通孔之層)、具有介電材料之層及如工業中已知用於半導體封裝裝置的其他層。在一些狀況下，封裝可為有心的或無心的。在一些狀況下，封裝包括根據標準封裝基板形成製程及工具形成的特徵，該等標準封裝基板形成製程及工具諸如包括或使用以下各項的該等製程及工具：諸如ajinomoto累積膜(ABF)的介電層之疊層、雷射或機械鑽孔以在介電膜中形成通孔、乾膜抗蝕劑(DFR)之疊層及光刻圖案化、諸如銅(Cu)跡線之導電跡線(CT)之電鍍，及其他累積層以及用來在基板嵌板或可剝離核心嵌板之一或兩個表面(例如，頂部表面及底部表面)上形成電子導電跡線、電子導電通孔及介電材料之層的表面精修製程。基板可為在電子封裝裝置或微處理器封裝中使用的基板。
在一些狀況下，雖然在圖 1
至圖 12
中未示出，但圖 1
至圖 4
之層級Lj-Ll，或圖 5
至圖 8
之層級Lm-Lq，或圖 9
至圖 12
之層級Lm-Ly中之任一個或全部亦可包括以上針對封裝150、550或950所述之此類結構。在一些狀況下，此等層級之接點及/或跡線電氣地連接至以上針對封裝150、550或950所述的導電結構(例如，實體附接至該等導電結構或形成至該等導電結構上)。
裝置150、550或950可具特徵，該等特徵具有如對於半導體晶粒封裝、晶片封裝；或對於通常將晶粒(例如，IC、晶片、處理器或中央處理單元)連接至插座、母板或另一下一層級組件的另一裝置(例如，介面、PCB或插入物)已知的標準封裝節距。在一些實施例中，節距藉由如已知的標準封裝設計規則(DR)或晶片封裝決定。在一些狀況下，該節距為線路間隔(例如，層上的線路之間的線路寬度及空間之實際值)或介於9微米與12微米之間的特徵(例如，導電接點或跡線)之設計規則(DR)。
線路138、148；平面160、162及164；以及線路560、562、564及566可經形成在其固體導電材料之所描述寬度、長度及高度內。導電材料可為純導體(例如，金屬或純導電材料)。此材料可為或包括銅(Cu)、金、銀、青銅、鎳、銀、鋁、鉬、合金或如對於此接點已知的類似物。在一些狀況下，該等材料全部為固體銅。
在一些狀況下，線路138、148；平面160、162及164；以及線路560、562、564及566 (其中全部可在以下一起描述為「平面及線路」或「導體材料特徵」)之形成可藉由對於典型晶片封裝製造製程已知(例如，在用於半導體封裝裝置之工業中已知)的製程。在一些狀況下，此等導體材料特徵根據標準封裝基板形成製程及工具形成，該等標準封裝基板形成製程及工具諸如包括或使用以下各項的該等製程及工具：諸如ajinomoto累積膜(ABF)的介電層之疊層、固化、雷射或機械鑽孔以在介電膜中形成通孔、晶種導體材料之沾汙去除、乾膜抗蝕劑(DFR)之疊層及光刻圖案化、諸如銅(Cu)跡線的導電跡線(CT)之電鍍，及其他累積層以及用來在基板嵌板或可剝離核心嵌板之一個或兩個表面(例如，頂部表面及底部表面)上形成電子導電跡線、電子導電通孔及介電材料之層的表面精修製程。基板可為在電子封裝裝置或微處理器封裝中使用的基板。
在一些狀況下，此等導體材料特徵經形成為導體材料(例如，純導電材料)之毯覆層，該毯覆層經遮罩且蝕刻以形成開口，介電材料(例如，103，諸如103a-103i)將沉積、生長或形成於該等開口處(留下現形成接點、跡線及編織材料所在的導體材料之部分)。替代地，導體材料可為形成於穿過圖案化遮罩(例如，ABF及/或乾膜抗蝕劑)存在的開口中的層(例如，毯覆層之部分)，且遮罩隨後經移除(例如，溶解或燃燒)以形成線路及平面(例如，在遮罩之移除之後作為導體材料剩餘在開口中)。平面及線路之此形成可包括電鍍或生長諸如金屬或導體之電解層的導體材料，該電解層自無電金屬或導體之晶種層生長來形成平面及線路。
介電層103 (例如，層103a-103i)可各自為用於固體非導電材料之層的高度H2、H3或H4。介電材料可為純非導體(例如，純粹非導電材料)。此材料可為或包括ajinomoto累積膜(ABF)、固化樹脂、乾膜疊層、瓷器、玻璃、塑膠或如對於此介電質已知的類似者。在一些狀況下，該材料為ajinomoto累積膜(ABF)及/或乾膜疊層。
在一些狀況下，介電質可為介電材料(例如，非導電絕緣體材料)之毯覆層，該毯覆層經鑽孔，或遮罩且蝕刻以形成開口，接點、跡線及編織材料藉由對於典型晶片封裝製造製程已知(例如，在用於半導體封裝裝置之工業中已知)的製程沉積、生長或形成(例如，剩餘材料為「非導體材料特徵」)於該等開口處。在一些狀況下，此等非導體材料特徵根據標準封裝基板形成製程及工具形成，該等標準封裝基板形成製程及工具諸如包括或使用以下各項的該等製程及工具：諸如ajinomoto累積膜(ABF)的介電層之疊層、固化、雷射或機械鑽孔以在介電膜中形成通孔、晶種導體材料之沾汙去除、乾膜抗蝕劑(DFR)之疊層及光刻圖案化、諸如銅(Cu)跡線的導電跡線(CT)之電鍍，及其他累積層以及用來在基板嵌板或可剝離核心嵌板之一個或兩個表面(例如，頂部表面及底部表面)上形成電子導電跡線、電子導電通孔及介電材料之層的表面精修製程。基板可為在電子封裝裝置或微處理器封裝中使用的基板。
替代地，介電質可為形成於圖案化遮罩上的層，且遮罩隨後經移除(例如，溶解或燃燒)以形成開口，接點、跡線、線路及平面沉積、生長或形成於該等開口處。介電層或部分之此形成可包括或為沉積介電材料，該沉積諸如藉由諸如自介電材料(例如，該介電材料可為相同類型之材料或不同類型之介電材料)之下表面或在介電材料之下表面上進行ABF之真空疊層或乾膜疊層以形成層或部分。在一些狀況下，介電層、介電結構之部分，或介電層中的開口可藉由已知用來形成封裝或晶片封裝裝置之此介電質的製程形成。
在一些狀況下，線路138及線路148之橫截面長度視圖形狀(例如，高度H3x寬度W1))中之任一個或全部展示為正方形或矩形形狀(例如，參見圖 2A
、圖 6A
及圖 10A
)，可認為，此等形狀可替代地為或表示圓形(例如，具有H3或W1之直徑)；或卵形、三角形、斜方形、梯形或多邊形(例如，具有H3之最大高度及W1之最大寬度)。另外，在一些狀況下，圖 2A
之部分103b、103e及103h之橫截面視圖形狀(例如，高度H3x寬度W2)中之任一個或全部展示為正方形或矩形形狀，可認為此等形狀可能替代地為或表示圓形(例如，具有H3或W2之直徑)；或卵形、三角形、斜方形、梯形或多邊形(例如，具有H3之最大高度及W2之最大寬度)。接下來，在一些狀況下，圖 6A
及圖 10A
之部分103b之橫截面長度視圖形狀(例如，高度H3x寬度W5)中之任一個或全部展示為正方形或矩形形狀，可認為此等形狀可替代地為或表示圓形(例如，具有H3或W5之直徑)；或卵形、三角形、斜方形、梯形或多邊形(例如，具有H3之最大高度及W5之最大寬度)。最後，在一些狀況下，圖 6A
及圖 10A
之線路560、562、564及566之橫截面長度視圖形狀(例如，高度H3x寬度W4)中之任一個或全部展示為正方形或矩形形狀，可認為此等形狀可替代地為或表示圓形(例如，具有H3或W4之直徑)；或卵形、三角形、斜方形、梯形或多邊形(例如，具有H3之最大高度及W4之最大寬度)。
在一些狀況下，諸如針對圖 1
至圖 12
所描述之(例如，封裝、系統及用於形成封裝裝置之製程)封裝裝置150、550及950之實施例提供兩個IC之間的較快速且更精確的資料信號傳遞，該兩個IC藉由包括接地隔離平面；線路；或封裝裝置150、550及950之平面及線路附接至封裝，該等接地隔離平面；線路；或封裝裝置之平面及線路減少信號線路串音，且增加信號線路隔離 (例如，參見圖 1
、圖 5
及圖 9
)。在一些狀況下，用於形成封裝裝置150、550及950的製程之實施例或封裝裝置150、550及950之實施例提供具有用於在該等線路之水平端點之間提供高頻傳送(例如，經由線路148)及接收(例如，經由線路138)資料信號的較好組件的封裝裝置(例如，參見圖 1
、圖 5
及圖 9
)。組件可由於接地隔離平面；線路；或封裝裝置150、550及950之平面及線路之增添而為較好的。
在一些狀況下，用於形成封裝裝置150、550及950的製程之實施例或封裝裝置150、550及950之實施例提供體現於電腦系統架構特徵、封裝裝置及以高容量製作的介面中的效益(例如，參見圖 1
、圖 5
及圖 9
)。在一些狀況下，此類製程及裝置之實施例提供解決極高頻資料傳遞互連問題，諸如在兩個IC晶片或晶粒之間(例如，其中兩個晶粒之間的數百甚至數千信號需要經路由)，或用於系統單晶片(SoC)內的高頻資料傳遞互連的所有效益(例如，參見圖 1
、圖 5
及圖 9
)。在一些狀況下，此類製程及裝置之實施例提供跨於以上分段所需要的所需較低成本高頻資料傳遞互連解決方案(例如，參見圖 1
、圖 5
及圖 9
)。此等效益可歸因於接地隔離平面；線路或封裝裝置150、550及950之平面及線路之增添。
除此之外，此類製程及裝置可提供至兩個晶片的直接及區域資料信號輸送。在一些狀況下，此類製程及裝置之實施例提供彼此直接附接的兩個IC晶片或板IC之間的通訊，該兩個IC晶片或板IC包括記憶體、數據機、圖形及其他功能(例如，參見圖 1
、圖 5
及圖 9
)。此等製程及裝置以較低成本提供增加的輸入/輸出(IO)速度資料傳遞。此等提供及增加可歸因於導電材料接地隔離平面；線路；或封裝裝置150、550及950之平面及線路之增添。
圖 13
例示根據一實行方案的計算裝置。圖 13
例示根據一個實行方案的計算裝置1300。計算裝置1300容納板1302。板1302可包括許多組件，包括但不限於處理器1304及至少一通訊晶片1306。處理器1304實體地且電氣地耦接至板1302。在一些實行方案中，至少一通訊晶片1306亦實體地且電氣地耦接至板1302。在其他實行方案中，通訊晶片1306為處理器1304之一部分。
取決於其應用，計算裝置1300可包括其他組件，該等其他組件可為或可並未實體地且電氣地耦接至板1302。此等其他組件包括但不限於依電性記憶體(例如，DRAM)、非依電性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位信號處理器、加密處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編解碼器、視訊編解碼器、電力放大器、全球定位系統(GPS)裝置、羅盤、加速計、迴轉儀、揚聲器、攝影機及大容量儲存裝置(諸如硬碟片驅動機、光碟片(CD)、數位通用碟片(DVD)等)。
通訊晶片1306允許用於將資料傳遞至及傳遞出計算裝置1300之無線通訊。「無線」一詞及其派生詞可用以描述可經由非固體媒體藉由調變電磁輻射之使用來通訊資料的電路、裝置、系統、方法、技術、通訊通道等。該術語並非暗示相關聯裝置不含有任何引線，但是在一些實施例中該等相關聯裝置可不含有任何引線。通訊晶片1306可實行若干無線標準或協議中之任何者，包括但不限於Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、其衍生物以及指定為3G、4G、5G及以上的任何其他無線協議。計算裝置1300可包括複數個通訊晶片1306。例如，第一通訊晶片1306可專用於較短範圍無線通訊，諸如Wi-Fi及藍牙，且第二通訊晶片1306可專用於較長範圍無線通訊，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他。
計算裝置1304之處理器1300包括封裝於處理器1304之內的積體電路晶粒。在一些實行方案中，處理器之積體電路晶粒包括一或多個裝置，諸如電晶體或金屬互連體。在一些實施例中，積體電路晶粒或處理器1304之封裝包括用於形成如本文所描述之封裝裝置150、550及950，或封裝裝置150、550及950之實施例的製程之實施例。「處理器」一詞可指代處理來自暫存器及/或記憶體的電子資料以將該電子資料變換成可儲存在暫存器及/或記憶體中的其他電子資料的任何裝置或裝置之部分。
通訊晶片1306亦包括封裝於通訊晶片1306之內的積體電路晶粒。根據另一實行方案，通訊晶片之積體電路晶粒包括一或多個裝置，諸如電晶體或金屬互連體。在一些實施例中，積體電路晶粒或晶片606之封裝包括用於形成如本文所描述之封裝裝置150、550及950，或封裝裝置150、550及950之實施例的製程之實施例。
在進一步實行方案中，容納在計算裝置600內的另一組件可含有積體電路晶粒，該積體電路晶粒包括一或多個裝置，諸如電晶體或金屬互連體。在一些實施例中，其他積體電路晶粒或晶片之封裝包括用於形成如本文所描述之封裝裝置150、550及950，或封裝裝置150、550及950之實施例的製程之實施例。
在各種實行方案中，計算裝置1300可為膝上型電腦、隨身型易網機、筆記型電腦、超極緻筆電、智慧型電話、平板電腦、個人數位助理(PDA)、超級行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位攝影機、可攜式音樂播放器或數位視訊記錄器。在其他實行方案中，計算裝置1300可為處理資料的任何其他電子裝置。 實例 以下實例係關於實施例。
實例1為一種接地隔離式水平資料信號傳輸線路封裝裝置，其包括：第一互連層級，其具有帶有第一類型之資料信號線路的第一層級中間層；該第一互連層級，其具有帶有第一層級接地隔離平面結構的第一層級最低層；該第一層級接地隔離平面結構，其沿該第一層級最低層設置；第二互連層級，其在該第一互連層級之下；該第二互連層級，其具有帶有第二層級第二類型之資料信號接點的第二層級中間層；以及該第一層級接地隔離平面結構，其設置在該等第一層級第一類型之資料信號接點與該等第二層級第二類型之資料信號接點之間。
在實例2中，主題可選擇性地包括實例1之封裝裝置，該封裝裝置進一步包括：該第一互連層級，其具有第一層級上層，該第一層級上層具有介電材料，該第一層級上層形成至該第一層級中間層上；該第一層級中間層，其具有介電材料部分，該等介電材料部分水平地設置在該等第一類型之資料信號線路之間；該第一層級中間層，其形成至該第一互連層級之第一層級下層上；該第一互連層級之該第一層級下層，該第一層級下層具有介電材料，該第一層級下層形成至該第一層級最低層上；以及該第一互連層級之該第一層級最低層，該第一層級最低層具有第一層級接地接點直接連接至該第一層級接地隔離平面結構。
在實例3中，主題可選擇性地包括實例2之封裝裝置進一步包括：該第一互連層級之該第一層級最低層，該第一層級最低層形成至該第二互連層級之第二層級上層上；該第二層級上層，其具有介電材料，該第二層級上層形成至該第二層級中間層上；該第二層級中間層，其具有介電材料部分，該等介電材料部分水平地設置在該等第二類型之資料信號線路之間；該第二層級中間層，其形成至該第二互連層級之第二層級下層上；該第二層級下層，其具有介電材料，該第二層級下層形成至該第二層級最低層上；以及該第二互連層級之該第二層級最低層，該第二層級最低層具有第二層級接地接點直接連接至該第二層級接地隔離平面結構。
在實例4中，主題可選擇性地包括實例1之封裝裝置，該等第一類型之資料信號線路為接收資料信號線路或傳送資料信號線路中之一者，該等接收資料信號線路或傳送資料信號線路經組配來以介於7千兆傳遞/秒與25千兆傳遞/秒(GT/s)之間的頻率將資料通訊至裝置；該等第二類型之資料信號線路為傳送資料信號線路及接收資料信號線路中之一者，該等傳送資料信號線路及接收資料信號線路經組配來以介於7千兆傳遞/秒與25千兆傳遞/秒(GT/s)之間的頻率將資料通訊至裝置；且該等第二類型之資料信號線路為相較於該第一類型的不同類型。
在實例5中，主題可選擇性地包括實例4之封裝裝置，該第一層級接地隔離平面結構經組配來減少該等第一層級第一類型之資料信號接點與該等第二層級第二類型之資料信號接點之間的串音。
在實例6中，主題可選擇性地包括實例1之封裝裝置，該等第一類型之資料信號線路及該等第二類型之資料信號線路使用眼圖之眼高度及寬度來阻抗調諧，以決定該等第一類型之資料信號線路及該等第二類型之資料信號線路的寬度與該等第一類型之資料信號線路及該等第二類型之資料信號線路中的水平相鄰資料信號線路之間的間隔。
在實例7中，主題可選擇性地包括實例1之封裝裝置，其進一步包括積體電路(IC)晶片，該積體電路(IC)晶片安裝在該接地隔離式水平資料信號傳輸線路封裝裝置上，該IC晶片之資料信號接點電氣式耦接至該接地隔離式水平資料信號傳輸線路封裝裝置之該等第一類型之資料信號線路及該等第二類型之資料信號線路。
實例8為一種接地隔離式水平資料信號傳輸線路封裝裝置，其包括：第一互連層級，其具有帶有第一層級第一類型之資料信號線路的第一層級下層，該等第一層級第一類型之資料信號線路設置在(1)水平相鄰第一層級非導電材料部分之間，該等水平相鄰第一層級非導電材料部分設置在(2)導體材料之水平相鄰第一層級接地隔離線路之間；第二互連層級，其在該第一互連層級之下；該第二互連層級，其具有帶有第二層級第一類型之資料信號線路的第二層級下層，該等第二層級第一類型之資料信號線路設置在(1)水平相鄰第二層級非導電材料部分之間；該等水平相鄰第二層級非導電材料部分設置在(2)導體材料之水平相鄰第二層級接地隔離線路之間；以及該等第二層級接地隔離線路，其水平地偏移，以致使該等第二層級接地隔離線路中之各者被放在該等第一層級第一類型之資料信號線路中之各者的正下方中心。
在實例9中，主題可選擇性地包括實例8之封裝裝置，該封裝裝置進一步包括：該第一互連層級，其具有第一層級上層，該第一層級上層具有介電材料，該第一層級上層形成至該第一層級下層上；該第一層級下層，其形成至第二層級上層上，該第二層級上層具有介電材料；該第二層級上層，其形成至該第二層級下層上；該第一層級下層，其具有第一層級接地接點直接連接至該等第一層級接地隔離線路；以及該第二層級下層，其具有第二層級接地接點直接連接至該等第二層級接地隔離線路。
在實例10中，主題可選擇性地包括實例9之封裝裝置，該封裝裝置進一步包括：第三互連層級，其在該第二互連層級之下；該第三互連層級，其具有帶有第三層級第二類型之資料信號線路的第三層級下層，該等第三層級第二類型之資料信號線路設置在(1)水平相鄰第三層級非導電材料部分之間，該等水平相鄰第三層級非導電材料部分設置在(2)導體材料之水平相鄰第三層級接地隔離線路之間；以及該等第三層級接地隔離線路，其水平地偏移，以致使該等第三層級接地隔離線路中之各者被放在該等第二層級第一類型之資料信號線路中之各者的正下方中心。
在實例11中，主題可選擇性地包括實例10之封裝裝置，該封裝裝置進一步包括：該第二層級下層，其形成至第三層級上層上，該第三層級上層具有介電材料；該第三層級上層，其形成至該第三層級下層上；以及該第三層級下層，其具有第三層級接地接點直接連接至該等第三層級接地隔離線路。
在實例12中，主題可選擇性地包括實例8之封裝裝置，該等第一類型之資料信號線路為接收資料信號線路或傳送資料信號線路中之一者，該等接收資料信號線路或傳送資料信號線路經組配來以介於7千兆傳遞/秒與25千兆傳遞/秒(GT/s)之間的頻率將資料通訊至裝置；該等第二類型之資料信號線路為傳送資料信號線路及接收資料信號線路中之一者，該等傳送資料信號線路及接收資料信號線路經組配來以介於7千兆傳遞/秒與25千兆傳遞/秒(GT/s)之間的頻率將資料通訊至裝置；且該等第二類型之資料信號線路為相較於該第一類型的不同類型。
在實例13中，主題可選擇性地包括實例12之封裝裝置，該等第二層級接地隔離線路經組配來降低該等第二層級第一類型之資料信號接點之間的串音；且該等第二層級接地隔離線路經組配來減少該等第一層級第一類型之資料信號接點與該等第三層級第二類型之資料信號接點之間的串音。
在實例14中，主題可選擇性地包括實例8之封裝裝置，該等第一類型之資料信號線路及該等第二類型之資料信號線路使用眼圖之眼高度及寬度來阻抗調諧，以決定該等第一類型之資料信號線路及該等第二類型之資料信號線路的寬度與該等第一類型之資料信號線路及該等第二類型之資料信號線路中的水平相鄰資料信號線路之間的間隔。
在實例15中，主題可選擇性地包括實例8之封裝裝置，該封裝裝置進一步包括積體電路(IC)晶片，該積體電路(IC)晶片安裝於該接地隔離式水平資料信號傳輸線路封裝裝置上，該IC晶片之資料信號接點電氣式耦接至該接地隔離式水平資料信號傳輸線路封裝裝置之該等第一類型之資料信號線路及該等第二類型之資料信號線路。
實例16為一種形成接地隔離式水平資料信號傳輸線路封裝裝置之方法，其包括：形成第二互連層級，該第二互連層級具有帶有第二層級第二類型之資料信號接點的第二層級中間層；在該第二互連層級之上形成第一互連層級；其中形成該第一互連層級包括形成具有第一類型之資料信號線路的第一層級中間層；以及形成帶有第一層級接地隔離平面結構的第一層級最低層；該第一層級接地隔離平面結構沿該第一層級最低層設置且設置在該等第一層級第一類型之資料信號接點與該等第二層級第二類型之資料信號接點之間。
在實例16中，主題可選擇性地包括實例16之方法，其中形成該第二互連層級進一步包括將具有介電材料的第二層級上層形成至該第二層級中間層上；形成具有介電材料部分的該第二層級中間層，該等介電材料部分水平地設置在該等第二類型之資料信號線路之間；將該第二層級中間層形成至該第二互連層級之第二層級下層上；將具有介電材料的該第二層級下層形成至一第二層級最低層上；形成具有第二層級接地接點的該第二互連層級之該第二層級最低層，該等第二層級接地接點直接連接至該第二層級接地隔離平面結構；且其中形成該第一互連層級進一步包括將該第一互連層級之該第一層級最低層形成至該第二互連層級之該第二層級上層上；將具有介電材料的第一層級上層形成至該第一層級中間層上；形成具有介電材料部分的該第一層級中間層，該等介電材料部分水平地設置在該等第一類型之資料信號線路之間；將該第一層級中間層形成至該第一互連層級之第一層級下層上；將具有介電材料的該第一互連層級之該第一層級下層形成至該第一層級最低層上；以及形成具有第一層級接地接點的該第一互連層級之該第一層級最低層，該等第一層級接地接點直接連接至該第一層級接地隔離平面結構。
在實例18中，主題可選擇性地包括實例16之方法，該方法進一步包括在該等第一類型之資料信號線路上以介於7千兆傳遞/秒與25千兆傳遞/秒(GT/s)之間的頻率傳送接收資料信號；在該等第二類型之資料信號線路上以介於7千兆傳遞/秒與25千兆傳遞/秒(GT/s)之間的頻率傳送傳送資料信號；以及該第一層級接地隔離平面結構減少該等第一層級第一類型之資料信號接點與該等第二層級第二類型之資料信號接點之間的串音。
在實例19中，主題可選擇性地包括實例16之方法，該方法進一步包括在形成該第二互連層級之前，使用眼圖之眼高度及寬度來阻抗調諧該等第一類型之資料信號線路及該等第二類型之資料信號線路，以決定該等第一類型之資料信號線路及該等第二類型之資料信號線路的寬度與該等第一類型之資料信號線路及該等第二類型之資料信號線路中的水平相鄰資料信號線路之間的間隔。
實例20為一種形成接地隔離式水平資料信號傳輸線路封裝裝置之方法，其包括：形成第二互連層級，該第二互連層級具有帶有第二層級第一類型之資料信號線路的第二層級下層，該等第二層級第一類型之資料信號線路設置在(1)水平相鄰第二層級非導電材料部分之間，該等水平相鄰第二層級非導電材料部分設置在(2)導體材料之水平相鄰第二層級接地隔離線路之間；以及在該第二互連層級之上形成第一互連層級；其中形成該第一互連層級包括形成帶有第一層級第一類型之資料信號線路的第一層級下層，該等第一層級第一類型之資料信號線路設置在(1)水平相鄰第一層級非導電材料部分之間，該等水平相鄰第一層級非導電材料部分設置在(2)導體材料之水平相鄰第一層級接地隔離線路之間；其中該等第一層級接地隔離線路係水平地偏移，以致使該等第一層級接地隔離線路中之各者被放在該等第二層級第一類型之資料信號線路中之各者的正上方中心。
在實例21中，主題可選擇性地包括實例20之方法，其中形成該第二互連層級進一步包括將具有介電材料的第二層級上層形成至該第二層級下層上；其中形成該第一互連層級進一步包括將該第一層級下層形成至具有介電材料的第二層級上層上；將具有介電材料的第一層級上層形成至該第一層級下層上；該第一層級下層具有第一層級接地接點直接連接至該等第一層級接地隔離線路；該第二層級下層具有第二層級接地接點直接連接至該等第二層級接地隔離線路；在形成該第二層級之前，在該第二互連層級之下形成第三互連層級；其中形成該第三互連層級進一步包括形成帶有第三層級第二類型之資料信號線路的第三層級下層，該等第三層級第二類型之資料信號線路設置在(1)水平相鄰第三層級非導電材料部分之間，該等水平相鄰第三層級非導電材料部分設置在(2)導體材料之水平相鄰第三層級接地隔離線路之間；以及該等第三層級接地隔離線路水平地偏移，以致使該等第三層級接地隔離線路中之各者被放在該等第二層級第一類型之資料信號線路中之各者的正下方中心；該第三層級下層具有第三層級接地接點直接連接至該等第三層級接地隔離線路；以及將具有介電材料的第三層級上層形成至該第三層級下層上；其中形成該第二互連層級進一步包括將該第二層級下層形成至該第三層級上層上。
在實例22中，主題可選擇性地包括實例20之方法，該方法進一步包括在該等第一類型之資料信號線路上以介於7千兆傳遞/秒與25千兆傳遞/秒(GT/s)之間的頻率傳送接收資料信號；在該等第二類型之資料信號線路上以介於7千兆傳遞/秒與25千兆傳遞/秒(GT/s)之間的頻率傳送傳送資料信號；該等第二層級接地隔離線路增加在該等第二層級第二類型之資料信號接點之間的隔離；以及該等第二層級接地隔離線路減少該等第一層級第一類型之資料信號接點與該等第四層級第二類型之資料信號接點之間的串音。
在實例23中，主題可選擇性地包括實例20之方法，該方法進一步包括在形成該第二互連層級之前，使用眼圖之眼高度及寬度來阻抗調諧該等第一類型之資料信號線路及該等第二類型之資料信號線路，以決定該等第一類型之資料信號線路及該等第二類型之資料信號線路的寬度與該等第一類型之資料信號線路及該等第二類型之資料信號線路中的水平相鄰資料信號線路之間的間隔。
在實例24中，主題可選擇性地包括一種設備，該設備包括用於進行實例17至實例23中之任一實例之方法的構件。
包括摘要中所述內容之所例示實行方案之以上描述不欲為窮舉性的或將本發明限制於所揭示之精確形式。雖然本文出於例示性目的描述本發明之特定實行方案或用於本發明之實例，但本發明範疇內之各種等效修改為可能的，如相關技術中之技術者將認識到的。可根據以上詳細描述對本發明做出此等修改。
例如，雖然以上描述僅展示圖 1
至圖 4
之層級Lj-Ll，或圖 5
至圖 8
之層級Lm-Lq，或圖 9
至圖 12
之層級Lm-Ly中之接地隔離平面；線路；或平面及線路，但該等描述可適用於更少、更多或不同的接地隔離平面；線路；或平面及線路。較少此類結構之實施例可為在圖 1
至圖 4
之層級Lj-Ll，或圖 5
至圖 8
之層級Lm-Lq，或圖 9
至圖 12
之層級Lm-Ly中之僅一個或兩個存在的情況下。此類結構中之更多之實施例可為在類似於圖 1
至圖 4
之層級Lj-Ll，或圖 5
至圖 8
之層級Lm-Lq，或圖 9
至圖 12
之層級Lm-Ly的接地隔離平面；線路；或平面及線路之額外層級在圖 1
至圖 4
之層級Lj-Ll，或圖 5
至圖 8
之層級Lm-Lq，或圖 9
至圖 12
之層級Lm-Ly上方或下方存在於裝置150、550或950中的情況下。此類接地隔離平面；線路；或平面及線路之不同的實施例可為諸如在圖1至圖4之層級Lj-Ll，或圖5至圖8之層級Lm-Lq，或圖9至圖12之層級Lm-Ly中之一個以圖1至圖4之層級Lj-Ll，或圖5至圖8之層級Lm-Lq，或圖9至圖12之層級Lm-Ly替換或與圖1至圖4之層級Lj-Ll，或圖5至圖8之層級Lm-Lq，或圖9至圖12之層級Lm-Ly混合的情況下。
以下申請專利範圍中所用之術語不應理解為將本發明限制於說明書及申請專利範圍中所揭示之特定實行方案。實情為，範疇將完全由以下申請專利範圍決定，該等申請專利範圍將根據申請專利範圍解釋之所建立學說加以理解。
H1、H2、H3、H4‧‧‧高度L1、L2、L3、L4‧‧‧長度W1、W2、W3、W4、W5‧‧‧寬度PW1、PW2‧‧‧節距100、500、900‧‧‧計算系統101、107‧‧‧第一位置102‧‧‧晶片/CPU晶片103、105‧‧‧頂部表面/表面103a、103c、103d‧‧‧封裝裝置非導電材料平面103b、103h、103i‧‧‧封裝裝置非導電材料部分103e‧‧‧封裝裝置非導電材料部分/水平相鄰部分103f‧‧‧封裝裝置非導電材料部分/非導電材料平面103g‧‧‧封裝裝置非導電材料平面/平面104、504、904‧‧‧貼片106、506、906‧‧‧插入物108、109‧‧‧晶片110、510、910‧‧‧封裝111、113‧‧‧第二位置112、114、116、118、119‧‧‧錫銲凸塊/凸塊柵格陣列(BGA)/凸塊120、124、128、132、133、137‧‧‧垂直資料信號傳輸線路121、129、134‧‧‧第一水平位置/位置122‧‧‧貼片水平資料信號傳輸線路123、131、136‧‧‧第二水平位置/位置125‧‧‧第一水平位置126‧‧‧插入物水平資料信號傳輸線路127‧‧‧第二水平位置130、135‧‧‧封裝裝置水平資料信號傳輸線路138‧‧‧資料信號RX148‧‧‧資料信號TX150‧‧‧接地隔離平面分離式資料信號封裝裝置/裝置封裝160～164‧‧‧封裝裝置接地隔離平面/平面166‧‧‧封裝裝置接地隔離平面/封裝裝置導體材料接地隔離平面205‧‧‧層210、220、230、915、920、610、620、630、640‧‧‧上層/層212、222、232‧‧‧中間層/層214、224、234、612、622、632、642‧‧‧下層/層216、226、236‧‧‧最低層/層300、700、1100‧‧‧圖表310、311、710、711、1110、1111‧‧‧眼高度(EH)曲線312、317、712、717、1112、1117‧‧‧交叉點315、316、715、716、1115、1116‧‧‧眼寬度(EW)曲線320、342、720、1120‧‧‧垂直Y軸330、344、730、1130‧‧‧水平X軸340‧‧‧圖解345‧‧‧輸出資料信號346‧‧‧眼350‧‧‧y軸眼高度355‧‧‧x軸眼寬度400、800、1200‧‧‧製程410～430、810～830、1210～1230‧‧‧方塊440、840、1240‧‧‧返回箭頭550‧‧‧裝置/封裝裝置/接地隔離「同軸」線路分離式資料信號封裝裝置560、562、564、566‧‧‧封裝裝置接地隔離線路/線路950‧‧‧裝置/封裝裝置1300‧‧‧計算裝置1302‧‧‧板1304‧‧‧處理器1306‧‧‧通訊晶片
在附圖之各圖中，藉由實例而非限制來例示出本發明之實施例，在附圖中相同參考指示類似元件。應注意，在本揭示案中對本發明之「一」或「一個」實施例之參考未必係對同一實施例之參考，且該等參考意謂至少一個。
圖1
為包括接地隔離式水平資料信號傳輸線路封裝裝置的計算系統的示意性橫截面側視圖及長度視圖。
圖2A
為圖 1
之接地隔離式水平資料信號傳輸線路封裝裝置的分解示意性橫截面長度視圖，其展示分離水平資料信號接收及傳送層或層級的接地隔離平面。
圖2B
為圖 1
及圖 2A
之接地隔離式水平資料信號傳輸線路封裝裝置的分解示意性橫截面側視圖，其展示分離水平資料信號接收及傳送層或層級的接地隔離平面。
圖3A
展示藉由針對水平相鄰信號線路之間的一系列水平資料信號傳輸線路寬度及間隔測試水平資料信號傳輸信號線路中之一個產生的眼圖之眼高度(EH)曲線及眼寬度(EW)曲線的繪圖。
圖3B
展示用於提供圖 3A
之眼高度曲線及眼寬度曲線的眼圖之一實例。
圖4
為根據本文所描述之實施例的用於形成接地隔離式水平資料信號傳輸線路封裝裝置之製程的流程圖。
圖5
為包括接地隔離式水平資料信號傳輸線路封裝裝置的計算系統的示意性橫截面側視圖及長度視圖。
圖6A
為圖 5
之接地隔離式水平資料信號傳輸線路封裝裝置的分解示意性橫截面長度視圖，其展示分離水平資料信號接收及傳送線路的接地隔離「同軸」線路。
圖6B
為圖 5
及圖 6A
之接地隔離式水平資料信號傳輸線路封裝裝置的分解示意性橫截面側視圖，其展示分離水平資料信號接收及傳送線路的接地隔離「同軸」線路。
圖7
展示藉由針對一系列水平資料信號傳輸線路寬度及接地線路寬度測試水平資料信號傳輸信號線路中之一個產生的眼圖之眼高度(EH)曲線及眼寬度(EW)曲線的繪圖，諸如在間隔在水平地相鄰信號線路與接地線路之間為恆定的情況下。
圖8
為根據本文所描述之實施例的用於形成接地隔離式「同軸」線路分離式資料信號封裝之製程的流程圖。
圖9
為計算系統的示意性橫截面側視圖及長度視圖，該計算系統包括組合式水平接地隔離平面及接地隔離同軸線路分離式資料信號線路封裝裝置。
圖10A
為圖 9
之接地隔離式水平資料信號傳輸線路封裝裝置的分解示意性橫截面長度視圖，其展示分離水平資料信號接收及傳送線路的組合式水平接地隔離平面及接地隔離同軸線路。
圖10B
為圖 9
及圖 10A
之接地隔離式水平資料信號傳輸線路封裝裝置的分解示意性橫截面側視圖，其展示分離水平資料信號接收及發送線路之垂直相鄰層級的接地隔離平面；以及分離水平資料信號接收及發送線路中之垂直相鄰及水平相鄰水平資料信號接收及發送線路的接地隔離「同軸」線路。
圖11
展示藉由針對一系列水平資料信號傳輸線路寬度及接地線路寬度測試水平資料信號傳輸信號線路中之一個產生的眼圖之眼高度(EH)曲線；以及眼寬度(EW)曲線的繪圖，諸如在間隔在水平相鄰信號線路與接地線路之間為恆定的情況下。
圖12
為例示根據本文所描述之實施例的用於形成組合水平接地隔離平面及接地隔離同軸線路分離式資料信號線路封裝的製程的流程圖。
圖 13
例示根據一實行方案之計算裝置。
100‧‧‧計算系統
101、107‧‧‧第一位置
102‧‧‧晶片/CPU晶片
103、105‧‧‧頂部表面/表面
104‧‧‧貼片
106‧‧‧插入物
108、109‧‧‧晶片
110‧‧‧封裝
111、113‧‧‧第二位置
112、114、116、118、119‧‧‧錫銲凸塊/凸塊柵格陣列(BGA)/凸塊
120、124、128、132、133、137‧‧‧垂直資料信號傳輸線路
121、129、134‧‧‧第一水平位置/位置
122‧‧‧貼片水平資料信號傳輸線路
123、131、136‧‧‧第二水平位置/位置
125‧‧‧第一水平位置
126‧‧‧插入物水平資料信號傳輸線路
127‧‧‧第二水平位置
130、135‧‧‧封裝裝置水平資料信號傳輸線路
138‧‧‧資料信號RX
148‧‧‧資料信號TX
150‧‧‧接地隔離平面分離式資料信號封裝裝置/裝置封裝
160~164‧‧‧封裝裝置接地隔離平面/平面
166‧‧‧封裝裝置接地隔離平面/封裝裝置導體材料接地隔離平面
L1、L2、L3、L4‧‧‧長度
Lj-Ll‧‧‧層級
Claims (23)
- 一種接地隔離式水平資料信號傳輸線路封裝裝置，其包含：一第一互連層級，其具有帶有一第一類型之資料信號線路的一第一層級中間層；該第一互連層級，其具有帶有一第一層級接地隔離平面結構的一第一層級最低層；該第一層級接地隔離平面結構沿該第一層級最低層設置，且該第一互連層級之該第一層級最低層具有第一層級接地接點直接連接至該第一層級接地隔離平面結構；一第二互連層級，其在該第一互連層級之下；該第二互連層級，其具有帶有第二層級第二類型之資料信號線路的一第二層級中間層；以及該第一層級接地隔離平面結構，其設置在該等第一層級第一類型之資料信號線路與該等第二層級第二類型之資料信號線路之間。
- 如請求項1之封裝裝置，其進一步包含：該第一互連層級，其具有一第一層級上層，該第一層級上層具有形成至該第一層級中間層上之介電材料；該第一層級中間層，其具有水平地設置在該等第一類型之資料信號線路之間之介電材料部分；該第一層級中間層，其形成至該第一互連層級之一第一層級下層上；以及該第一互連層級之該第一層級下層，該第一層級下層 具有形成至該第一層級最低層上之介電材料。
- 如請求項2之封裝裝置，其進一步包含：該第一互連層級之該第一層級最低層，該第一層級最低層形成至該第二互連層級之一第二層級上層上；該第二層級上層，其具有形成至該第二層級中間層上之介電材料；該第二層級中間層，其具有水平地設置在該等第二類型之資料信號線路之間之介電材料部分；該第二層級中間層，其形成至該第二互連層級之一第二層級下層上；該第二層級下層，其具有形成至該第二層級最低層上之介電材料；以及該第二互連層級之該第二層級最低層，該第二層級最低層具有第二層級接地接點直接連接至該第二層級接地隔離平面結構。
- 如請求項1之封裝裝置，該等第一類型之資料信號線路為接收資料信號線路或傳送資料信號線路中之一者，該等接收資料信號線路或傳送資料信號線路經組配來以介於7千兆傳遞/秒與25千兆傳遞/秒(GT/s)之間的一頻率將資料通訊至一裝置；該等第二類型之資料信號線路為傳送資料信號線路及接收資料信號線路中之一者，該等傳送資料信號線路及接收資料信號線路經組配來以介於7千兆傳遞/秒與25千兆傳遞/秒(GT/s)之間的一頻率將資料通訊至一裝置；且該等第二類型之資料信號線路為相較 於該第一類型的一不同類型。
- 如請求項4之封裝裝置，該第一層級接地隔離平面結構經組配來減少該等第一層級第一類型之資料信號線路與該等第二層級第二類型之資料信號線路之間的串音。
- 如請求項1之封裝裝置，該等第一類型之資料信號線路及該等第二類型之資料信號線路使用一眼圖(Eye Diagram)之眼高度(Eye Height)及眼寬度(Eye Width)來進行阻抗調諧，以決定該等第一類型之資料信號線路及該等第二類型之資料信號線路的一寬度與該等第一類型之資料信號線路及該等第二類型之資料信號線路中的水平相鄰資料信號線路之間的一間隔。
- 如請求項1之封裝裝置，其進一步包含：一積體電路(IC)晶片，其安裝於該接地隔離式水平資料信號傳輸線路封裝裝置上，該IC晶片之資料信號接點電氣式耦接至該接地隔離式水平資料信號傳輸線路封裝裝置之該等第一類型之資料信號線路及該等第二類型之資料信號線路。
- 一種接地隔離式水平資料信號傳輸線路封裝裝置，其包含：一第一互連層級，其具有帶有第一層級第一類型之資料信號線路的一第一層級下層，該等第一層級第一類型之資料信號線路設置在(1)水平相鄰第一層級非導電材料部分之間，該等水平相鄰第一層級非導電材料部分設置在(2) 導體材料之水平相鄰第一層級接地隔離線路之間；一第二互連層級，其在該第一互連層級之下；該第二互連層級，其具有帶有第二層級第一類型之資料信號線路的一第二層級下層，該等第二層級第一類型之資料信號線路設置在(1)水平相鄰第二層級非導電材料部分之間，該等水平相鄰第二層級非導電材料部分設置在(2)導體材料之水平相鄰第二層級接地隔離線路之間；以及該等第二層級接地隔離線路，其水平地偏移，以致使該等第二層級接地隔離線路中之各者被放在該等第一層級第一類型之資料信號線路中之各者的正下方中心。
- 如請求項8之封裝裝置，其進一步包含：該第一互連層級，其具有一第一層級上層，該第一層級上層具有形成至該第一層級下層上之介電材料；該第一層級下層，其形成至具有介電材料之一第二層級上層上；該第二層級上層，其形成至該第二層級下層上；該第一層級下層，其具有第一層級接地接點直接連接至該等第一層級接地隔離線路；以及該第二層級下層，其具有第二層級接地接點直接連接至該等第二層級接地隔離線路。
- 如請求項9之封裝裝置，其進一步包含：一第三互連層級，其在該第二互連層級之下；該第三互連層級，其具有帶有第三層級第二類型之資料信號線路的一第三層級下層，該等第三層級第二類型之 資料信號線路設置在(1)水平相鄰第三層級非導電材料部分之間，該等水平相鄰第三層級非導電材料部分設置在(2)導體材料之水平相鄰第三層級接地隔離線路之間；以及該等第三層級接地隔離線路，其水平地偏移，以致使該等第三層級接地隔離線路中之各者被放在該等第二層級第一類型之資料信號線路中之各者的正下方中心。
- 如請求項10之封裝裝置，其進一步包含：該第二層級下層，其形成至具有介電材料之一第三層級上層上；該第三層級上層，其形成至該第三層級下層上；以及該第三層級下層，其具有第三層級接地接點直接連接至該等第三層級接地隔離線路。
- 如請求項10之封裝裝置，該等第一類型之資料信號線路為接收資料信號線路或傳送資料信號線路中之一者，該等接收資料信號線路或傳送資料信號線路經組配來以介於7千兆傳遞/秒與25千兆傳遞/秒(GT/s)之間的一頻率將資料通訊至一裝置；該等第二類型之資料信號線路為傳送資料信號線路及接收資料信號線路中之一者，該等傳送資料信號線路及接收資料信號線路經組配來以介於7千兆傳遞/秒與25千兆傳遞/秒(GT/s)之間的一頻率將資料通訊至一裝置；且該等第二類型之資料信號線路為相較於該第一類型的一不同類型。
- 如請求項12之封裝裝置，該等第二層級接地隔離線路經組配來增加該等第二層級第一類型之資料信 號線路之間的隔離；且該等第二層級接地隔離線路經組配來減少該等第一層級第一類型之資料信號線路與該等第三層級第二類型之資料信號線路之間的串音。
- 如請求項10之封裝裝置，該等第一類型之資料信號線路及該等第二類型之資料信號線路使用一眼圖之眼高度及寬度來阻抗調諧，以決定該等第一類型之資料信號線路及該等第二類型之資料信號線路的一寬度與該等第一類型之資料信號線路及該等第二類型之資料信號線路中的水平相鄰資料信號線路之間的一間隔。
- 如請求項10之封裝裝置，其進一步包含：一積體電路(IC)晶片，其安裝於該接地隔離式水平資料信號傳輸線路封裝裝置上，該IC晶片之資料信號接點電氣式耦接至該接地隔離式水平資料信號傳輸線路封裝裝置之該等第一類型之資料信號線路及該等第二類型之資料信號線路。
- 一種形成一接地隔離式水平資料信號傳輸線路封裝裝置之方法，其包含：形成一第二互連層級，該第二互連層級具有帶有第二層級第二類型之資料信號線路的一第二層級中間層；在該第二互連層級之上形成一第一互連層級；其中形成該第一互連層級包括：形成帶有一第一類型之資料信號線路的一第一層級中間層；以及 形成帶有一第一層級接地隔離平面結構的一第一層級最低層；該第一層級接地隔離平面結構沿該第一層級最低層設置且設置在該等第一層級第一類型之資料信號線路與該等第二層級第二類型之資料信號線路之間，且該第一互連層級之該第一層級最低層被形成以具有直接連接至該第一層級接地隔離平面結構之第一層級接地接點。
- 如請求項16之方法，其中形成該第二互連層級進一步包含：將具有介電材料的一第二層級上層形成至該第二層級中間層上；形成具有介電材料部分的該第二層級中間層，該等介電材料部分水平地設置在該等第二類型之資料信號線路之間；將該第二層級中間層形成至該第二互連層級之一第二層級下層上；將具有介電材料的該第二層級下層形成至一第二層級最低層上；形成具有第二層級接地接點的該第二互連層級之該第二層級最低層，該等第二層級接地接點直接連接至一第二層級接地隔離平面結構；且其中形成該第一互連層級進一步包含：將該第一互連層級之該第一層級最低層形成至該第 二互連層級之該第二層級上層上；將具有介電材料的一第一層級上層形成至該第一層級中間層上；形成具有介電材料部分的該第一層級中間層，該等介電材料部分水平地設置在該等一第一類型之資料信號線路之間；將該第一層級中間層形成至該第一互連層級之一第一層級下層上；以及將具有介電材料的該第一互連層級之該第一層級下層形成至該第一層級最低層上。
- 如請求項16之方法，其進一步包含：在該等第一類型之資料信號線路上以介於7千兆傳遞/秒與25千兆傳遞/秒(GT/s)之間的一頻率傳送接收資料信號；在該等第二類型之資料信號線路上以介於7千兆傳遞/秒與25千兆傳遞/秒(GT/s)之間的一頻率傳送傳送資料信號；以及該第一層級接地隔離平面結構減少該等第一層級第一類型之資料信號線路與該等第二層級第二類型之資料信號線路之間的串音。
- 如請求項16之方法，其進一步包含：在形成該第二互連層級之前，使用一眼圖之眼高度及眼寬度來將該等第一類型之資料信號線路及該等第二類型之資料信號線路進行阻抗調諧，以決定該等第一類型之資 料信號線路及該等第二類型之資料信號線路的一寬度與該等第一類型之資料信號線路及該等第二類型之資料信號線路中的水平相鄰資料信號線路之間的一間隔。
- 一種形成一接地隔離式水平資料信號傳輸線路封裝裝置之方法，其包含：形成一第二互連層級，該第二互連層級具有帶有第二層級第一類型之資料信號線路的一第二層級下層，該等第二層級第一類型之資料信號線路設置在(1)水平相鄰第二層級非導電材料部分之間，該等水平相鄰第二層級非導電材料部分設置在(2)導體材料之水平相鄰第二層級接地隔離線路之間；以及在該第二互連層級之上形成一第一互連層級；其中形成該第一互連層級包括：形成帶有第一層級第一類型之資料信號線路的一第一層級下層，該等第一層級第一類型之資料信號線路設置在(1)水平相鄰第一層級非導電材料部分之間，該等水平相鄰第一層級非導電材料部分設置在(2)導體材料之水平相鄰第一層級接地隔離線路之間；其中該等第一層級接地隔離線路係水平地偏移，以致使該等第一層級接地隔離線路中之各者被放在該等第二層級第一類型之資料信號線路中之各者的正上方中心。
- 如請求項20之方法，其中形成該第二互連層級進一步包含將具有介電材料的一第二層級上層形成至 該第二層級下層上；其中形成該第一互連層級進一步包含：將該第一層級下層形成至具有介電材料的一第二層級上層上；將具有介電材料的一第一層級上層形成至該第一層級下層上；該第一層級下層具有第一層級接地接點直接連接至該等第一層級接地隔離線路；該第二層級下層具有第二層級接地接點直接連接至該等第二層級接地隔離線路；在形成該第二層級之前，在該第二互連層級之下形成一第三互連層級；其中形成該第三互連層級進一步包含：形成帶有第三層級第二類型之資料信號線路的一第三層級下層，該等第三層級第二類型之資料信號線路設置在(1)水平相鄰第三層級非導電材料部分之間，該等水平相鄰第三層級非導電材料部分設置在(2)導體材料之水平相鄰第三層級接地隔離線路之間；以及該等第三層級接地隔離線路水平地偏移，以致使該等第三層級接地隔離線路中之各者被放在該等第二層級第一類型之資料信號線路中之各者的正下方中心；該第三層級下層具有第三層級接地接點直接連 接至該等第三層級接地隔離線路；以及將具有介電材料的一第三層級上層形成至該第三層級下層上；其中形成該第二互連層級進一步包含將該第二層級下層形成至該第三層級上層上。
- 如請求項20之方法，其進一步包含：在該等第一類型之資料信號線路上以介於7千兆傳遞/秒與25千兆傳遞/秒(GT/s)之間的一頻率傳送接收資料信號；在該等第二類型之資料信號線路上以介於7千兆傳遞/秒與25千兆傳遞/秒(GT/s)之間的一頻率傳送傳送資料信號；該等第二層級接地隔離線路增加在該等第二層級第二類型之資料信號線路之間的隔離；以及該等第二層級接地隔離線路減少該等第一層級第一類型之資料信號線路與該等第二層級第二類型之資料信號線路之間的串音。
- 如請求項20之方法，其進一步包含：在形成該第二互連層級之前，使用一眼圖之眼高度及寬度來阻抗調諧該等第一類型之資料信號線路及該等第二類型之資料信號線路，以決定該等第一類型之資料信號線路及該等第二類型之資料信號線路的一寬度與該等第一類型之資料信號線路及該等第二類型之資料信號線路中的水平相鄰資料信號線路之間的一間隔。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| WOPCT/US15/00381 | 2015-12-26 | ||
| PCT/US2015/000381 WO2017111823A1 (en) | 2015-12-26 | 2015-12-26 | Ground plane vertical isolation of, ground line coaxial isolation of, and impedance tuning of horizontal data signal transmission lines routed through package devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201729390A TW201729390A (zh) | 2017-08-16 |
| TWI721047B true TWI721047B (zh) | 2021-03-11 |
Family
ID=59090917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105138652A TWI721047B (zh) | 2015-12-26 | 2016-11-24 | 路由穿過封裝裝置之水平資料信號傳輸線路的接地平面垂直隔離、接地線路同軸隔離、及阻抗調諧之技術 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10580734B2 (zh) |
| CN (1) | CN108701684B (zh) |
| DE (1) | DE112015007235T5 (zh) |
| TW (1) | TWI721047B (zh) |
| WO (1) | WO2017111823A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6784298B2 (ja) * | 2017-01-27 | 2020-11-11 | 株式会社村田製作所 | 回路モジュール及びインターポーザ |
| US11227795B2 (en) * | 2020-01-17 | 2022-01-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit package and method |
| CN112203395B (zh) * | 2020-09-09 | 2022-01-11 | 武汉光迅科技股份有限公司 | 柔性电路板 |
| US11616019B2 (en) * | 2020-12-21 | 2023-03-28 | Nvidia Corp. | Semiconductor assembly |
| CN116148625B (zh) * | 2023-04-20 | 2023-09-19 | 长鑫存储技术有限公司 | 一种半导体产品的测试方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140151875A1 (en) * | 2012-10-31 | 2014-06-05 | Zhichao Zhang | Crosstalk polarity reversal and cancellation through substrate material tuning |
| TWI466250B (zh) * | 2011-08-09 | 2014-12-21 | Alpha & Omega Semiconductor | 具有增大焊接接觸面的晶圓級封裝結構及製備方法 |
| TWI473178B (zh) * | 2011-09-15 | 2015-02-11 | Alpha & Omega Semiconductor | 一種晶圓級的封裝結構及其製備方法 |
| US20150145132A1 (en) * | 2013-08-29 | 2015-05-28 | Broadcom Corporation | Ball arrangement for integrated circuit package devices |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6744130B1 (en) * | 2003-07-08 | 2004-06-01 | Lsi Logic Corporation | Isolated stripline structure |
| US20050121766A1 (en) * | 2003-10-22 | 2005-06-09 | Devnani Nurwati S. | Integrated circuit and method of manufacturing an integrated circuit and package |
| US6965170B2 (en) | 2003-11-18 | 2005-11-15 | International Business Machines Corporation | High wireability microvia substrate |
| JP4164056B2 (ja) * | 2004-09-15 | 2008-10-08 | 松下電器産業株式会社 | 半導体装置の設計方法及び半導体装置 |
| TWI286916B (en) | 2004-10-18 | 2007-09-11 | Via Tech Inc | Circuit structure |
| US7405477B1 (en) * | 2005-12-01 | 2008-07-29 | Altera Corporation | Ball grid array package-to-board interconnect co-design apparatus |
| US20080157335A1 (en) * | 2006-12-28 | 2008-07-03 | Jia Miao Tang | Strip patterned transmission line |
| CN101201520B (zh) * | 2007-12-27 | 2010-09-08 | 昆山龙腾光电有限公司 | 一种具有静电防护功能的液晶显示装置阵列基板 |
| US8294249B2 (en) * | 2008-08-05 | 2012-10-23 | Integrated Device Technology Inc. | Lead frame package |
| TWI419099B (zh) * | 2010-08-18 | 2013-12-11 | Au Optronics Corp | 主動元件陣列基板及其製造方法 |
| JP6088893B2 (ja) | 2013-04-09 | 2017-03-01 | ルネサスエレクトロニクス株式会社 | 半導体装置及び配線基板 |
| DE112015007234T5 (de) * | 2015-12-26 | 2018-10-04 | Intel Corporation | Vertikale masseebenenisolierung, masseleiter-koaxialisolierung und impedanzabstimmung von durch gehäusevorrichtungen geführten horizontalen datensignalübertragungsleitungen |
-
2015
- 2015-12-26 WO PCT/US2015/000381 patent/WO2017111823A1/en active Application Filing
- 2015-12-26 CN CN201580085569.5A patent/CN108701684B/zh active Active
- 2015-12-26 DE DE112015007235.7T patent/DE112015007235T5/de active Pending
- 2015-12-26 US US15/773,950 patent/US10580734B2/en active Active
-
2016
- 2016-11-24 TW TW105138652A patent/TWI721047B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI466250B (zh) * | 2011-08-09 | 2014-12-21 | Alpha & Omega Semiconductor | 具有增大焊接接觸面的晶圓級封裝結構及製備方法 |
| TWI473178B (zh) * | 2011-09-15 | 2015-02-11 | Alpha & Omega Semiconductor | 一種晶圓級的封裝結構及其製備方法 |
| US20140151875A1 (en) * | 2012-10-31 | 2014-06-05 | Zhichao Zhang | Crosstalk polarity reversal and cancellation through substrate material tuning |
| US20150145132A1 (en) * | 2013-08-29 | 2015-05-28 | Broadcom Corporation | Ball arrangement for integrated circuit package devices |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201729390A (zh) | 2017-08-16 |
| US20180331036A1 (en) | 2018-11-15 |
| CN108701684A (zh) | 2018-10-23 |
| US10580734B2 (en) | 2020-03-03 |
| CN108701684B (zh) | 2023-06-02 |
| WO2017111823A1 (en) | 2017-06-29 |
| DE112015007235T5 (de) | 2018-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI705548B (zh) | 路由穿過封裝裝置之水平資料信號傳輸線路的接地平面垂直隔離、接地線路同軸隔離、及阻抗調諧之技術 | |
| TWI721047B (zh) | 路由穿過封裝裝置之水平資料信號傳輸線路的接地平面垂直隔離、接地線路同軸隔離、及阻抗調諧之技術 | |
| US11901280B2 (en) | Ground via clustering for crosstalk mitigation | |
| US10784204B2 (en) | Rlink—die to die channel interconnect configurations to improve signaling | |
| Mahajan et al. | Embedded multidie interconnect bridge—A localized, high-density multichip packaging interconnect | |
| US10453795B2 (en) | Microprocessor package with first level die bump ground webbing structure | |
| US7531751B2 (en) | Method and system for an improved package substrate for use with a semiconductor package | |
| TWI697084B (zh) | R鏈結-用於封裝裝置的資料訊號接點之接地屏蔽附接結構及陰影孔洞；封裝裝置的垂直資料訊號互連件之垂直接地屏蔽結構及屏蔽柵欄；以及用於封裝裝置的光電模組連接器資料訊號接點及接點針腳之接地屏蔽技術 | |
| TWI585921B (zh) | 用於串擾緩和之接地通孔叢集技術 | |
| US10886171B2 (en) | Rlink-on-die interconnect features to enable signaling | |
| US9935063B2 (en) | Rlink-on-die inductor structures to improve signaling | |
| Wu | Embedded ceramic interconnect bridge in organic substrate for heterogeneous integration and multi-chip packaging | |
| Liu | Quilt packaging: A novel high speed chip-to-chip communication paradigm for system-in-package | |
| US7586192B2 (en) | Routing configuration for high frequency signals in an integrated circuit package | |
| Kostka et al. | 3D IC-package-board co-analysis using 3D EM simulation for mobile applications | |
| Sun et al. | Electrical modeling, simulation and SPICE model extraction of TSVs in Silicon Interposer | |
| KR102669054B1 (ko) | 반도체 패키지, 반도체 패키지 제조 방법 및 컴퓨팅 디바이스 | |
| Qing Liu et al. | Quilt Packaging: A Novel High Speed Chip-To-Chip Communication Paradigm for System-In-Package |