CN107256847A - 增加焊盘面积的芯片封装结构及其制作方法 - Google Patents

增加焊盘面积的芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN107256847A
CN107256847A CN201710389457.XA CN201710389457A CN107256847A CN 107256847 A CN107256847 A CN 107256847A CN 201710389457 A CN201710389457 A CN 201710389457A CN 107256847 A CN107256847 A CN 107256847A
Authority
CN
China
Prior art keywords
chip
clad
pad
packaging structure
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710389457.XA
Other languages
English (en)
Inventor
马书英
于大全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Kunshan Electronics Co Ltd
Original Assignee
Huatian Technology Kunshan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Kunshan Electronics Co Ltd filed Critical Huatian Technology Kunshan Electronics Co Ltd
Priority to CN201710389457.XA priority Critical patent/CN107256847A/zh
Publication of CN107256847A publication Critical patent/CN107256847A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82103—Forming a build-up interconnect by additive methods, e.g. direct writing using laser direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laser Beam Processing (AREA)

Abstract

本发明公开了一种增加焊盘面积的芯片封装结构及其制作方法，包括一芯片，芯片具有第一表面和与其相对的第二表面以及四个侧面，第一表面包括有第一焊盘，芯片的六面具有包覆层，第一表面的包覆层暴露第一焊盘且与第一焊盘齐平，第一焊盘上覆盖有第二焊盘，第二焊盘区域大于第一焊盘区域，且覆盖部分包覆层，第二焊盘与第一焊盘电性连接。通过在芯片第一表面及芯片侧面形成第一包覆层，该第一包覆层经活化后在其表面制作金属层，无需PVD制程、化镀或电镀制程，以形成第二焊盘，有效的增大了焊接面积，使得焊盘容易检测识别；同时，焊接的可靠性增大。

Description

增加焊盘面积的芯片封装结构及其制作方法
技术领域
本发明涉及半导体晶圆级封装领域，具体涉及一种增加焊盘面积的芯片封装结构及其制作方法。
背景技术
如图1所示，在晶圆的所包含的任意一个芯片单元的第一表面制备有第一焊盘101，用于与外界进行信号传输，但第一焊盘101的布局空间有限，为了增加焊接面积，通常在芯片第一表面再制备多个第一焊盘，但是这样就减小了焊盘之间的间距，后续工艺设置导电体且清洗助焊剂时因为间距太小而不容易清除干净，后续制程包括制作金属重布线，在布局空间有限、焊盘尺寸一定的情况下，为保证线路不出现短路和断路以及设置的导电体不出现桥接的异常现象，现需要一种增加焊盘面积、增加焊接可靠性的封装工艺。
发明内容
为了解决上述技术问题，本发明提出一种在可活化高分子聚合物上制备焊盘以实现增加焊盘面积和提高焊接可靠性的芯片封装结构及其制作方法。
本发明的技术方案是这样实现的：
一种增加焊盘面积的芯片封装结构，包括一芯片，所述芯片具有第一表面和与其相对的第二表面以及四个侧面，所述第一表面包括有第一焊盘，所述芯片的六面具有包覆层，所述第一表面的包覆层暴露第一焊盘且与第一焊盘接近或齐平，所述第一焊盘上覆盖有第二焊盘，所述第二焊盘区域大于第一焊盘区域，且覆盖部分包覆层，所述第二焊盘与第一焊盘电性连接。
进一步的，所述包覆层包括包裹所述芯片第一表面及四个侧面的第一包覆层和覆盖所述芯片第二表面的第二包覆层。
进一步的，所述第一包覆层材质为经活化后可在其上生长金属层的可活化高分子聚合物。
进一步的，覆盖部分包覆层的第二焊盘由第一表面延伸至芯片侧面且部分覆盖或完全覆盖在侧面的包覆层上。
进一步的，所述第二焊盘的材料为铜、镍、钯、金、镍磷、钛和铝中的一种的单层结构或前述组合的多层结构。
进一步的，所述芯片侧面的包覆层具有外侧表面和内侧表面，所述外侧表面呈斜坡形或垂直于芯片第二表面。
进一步的，所述第二包覆层材质为树脂类的胶或干膜，或者所述第二包覆层材质与所述第一包覆层材质相同。
一种增加焊盘面积的芯片封装结构的制作方法，包括以下步骤：
A.提供一具有若干芯片单元的晶圆，各芯片单元之间具有切割道，该晶圆具有第一表面和与其相对的第二表面，每个芯片单元的第一表面包含有第一焊盘；
B.在各芯片单元之间的切割道处开设自第一表面向第二表面延伸的沟槽；
C.在晶圆的第一表面上覆盖一层可活化高分子聚合物，形成第一包覆层，所述第一包覆层完成沟槽填充和晶圆第一表面的保护；
D.研磨芯片第一表面的第一包覆层，露出第一焊盘的表面；
E.对晶圆第二表面进行减薄，减薄至露出沟槽内填充的第一包覆层；
F.在晶圆第二表面上形成连接至第一包覆层的第二包覆层；
G.沿切割道对晶圆进行切割，形成单颗芯片；
H.对所述第一包覆层预设第二焊盘的部分进行活化，在第一焊盘上以及活化区域上生长金属层，形成第二焊盘。
进一步的，所述第一包覆层的活化方式包括激光活化，活化区域由芯片第一表面延伸至芯片侧面。
本发明的有益效果是：本发明提供了一种增加焊盘面积的芯片封装结构及其制作方法，在芯片第一表面及芯片侧面包覆可活化高分子聚合物，该可活化高分子聚合物既可以保护芯片不受外界环境影响，又可以经活化后直接在其表面制作金属层，形成第二焊盘；第二焊盘覆盖芯片第一表面及侧面的包覆层，在焊盘数量相同的条件下，相比第一焊盘，该第二焊盘有效的增大了芯片的焊接面积，使得焊盘容易检测识别；在面积相同的条件下，第一焊盘的布局空间有限，相邻两个第二焊盘之间的间距大于相邻两个第一焊盘之间的间距，有助于助焊剂的清洗，同时，焊接的可靠性增大；
现有的技术中，铺设金属层制程中，具有PVD制程、化镀或电镀制程，本发明提供一种制程简单的封装工艺：可活化高分子聚合物被活化之后，可直接在其上生长金属，无需PVD制程、化镀或电镀制程，省时省材省力。
附图说明
图1为本发明实施例中具有若干芯片单元的晶圆；
图2为本发明实施例中晶圆的切割道位置具有直孔形沟槽的剖面图；
图3为本发明实施例中晶圆的切割道位置具有斜孔形沟槽的剖面图；
图4为本发明实施例中在晶圆的第一表面上设置第一包覆层的剖面图；
图5为本发明实施例中将晶圆第一表面上的第一包覆层薄化的剖面图；
图6为本发明实施例中将晶圆第二表面进行减薄直至露出沟槽中第一包覆层的剖面图；
图7为本发明实施例中在晶圆的第二表面上设置第二包覆层的剖面图；
图8为本发明实施例中晶圆切割形成单颗芯片后第一包覆层侧壁为斜面的剖面图；
图9为本发明实施例中晶圆切割形成单颗芯片后第一包覆层侧壁为与芯片第二表面垂直的平面的剖面图；
图10为本发明实施例中芯片第一表面的第一包覆层被活化后覆盖第二焊盘的剖面图；
图11为本发明实施例中第二焊盘由芯片第一表面延伸至芯片侧壁且部分覆盖第一包覆层的剖面图；
图12为本发明实施例中图11所示的俯视图；
图13为本发明实施例中第二焊盘完全覆盖芯片侧壁上第一包覆层的剖面图；
图14为本发明实施例中芯片侧壁上第一包覆层外侧表面垂直芯片第二表面时第二焊盘完全覆盖侧壁的剖面图；
100—芯片；101—第一焊盘；102—第二焊盘；111—沟槽；200—第一包覆层；230—包覆层，300—第二包覆层；200a—芯片侧面的第一包覆层外侧表面；200b—芯片侧面的第一包覆层内侧表面；A—芯片第一表面包覆层上第二焊盘长度；B—芯片侧壁包覆层上第二焊盘长度；C—芯片长度。
具体实施方式
为使本发明能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。为方便说明，实施例附图的结构中各组成部分未按正常比例缩放，故不代表实施例中各结构的实际相对大小。
参见图10，为本发明增加焊盘面积的芯片封装结构，包括一芯片100，所述芯片100具有第一表面和与其相对的第二表面以及四个侧面，所述第一表面包括有第一焊盘101，所述芯片的六面具有包覆层230，所述包覆层230包括包裹所述芯片第一表面、四个侧面的第一包覆层200和覆盖所述芯片第二表面的第二包覆层300，所述第一表面的包覆层暴露第一焊盘101且与第一焊盘101接近或齐平，所述第一焊盘101上覆盖有第二焊盘102，所述第二焊盘区域大于第一焊盘区域(第二焊盘完全覆盖住第一焊盘)，且第二焊盘区域覆盖部分第一包覆层200，所述第二焊盘102与第一焊盘101电性连接，两相邻第二焊盘102之间保证不衔接；优选的，参见图11，第一表面包覆层的所述第二焊盘可以延伸至芯片侧面部分覆盖芯片侧面的包覆层，其俯视图如图12所示，芯片第一表面包覆层上第二焊盘长度A、芯片侧壁包覆层上第二焊盘长度B以及芯片100长度C与图11所示一一对应；参见图14，芯片侧面的第一包覆层200的外侧表面200a垂直于芯片第二表面时，所述第二焊盘102延伸至芯片侧面且部分覆盖芯片侧面包覆层；参见图13，第一表面包覆层的所述第二焊盘可以延伸至芯片侧面且完全覆盖芯片侧面包覆层。
进一步的，所述第一包覆层材质为一种可活化高分子聚合物，所述可活化高分子聚合物可以为环氧塑封料，该环氧塑封料既可以保护芯片不受外界环境影响，又可以经活化后直接在其表面制作金属层；所述第二包覆层材质为树脂类的胶或干膜，其材质也可与第一包覆层材质相同。
进一步的，所述第二焊盘的材料为铜、镍、钯、金、镍磷、钛、铝中的一种的单层结构或前述组合的多层结构。
进一步的，所述芯片侧面的第一包覆层200具有外侧表面200a和内侧表面200b，所述外侧表面200a呈斜坡形或垂直于芯片第二表面，参见图8。
该增加焊盘面积的芯片封装结构的制作方法，包括以下步骤：
A.如图1所示，提供一具有若干芯片单元的晶圆，各芯片单元100之间具有切割道，该晶圆具有第一表面和与其相对的第二表面，每个芯片单元的第一表面包含有第一焊盘101；
B.参见图2和图3，在各芯片单元之间的切割道处开设自第一表面向第二表面延伸的沟槽111，所述沟槽深度小于步骤A中晶圆的厚度，所述沟槽的形状为直孔型(如图2所示)或斜孔型(如图3所示)；
C.如图4所示，在晶圆的第一表面上覆盖一层经活化后可在其上生长金属层的可活化高分子聚合物，该可活化高分子聚合物具体可以为环氧塑封料，可被激光活化，部分环氧塑封料由第一表面向第二表面延伸，填充进沟槽内，并停留在芯片侧面，由此形成第一包覆层200，完成沟槽填充和晶圆第一表面及侧面的保护；
D.如图5所示，研磨晶圆第一表面的可活化高分子聚合物，露出第一焊盘101表面；
E.如图6所示，对晶圆第二表面进行减薄，减薄至露出沟槽111内填充的第一包覆层为止；
F.如图7所示，在晶圆第二表面上铺设第二包覆层300，所述第二包覆层材质为可活化高分子聚合物或树脂类的胶、干膜；
G.沿切割道对晶圆进行切割，形成单颗芯片预封装体，所述切割道侧壁的形状为斜面(如图8所示)或是平行垂直方向的平面(如图9所示)；
H.对所述芯片的第一包覆层进行活化，由于环氧塑封料与金属难以结合，因此，对所述环氧塑封料进行激光束照射，该环氧塑封料吸收光子能量，电子发生跃迁，材料活性提高，便于生长金属层以形成第二焊盘102，所述第二焊盘覆盖部分第一包覆层(如图10、图12和图14所示)；为进一步增大焊接面积，可活化芯片侧壁的全部第一包覆层200，接着生长金属层使其完全覆盖第一包覆层200，如图11所示，所述金属层材料为铜、镍、钯、金、镍磷、钛、铝中的一种的单层结构或前述组合的多层结构，在本实施例中，通过金属直接化镀或电镀在已激光活化的环氧塑封料上，无需PVD制程和电镀或化镀铜种子层制程，简化制程，操作简单，节省封装材料。
综上，本发明提供了一种增加焊盘面积的芯片封装结构及其制作方法，在芯片第一表面及芯片侧面包覆可活化高分子聚合物，该可活化高分子聚合物既可以保护芯片不受外界环境影响，又可以经活化后直接在其表面制作金属层，形成第二焊盘；该第二焊盘覆盖芯片第一表面及侧面的包覆层，在焊盘数量相同的条件下，相比第一焊盘，第二焊盘有效的增大了芯片的焊接面积，使得焊盘容易检测识别；在面积相同的条件下，第一焊盘的布局空间有限，相邻两个第二焊盘之间的间距大于相邻两个第一焊盘之间的间距，有助于助焊剂的清洗，同时，焊接的可靠性增大；
现有的技术中，铺设金属层制程中，具有PVD制程、化镀或电镀制程，本发明提供一种制程简单的封装工艺：环氧塑封料被活化之后，可直接在其上生长金属，无需PVD制程、化镀或电镀制程，省时省材省力。
以上实施例是参照附图，对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本发明的实质的情况下，都落在本发明的保护范围之内。

Claims (9)

1.一种增加焊盘面积的芯片封装结构，其特征在于，包括一芯片，所述芯片具有第一表面和与其相对的第二表面以及四个侧面，所述第一表面包括有第一焊盘，所述芯片的六面具有包覆层，所述第一表面的包覆层暴露第一焊盘且与第一焊盘接近或齐平，所述第一焊盘上覆盖有第二焊盘，所述第二焊盘区域大于第一焊盘区域，且覆盖部分包覆层，所述第二焊盘与第一焊盘电性连接。
2.根据权利要求1所述的增加焊盘面积的芯片封装结构，其特征在于，所述包覆层包括包裹所述芯片第一表面及四个侧面的第一包覆层和覆盖所述芯片第二表面的第二包覆层。
3.根据权利要求2所述的增加焊盘面积的芯片封装结构，其特征在于，所述第一包覆层材质为经活化后可在其上生长金属层的可活化高分子聚合物。
4.根据权利要求1所述的增加焊盘面积的芯片封装结构，其特征在于，覆盖部分包覆层的第二焊盘由第一表面延伸至芯片侧面且部分覆盖或完全覆盖在侧面的包覆层上。
5.根据权利要求1所述的增加焊盘面积的芯片封装结构，其特征在于，所述第二焊盘的材料为铜、镍、钯、金、镍磷、钛和铝中的一种的单层结构或前述组合的多层结构。
6.根据权利要求1所述的增加焊盘面积的芯片封装结构，其特征在于，所述芯片侧面的包覆层具有外侧表面和内侧表面，所述外侧表面呈斜坡形或垂直于芯片第二表面。
7.根据权利要求2所述的增加焊盘面积的芯片封装结构，其特征在于，所述第二包覆层材质为树脂类的胶或干膜，或者所述第二包覆层材质与所述第一包覆层材质相同。
8.一种增加焊盘面积的芯片封装结构的制作方法，其特征在于，包括以下步骤：
A.提供一具有若干芯片单元的晶圆，各芯片单元之间具有切割道，该晶圆具有第一表面和与其相对的第二表面，每个芯片单元的第一表面包含有第一焊盘；
B.在各芯片单元之间的切割道处开设自第一表面向第二表面延伸的沟槽；
C.在晶圆的第一表面上覆盖一层可活化高分子聚合物，形成第一包覆层，所述第一包覆层完成沟槽填充和晶圆第一表面的保护；
D.研磨芯片第一表面的第一包覆层，露出第一焊盘的表面；
E.对晶圆第二表面进行减薄，减薄至露出沟槽内填充的第一包覆层；
F.在晶圆第二表面上形成连接至第一包覆层的第二包覆层；
G.沿切割道对晶圆进行切割，形成单颗芯片；
H.对所述第一包覆层预设第二焊盘的部分进行活化，在第一焊盘上以及活化区域上生长金属层，形成第二焊盘。
9.根据权利要求8所述的增加焊盘面积的芯片封装结构的制作方法，其特征在于，所述第一包覆层的活化方式包括激光活化，活化区域由芯片第一表面延伸至芯片侧面。
CN201710389457.XA 2017-05-27 2017-05-27 增加焊盘面积的芯片封装结构及其制作方法 Pending CN107256847A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710389457.XA CN107256847A (zh) 2017-05-27 2017-05-27 增加焊盘面积的芯片封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710389457.XA CN107256847A (zh) 2017-05-27 2017-05-27 增加焊盘面积的芯片封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN107256847A true CN107256847A (zh) 2017-10-17

Family

ID=60027999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710389457.XA Pending CN107256847A (zh) 2017-05-27 2017-05-27 增加焊盘面积的芯片封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN107256847A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098131A (zh) * 2019-04-18 2019-08-06 电子科技大学 一种功率mos型器件与集成电路晶圆级重构封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050181540A1 (en) * 2002-03-06 2005-08-18 Farnworth Warren M. Semiconductor component and system having thinned, encapsulated dice
US20120199972A1 (en) * 2006-11-10 2012-08-09 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Vertical Interconnect Structure Using Stud Bumps
CN102931094A (zh) * 2011-08-09 2013-02-13 万国半导体股份有限公司 具有增大焊接接触面的晶圆级封装结构及制备方法
CN103094131A (zh) * 2011-11-01 2013-05-08 弗莱克斯电子有限责任公司 利用激光直接结构化的堆叠式封装体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050181540A1 (en) * 2002-03-06 2005-08-18 Farnworth Warren M. Semiconductor component and system having thinned, encapsulated dice
US20120199972A1 (en) * 2006-11-10 2012-08-09 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Vertical Interconnect Structure Using Stud Bumps
CN102931094A (zh) * 2011-08-09 2013-02-13 万国半导体股份有限公司 具有增大焊接接触面的晶圆级封装结构及制备方法
CN103094131A (zh) * 2011-11-01 2013-05-08 弗莱克斯电子有限责任公司 利用激光直接结构化的堆叠式封装体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098131A (zh) * 2019-04-18 2019-08-06 电子科技大学 一种功率mos型器件与集成电路晶圆级重构封装方法

Similar Documents

Publication Publication Date Title
CN105575913A (zh) 埋入硅基板扇出型3d封装结构
CN104617036B (zh) 晶圆级芯片尺寸封装中通孔互连的制作方法
CN105023900A (zh) 埋入硅基板扇出型封装结构及其制造方法
CN101604638A (zh) 圆片级扇出芯片封装方法
JP2003086762A (ja) 半導体装置及びその製造方法
CN106847712A (zh) 一种扇出型晶圆级封装结构及其制作方法
CN105845643A (zh) 一种嵌入硅基板芯片封装结构及其制作方法
CN102054714A (zh) 封装结构的制法
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN205488088U (zh) 埋入硅基板扇出型3d封装结构
CN215183916U (zh) 一种多芯片三维堆叠扇出型封装结构
CN107256847A (zh) 增加焊盘面积的芯片封装结构及其制作方法
CN107068578A (zh) 传感器封装结构的制备方法和传感器封装结构
CN103066048A (zh) 具有支撑体的封装基板、封装结构及其制法
CN102231376A (zh) 多圈排列无载体双ic芯片封装件及其生产方法
CN101170072B (zh) 半导体器件及其制造方法
CN105895605A (zh) 一种薄芯片贴装基板扇出型封装结构及其制造方法
CN207250486U (zh) 晶圆级芯片封装结构
CN101604674B (zh) 圆片级扇出芯片封装结构
CN106531644A (zh) 一种芯片的封装工艺和封装结构
CN106129031A (zh) 芯片封装结构及其封装方法
CN204885147U (zh) 埋入硅基板扇出型封装结构
CN107611095A (zh) 晶圆级芯片封装结构及其制备方法
CN107611094A (zh) 晶圆级芯片封装结构及其制备方法
CN108922853A (zh) 一种基于Fan-out工艺的三维结构制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171017