CN106531644A - 一种芯片的封装工艺和封装结构 - Google Patents

一种芯片的封装工艺和封装结构 Download PDF

Info

Publication number
CN106531644A
CN106531644A CN201611130994.4A CN201611130994A CN106531644A CN 106531644 A CN106531644 A CN 106531644A CN 201611130994 A CN201611130994 A CN 201611130994A CN 106531644 A CN106531644 A CN 106531644A
Authority
CN
China
Prior art keywords
chip
boss
wire
substrate
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611130994.4A
Other languages
English (en)
Other versions
CN106531644B (zh
Inventor
林挺宇
陈�峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201611130994.4A priority Critical patent/CN106531644B/zh
Publication of CN106531644A publication Critical patent/CN106531644A/zh
Application granted granted Critical
Publication of CN106531644B publication Critical patent/CN106531644B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种芯片的封装工艺和封装结构，涉及芯片封装领域。其中封装工艺包括：提供衬底；在衬底中形成腔体，将至少一个设置有第一凸台的第一芯片设置在腔体的底面，并使衬底的上表面低于第一凸台的上表面，其中第一凸台位于第一芯片的电极上；在各第一芯片和衬底上形成保护层，并在保护层上形成与各第一凸台上表面电连接的多条第一导线；在多条第一导线和保护层上形成绝缘层，且在绝缘层上形成至少一个窗口，以设置与各第一导线电连接的焊球。本发明的芯片的封装工艺和结构，通过使用腔体和保护层将第一芯片密封起来，避免受到损伤，并通过使用多条第一导线和第一凸台将第一芯片的电极引出到焊球上使得通过焊球与第一芯片进行数据传输。

Description

一种芯片的封装工艺和封装结构
技术领域
本发明实施例涉及芯片封装领域，尤其涉及一种芯片的封装工艺和封装结构。
背景技术
芯片封装是指把生产出来的集成电路裸片放在一块起到承载作用的基板上，把电极引出来，然后固定包装成为一个整体。在芯片的封装过程中，一般是将裸片放置在封装基板上并对准放置位点，使得焊球对准基板上的预焊料。基板通常由有机材料或层压材料组成，后续再利用加热回焊，形成芯片与封装基板之间的电连接。芯片封装是半导体行业极其重要的一个组成部分，现有的封装结构对芯片不能进行针对性和有效地保护。
发明内容
本发明提供一种芯片的封装工艺和封装结构，以实现对芯片进行更完善的保护。
第一方面，本发明实施例提供了一种芯片的封装工艺，包括：
提供衬底；
在所述衬底中形成腔体，将至少一个设置有第一凸台的第一芯片设置在所述腔体的底面，并使所述衬底的上表面低于所述第一凸台的上表面，其中所述第一凸台位于所述第一芯片的电极上；
在各所述第一芯片和所述衬底上形成保护层，并在所述保护层上形成与各所述第一凸台上表面电连接的多条第一导线；
在所述多条第一导线和所述保护层上形成绝缘层，且在所述绝缘层上形成至少一个窗口，以设置与各所述第一导线电连接的焊球。
可选的，在上述封装工艺中，所述在所述衬底中形成腔体，将至少一个设置有第一凸台的第一芯片设置在所述腔体的底面，并使所述衬底的上表面低于所述第一凸台的上表面之后包括：
在所述腔体外的衬底上设置至少一个第二芯片，各所述第二芯片被所述保护层覆盖，各所述第二芯片的电极上设置有第二凸台；
在所述保护层上形成与各所述第二凸台上表面电连接的多条第二导线，所述多条第二导线被所述绝缘层覆盖，且在所述绝缘层上形成与各所述第二导线对应的窗口，以设置与各所述第二导线电连接的焊球。
可选的，在上述封装工艺中，所述在各所述第一芯片和所述衬底上形成保护层，并在所述保护层上形成与各所述第一凸台上表面电连接的多条第一导线包括：
在各所述第一芯片和所述衬底上形成保护层；
漏出各所述第一凸台的上表面；
采用重布线层工艺在所述保护层上形成与各所述第一凸台上表面连接的多条第一导线。
可选的，在上述封装工艺中，所述漏出各所述第一凸台的上表面包括：
减薄所述保护层以露出各所述第一凸台的上表面，且使各所述第一凸台的上表面平齐。
可选的，在上述封装工艺中，在所述提供衬底之前，包括：
在所述第一芯片的各电极上分别形成第一凸台。
可选的，在上述封装工艺中，所述第一凸台为金属块或金属柱。
可选的，在上述封装工艺中，所述衬底由金属、塑料、陶瓷或树脂中的至少一种构成。
可选的，在上述封装工艺中，所述第一导线为金属线。
第二方面，本发明实施例提供了一种芯片的封装结构，包括：
衬底，所述衬底中形成有腔体；
至少一个第一芯片，设置在所述腔体的底面，所述第一芯片的电极上形成有第一凸台，且所述衬底的上表面低于所述第一凸台的上表面；
保护层，形成于各所述第一芯片和所述衬底上；
多条第一导线，形成于所述保护层上，且与各所述第一凸台上表面电连接；
绝缘层，形成于各所述第一导线和所述保护层上，所述绝缘层上形成有至少一个窗口；
多个焊球，形成于所述绝缘层上，通过所述至少一个窗口与各所述第一导线连接。
可选的，在上述封装结构中，还包括：
至少一个第二芯片，设置于所述腔体外的衬底上，被所述保护层覆盖，各所述第二芯片的电极上设置有第二凸台；
多条第二导线，形成于所述保护层上，与各所述第二凸台上表面电连接且被所述绝缘层覆盖，并通过与各所述第二导线对应的窗口与所述焊球电连接。
本发明实施例提供了一种芯片的封装工艺和封装结构，首先在衬底中形成腔体，将至少一个设置有第一凸台的第一芯片设置在腔体的底面，并使衬底的上表面低于第一凸台的上表面，在各第一芯片和衬底上形成保护层，通过使用腔体和保护层将第一芯片密封起来，避免受到损伤；然后在保护层上形成与各第一凸台上表面电连接的多条第一导线，第一凸台位于所述第一芯片的电极上，在多条第一导线和保护层上形成绝缘层，且在绝缘层上形成至少一个窗口，以设置与各第一导线电连接的焊球，通过使用多条第一导线和第一凸台将第一芯片的电极引出到焊球上，使得通过焊球能够与第一芯片进行数据传输。
附图说明
图1A是本发明实施例一中提供的一种芯片的封装工艺流程示意图；
图1B-1F是本发明实施例一中提供的一种芯片的封装工艺中各步骤的结构剖面示意图；
图2A是本发明实施例二中提供的一种芯片的封装工艺流程示意图；
图2B-2E是本发明实施例二中提供的一种芯片的封装工艺中各步骤的结构剖面示意图；
图3A为本发明实施例三中提供的一种芯片的封装结构剖面示意图；
图3B为本发明实施例三中提供的又一种芯片的封装结构剖面示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1A是本发明实施例一中提供的一种芯片的封装工艺流程示意图，图1B-1F是本发明实施例一中提供的一种芯片的封装工艺中各步骤的结构剖面示意图。参考图1A-1F，本实施例提供的封装工艺具体包括如下步骤：
步骤110、提供衬底，在衬底中形成腔体。
参考图1B，通过刻蚀、电镀、注塑、压铸等工艺，可以制出带有腔体111的衬底11。如果芯片的功率较大，则可以选用金属衬底来封装芯片；如果芯片，是高频率芯片，则可以选用陶瓷衬底来封装芯片。实际设计中，会根据芯片的特点来选择合适的衬底材料。
步骤120、将至少一个设置有第一凸台的第一芯片设置在腔体的底面，并使衬底的上表面低于第一凸台的上表面。
参考图1C，第一凸台121形成在第一芯片12的电极上，第一凸台121用于延伸第一芯片12。然后将带有第一凸台121的第一芯片12贴在腔体111的底面上，可以使用贴片工艺来实现贴片。另外，第一芯片12可以有多个，图1C中示意性的仅画出一个。另外，衬底11的上表面低于第一凸台121的上表面。
步骤130、在各第一芯片和衬底上形成保护层，并在保护层上形成与各第一凸台上表面电连接的多条第一导线。
参考图1D，在各第一芯片12和衬底11上形成保护层13，在形成保护层13后，使第一凸台121的上表面漏出，然后在保护层13上形成与第一凸台121的上表面电连接的多条第一导线14。
可选的，在各第一芯片和衬底上形成保护层，并在保护层上形成与各第一凸台上表面电连接的多条第一导线包括：在各第一芯片12和衬底11上形成保护层13后，漏出各第一凸台121的上表面，并采用重布线层工艺在保护层13上形成与各第一凸台121上表面电连接的多条第一导线14。
可选的，漏出各第一凸台的上表面包括：减薄保护层13以露出各第一凸台121的上表面，且使各第一凸台121的上表面平齐。可以选择通过对保护层13进行研磨或者刻蚀等处理，使各第一凸台121的上表面平齐，以便于在其上方形成其他层，比如便于第一导线121层的形成。
步骤140、在多条第一导线和保护层上形成绝缘层，且在绝缘层上形成至少一个窗口。
参考图1E，在所有的第一导线14和保护层13上形成绝缘层15，在绝缘层15中形成至少一个窗口151，用于将第一导线14露出。在形成窗口151时，可以选择刻蚀工艺或者其他工艺来完成这一过程。
步骤150、通过窗口设置与各第一导线电连接的焊球。
参考图1F，在窗口151处形成与各第一导线14电连接的焊球16，从而通过焊球16将第一芯片12的电极引出。
可选的，在提供衬底之前，包括：在第一芯片12的各电极上分别形成第一凸台121。可以选择通过电镀、植球或印刷等工艺在第一芯片12的各电极上形成第一凸台121。
可选的，第一凸台121可以为金属块或金属柱。根据实际需要，第一凸台也可以设计为其他形状。
可选的，衬底11可以由金属、塑料、陶瓷或树脂中的至少一种构成。根据要封装保护的第一芯片12的特点，可以选择相应的衬底材料来形成衬底，使得能够更有效的保护第一芯片12。
可选的，第一导线14可以为金属线，根据实际需要，也可以为其他导电材料，比如透明电极材料等。
本发明实施例提供了一种芯片的封装工艺，首先在衬底中形成腔体，将至少一个设置有第一凸台的第一芯片设置在腔体的底面，并使衬底的上表面低于第一凸台的上表面，在各第一芯片和衬底上形成保护层，通过使用腔体和保护层将第一芯片密封起来，避免受到损伤；然后在保护层上形成与各第一凸台上表面电连接的多条第一导线，第一凸台位于所述第一芯片的电极上，在多条第一导线和保护层上形成绝缘层，且在绝缘层上形成至少一个窗口，以设置与各第一导线电连接的焊球，通过使用多条第一导线和第一凸台将第一芯片的电极引出来焊球，使得通过焊球能够与第一芯片进行数据传输。
实施例二
图2A是本发明实施例二中提供的一种芯片的封装工艺流程示意图，本实施例以上述实施例为基础，参考图2A，在所述衬底中形成腔体，将至少一个设置有第一凸台的第一芯片设置在所述腔体的底面，并使所述衬底的上表面低于所述第一凸台的上表面之后还可以包括：在所述腔体外的衬底上设置至少一个第二芯片，各所述第二芯片被所述保护层覆盖，各所述第二芯片的电极上设置有第二凸台；在所述保护层上形成与各所述第二凸台上表面电连接的多条第二导线，所述多条第二导线被所述绝缘层覆盖，且在所述绝缘层上形成与各所述第二导线对应的窗口，以设置与各所述第二导线电连接的焊球。
图2B-2E是本发明实施例二中提供的一种芯片的封装工艺中各步骤的结构剖面示意图。结合图2A和图2B-2E，本实施例提供的芯片的封装工艺具体包括如下步骤：
步骤210、提供衬底，在衬底中形成腔体。具体可参考实施例一中的步骤110，在此不再具体描述。
步骤220、将至少一个设置有第一凸台的第一芯片设置在腔体的底面，并使衬底的上表面低于第一凸台的上表面，在腔体外的衬底上设置至少一个第二芯片。
参考图2B，在腔体211的底面上设置有至少一个第一芯片22，且使衬底的上表面低于第一凸台221的上表面。在腔体211外的衬底21上设置至少一个第二芯片23，图2B中示意性的仅画出两个第二芯片22，在实际情况中，可能会有更多个第二芯片22。
步骤230、在各第一芯片和各第二芯片上形成保护层。
参考图2C，在各第一芯片22和各第二芯片23上形成保护层24。在形成保护层24后，对保护层24进行研磨或者刻蚀处理，减薄保护层24以漏出各第一凸台221和第二凸台231的上表面，且使各第一凸台221和第二凸台231的上表面平齐，便于在其上方形成其他结构，比如导线。
步骤240、在保护层上形成与各第一凸台上表面电连接的多条第一导线和与各所述第二凸台上表面电连接的多条第二导线，并在多条第一导线和多条第二导线和保护层上形成绝缘层，且在绝缘层上形成至少一个窗口。
参考图2D，在保护层24上形成与各第一凸台221上表面电连接的多条第一导线26和与各第二凸台231上表面电连接的多条第二导线27，并在多条第一导线26和多条第二导线27和保护层24上形成绝缘层25，且在绝缘层25上形成至少一个窗口251。需要说明的是，第一导线26和第二导线27为同种材料构成，为了便于描述，将它们分别命名为第一、第二导线。另外，在实际的封装结构设计中，第一芯片22的第一凸台221可以和第二芯片23的第二凸台231连通，此时通过第一导线26(或者是第二导线27)将第一凸台221和第二凸台231连通，实现第一芯片22余第二芯片23之间的数据传输。
步骤250、通过窗口设置与各第一导线和第二导线电连接的多个焊球。
参考图2E，在窗口251处形成与各第一导线26和第二导线27电连接的多个焊球28。可以通过植球工艺在窗口251处形成焊球28，利用焊球28、第一凸台221、第二凸台231、第一导线26和/或第二导线27可以实现与第一芯片22和第二芯片23进行数据传输。
本发明实施例提供了一种芯片的封装工艺，首先在衬底中形成腔体，将至少一个设置有第一凸台的第一芯片设置在腔体的底面，在腔体外的衬底上设置至少一个第二芯片，并使所述衬底的上表面低于第一凸台的上表面，然后在各第一芯片、各第二芯片和衬底上形成保护层，通过使用腔体和保护层将第一芯片和第二芯片密封起来，避免受到损伤；然后在保护层上形成与各第一芯片和第二芯片的凸台上表面电连接的多条导线，并在上述导线和保护层上形成绝缘层，且在绝缘层上形成至少一个窗口，以设置与各导线电连接的焊球，通过使用多条导线、第一凸台和/或第二凸台将第一芯片和第二芯片的电极引出到焊球上，使得通过焊球能够与第一芯片和第二芯片进行数据传输。
实施例三
图3A为本发明实施例三中提供的一种芯片的封装结构剖面示意图，参考图3A，本发明实施例中提供的一种芯片的封装结构，具体包括：衬底31、至少一个第一芯片32、保护层33、多条第一导线34、绝缘层35和多个焊球36。
参考图3A，具体的，所述衬底31中形成有腔体；
至少一个第一芯片32，设置在所述腔体的底面，所述第一芯片32的电极上形成有第一凸台321，且所述衬底31的上表面低于所述第一凸台321的上表面；
保护层33，形成于各所述第一芯片32和所述衬底31上；
多条第一导线34，形成于所述保护层33上，且与各所述第一凸台321上表面电连接；
绝缘层35，形成于各所述第一导线34和所述保护层33上，所述绝缘层35上形成有至少一个窗口；
多个焊球36，形成于所述绝缘层35上，通过所述至少一个窗口与各所述第一导线34连接。
本发明实施例提供了一种芯片的封装结构，首先在衬底中形成腔体，将至少一个设置有第一凸台的第一芯片设置在腔体的底面，并使衬底的上表面低于第一凸台的上表面，在各第一芯片和衬底上形成保护层，通过使用腔体和保护层将第一芯片密封起来，避免受到损伤；然后在保护层上形成与各第一凸台上表面电连接的多条第一导线，第一凸台位于所述第一芯片的电极上，在多条第一导线和保护层上形成绝缘层，且在绝缘层上形成至少一个窗口，以设置与各第一导线电连接的焊球，通过使用多条第一导线和第一凸台将第一芯片的电极引出到焊球上，使得通过焊球能够与第一芯片进行数据传输。
可选的，在上述封装结构的基础上，还包括：至少一个第二芯片，设置于所述腔体外的衬底上，被所述保护层覆盖，各所述第二芯片的电极上设置有第二凸台；多条第二导线，形成于所述保护层上，与各所述第二凸台上表面电连接且被所述绝缘层覆盖，并通过与各所述第二导线对应的窗口与所述焊球电连接。图3B为本发明实施例三中提供的又一种芯片的封装结构剖面示意图，参考图3B，其中，至少一个第二芯片37，设置于腔体外的衬底31上，被保护层33覆盖；多条第二导线38，形成于保护层33上且与各第二凸台321上表面电连接，且被绝缘层35覆盖，第二导线38通过与其对应的窗口和焊球36电连接。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种芯片的封装工艺，其特征在于，包括：
提供衬底；
在所述衬底中形成腔体，将至少一个设置有第一凸台的第一芯片设置在所述腔体的底面，并使所述衬底的上表面低于所述第一凸台的上表面，其中所述第一凸台位于所述第一芯片的电极上；
在各所述第一芯片和所述衬底上形成保护层，并在所述保护层上形成与各所述第一凸台上表面电连接的多条第一导线；
在所述多条第一导线和所述保护层上形成绝缘层，且在所述绝缘层上形成至少一个窗口，以设置与各所述第一导线电连接的焊球。
2.根据权利要求1所述的封装工艺，其特征在于，所述在所述衬底中形成腔体，将至少一个设置有第一凸台的第一芯片设置在所述腔体的底面，并使所述衬底的上表面低于所述第一凸台的上表面之后，还包括：
在所述腔体外的衬底上设置至少一个第二芯片，各所述第二芯片被所述保护层覆盖，各所述第二芯片的电极上设置有第二凸台；
在所述保护层上形成与各所述第二凸台上表面电连接的多条第二导线，所述多条第二导线被所述绝缘层覆盖，且在所述绝缘层上形成与各所述第二导线对应的窗口，以设置与各所述第二导线电连接的焊球。
3.根据权利要求1所述的封装工艺，其特征在于，所述在各所述第一芯片和所述衬底上形成保护层，并在所述保护层上形成与各所述第一凸台上表面电连接的多条第一导线包括：
在各所述第一芯片和所述衬底上形成保护层；
漏出各所述第一凸台的上表面；
采用重布线层工艺在所述保护层上形成与各所述第一凸台上表面电连接的多条第一导线。
4.根据权利要求3所述的封装工艺，其特征在于，所述漏出各所述第一凸台的上表面包括：
减薄所述保护层以露出各所述第一凸台的上表面，且使各所述第一凸台的上表面平齐。
5.根据权利要求1所述的封装工艺，其特征在于，在所述提供衬底之前，包括：
在所述第一芯片的各电极上分别形成第一凸台。
6.根据权利要求1所述的封装工艺，其特征在于，所述第一凸台为金属块或金属柱。
7.根据权利要求1所述的封装工艺，其特征在于，所述衬底由金属、塑料、陶瓷或树脂中的至少一种构成。
8.根据权利要求1所述的封装工艺，其特征在于，所述第一导线为金属线。
9.一种芯片的封装结构，其特征在于，包括：
衬底，所述衬底中形成有腔体；
至少一个第一芯片，设置在所述腔体的底面，所述第一芯片的电极上形成有第一凸台，且所述衬底的上表面低于所述第一凸台的上表面；
保护层，形成于各所述第一芯片和所述衬底上；
多条第一导线，形成于所述保护层上，且与各所述第一凸台上表面电连接；
绝缘层，形成于各所述第一导线和所述保护层上，所述绝缘层上形成有至少一个窗口；
多个焊球，形成于所述绝缘层上，通过所述至少一个窗口与各所述第一导线连接。
10.根据权利要求9所述的封装结构，其特征在于，还包括：
至少一个第二芯片，设置于所述腔体外的衬底上，被所述保护层覆盖，各所述第二芯片的电极上设置有第二凸台；
多条第二导线，形成于所述保护层上，与各所述第二凸台上表面电连接且被所述绝缘层覆盖，并通过与各所述第二导线对应的窗口与所述焊球电连接。
CN201611130994.4A 2016-12-09 2016-12-09 一种芯片的封装工艺和封装结构 Active CN106531644B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611130994.4A CN106531644B (zh) 2016-12-09 2016-12-09 一种芯片的封装工艺和封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611130994.4A CN106531644B (zh) 2016-12-09 2016-12-09 一种芯片的封装工艺和封装结构

Publications (2)

Publication Number Publication Date
CN106531644A true CN106531644A (zh) 2017-03-22
CN106531644B CN106531644B (zh) 2020-01-24

Family

ID=58342966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611130994.4A Active CN106531644B (zh) 2016-12-09 2016-12-09 一种芯片的封装工艺和封装结构

Country Status (1)

Country Link
CN (1) CN106531644B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994462A (zh) * 2019-03-29 2019-07-09 上海天马微电子有限公司 芯片封装结构及其封装方法
CN110197823A (zh) * 2019-04-09 2019-09-03 上海中航光电子有限公司 面板级芯片装置及其封装方法
CN115188675A (zh) * 2022-07-14 2022-10-14 华天科技（西安）有限公司 一种封装结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1381889A (zh) * 2002-05-23 2002-11-27 威盛电子股份有限公司 集成电路封装及其制作工艺
US20060163722A1 (en) * 2005-01-21 2006-07-27 Phoenix Precision Technology Corporation Semiconductor chip electrical connection structure
CN101231709A (zh) * 2007-01-18 2008-07-30 育霈科技股份有限公司 记忆卡的结构与其方法
JP4759041B2 (ja) * 2008-12-04 2011-08-31 太陽誘電株式会社 電子部品内蔵型多層基板
CN102403275A (zh) * 2010-09-17 2012-04-04 深南电路有限公司 一种堆叠封装结构及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1381889A (zh) * 2002-05-23 2002-11-27 威盛电子股份有限公司 集成电路封装及其制作工艺
US20060163722A1 (en) * 2005-01-21 2006-07-27 Phoenix Precision Technology Corporation Semiconductor chip electrical connection structure
CN101231709A (zh) * 2007-01-18 2008-07-30 育霈科技股份有限公司 记忆卡的结构与其方法
JP4759041B2 (ja) * 2008-12-04 2011-08-31 太陽誘電株式会社 電子部品内蔵型多層基板
CN102403275A (zh) * 2010-09-17 2012-04-04 深南电路有限公司 一种堆叠封装结构及其制作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994462A (zh) * 2019-03-29 2019-07-09 上海天马微电子有限公司 芯片封装结构及其封装方法
CN109994462B (zh) * 2019-03-29 2021-09-17 上海天马微电子有限公司 芯片封装结构及其封装方法
CN110197823A (zh) * 2019-04-09 2019-09-03 上海中航光电子有限公司 面板级芯片装置及其封装方法
US11056437B2 (en) 2019-04-09 2021-07-06 Shanghai Avic Opto Electronics Co., Ltd. Panel-level chip device and packaging method thereof
CN110197823B (zh) * 2019-04-09 2021-12-17 上海中航光电子有限公司 面板级芯片装置及其封装方法
CN115188675A (zh) * 2022-07-14 2022-10-14 华天科技（西安）有限公司 一种封装结构及其制造方法

Also Published As

Publication number Publication date
CN106531644B (zh) 2020-01-24

Similar Documents

Publication Publication Date Title
CN206657808U (zh) 电子装置
CN103515362B (zh) 堆叠式封装器件和封装半导体管芯的方法
CN102842557B (zh) 一种封装结构及其制造方法
CN103295986B (zh) 形成用于堆叠封装件的连接件的机构
CN108091615A (zh) 半导体封装件
CN104051443B (zh) 高密度可堆叠封装结构及制作方法
CN106816388A (zh) 半导体封装结构及其制作方法
CN105895599A (zh) 具有双侧堆叠结构的集成电路封装
CN106601634A (zh) 芯片封装工艺以及芯片封装结构
CN105304605A (zh) 一种芯片嵌入式封装结构及其封装方法
CN106783748A (zh) 一种芯片的封装工艺和封装结构
CN106531644A (zh) 一种芯片的封装工艺和封装结构
CN107958882A (zh) 芯片的封装结构及其制作方法
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN104538373B (zh) 三维集成传感芯片封装结构及封装方法
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
CN104701272A (zh) 一种芯片封装组件及其制造方法
CN104733403B (zh) 晶圆级封装结构及制作方法
CN206293435U (zh) 半导体器件与半导体封装件
CN107946282A (zh) 三维扇出型封装结构及其制造方法
CN105428507B (zh) 芯片封装结构及方法
CN107919333A (zh) 一种三维pop封装结构及其封装方法
CN104979219A (zh) 封装结构的制法
CN104617077A (zh) 封装基板和集成电路芯片
CN106449555A (zh) 一种芯片的封装工艺和封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant