CN111540706A - 用于制造具有支撑结构的半导体晶片的方法 - Google Patents
用于制造具有支撑结构的半导体晶片的方法 Download PDFInfo
- Publication number
- CN111540706A CN111540706A CN202010321573.XA CN202010321573A CN111540706A CN 111540706 A CN111540706 A CN 111540706A CN 202010321573 A CN202010321573 A CN 202010321573A CN 111540706 A CN111540706 A CN 111540706A
- Authority
- CN
- China
- Prior art keywords
- support structure
- semiconductor wafer
- forming
- wafer
- planar projection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 51
- 230000013011 mating Effects 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- 239000000853 adhesive Substances 0.000 claims description 10
- 230000001070 adhesive effect Effects 0.000 claims description 10
- 238000000227 grinding Methods 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 3
- 238000010146 3D printing Methods 0.000 claims description 2
- 238000000465 moulding Methods 0.000 claims description 2
- 229920000642 polymer Polymers 0.000 claims description 2
- 238000004528 spin coating Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000002207 thermal evaporation Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 102
- 239000003292 glue Substances 0.000 description 7
- 230000008093 supporting effect Effects 0.000 description 7
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
- H01L2221/68386—Separation by peeling
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明公开用于制造具有支撑结构的半导体晶片的方法。根据一实施例的方法包括：提供半导体晶片，半导体晶片的第一面上设置有多个器件单元和划道区；在划道区形成多个沟槽；提供支撑结构，支撑结构包括本体和多个腿部，多个腿部从本体朝向一个方向延伸，多个腿部中的每个腿部与多个沟槽中的相应沟槽相匹配；以及将支撑结构定位在第一面上，使得每个腿部的一部分被限定在相应的沟槽中。根据本发明的方法可消除或改善晶片的翘曲、提高良率、降低制造成本。
Description
技术领域
本发明涉及半导体领域，具体而言涉及用于制造具有支撑结构的半导体晶片的方法。
背景技术
可在半导体晶片上制造半导体器件、电路等。半导体制造工艺通常包括对晶片进行薄化(例如对晶片进行背面研磨)和背面金属沉积。这往往会在晶片的正面和背面产生不同的应力，从而导致晶片翘曲。这对于需要薄化至厚度很小(例如200微米(um)以下)的晶片更为严重。此外，在诸如此类的操作过程中，晶片可能会由于应力过大而碎裂。这些都会导致器件的性能劣化、甚至毁坏，从而降低良率、增加制造成本。目前传统的做法是用蜡或胶水将晶片粘合在载体上，然后对晶片进行加工。然而，这并不理想，并且由于载体和胶水的导电性差，从而无法直接对设置在晶片上的器件进行电学测试。
发明内容
本发明提出用于制造具有支撑结构的半导体晶片的方法，以解决现有技术中的一个或多个技术问题。
根据本发明的一方面，提供一种用于制造具有支撑结构的半导体晶片的方法。该方法包括：提供半导体晶片，半导体晶片包括第一面和第二面，第一面上设置有多个器件单元和划道区，多个器件单元中相邻的器件单元被划道区隔开；在划道区形成多个沟槽；提供支撑结构，支撑结构包括本体和多个腿部，多个腿部从本体朝向一个方向延伸，多个腿部中的每个腿部与多个沟槽中的相应沟槽相匹配；以及将支撑结构定位在第一面上，使得每个腿部的一部分被限定在相应的沟槽中。
根据本发明的另一方面，提供一种用于制造具有支撑结构的半导体晶片的方法。该方法包括：提供半导体晶片，半导体晶片包括第一面和第二面，第一面上设置有多个器件单元和划道区，每个器件单元包括一个或多个半导体器件，多个器件单元中相邻的器件单元被划道区隔开；在划道区形成多个沟槽；以及通过在多个沟槽中沉积金属来形成支撑结构。
根据本发明的实施例的方法具有许多技术优点。例如，根据本发明的一个或多个实施例的方法在半导体晶片中形成很好的支撑结构，可消除、减小、或平衡晶片加工(例如薄化、金属沉积)过程中产生的应力、加强晶片的机械性能，消除或改善晶片的翘曲，同时晶片也不容易碎裂。由于支撑结构的存在，可保护晶片及其上设置的半导体器件或电路、避免加工过程中对晶片上的半导体器件的性能产生的负面影响，从而提高产品良率、降低制造成本。此外，根据本发明的一个或多个实施例的方法，所形成支撑结构不会影响后续对晶片上的半导体器件或电路进行的电学测试。
附图说明
图1A示出根据本发明一实施例的半导体晶片的平面示意图；
图1B示出图1A中半导体晶片的一部分的截面示意图；
图2示出根据本发明一实施例的半导体晶片的支撑结构的平面视图；
图3示出根据本发明另一实施例的半导体晶片的支撑结构的平面视图；
图4示出根据本发明又一实施例的半导体晶片的支撑结构的平面视图；
图5A-5D示出根据本发明一些实施例的沟槽的不同结构的平面视图；
图6示出根据本发明一实施例的半导体晶片的平面示意图；
图7A-7C示出根据本发明一些实施例的半导体晶片的支撑结构的平面视图；
图8示出根据本发明一些实施例的用于制造具有支撑结构的半导体晶片的方法；
图9示出根据本发明另一些实施例的用于制造具有支撑结构的半导体晶片的方法。
具体实施方式
为了便于理解本发明，以下将结合相关附图描述多个非限制性示例性实施例。
图1A示出根据本发明一实施例的半导体晶片的平面示意图，图1B示出图1A中半导体晶片的一部分的截面示意图。如图所示，半导体晶片100具有第一面102和第二面104，第一面102与第二面104相对。第一面102也可以称之为正面，第二面104也可以称之为背面。第一面102上设置有多个器件单元110和划道区120。作为示例，图1A中每个小方块代表一个器件单元110。器件单元110包括一个或多个半导体器件，例如碳化硅器件。多个器件单元110中相邻的器件单元被划道区120隔开。划道区120设置多个沟槽140。
半导体晶片100设置有支撑结构130。支撑结构130可由金属或者聚合物形成。金属例如是钛、镍、铁、锌、或其他合适的金属、或一种或多种金属的合金。支撑结构130包括本体132和多个腿部134，腿部134与本体132连接并且从本体朝向一个方向(在本实施例中为z方向)延伸。腿部134中的每个腿部与沟槽140中的相应的沟槽相匹配，使得每个腿部的一部分能被限定在相应沟槽中。
图1A所例示的平面示意图可认为是具有支撑结构的半导体晶片在xy平面的平面投影或平面视图。xy平面与第一面102平行或者与第一面102重合。如图1A所示，支撑结构130的平面投影是三个嵌套的四边形(本实施例中是正方形)。最外四边形构成支撑结构130的平面投影的边界。最内四边形的顶点与最外四边形的相应顶点互连并且经过中间四边形的相应顶点，同时也与一些器件单元的平面投影相交(本实施例中示出为与四个器件单元的平面投影相交)。
在图1A所示的支撑结构的平面投影中，至少存在一些部分(例如边界)不经过任何器件单元的平面投影。换言之，支撑结构的平面投影的一些部分完落入划道区的平面投影中，对于这样情形，相应的沟槽可具有更大的尺寸，由此，多个腿部中的两个或更多个腿部在物理上可连接在一起构成一个腿部整体并且配置成与划道区中的一个沟槽相匹配，使得腿部整体的一部分能被限定在一个沟槽中。也即，沟槽可以是细长的条形，而支撑结构的相应腿部也可是相匹配的细长的条形。细长的条形的腿部可视为是多个腿部连接在一起构成的腿部整体。对于支撑结构的平面投影中经过器件单元的部分，例如图1A中所例示的最内的四边形的顶点与最外的四边形的相应顶点的连线，只能在与划道区相对应的地方设置可定位在划道区相应沟槽中的腿部，而与器件单元交叠的部分，则需要设置支撑结构的本体。需要注意的是，在三维结构中，支撑结构的本体不与半导体晶片的表面接触。
参照图1B，在垂直于第一面102的方向上(本实施例中为z方向)，沟槽140具有一定深度，腿部134具有一定长度，二者相适应，具体数值可根据实际需要(例如晶片薄化后的最终厚度)决定。在一些实施例中，每个沟槽的深度不超过150um。
腿部134的一部分(例如大部分)深入沟槽140中，使得支撑结构130与晶片耦合。支撑结构130的本体132则高出第一面102一定距离d，也即本体132与第一面102之间存在一定间隙，这可保证支撑结构不会与晶片上的任一器件单元接触，从而不会损坏晶片上的半导体器件。在一些实施例中，在本体132与第一面102之间的间隙内填充粘合物(例如胶水)。胶水固化后，高度与本体132上表面一致，或者高于本体132的上表面。粘合物的存在是有利的，例如可使支撑结构与晶片紧密粘合，增强加固效果。这样也可使第一面表面平整均匀，在第二面进行加工时，第一面可平稳地设置在载体上。
由于支撑结构的存在，可消除、减小、或平衡晶片后续加工(例如晶片薄化、金属沉积)过程中产生的应力、加强晶片的机械性能，消除或改善晶片的翘曲，同时晶片也不容易碎裂。因此，可很好保护晶片上设置的半导体器件或电路、避免加工过程中对晶片上的半导体器件的性能产生的负面影响，从而提高产品良率、降低制造成本。此外，支撑结构本身并不会与晶片上的半导体器件接触，因此不会对器件本身产生不良影响，例如不会对半导体器件引入不期望的杂质、颗粒、应力等。
图1A示出的支撑结构只是例示性的，其他的变型也是可能的，例如图2-4示出根据本发明一些其他实施例的支撑结构的平面投影。图2-4例示支撑结构在平行于半导体晶片的表面的至少一个平面内的平面投影。在图2中，在半导体晶片200上，支撑结构230的边界的平面投影为四边形。支撑结构230包括五个腿部234，其中四个腿部位于四边形的四个顶点，另外一个腿部位于四边形的对角线的交点。在图3中，在半导体晶片300上，支撑结构330的边界的平面投影为三角形。支撑结构330包括三个腿部334，分别位于三角形的三个顶点。在图4中，在半导体晶片400上，支撑结构430的边界的平面投影为圆形。支撑结构430包括十七个腿部434，其中十六个腿部均匀分布在圆形的圆周上，另外一个腿部位于圆心处。这些形状仅仅是支撑结构的例示，其他的形状也是可能的。
图5A-5D示出根据本发明一些实施例的沟槽的平面视图。图5A-5D中的每个图示出四个器件单元510。沟槽540a、540b、540c、540d设置在器件单元之间的划道区。沟槽540a、540b、540c均为点状，其中沟槽540a为圆形，沟槽540b为十字型，沟槽540c为四边形。沟槽540d为条形。这些形状仅仅是沟槽的例示，其他的形状也是可能的。在晶片测试完毕之后，会进行切片，用切割工具(例如刀片锯)切片使得每个器件单元单独切下。在一些实施例中，沟槽中的至少一个沟槽的平面投影呈点状并且该点状投影的最大直径不超过刀片锯的刀片宽度。在一些实施例中，点状投影的最大直径不超过50um，例如40um、30um、20um。在一些实施例中，沟槽中的至少一个或一些的平面投影呈条形，条形具有长边和短边，短边对应条形的宽度。条形的宽度例如不超过50um，例如40um、30um、20um。
在还有一些实施例中，需要设置沟槽的划道区可以设置得更宽，因而沟槽可以相应得设置得更宽。这对于加强支撑结构的支撑作用是有利的。例如当沟槽的平面投影呈点状时，点状投影的最大直径可不超过200um，例如是150um、100um、80um等。当沟槽的平面投影呈条形时，条形的宽度可不超过200um，例如是150um、100um、80um等。
图6示出根据本发明一实施例的半导体晶片的平面示意图。图6示出半导体晶片600。半导体晶片600设置有多个器件单元610、划道区620，支撑结构630。支撑结构630在xy平面的平面投影不与任一器件单元的平面投影相交。在图6所示的结构中，支撑结构可仅由腿部构成，而不包括与晶片表面具有一定距离的本体。腿部可包括金属。金属例如是钛、镍、铁、锌、或其他合适的金属、或一种或多种金属的合金。金属填充在沟槽中形成对晶片支撑的支撑结构，所填充的金属低于晶片的表面或者与晶片的表面齐平。例如，由于图6所示的三个四边形的每条边均位于划道区，因此可在划道区形成相应的沟槽，然后在沟槽中填充金属以形成支撑结构。
图7A-7C示出本发明一些实施例的半导体晶片的支撑结构的平面视图。在图7A中，在晶片700上的支撑结构730a的平面视图是三个相套嵌的四边形，任两个四边形之间没有互连。在图7B中，支撑结构730b的平面视图是棋盘形。在图7C中，支撑结构730c的平面视图是迷宫形。其他的形状也是可能的。
图8示出根据本发明一些实施例的用于制造具有支撑结构的半导体晶片的方法。该方法例如可用来制造如图1A-1B所示的半导体晶片。
在方框810，提供半导体晶片。半导体晶片例如可以是图1A-1B所示的半导体晶片100。半导体晶片例如包括碳化硅。半导体晶片具有第一面和第二面，第一面上设置有多个器件单元和划道区，多个器件单元中相邻的器件单元被划道区隔开。每个器件单元包括一个或多个半导体器件(例如碳化硅器件)。
在方框820，在半导体晶片的划道区形成多个沟槽。沟槽可包括平面投影为点状或条形的沟槽。点状包括但不限于四边形、圆形、十字型。多个沟槽中的不同沟槽根据实际需要，可以相同，也可以不同。在一些实施例中，利用掩模，通过等离子体蚀刻的方法形成多个沟槽。可根据支撑结构的构造，选择合适的掩模，以使得形成的沟槽与支撑结构相匹配。
在方框830，提供支撑结构。支撑结构例如可以是图1A-1B所示的支撑结构130。支撑结构也可以是其他合适的构造，例如如图2-4中所例示的构型。在一些实施例中，利用3D打印或模塑成型的方法来形成期望的支撑结构。
在方框840，将支撑结构定位在半导体晶片的第一面上。可利用激光定位使得多个腿部中的每个腿部与相应沟槽对准，从而使得每个腿部的一部分被限定在相应的沟槽中。在一些实施例中，在沟槽处做十字型定位位标，位标可以凸出或凹陷，可采用激光信号侦测不同的位置高度，从而准确定位沟槽，将支撑结构定位在晶片的第一面上。
根据一些实施例，将支撑结构设置在第一面上之后，在第一面上设置粘合物。例如通过旋涂的方法将胶水均匀地旋涂在第一面上，然后使胶水固化，使得支撑结构的本体与第一面紧密接合。经这样处理的半导体晶片的第一面可进一步与载体贴合，然后放置在载体台上进行背面处理，例如对第二面进行研磨，在经研磨后的第二面上形成背金属层。由于支撑结构的支撑和加强作用，在这样的处理过程中，晶片的不同表面或位置的应力得到消除、减缓、或平衡，晶片不容易翘曲或碎裂。
在对第二面加工完成之后，可去除粘合物和支撑结构。例如可将晶片转移至切片载台，然后用紫外光或激光照射，使得粘合物软化，然后可将粘合物和支撑结构一起剥离。即使在剥离过程中，支撑结构的腿部的一部分留在沟槽中，也不会影响后续的切片处理。也即，支撑结构对晶片上的半导体器件、电路以及后续对晶片的切片，都不会产生负面影响。
图9示出根据本发明另一些实施例的用于制造具有支撑结构的半导体晶片的方法。该方法例如可用来制造如图6所示的半导体晶片。
在方框910，提供半导体晶片。半导体晶片例如可以是图6所示的半导体晶片600。半导体晶片包括第一面和第二面，第一面上设置有多个器件单元和划道区，多个器件单元中相邻的器件单元被划道区隔开。每个器件单元包括一个或多个半导体器件，例如碳化硅器件。
在方框920，在半导体晶片的划道区形成多个沟槽。例如沟槽可包括平面投影为点状或条形的沟槽。点状包括但不限于四边形、圆形、十字型。多个沟槽中的不同沟槽根据实际需要，可以相同，也可以不同。在一些实施例中，利用掩模，通过等离子体蚀刻的方法形成多个沟槽。
在方框930，通过在多个沟槽中沉积金属来形成支撑结构。例如可通过溅射或热蒸发的方式来沉积金属。金属可以是一种金属，也可以是一种或多种金属的合金，例如钛、镍、铁、锌中的一种、或这些金属中的一种或多种形成的合金。所沉积的金属的的高度低于晶片的第一面或与第一面齐平。在沟槽中沉积的金属可作为支撑结构来对晶片起到支撑或加强的作用，从而消除、缓和、或平衡在后续对晶片加工的过程中产生的应力，避免晶片的翘曲、甚至碎裂。
之后可对第二面进行处理，例如通过研磨来减薄晶片。在经研磨后的第二面上形成金属层作为背金属电极。由于设置在沟槽中的金属并不与器件单元接触，因此在芯片测试(例如CP测试)时，作为支撑结构的沟槽中的金属不必去除，可以继续对晶片提供支撑。后续进行切片时，作为支撑结构的沟槽中的金属也不会对后续的切片产生阻碍。
以上实施例只是出于阐述本发明的发明构思的目的，而绝非对本发明的限制。例如，虽然本发明实施例使用术语诸如第一、第二等表示各个元件，但是可以理解的是，这些元件不应被上述术语所限制。上述术语仅用于区分一个元件和另一个元件。例如，第一元件可以被命名为第二元件，相似地，第二元件可以被命名为第一元件，上述所作之命名并不用于限制本发明的保护范围。
本领域技术人员还要理解的是，为了清楚例示的目的，在各个附图中的要素(例如区、层等)并非按照实际比例画出，附图中的各个要素也不一定是其实际形状。例如在图1B中，腿部的截面示出为长条形，且沿x方向的宽度大于间隙的大小d。本领域技术人员要理解的是，这只是为了清楚例示本发明实施例的目的，在实际中，腿部的尺寸可以是几十微米，可能小于间隙的大小d。而且，由于沟槽的底部通常具有一定坡度或梯度，而不是梯度在某个点或边界无限大的轮廓，因此，在一些实施例中，腿部的底部也应是与之相适应的构造，以使得腿部可设置(例如插入)在沟槽中。再例如，在诸如图1A、2-4、6、7A-7B等图中示出一些结构(例如支撑结构)的平面投影或平面视图时，用线条组成的构图来代表投影的形状，本领域技术人员要理解的是，这只是为了清楚例示本发明实施例的目的，在实际结构中，支撑结构的本体具有立体构型，其平面投影是具有一定几何尺寸(例如几何宽度)的图形，而非直线或线段线条。
此外，有时在图中相同的要素并未全部标出。例如在图1A中小方块代表的器件单元110，为了清楚起见，并未全部标注。再例如，在图2-4中，也没有用附图标记标出全部腿部，只是标示出了其中一个代表要素。这指出出于简洁目的，并不会损害阐述的清晰性。
此外，本领域技术人员要理解的是，以上实施例试图从不同方面例示本发明，它们并非是孤立的；而是，本领域技术人员可根据上述示例，将不同实施例进行适当的组合，以得到其他的技术方案。
如本文所使用的，术语“平面投影”和“平面视图”具有同样的含义，指的是在一指定平面(例如上文的xy平面)上的投影所形成的二维图形或构型。
如本文所使用的，支撑结构的平面投影的“边界”指的是这样的构型：当将支撑结构投影在与半导体晶片的表面(例如第一面)平行的至少一个平面(例如图1A、图6中的xy平面)内时，支撑结构的投影与晶片投影的最外围圆周上的每一点最接近的点所组成的图形。
如本文所使用的，术语“沟槽”指的是去除一物体的一部分材料所形成的空心或中空部分。例如，沟槽可以是一物体去除一部分材料所留下的孔、开口、空隙、空洞等。沟槽在与半导体晶片的表面(例如第一面)平行的至少一个平面上的投影可以是点状或条状。
如本文所使用的，一个二维图形的“最大直径”指的是在该图形所在的二维平面上，该图形的两个最远点之间的距离。
除非另外限定，本文所使用的技术和科学术语具有作为本发明所属领域的普通技术人员通常所理解的相同的含义。在非限定性实施例中例示了本发明的实施方式，这些实施方式并非孤立的，本领域技术人员可通过适当的形式进行结合，以得到一个或多个变型，都落入本发明的范围。
Claims (20)
1.一种用于制造具有支撑结构的半导体晶片的方法，其特征在于，所述方法包括：
提供半导体晶片，所述半导体晶片包括第一面和第二面，所述第一面上设置有多个器件单元和划道区，所述多个器件单元中相邻的器件单元被所述划道区隔开；
在所述划道区形成多个沟槽；
提供支撑结构，所述支撑结构包括本体和多个腿部，所述多个腿部从所述本体朝向一个方向延伸，所述多个腿部中的每个腿部与所述多个沟槽中的相应沟槽相匹配；以及
将所述支撑结构定位在所述第一面上，使得所述多个腿部中的每个腿部的一部分被限定在相应沟槽中。
2.根据权利要求1所述的方法，其特征在于，形成多个沟槽的步骤包括利用等离子体蚀刻形成所述多个沟槽。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括利用3D打印或模塑成型之一来形成所述支撑结构。
4.根据权利要求1所述的方法，其特征在于，所述方法还包括利用激光定位使得所述多个腿部中的每个腿部与相应沟槽对准。
5.根据权利要求1至4中任一项所述的方法，其特征在于，所述方法还包括：在将所述支撑结构定位在所述第一面上之后，在所述第一面上形成粘合物。
6.根据权利要求5所述的方法，其特征在于，所述方法还包括：通过旋涂的方法在所述第一面上形成所述粘合物；以及使所述粘合物固化。
7.根据权利要求5所述的方法，其特征在于，所述方法还包括：
对所述第二面进行研磨；
在经研磨后的第二面上形成金属层；以及
去除所述粘合物和所述支撑结构。
8.根据权利要求1至4中任一项所述的方法，其特征在于，在平行于所述半导体晶片的表面的至少一个平面内，所述多个腿部中的至少一些腿部中的每个腿部的平面投影是四边形、圆形、十字型、和条形中的之一。
9.根据权利要求1至4中任一项所述的方法，其特征在于，在平行于所述半导体晶片的表面的至少一个平面内，所述本体的一部分的平面投影与至少一个器件单元的平面投影相交。
10.根据权利要求1至4中任一项所述的方法，其特征在于，所述多个腿部中的两个或更多个腿部在物理上连接在一起构成一个腿部整体并且配置成与所述划道区中的一个沟槽相匹配，使得所述腿部整体的一部分能被限定在所述一个沟槽中。
11.根据权利要求1至4中任一项所述的方法，其特征在于，在平行于所述半导体晶片的表面的至少一个平面内，所述多个沟槽中的至少一个沟槽的平面投影呈点状并且所述至少一个沟槽的平面投影的最大直径不超过50um。
12.根据权利要求1至4中任一项所述的方法，其特征在于，在平行于所述半导体晶片的表面的至少一个平面内，所述多个沟槽中的至少一个沟槽的平面投影呈点状或条形，并且：
如果所述至少一个沟槽的平面投影呈点状，则所述点状的最大直径不超过200um；以及
如果所述至少一个沟槽的平面投影呈条形，所述条形的宽度不超过200um。
13.根据权利要求1至4中任一项所述的方法，其特征在于，在与所述半导体晶片的表面垂直的方向上，所述多个沟槽中每个沟槽的深度不超过150um。
14.根据权利要求1至4中任一项所述的方法，其特征在于，所述支撑结构包括金属和聚合物中至少之一。
15.一种用于制造具有支撑结构的半导体晶片的方法，其特征在于，所述方法包括：
提供半导体晶片，所述半导体晶片包括第一面和第二面，所述第一面上设置有多个器件单元和划道区，每个器件单元包括一个或多个半导体器件，所述多个器件单元中相邻的器件单元被所述划道区隔开；
在所述划道区形成多个沟槽；以及
通过在所述多个沟槽中沉积金属来形成支撑结构。
16.根据权利要求15所述的方法，其特征在于，形成支撑结构的步骤包括通过溅射或热蒸发的方式来沉积金属。
17.根据权利要求15或16所述的方法，其特征在于，所沉积的金属的的高度低于所述第一面或与所述第一面齐平。
18.根据权利要求15或16所述的方法，其特征在于，所述方法还包括：
对所述第二面进行研磨；
在经研磨后的第二面上形成金属层；以及
对所述多个器件单元进行芯片测试。
19.根据权利要求15或16所述的方法，其特征在于，在平行于所述第一面的至少一个平面内，所述多个沟槽中的至少一个沟槽的平面投影呈点状或条形，并且：
如果所述至少一个沟槽的平面投影呈点状，则所述点状的最大直径不超过200um；以及
如果所述至少一个沟槽的平面投影呈条形，所述条形的宽度不超过200um。
20.根据权利要求15或16所述的方法，其特征在于，所述一个或多个半导体器件包括碳化硅器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010321573.XA CN111540706A (zh) | 2020-04-22 | 2020-04-22 | 用于制造具有支撑结构的半导体晶片的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010321573.XA CN111540706A (zh) | 2020-04-22 | 2020-04-22 | 用于制造具有支撑结构的半导体晶片的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111540706A true CN111540706A (zh) | 2020-08-14 |
Family
ID=71977008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010321573.XA Pending CN111540706A (zh) | 2020-04-22 | 2020-04-22 | 用于制造具有支撑结构的半导体晶片的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111540706A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1489656A2 (de) * | 2003-06-12 | 2004-12-22 | Infineon Technologies AG | Verfahren zur Herstellung eines bruchfesten scheibenförmigen Gegenstands sowie zugehörige Halbleiterschaltungsanordnung |
| US20080274603A1 (en) * | 2007-05-04 | 2008-11-06 | Stats Chippac, Ltd. | Semiconductor Package Having Through-Hole Via on Saw Streets Formed with Partial Saw |
| US20090243097A1 (en) * | 2008-03-31 | 2009-10-01 | Casio Computer Co., Ltd. | Semiconductor device having low dielectric constant film and manufacturing method thereof |
| CN102931094A (zh) * | 2011-08-09 | 2013-02-13 | 万国半导体股份有限公司 | 具有增大焊接接触面的晶圆级封装结构及制备方法 |
| US20150287687A1 (en) * | 2014-04-04 | 2015-10-08 | Micron Technology, Inc. | Semiconductor structures including carrier wafers and methods of using such semiconductor structures |
| CN107403756A (zh) * | 2016-05-18 | 2017-11-28 | 英飞凌科技股份有限公司 | 半导体器件以及用于形成多个半导体器件的方法 |
| CN108701652A (zh) * | 2016-03-01 | 2018-10-23 | 英飞凌科技股份有限公司 | 复合晶片，半导体器件，电子部件和制造半导体器件的方法 |
| CN109585370A (zh) * | 2017-09-28 | 2019-04-05 | 英飞凌科技股份有限公司 | 包括自对准背侧导电层的半导体芯片及其制造方法 |
-
2020
- 2020-04-22 CN CN202010321573.XA patent/CN111540706A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1489656A2 (de) * | 2003-06-12 | 2004-12-22 | Infineon Technologies AG | Verfahren zur Herstellung eines bruchfesten scheibenförmigen Gegenstands sowie zugehörige Halbleiterschaltungsanordnung |
| US20080274603A1 (en) * | 2007-05-04 | 2008-11-06 | Stats Chippac, Ltd. | Semiconductor Package Having Through-Hole Via on Saw Streets Formed with Partial Saw |
| US20090243097A1 (en) * | 2008-03-31 | 2009-10-01 | Casio Computer Co., Ltd. | Semiconductor device having low dielectric constant film and manufacturing method thereof |
| CN102931094A (zh) * | 2011-08-09 | 2013-02-13 | 万国半导体股份有限公司 | 具有增大焊接接触面的晶圆级封装结构及制备方法 |
| US20150287687A1 (en) * | 2014-04-04 | 2015-10-08 | Micron Technology, Inc. | Semiconductor structures including carrier wafers and methods of using such semiconductor structures |
| CN108701652A (zh) * | 2016-03-01 | 2018-10-23 | 英飞凌科技股份有限公司 | 复合晶片，半导体器件，电子部件和制造半导体器件的方法 |
| CN107403756A (zh) * | 2016-05-18 | 2017-11-28 | 英飞凌科技股份有限公司 | 半导体器件以及用于形成多个半导体器件的方法 |
| CN109585370A (zh) * | 2017-09-28 | 2019-04-05 | 英飞凌科技股份有限公司 | 包括自对准背侧导电层的半导体芯片及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7244663B2 (en) | Wafer reinforcement structure and methods of fabrication | |
| US5691248A (en) | Methods for precise definition of integrated circuit chip edges | |
| US8728921B2 (en) | Method for fabricating semiconductor components having lasered features containing dopants | |
| US6184064B1 (en) | Semiconductor die back side surface and method of fabrication | |
| JP5862819B1 (ja) | 半導体片の製造方法およびエッチング条件の設計方法 | |
| US20120315710A1 (en) | Method for producing reconstituted wafers and method for producing semiconductor devices | |
| CN102629601B (zh) | 粘接的晶圆片堆叠和电镀粘接的晶圆片堆叠的方法 | |
| JP2003031524A (ja) | 半導体装置およびその製造方法 | |
| US11908699B2 (en) | Semiconductor packages with die including cavities | |
| US12074106B2 (en) | Fan-out interconnect integration processes and structures | |
| JP2004055852A (ja) | 半導体装置及びその製造方法 | |
| CN117855240B (zh) | 一种bsi图像传感器及其制备方法 | |
| CN110071083B (zh) | 用于形成晶圆密封环的方法 | |
| CN212084974U (zh) | 半导体晶片 | |
| US20060276009A1 (en) | Method for cutting junction Board, and chip | |
| US11393785B2 (en) | Method for manufacturing electronic chips | |
| CN111540706A (zh) | 用于制造具有支撑结构的半导体晶片的方法 | |
| CN103187350B (zh) | 带有通孔电镀铜凸点的硅圆片减薄夹具及减薄工艺方法 | |
| CN111276592B (zh) | 一种Micro-LED阵列基板的制备方法及制备系统 | |
| JP2016157844A (ja) | 半導体装置およびその製造方法 | |
| KR102660656B1 (ko) | 마스크와 프레임의 연결체 및 그 제조 방법 | |
| KR102660655B1 (ko) | 마스크와 지지부의 연결체 및 그 제조 방법 | |
| US20240096683A1 (en) | Apparatus for processing of singulated dies and methods for using the same | |
| CN116314129A (zh) | 一种封装大尺寸转接板及制造方法 | |
| US20090001597A1 (en) | Semiconductor device having an interconnect electrically connecting a front and backside thereof and a method of manufacture therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200814 |