CN102629601B - 粘接的晶圆片堆叠和电镀粘接的晶圆片堆叠的方法 - Google Patents

粘接的晶圆片堆叠和电镀粘接的晶圆片堆叠的方法 Download PDF

Info

Publication number
CN102629601B
CN102629601B CN201210022462.4A CN201210022462A CN102629601B CN 102629601 B CN102629601 B CN 102629601B CN 201210022462 A CN201210022462 A CN 201210022462A CN 102629601 B CN102629601 B CN 102629601B
Authority
CN
China
Prior art keywords
wafer
stacking
silicon
hole
adhesive linkage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210022462.4A
Other languages
English (en)
Other versions
CN102629601A (zh
Inventor
邹泉波
U·斯瑞达
A·S·科尔卡
X·应
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxim Integrated Products Inc
Original Assignee
Maxim Integrated Products Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxim Integrated Products Inc filed Critical Maxim Integrated Products Inc
Publication of CN102629601A publication Critical patent/CN102629601A/zh
Application granted granted Critical
Publication of CN102629601B publication Critical patent/CN102629601B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/005—Contacting devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/007—Current directing devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0197—Processes for making multi-layered devices not provided for in groups B81C2201/0176 - B81C2201/0192
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30101—Resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种晶圆片结构，其包括第一晶圆片堆叠和配置在其上的第一粘接层。所述晶圆片结构还包括第二晶圆片堆叠，其包括第一表面及与第一表面相对的第二表面。在所述第二表面上布置有第二粘接层，其与第一粘接层接触。所述第二晶圆片叠层包括从所述第一表面延伸到所述第二粘接层的硅通孔(TSVs)。在所述第一表面上布置有种子层，其与所述硅通孔接触。

Description

粘接的晶圆片堆叠和电镀粘接的晶圆片堆叠的方法
技术领域
本发明涉及粘接的晶圆片堆叠。
技术背景
本文所提供的背景技术说明以对本发明的内容作一般性说明为目的。发明人的某些工作（即已在此背景技术部分中作出描述的工作）以及说明书中关于某些尚未成为申请日之前的现有技术的内容，无论是以明确或隐含的方式均不被视为相对于本发明的现有技术。
一粘接的晶圆片堆叠包括两片经由粘接层粘接的晶圆片堆叠。每一晶圆片堆叠可包括多个在制造时堆叠的半导体晶圆片和一粘接（金属）层。每一半导体晶圆片可包括一个或多个带有各自的电子元件的集成电路（IC）。在制造时可以对所述结合的晶圆片堆叠的一顶面进行电镀。所述顶面为非导体为了电镀所述顶面，在电镀前于所述顶面上施加一种子层。所述种子层允许电镀材料(或一金属层)附着到所述顶面上。
所述种子层横跨地施加于所述顶面上，并跨越所述晶圆片堆叠的第一（顶端）片的外缘。电镀引线连接到所述种子层，贴近其外缘，以在电镀期间向种子层供应电流。电镀要求一从所述外缘的电镀引线到所述晶圆片堆叠顶面的所有区域的导电通路。
所述种子层沿着所述结合的晶圆片堆叠的外缘可以有不连续面（或缺口）。所述不连续面可以归因于所述外缘的形状(尖角)和/或归因于所述结合的晶圆片堆叠的一个或多个层的悬垂突出区域。例如，所述两个晶圆片堆叠的第一个可能比第一粘接层大并且延伸到一悬垂突出区域上。所述第一粘接层可以配置在两个晶圆片堆叠之间并用于粘接该两个晶圆片堆叠。所述种子层可以施加在整个第一晶圆片堆叠和整个悬垂突出区域之上。第一个晶圆片堆叠的尖锐边缘和所述悬垂突出区域可以导致所述种子层的不连续面。
所述不连续面可能会消极地影响一电镀层的厚度均匀性，所述电镀层在电镀过程期间形成于所述结合的晶圆片堆叠的顶面上。所述电镀层的厚度是所述种子层的传导率和/或电阻的函数。所述不连续面越大和/或存在于所述种子层的不连续面越多，在所述结合的晶圆片堆叠顶面上电镀层的厚度变化得越多。
所述结合的晶圆片堆叠的顶面中心和所述电镀引线之间的电阻可以变化，例如，在10到几百欧姆之间。该电阻的变化可以导致电镀层厚度的10-20%的不均匀性(整个电镀层的平均厚度±10%)，其取决于电镀层的平均厚度。
发明内容
一种晶圆片结构，其包括第一晶圆片堆叠和配置在第一晶圆片堆叠上的第一粘接层。所述晶圆片结构还包括第二晶圆片堆叠，其包括第一表面及与第一表面相对的第二表面。一配置在所述第二表面上的第二粘接层，其与所述第一粘接层接触。所述第二晶圆片堆叠包括从所述第一表面延伸到所述第二粘接层的硅通孔(TSVs)。一配置在所述第一表面上并与所述TSVs接触的种子层。
本发明的其他技术特征，是提供了一种电镀晶圆片结构的方法。所述方法包括提供了第一晶圆片堆叠，其带有第一表面及与第一表面相对的第二表面。TSVs在第一晶圆片堆叠中形成并从所述第一表面延伸到所述第二表面。一种子层施加在所述第一表面上所述种子层根据所述TSVs的特性被施与电镀。
本发明还有的其他技术特征，是提供了一种晶圆片结构的制造方法。所述晶圆片结构的制造方法包括电镀一晶圆片结构的电镀方法。所述晶圆片结构的制造方法还包括施加第一粘接层到所述第一晶圆片堆叠的第二表面上。设置有第二晶圆片堆叠。所述第二晶圆片堆叠上施加有第二粘接层。所述第一粘接层与所述第二粘接层对准并粘接。所述第一粘接层和所述第二粘接层是金属层。
本发明在更多领域的适用性将从以下详细说明、权利要求和附图中显露。以下详细说明和具体的实施例是仅用于解说，并不限制本发明的范围。
附图说明
本发明将通过以下详细说明和附图全面地理解，其中：图1为本发明的一结合的晶圆片堆叠(晶圆片结构)的侧视截面图；
图2为图1结合的晶圆片堆叠的一部分的截面侧端视图；
图3为本发明的不带粘接层的一晶圆片堆叠的底视图；
图4为根据本发明的图3的晶圆片堆叠加上一粘接层后的底视图；
图5为本发明的晶圆片结构的制造方法流程。
具体实施方式
以下说明仅仅是解说性质的，并不意图限制本发明及其申请或使用。为了明晰，附图将引用相同的标号以识别相似的元件。如本文所使用的，至少A、B和C中的一个用语使用一个非唯一的逻辑或来表示一逻辑(A或B或C)。应理解一种方法内的步骤可经不同的顺序执行而不改变本发明的原理。
如本文所使用的术语“模块”指的可以是属于或包括一专用集成电路(ASIC)；一电子电路；一组合逻辑电路；一现场可编程门阵列(FPGA）；一执行代码的处理器(共享、专用或群组)；其他的适合的提供所述功能的组件；或以上的一些或全部的组合，比如在一片上系统（SOC）。术语“模块”可包括记忆体(共享、专用或群组)，所述记忆体用于存储由处理器执行的代码。
如上文使用的术语“代码”，其可包括软件、固件和/或微代码，也可指程序、流程、功能、类和/或对象。如上文使用的术语“共享”，意思是多个模块中的一些或所有代码可由单个(共享)处理器执行。此外，多个模块中的一些或所有代码可由单个(共享)记忆体储存。如上文使用的术语“群组”，意思是单个模块中的一些或所有代码可由一群组的处理器执行。此外，单个模块中的一些或所有代码可由一群组的记忆体储存。
本文描述的装置和方法可通过一个或多个处理器执行的一个或多个计算机程序实现。所述计算机程序包括储存在一非暂时性的有实体的计算机可读媒介中的处理器可执行指令。所述计算机程序还可包括储存的数据。非暂时性的有实体的计算机可读媒介的非限制例子是非易失存储器、磁存储器和光存储器。
在以下说明书中使用多样的术语描述组件之间的物理联系。当一第一元件被指为在第二元件的“上面”，或“啮合到”、“连接到”、“布置在上面”、“施加在上面”、“耦合到”第二元件时，所述第一元件可能是直接地在第二元件上面，或直接地啮合到、连接到、耦合到第二元件，或直接地布置在、施加在第二元件的上面，也或可存在介于中间的元件。相反地，当一元件被指“直接地在（另一元件）上面”、“直接地啮合到”、“直接地连接到”、“直接地布置在（另一元件）上面”、“直接地施加在（另一元件）上面”、“直接地耦合到”另一元件时，可能不存在介于中间的元件。其他的用于描述元件之间关系的词语应该理解为同样的形式(例如，“之间”对“直接地在之间”，“相邻的”对“直接地相邻的”，等等)。
尽管术语“第一”、“第二”、“第三”，等等在本文中可用于描述多样的元件、组件、区域、范围、层和/或段，而这些元件、组件、区域、范围、层和/或段不应该被这些术语限制。这些术语可仅用于区分一个元件、组件、区域、层或段与另外的区域、层或段。当本文使用诸如“第一”、“第二”的术语及其他数值项时，除非通过上下文明确的表明，否则并不表示一序列或次序。因此，下文论述的第一元件、组件、区域、范围、层或段也可以界定为第二元件、分量、区域、范围、层或段，而并不违背本文的说法。
在以下说明书中，“结合的晶圆片堆叠”或“晶圆片堆叠”可指一个或多个3-D集成电路(ICs)，其包括切割前或切割后的堆叠半导体晶圆片。切割指一种从一晶圆片堆叠或一结合的晶圆片堆叠上分离电路小片晶片（芯片和/或芯片堆叠）的工艺过程。半导体晶圆片的每一集成电路可包括一个或多个模块和/或电子元件。所述模块和/或电子元件可包括处理器、开关、电容、二极管、电感、电阻、引线等等。一结合的晶圆片堆叠或晶圆片堆叠可包括一个或多个半导体芯片的堆叠。半导体芯片的每一堆叠可能集成到单个的系统级封装（SIP）内。
一粘接的晶圆片堆叠可包括两个或更多的粘接在一起的晶圆片堆叠，其中每一晶圆片堆叠在切割前可以是单个集成电路(或半导体芯片)或包括多个集成电路(或半导体芯片)。一粘接的晶圆片堆叠或晶圆片堆叠可包括一个或多个微机电系统(MEMs)，比如感应器、中继器、陀螺仪、共振器、致动器、传感器、微型发动机等等。
如图1所示为粘接的晶圆片堆叠10（晶圆片结构）的截面侧视图。粘接的晶圆片堆叠10包括第一(底部)晶圆片堆叠12，第一粘接层14，第二(顶端)晶圆片堆叠16和第二粘接层18。第一粘接层14附于第一晶圆片堆叠12的顶面20。第二晶圆片堆叠16包括第一(顶端)表面22和第二(底部)表面24，可称为“顶端硅止动”。第二粘接层18附于第二表面24并粘接到第一粘接层14(在粘接区域26内)。第二表面24与第二粘接层邻接并接触，且第二表面24与第一粘接层14相对。
每一晶圆片堆叠12、16可包括一个或多个半导体晶圆片；每一半导体晶圆片可包括一个或多个集成电路。每一晶圆片堆叠12、16可以为一粘接的晶圆片堆叠并包括一个或多个粘接区域。换句话说，第一晶圆片堆叠12和第二晶圆片堆叠16可以是单个晶圆片堆叠或可包括多个带有各自的粘接区域的晶圆片堆叠。
尽管所示的第一晶圆片堆叠12的第一宽度W1大于第二晶圆片堆叠16的第二宽度W2，第一宽度W1可以等于或者小于第二宽度W2。第二表面24的表面面积可以小于对应的第一粘接层14的表面面积。第一晶圆片堆叠12和第二晶圆片堆叠16之间、以及晶圆片堆叠12、16与粘接层14、18之间的宽度和表面面积关系可以确定并设为制造兼容性的依据。所述关系可以确定并设置以避免粘接的晶圆片堆叠10的层间缺损和裂缝。
尽管第一晶圆片堆叠12和第二晶圆片堆叠16可包括多样的传导的和不传导的材料，第一晶圆片堆叠12与第二晶圆片堆叠16的外表面或外围区域一般是不传导的。所述外表面可以由，例如，硅和/或其他的适合的材料制成。第一晶圆片堆叠12和第二晶圆片堆叠16的电子元件和电路互连可以由金属制成。在一实施例中，第一晶圆片堆叠12可以有第一厚度T1，例如大约700微米(μ)。在同样的实施例中，第二晶圆片堆叠的第二厚度T2大约为5-100μ。在另一实施例中所述第二厚度T2为大约为40-80μ。
第一粘接层14和第二粘接层18是导电层且可以由，例如，金(Au)和/或其他的金属和/或其他的适合的传导的粘接材料制成。在一实施例中，第一粘接层14和第二粘接层18有各自的1-5μ的厚度T3、T4。在另一实施例中，所述厚度T3、T4大概相同或约为29μ±01μ。
粘接的晶圆片堆叠10还包括种子层30和电镀层32。种子层30施加到顶面22以允许对第二晶圆片堆叠16进行电镀从而形成电镀层32。种子层30可包括一个或多个层并可以由，例如，金，铜(Cu)，钛(Ti)，钨(W)和/或其他的适合的金属和黏着材料和/或其组合制成。在一实施例中，种子层30包括第一(顶端)层和第二(底部或黏着)层。所述顶层可包括，例如，金和/或铜(例如，1公斤-埃(kA)的金）。所述底部层可包括，例如，钛和钨(例如，1埃的TiW)。种子层30可以，例如，为01-02μ厚。
种子层30延伸横跨整个顶面22，覆盖第二晶圆片堆叠16的外缘34，并施加在第一粘接层14的端面36上。电镀引线38可以连接到种子层30的端面40上。由于外缘34的形状和悬垂突出，在制造时可以导致种子层30产生不连续面44。在图2中可见其中一个不连续面。
参照图2，所示为粘接的晶圆片堆叠10的一部分的截面侧端视图。粘接的晶圆片堆叠10包括第一晶圆片堆叠12、第一粘接层14、第二晶圆片堆叠16、第二粘接层18和种子层30。种子层30包括在第二晶圆片堆叠16的外缘34、第二粘接层18的边缘50、第一粘接层14上方的不连续面44(其中一个在图2中圈出表示)。不连续面44可垂直地在第二晶圆片堆叠16下面出现，其中第二晶圆片堆叠16突出于第二粘接层18。种子层材料可进入在边缘50的第一晶圆片堆叠12和第二晶圆片堆叠16之间的空隙区域52，其导致种子层30在空隙区域52处变薄。
为了减少或消除在种子层30内的不连续面44的影响，第二晶圆片堆叠16包括硅通孔(TSVs)60。硅通孔60用于减少电镀引线38和至少其中一个第二晶圆片堆叠16的中心之间、种子层30和电镀层32之间的跨越第二晶圆片堆叠16的电阻。所述中心用中央虚线62表示（图1）。硅通孔60可以通过与一不带硅通孔60的粘接的晶圆片堆叠有关的一个幅值顺序来减少电阻。联合硅通孔60使所述粘接的晶圆片堆叠的电镀均匀。
硅通孔60贯穿顶端表面22和底部表面24之间的第二晶圆片堆叠16，且每一个硅通孔均可与种子层30和/或第二粘接层18接触。在施加种子层30的时候可填充硅通孔60从而在每一硅通孔60处与第二粘接层18和/或第一粘接层14接触。如此使用一带垂直电气路径(即填充的硅通孔60)的金属网络连接电镀层32到粘接层14、18。粘接层14、18增加了种子层30的(i)区域、和/或电镀层32、粘接的晶圆片叠层10的(ii)外缘和电镀引线38之间的传导率。由于硅通孔60的填充，种子层30在硅通孔60上没有表面隆起，因此为形成电镀层32提供了平整的表面。
硅通孔60可以有多样的特性，比如：一电路小片晶片上每一单位面积的硅通孔数量(称为电路小片晶片间距)，一晶圆片堆叠上每一单位面积的硅通孔数量(称为晶圆片堆叠间距)，一集成电路上每一有效区域的硅通孔数量(称为集成电路间距)，尺寸(例如，高度，宽度，深度，直径)，硅通孔的型式等等。可以通过确定硅通孔60的型式为第二晶圆片堆叠16上的种子层30的所有区域的提供最小电阻的导电通路，所述电阻可以小于，例如，300毫欧(mΩ)，因此为整个第二晶圆片堆叠16提供了等厚的型面，其中电镀层32的厚度标示为T5。从而根据所述电镀层的平均厚度，使电镀厚度均匀性偏差约小于2%(跨越所述电镀层的电镀层平均厚度±1%)。电镀厚度均匀性偏差与硅通孔60可以约小于2%-1西格玛(                                                )或平均厚度标准偏差。
作为第一参考例，在一平面的晶圆片(即单个晶圆片)的边缘和种子层的中心之间的电阻可以约为035-042Ω。作为另一参考例，在一个3层的不带硅通孔的晶圆片堆叠的边缘和种子层的中心之间的电阻可以约为053-27Ω。作为再另一参考例，本文公开的一个10层的带硅通孔的晶圆片堆叠的边缘和种子层的中心之间的电阻可以约为020-024Ω。结果是，本文公开的堆叠排列中的硅通孔组织，提供了比平面排列和/或不带硅通孔的堆叠排列更小的电阻。
硅通孔60可以位于多个不同的粘接的晶圆片叠层10的非有效区。非有效区指的是粘接的晶圆片叠层10上不含有电子元件的区域。相反的，有效区指的是粘接的晶圆片叠层10上含有电子元件的区域。图3和图4显示了一些适合硅通孔的非有效区例子。任何数量的硅通孔(例如，约1000-10000)均可以组织在粘接的晶圆片叠层10内。
参考图3，所示为不带金属粘接层(例如，不带第二粘接层18)的晶圆片堆叠100的一底视图(例如，第二晶圆片堆叠16的底面24的一个视图)。硅通孔60’沿着晶圆片堆叠100的刻线102在划线通道104内排布。划线通道104指的是在切割期间从晶圆片堆叠100切割下来的电路小片晶片106之间的非有效区，所述切割可沿着刻线102进行。硅通孔60’位于电路小片晶片106之间。电路小片晶片106可包括有效和非有效区。所述非有效区可以称为空白位置。所述有效区可包括带电子元件的集成电路区域。
尽管硅通孔60’显示在电路小片晶片106的外缘110外，硅通孔也可另一选择地或额外地形成于电路小片晶片106内的非有效区。可以用各种不同的型式把硅通孔60’置于晶圆片堆叠100和/或每一电路小片晶片106上。每一电路小片晶片106或其组合可含有硅通孔。每一电路小片晶片106的硅通孔型式可以相同或不同。硅通孔的数目可按晶圆片堆叠100和/或每一电路小片晶片106的表面面积(例如，顶面或底面区域）的增加而增加。由于硅通孔60’位于非有效区，不需要额外的表面面积来组织硅通孔60’。
参考图4，所示为图3的晶圆片堆叠100带有粘接层120的一底视图(例如，图1的第二粘接层18)。晶圆片堆叠100包括电路小片晶片106。粘接层120可以分割成多个分段，其中每一粘接层分段122与各自的电路小片晶片106中的一个关联。如图所示，粘接层分段122可覆盖电路小片晶片106的有效和/或非有效表面区域。可以包含有硅通孔垫124并把其置于硅通孔下方的区域内(比如图1和图3的硅通孔60、60')。
硅通孔垫124可以由金属和/或传导的材料制成并且把粘接层分段122连接到硅通孔内的传导材料。硅通孔内的传导材料可以是，例如，种子层延伸到硅通孔内的部分。如图所示，硅通孔垫124可以有不同的形状和尺寸。
再次参照图1，可以在电镀粘接的晶圆片叠层10之前在其上设密封圈130。密封圈130用于保留住第二晶圆片堆叠16上的电镀液。密封圈130在电镀层32形成后将被除去。
粘接的晶圆片叠层10可以使用各种不同的方法制成。
图5为一晶圆片结构制造方法的示例。以下只是基本描述了关于实现图1的作业流程，该作业流程可以经简单的修改而适用于本发明的其他实现。所述方法可从步骤200开始。所述晶圆片结构制造方法包括电镀一晶圆片结构的方法(称为电镀方法)。所述电镀方法可包括，例如，作业流程210-224。在以下作业流程中，制成一包括多个晶圆片堆叠的粘接的晶圆片堆叠。可以对每一晶圆片堆叠和/或粘接的晶圆片堆叠进行密封。密封(即，空气密封)阻止不需要的粒子与元件进入所述粘接的晶圆片堆叠。
在202，制成第一晶圆片堆叠(例如，第一晶圆片堆叠12)。所述第一晶圆片堆叠可以由硅制成并可包括电子器件和/或集成电路。在204，第一粘接(金属)层(例如，第一粘接层14)施加到第一晶圆片堆叠。
在206，第二晶圆片堆叠(例如，第二晶圆片堆叠16)制成并包括第一表面及与第一表面相对的第二表面。所述第二晶圆片堆叠可以由硅制成并可包括电子器件和/或集成电路。在208，第二粘接(金属)层施加到所述第二晶圆片堆叠的第二表面。
在210，硅通孔垫(例如，图4的硅通孔垫124)在所述第二晶圆片堆叠上制成。作业流程208和210可以在同一期间完成。所述硅通孔垫可以制成为所述第二粘接层的一部分。所述硅通孔可从所述第二表面延伸到第二粘接层。
在212，硅通孔(例如，硅通孔60、60')在所述第二晶圆片堆叠内制成并从所述第一表面延伸到第二表面。所述硅通孔可以经由，例如，对所述第一晶圆片堆叠进行蚀刻、钻孔、磨、喷砂和/或射水法制成。
在214，所述第一晶圆片堆叠经由粘接层对准并粘接到所述第二晶圆片堆叠。所述粘接过程制成一粘接的晶圆片堆叠(例如，粘接的晶圆片堆叠10)。所述第一粘接层粘接到并进而与第二粘接层接触。因此所述第一晶圆片堆叠的电子元件连接到所述第二晶圆片堆叠的电子元件。作业流程212可以在214之后执行。
在216，一种子层(例如，种子层30)施加到所述粘接的晶圆片堆叠的整个顶面上。所述种子层施加在所述第二晶圆片堆叠的第一表面上并填充所述硅通孔。所述种子层可贯穿每一硅通孔并与所述第一粘接层和/或第二粘接层接触。如图1所示，所述种子层还可以施加在至少一个第一粘接层和所述第一晶圆片堆叠的外缘和/或边缘上方。所述种子层可以用，例如，物理或化学蒸汽沉积生成。
在218，一密封圈(例如，密封圈130)设在所述粘接的晶圆片堆叠的顶端以装上电镀材料。在220，电镀引线在所述密封圈外附于所述种子层的外缘。所述密封圈在作业流程222-224的电镀过程期间保护所述电镀引线。
在222，所述电镀材料施加到所述粘接的晶圆片堆叠，漫过第二晶圆片堆叠并保持在密封圈内。
在224，一电流施加到所述电镀引线以在密封圈内对所述粘接的晶圆片堆叠进行电镀。此包括电镀所述种子层以形成一电镀层(例如，电镀层32)。所述电镀层的厚度均匀性取决于所述硅通孔的特性和施加到所述电镀引线的电流。举例的TSV特性在上文已提供。在226，所述密封圈和所述电镀引线可以从所述粘接的晶圆片堆叠除去。
在228，可以沿着所述粘接的晶圆片堆叠的刻线分割粘接的晶圆片堆叠(称为切割过程)。可以穿过所述划线通道内的硅通孔分割所述粘接的晶圆片堆叠。电路小片晶片可以通过，例如，沿着所述刻线机械制切割或激光切割从所述粘接的晶圆片堆叠分离。所述电路小片晶片(硅芯片)可以跟随所述切割过程封进芯片载体或封装内。所述晶圆片结构制造流程可在230处结束。
上述描述的作业流程是用于阐述说明的举例；所述作业流程可以根据实际用途在重复的时间区间内按步骤地、同步地、同时地、连续地执行或以不同的顺序执行。
上述描述的实现过程提供了对一粘接的晶圆片堆叠的均匀的电镀。所述均匀的电镀并不考虑一种子层是否施加在有尖角和/或悬垂突出的区域上。所述均匀的电镀改善了微机电系统的过程完整性和性能控制。
本发明的主要的学说可以各种不同的形式实现。因此，虽然本发明包括了具体的例子，由于其他的针对附图、规格以及权利要求的研究做出的修改很明显，本发明的真正范围不应该收到限制。

Claims (20)

1.一种晶圆片结构，其包括：
第一晶圆片堆叠；
布置在所述第一晶圆片堆叠上的第一粘接层；
第二晶圆片堆叠，其包括：
第一表面；和
与所述第一表面相对的第二表面；
配置在所述第二表面上的第二粘接层，其与所述第一粘接层接触，
其中所述第二晶圆片堆叠包括从所述第一表面延伸到所述第二粘接层的硅通孔(TSVs)；和布置在所述第一表面上并与所述硅通孔接触的种子层，
其中所述种子层跨越所述第一表面延伸到所述第一晶圆片堆叠的边缘并与第一粘接层接触。
2.根据权利要求1的晶圆片结构，其中：
所述第一晶圆片堆叠包括第一套电子元件；
所述第二晶圆片堆叠包括第二套电子元件；以及
所述第一晶圆片堆叠、所述第二晶圆片堆叠、所述第一粘接层、所述第二粘接层形成至少一个管芯。
3.根据权利要求1的晶圆片结构，其中所述第一晶圆片堆叠或所述第二晶圆片堆叠包括多个晶圆片。
4.根据权利要求1的晶圆片结构，其中所述种子层填充所述硅通孔。
5.根据权利要求1的晶圆片结构，其中：
所述种子层设为与电镀引线接触；以及
所述电镀引线设为在电镀过程期间接收电流。
6.根据权利要求1的晶圆片结构，还包括布置在所述种子层上的电镀层，其中跨越所述第一表面的电镀层的厚度均匀性是基于所述硅通孔的特性。
7.根据权利要求6的晶圆片结构，其中所述硅通孔的特性包括：
一管芯的每一单位面积的所述硅通孔的数量；
所述硅通孔的尺寸；
所述硅通孔的型式；以及
一集成电路的每一有效区域的所述硅通孔的数量。
8.根据权利要求1的晶圆片结构，其中与所述第一粘接层相对的所述第二表面的表面面积小于对应的所述第一粘接层的表面面积。
9.根据权利要求1的晶圆片结构,其中所述硅通孔贯穿所述第二晶圆片堆叠并且与所述第二粘接层和所述种子层接触。
10.根据权利要求1的晶圆片结构,其中所述硅通孔中的至少一个位于所述晶圆片结构的有效区之间的划线通道内。
11.根据权利要求1的晶圆片结构,还包括多个管芯,其中所述多个管芯包括:
第一晶圆片堆叠；
第二晶圆片堆叠；
第一粘接层；和
第二粘接层，且
其中所述硅通孔布置在所述多个管芯的有效区域之间。
12.根据权利要求1的晶圆片结构,其中第二粘接层包括与所述硅通孔接触的硅通孔垫。
13.根据权利要求1的晶圆片结构,其中:
所述种子层在所述第二晶圆片堆叠的边缘有间断；并且
所述种子层填充所述硅通孔并在每一所述硅通孔处与第二粘接层接触。
14.根据权利要求1的晶圆片结构,其中所述硅通孔减少(i)所述第一粘接层的边缘与(ii)所述种子层的中心或所述第二晶圆片堆叠的中心之间的电阻或提高(i)所述第一粘接层的边缘与(ii)所述种子层的中心或所述第二晶圆片堆叠的中心之间的传导率。
15.一种微机电系统(MEMs)，其包括至少一个根据权利要求1的晶圆片结构,其中所述至少一个的晶圆片结构包括多个电子元件。
16.一种电镀晶圆片结构的方法，其包括:
提供带有第一表面及与第一表面相对的第二表面的第一晶圆片堆叠；
在所述第一晶圆片堆叠内制成硅通孔(TSVs)，所述硅通孔从所述第一表面延伸到所述第二表面；
在所述第一表面上且跨越所述第一表面施加种子层并使其超出所述第一晶圆片堆叠的边缘以与电镀引线接触；并且
根据所述硅通孔的特性电镀所述种子层。
17.根据权利要求16的方法,其中对所述种子层的电镀包括施加电流到所述电镀引线上从而电镀所述种子层。
18.根据权利要求16的方法,其中:
所述种子层的电镀是基于所述硅通孔的特性；并且
所述硅通孔的特性包括：
一管芯的每一单位面积的硅通孔数量；
硅通孔的尺寸；
所述硅通孔的型式；以及
一集成电路的每一有效区域的所述硅通孔的数量。
19.一种晶圆片结构的制造方法，其包括:
根据权利要求16的方法；
施加第一粘接层到所述第一晶圆片堆叠的第二表面；
提供第二晶圆片堆叠；
施加第二粘接层到所述第二晶圆片堆叠；并且
对准并粘接所述第一粘接层到第二粘接层,
其中所述第一粘接层与所述第二粘接层是金属层。
20.根据权利要求19的晶圆片结构制造方法，其中施加所述种子层到所述第一表面上包括填充所述硅通孔，如此所述种子层在每一所述硅通孔处与所述第一粘接层接触。
CN201210022462.4A 2011-02-01 2012-02-01 粘接的晶圆片堆叠和电镀粘接的晶圆片堆叠的方法 Active CN102629601B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/018,534 US8970043B2 (en) 2011-02-01 2011-02-01 Bonded stacked wafers and methods of electroplating bonded stacked wafers
US13/018,534 2011-02-01

Publications (2)

Publication Number Publication Date
CN102629601A CN102629601A (zh) 2012-08-08
CN102629601B true CN102629601B (zh) 2014-12-10

Family

ID=46511563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210022462.4A Active CN102629601B (zh) 2011-02-01 2012-02-01 粘接的晶圆片堆叠和电镀粘接的晶圆片堆叠的方法

Country Status (3)

Country Link
US (2) US8970043B2 (zh)
CN (1) CN102629601B (zh)
DE (1) DE102012001769B4 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8970043B2 (en) 2011-02-01 2015-03-03 Maxim Integrated Products, Inc. Bonded stacked wafers and methods of electroplating bonded stacked wafers
US8748205B1 (en) * 2012-11-30 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS structure with adaptable inter-substrate bond
US9123492B2 (en) 2012-12-19 2015-09-01 International Business Machines Corporation Three-dimensional inter-chip contact through vertical displacement MEMS
US9399596B1 (en) 2013-12-13 2016-07-26 Google Inc. Methods and systems for bonding multiple wafers
CN103922273B (zh) * 2014-04-30 2016-01-13 安徽北方芯动联科微系统技术有限公司 叠层组合式mems芯片的制造方法及其叠层组合式mems芯片
US9536784B1 (en) * 2015-06-25 2017-01-03 Globalfoundries Inc. Integrated circuit (IC) chips with through silicon vias (TSV) and method of forming the IC
US10224312B1 (en) 2017-05-23 2019-03-05 National Technology & Engineering Solutions Of Sandia, Llc Via configuration for wafer-to-wafer interconnection
US11233088B2 (en) * 2020-06-12 2022-01-25 Omnivision Technologies, Inc. Metal routing in image sensor using hybrid bonding
CN112151444B (zh) * 2020-09-28 2023-04-07 武汉新芯集成电路制造有限公司 晶圆的匹配设计方法、晶圆键合结构以及芯片键合结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1337064A (zh) * 1999-01-21 2002-02-20 阿托特德国有限公司 生产集成电路时由高纯铜电镀形成导体结构的方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426072A (en) 1993-01-21 1995-06-20 Hughes Aircraft Company Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate
US6074544A (en) 1998-07-22 2000-06-13 Novellus Systems, Inc. Method of electroplating semiconductor wafer using variable currents and mass transfer to obtain uniform plated layer
US6303413B1 (en) 2000-05-03 2001-10-16 Maxim Integrated Products, Inc. Method of forming a shallow and deep trench isolation (SDTI) suitable for silicon on insulator (SOI) substrates
US20020134684A1 (en) * 2000-10-25 2002-09-26 Shipley Company, L.L.C. Seed layer processes
US20020163072A1 (en) * 2001-05-01 2002-11-07 Subhash Gupta Method for bonding wafers to produce stacked integrated circuits
JP2006013229A (ja) * 2004-06-28 2006-01-12 Toshiba Corp 半導体装置及びその製造方法
US7224042B1 (en) 2005-06-29 2007-05-29 Actel Corporation Integrated circuit wafer with inter-die metal interconnect lines traversing scribe-line boundaries
US7416975B2 (en) * 2005-09-21 2008-08-26 Novellus Systems, Inc. Method of forming contact layers on substrates
US7393758B2 (en) 2005-11-03 2008-07-01 Maxim Integrated Products, Inc. Wafer level packaging process
US7850836B2 (en) * 2005-11-09 2010-12-14 Nanyang Technological University Method of electro-depositing a conductive material in at least one through-hole via of a semiconductor substrate
US20070141818A1 (en) * 2005-12-19 2007-06-21 Bulent Basol Method of depositing materials on full face of a wafer
KR100800161B1 (ko) 2006-09-30 2008-02-01 주식회사 하이닉스반도체 관통 실리콘 비아 형성방법
KR100895813B1 (ko) * 2007-06-20 2009-05-06 주식회사 하이닉스반도체 반도체 패키지의 제조 방법
US8136071B2 (en) 2007-09-12 2012-03-13 Neal Solomon Three dimensional integrated circuits and methods of fabrication
US7872357B2 (en) 2008-03-05 2011-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protection for bonding pads and methods of formation
US7821107B2 (en) * 2008-04-22 2010-10-26 Micron Technology, Inc. Die stacking with an annular via having a recessed socket
US8178976B2 (en) * 2008-05-12 2012-05-15 Texas Instruments Incorporated IC device having low resistance TSV comprising ground connection
TWI389291B (zh) * 2008-05-13 2013-03-11 Ind Tech Res Inst 三維堆疊晶粒封裝結構
US7863699B2 (en) 2008-05-21 2011-01-04 Triquint Semiconductor, Inc. Bonded wafer package module
US20100013060A1 (en) * 2008-06-22 2010-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a conductive trench in a silicon wafer and silicon wafer comprising such trench
US7776741B2 (en) * 2008-08-18 2010-08-17 Novellus Systems, Inc. Process for through silicon via filing
US8129256B2 (en) * 2008-08-19 2012-03-06 International Business Machines Corporation 3D integrated circuit device fabrication with precisely controllable substrate removal
US8298914B2 (en) * 2008-08-19 2012-10-30 International Business Machines Corporation 3D integrated circuit device fabrication using interface wafer as permanent carrier
US8399336B2 (en) * 2008-08-19 2013-03-19 International Business Machines Corporation Method for fabricating a 3D integrated circuit device having lower-cost active circuitry layers stacked before higher-cost active circuitry layer
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US7858441B2 (en) * 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US7943473B2 (en) 2009-01-13 2011-05-17 Maxim Integrated Products, Inc. Minimum cost method for forming high density passive capacitors for replacement of discrete board capacitors using a minimum cost 3D wafer-to-wafer modular integration scheme
US8314483B2 (en) * 2009-01-26 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. On-chip heat spreader
US8405115B2 (en) * 2009-01-28 2013-03-26 Maxim Integrated Products, Inc. Light sensor using wafer-level packaging
US8158515B2 (en) 2009-02-03 2012-04-17 International Business Machines Corporation Method of making 3D integrated circuits
US20100206737A1 (en) 2009-02-17 2010-08-19 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv)
US8258010B2 (en) * 2009-03-17 2012-09-04 Stats Chippac, Ltd. Making a semiconductor device having conductive through organic vias
US8198174B2 (en) * 2009-08-05 2012-06-12 International Business Machines Corporation Air channel interconnects for 3-D integration
US8252682B2 (en) * 2010-02-12 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for thinning a wafer
US8183579B2 (en) * 2010-03-02 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. LED flip-chip package structure with dummy bumps
US8970043B2 (en) 2011-02-01 2015-03-03 Maxim Integrated Products, Inc. Bonded stacked wafers and methods of electroplating bonded stacked wafers
US8623763B2 (en) * 2011-06-01 2014-01-07 Texas Instruments Incorporated Protective layer for protecting TSV tips during thermo-compressive bonding

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1337064A (zh) * 1999-01-21 2002-02-20 阿托特德国有限公司 生产集成电路时由高纯铜电镀形成导体结构的方法

Also Published As

Publication number Publication date
DE102012001769B4 (de) 2013-11-07
DE102012001769A1 (de) 2012-08-02
US20150132891A1 (en) 2015-05-14
US8970043B2 (en) 2015-03-03
US9331048B2 (en) 2016-05-03
US20120193808A1 (en) 2012-08-02
CN102629601A (zh) 2012-08-08

Similar Documents

Publication Publication Date Title
CN102629601B (zh) 粘接的晶圆片堆叠和电镀粘接的晶圆片堆叠的方法
CN104051337B (zh) 立体堆叠集成电路系统芯片封装的制造方法与测试方法
US8970047B2 (en) Method for creating a 3D stacked multichip module
US9554469B2 (en) Method of fabricating a polymer frame with a rectangular array of cavities
CN101542726B (zh) 具有硅通孔和侧面焊盘的半导体芯片
US20140342502A1 (en) Three-Dimensional Vertically Interconnected Structure and Fabricating Method Thereof
EP2549532B1 (en) Method of electroplating pads on a semiconductor wafer
CN107275294A (zh) 薄型芯片堆叠封装构造及其制造方法
CN102157393B (zh) 扇出高密度封装方法
CN102422412A (zh) 具有穿过结合垫延伸的通路的堆叠式微电子组件
US20160189983A1 (en) Method and structure for fan-out wafer level packaging
JP2013251511A (ja) ３ｄ積層マルチチップモジュールの製造方法
CN105470235A (zh) 中介板及其制法
CN103400830B (zh) 多层芯片堆叠结构及其实现方法
CN103021888B (zh) 用于制造包括高可靠性晶粒底填充的集成电路系统的方法
CN108493162A (zh) 用于晶圆级封装的密封环
US10770432B2 (en) ASICS face to face self assembly
TW201941335A (zh) 積體電路製造方法及設備
EP3846201A1 (en) Package structure of semiconductor device
CN111128974A (zh) 晶圆堆叠方法与晶圆堆叠结构
EP2672511B1 (en) 3d stacked multichip module and method of fabrication
CN105575911A (zh) 半导体封装件及其制法
US9520354B1 (en) Silicon designs for high voltage isolation
CN104157623B (zh) 芯片装置以及用于形成芯片装置的方法
CN103377990A (zh) 硅通孔结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant