CN103377990A

CN103377990A - 硅通孔结构

Info

Publication number: CN103377990A
Application number: CN2012101148187A
Authority: CN
Inventors: 徐依协
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2012-04-18
Filing date: 2012-04-18
Publication date: 2013-10-30
Anticipated expiration: 2032-04-18
Also published as: CN103377990B

Abstract

一种硅通孔结构，包括：衬底；至少一个的硅通孔阵列，所述硅通孔阵列包括多个贯穿衬底的硅通孔；连接多个硅通孔的第一导电线、第二导电线和第三导电线，其中，所述第一导电线沿第一方向连接多个硅通孔，所述第二导电线沿第二方向连接多个硅通孔，第一方向不同于第二方向，且第三导电线在所述硅通孔阵列边角连接第一导电线和第二导电线，使得沿第一方向的应力和第二方向的应力互相抵消。本发明提供的硅通孔结构应力小，封装质量佳。

Description

硅通孔结构

技术领域

本发明涉及半导体制造领域，特别涉及一种硅通孔结构。

背景技术

在过去的四十年中，微电子芯片的研究、开发和生产一直沿着摩尔定律所预测来进行；直至2008年，英特尔等公司在内存芯片的大规模生产中已经开始使用45纳米至50纳米线宽的加工技术。

按照摩尔定律的预测，到2012年，为了进一步提高芯片的集成度，就需要用到32纳米甚至更小线宽的加工技术。但是，32纳米或者更小纳米的加工技术不仅遇到光刻设备和工艺技术的局限性，而且单元稳定性、信号延迟、CMOS电路可行性等都是悬而未决的难题。

为此，超越摩尔定律的概念于近年提了出来。目前，超越摩尔定律的各种技术可以分为两大类：一是基于基板的集成技术，一是基于芯片/晶圆的三维集成技术。而基于芯片/晶圆的三维集成技术又可以分为基于金线键合的芯片堆叠(Die Stacking)、封装堆叠(Package Stacking)和基于硅通孔(TSV，Through-Silicon-Via)的三维堆叠。而基于硅通孔(TSV，Through-Silicon-Via)的三维堆叠正成为超越摩尔定律的最主要方法。

现有的硅通孔结构的形成方法可以参考公开号为CN101483150A的中国专利，具体参考图1所示，包括如下步骤：

步骤S101，参考图2，提供晶圆100，所述晶圆100是单晶硅，可以为n型或者P型硅；采用光刻工艺在所述晶圆的表面形成光刻胶图形(未图示)，以所述光刻胶图形为掩膜，采用等离子体刻蚀工艺在晶圆100的表面刻蚀通孔101；需要说明的是，所述通孔101深度可以贯穿晶圆100或者小于晶圆的厚度，需要说明的是，由于晶圆厚度通常为微米级，直接采用等离子体刻蚀工艺形成贯穿晶圆厚度的通孔工艺难度较大，在本步骤中，所述通孔101深度小于晶圆的厚度。

步骤S102，参考图3，在通孔101表面形成绝缘层102，所述绝缘层102用于电学隔离后续填充的导电物质，所述绝缘层102的形成工艺为化学气相沉积，具体为采用化学气相沉积工艺在所述晶圆100表面和通孔101表面形成绝缘薄膜，采用平坦化工艺去除所述晶圆100表面的绝缘薄膜，保留通孔101表面的绝缘薄膜，形成绝缘层102；

步骤S103，参考图4，采用导电物质103填充所述通孔101，采用物理沉积工艺或电镀工艺在所述通孔101内填入导电物质103，所述导电物质为金属，比如为钨、铝、铜；形成硅通孔；

步骤S104，参考图5，从晶圆100的背面减薄晶圆100，减薄工艺为化学机械抛光工艺，直至暴露出导电物质103。

但是，现有技术形成的硅通孔质量低，漏电现象严重。

发明内容

本发明解决的问题是提供一种质量高、应力小、漏电小的硅通孔结构。

为解决上述问题，本发明提供一种硅通孔结构，包括：衬底；至少一个的硅通孔阵列，所述硅通孔阵列包括多个贯穿衬底的硅通孔；连接多个硅通孔的第一导电线、第二导电线和第三导电线，其中，所述第一导电线沿第一方向连接多个硅通孔，所述第二导电线沿第二方向连接多个硅通孔，第一方向不同于第二方向，且第三导电线在所述硅通孔阵列边角连接第一导电线和第二导电线，使得沿第一方向的应力和第二方向的应力互相抵消。

可选的，所述第一导电线沿第一方向连接的硅通孔为位于所述硅通孔阵列边缘的硅通孔。

可选的，所述第二导电线沿第二方向连接的硅通孔为位于所述硅通孔阵列边缘的硅通孔。

可选的，所述第三导电线与第一导电线的夹角大于90度且小于180度。

可选的，所述第三导电线与第一导电线的夹角为135度。

可选的，所述第三导电线与第二导电线的夹角大于90度且小于180度。

可选的，所述第三导电线与第二导电线的夹角为135度。

可选的，第一方向与第二方向垂直。

可选的，所述第一导电线、第二导电线和第三导电线位于所述衬底的上表面或位于所述衬底的下表面。

可选的，所述硅通孔包括实用的硅通孔和伪硅通孔。

可选的，所述硅通孔阵列的排布为具有边角的形状。

可选的，所述硅通孔阵列的排布为矩形、平行四边形、或梯形。

与现有技术相比，本发明具有以下优点：

本发明的实施例采用沿第一方向的第一导电线和沿第二方向的第二导电线，且采用第三导电线将第一导电线和第二导电线连接，从而能够将具有较大密度的硅通孔阵列沿第一方向的应力和第二方向的应力互相抵消而减小，降低整个硅通孔阵列的应力，此外，第三导电线在所述硅通孔阵列边角连接第一导电线和第二导电线，能够额外降低边角位置的应力，减小硅通孔阵列在边角位置的硅通孔变形、错位现象的风险。

进一步地，所述第一导电线沿第一方向连接的硅通孔为位于所述硅通孔阵列边缘的硅通孔，所述第二导电线沿第二方向连接的硅通孔为位于所述硅通孔阵列边缘的硅通孔，再通过第三导电线连接第一导电线和第二导电线，能够更佳的抵消不同方向的应力，应力抵消效果显著。

进一步地，当所述第三导电线与第一导电线成大约135度左右，且所述第三导电线与第二导电线成大约135度左右时，硅通孔阵列内部的应力抵消效果显著。

附图说明

图1是现有的硅通孔结构的形成方法流程示意图；

图2至图5是现有的硅通孔结构的形成方法过程示意图；

图6是现有技术的采用硅通孔结构进行封装的芯片封装结构示意图；

图7为图6中第一硅通孔结构的俯视示意图；

图8为本发明实施例的硅通孔结构的俯视示意图。

具体实施方式

现有技术形成的硅通孔结构通常用于连接不同层芯片结构以形成三维堆叠封装结构，图6为现有技术的采用硅通孔结构进行封装的芯片封装结构示意图，包括：第一衬底200，所述第一衬底200表面具有半导体元件，比如MOS管、线路、电阻、电容、电感等元件；位于所述衬底200表面且通过第一互联结构201与衬底200电连接的第一硅通孔结构210，所述第一硅通孔结构210包括多个第一硅通孔211，为进一步说明所述第一硅通孔结构210，请参考图7，图7为第一硅通孔结构210的俯视结构示意图，包括：衬底和贯穿衬底的多个第一硅通孔211；位于所述第一硅通孔结构210表面且通过第二互联结构202与第一硅通孔结构210电连接的第二硅通孔结构220，所述第二硅通孔结构220包括多个第二硅通孔221；位于所述第二硅通孔结构220表面的第二衬底230，所述第二衬底230表面具有半导体元件，比如MOS管、线路、电阻、电容、电感等元件。

在其他实施例中，所述第一衬底200或第二衬底230内也形成有贯穿所述第一衬底200或第二衬底230的硅通孔。

由于硅通孔结构通常形成有贯穿衬底的密集度高的硅通孔阵列；且硅通孔阵列中的硅通孔需要贯穿衬底，硅通孔的深宽比(aspect ratio)比较大，且在硅通孔阵列中的硅通孔数量多，密集度高；从而导致硅通孔结构应力较大。而应力较大的硅通孔结构容易导致深宽比大的硅通孔变形、甚至错位，从而引起整个封装结构漏电现象严重、质量低。

进一步的，硅通孔阵列的排布通常为具有边角的形状，例如矩形(包括长方形和正方形)、平行四边形、梯形等，这是由于硅通孔阵列通常作为封装的转接封装结构(Interposer)，硅通孔阵列的排布受制于位于硅通孔结构表面和底部的待封装衬底(请参考图6中的第一衬底200和第二衬底230)，而按照半导体制造工艺的习惯流程，第一衬底200和第二衬底230的互连结构通常也为具有边角的形状的规则排布，因此，硅通孔阵列的排布通常也采用与第一衬底200和第二衬底230的互连结构对应的具有边角的形状。

但是，具有边角的形状的硅通孔阵列的排布在边角位置应力效应尤其突出，再加上硅通孔阵列中的硅通孔数量多、密集度高，硅通孔的深宽比(aspectratio)大，从而使得硅通孔阵列在边角位置的硅通孔变形、错位现象尤其明显。

为此，本发明的实施例的披露一种硅通孔结构，包括：衬底；至少一个的硅通孔阵列，所述硅通孔阵列包括多个贯穿衬底的硅通孔；连接多个硅通孔的第一导电线、第二导电线和第三导电线，其中，所述第一导电线沿第一方向连接多个硅通孔，所述第二导电线沿第二方向连接多个硅通孔，第一方向不同于第二方向，且第三导电线在所述硅通孔阵列边角连接第一导电线和第二导电线，使得沿第一方向的应力和第二方向的应力互相抵消。

下面结合一具体实施例对本发明的硅通孔结构做进一步说明。

请参考图8，图8为本发明第一实施例的硅通孔结构的俯视图，包括：衬底300；至少一个的硅通孔阵列，所述硅通孔阵列包括多个贯穿衬底300的硅通孔301；连接多个硅通孔301的第一导电线311、第二导电线312和第三导电线313，其中，所述第一导电线311沿第一方向连接多个硅通孔301，所述第二导电线312沿第二方向连接多个硅通孔301，第一方向不同于第二方向，第三导电线313在所述硅通孔阵列边角连接第一导电线311和第二导电线312，使得沿第一方向的应力和第二方向的应力互相抵消。

具体地，所述衬底300较好的是半导体硅，可以为n型或者P型半导体，也可以是绝缘体上硅等，所述衬底300可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。

所述硅通孔结构包括至少一个的硅通孔阵列，所述硅通孔阵列用于电连接位于所述硅通孔阵列上表面和下表面的待封装芯片。所述硅通孔阵列包括实用的硅通孔(functional TSVs)和伪硅通孔(dummy TSVs)。

在本实施例中，以所述硅通孔阵列排列为矩形做示范性说明，所述硅通孔阵列包括多个贯穿衬底300的硅通孔301，需要说明的是，所述硅通孔301可以是实用的硅通孔或伪硅通孔。

所述硅通孔阵列的排布通常为具有边角的形状，例如矩形(包括长方形和正方形)、平行四边形、梯形等，由之前叙述可知，所述硅通孔阵列用于电连接位于所述硅通孔阵列上表面和下表面的待封装芯片，所以，所述硅通孔阵列的排布通常受制于位于所述硅通孔阵列上表面和下表面的待封装芯片，通常采用具有边角的形状。

位于所述衬底300表面的、连接多个硅通孔301的第一导电线311、第二导电线312和第三导电线313。

所述第一导电线311、第二导电线312和第三导电线313用于电连接位于所述硅通孔阵列上表面和下表面的待封装芯片，并形成预定的导电通路。

需要说明的是，所述第一导电线311、第二导电线312和第三导电线313可以位于所述衬底的上表面或位于所述衬底的下表面，所述第一导电线311、第二导电线312和第三导电线313的位置视需封装的待封装芯片位置而定，本领域的技术人员可以根据待封装芯片位置和需形成的电路选择所述第一导电线311、第二导电线312和第三导电线313可以位于所述衬底的上表面或位于所述衬底的下表面，在此特意说明，不应过分限制本发明的保护范围。

所述第一导电线311沿第一方向连接多个硅通孔301，所述第二导电线312沿第二方向连接多个硅通孔301，且第一方向和第二方向不同，第三导电线313在所述硅通孔阵列边角连接第一导电线311和第二导电线312，使得沿第一方向的应力和第二方向的应力互相抵消。

由于现有技术硅通孔阵列中具有多个方向的应力，多个方向的应力互相作用，导致硅通孔变形、错位。但是，如果能够将多个方向的应力互相抵消，就能够降低硅通孔阵列的整体应力效应，从而提高硅通孔阵列的质量，为此，本发明的实施例采用所述第一导电线311沿第一方向连接多个硅通孔301，采用所述第二导电线312沿第二方向连接多个硅通孔301，且第一方向和第二方向不同，第三导电线313在所述硅通孔阵列边角连接第一导电线311和第二导电线312，使得沿第一方向的应力和第二方向的应力互相抵消。

较佳地，所述第一方向与第二方向垂直，能够较佳地抵消不同方向的应力，应力抵消效果显著。

较佳地，所述第一导电线311沿第一方向连接的硅通孔301为位于所述硅通孔阵列边缘的硅通孔；所述第二导电线312沿第二方向连接的硅通孔301为位于所述硅通孔阵列边缘的硅通孔；由于位于所述硅通孔阵列边缘的硅通孔应力效应显著，位于所述硅通孔阵列边缘的硅通孔相邻的一个方向具有较大密度，而在另一方向没有硅通孔，由于边缘效应，使得位于所述硅通孔阵列边缘的硅通孔承受的应力较大；而采用所述第一导电线311沿第一方向连接的硅通孔301为位于所述硅通孔阵列边缘的硅通孔；所述第二导电线312沿第二方向连接的硅通孔301为位于所述硅通孔阵列边缘的硅通孔，再通过第三导电线313连接第一导电线311和第二导电线312，能够更佳的抵消不同方向的应力，应力抵消效果显著。

还需要说明的是，硅通孔阵列在边角位置应力效果尤为突出，因此，如何减小边角位置应力的应力成为降低硅通孔阵列应力的关键。

本发明的实施例采用在硅通孔阵列的边角位置设置第三导电线313，所述第三导电线313物理连接第一导电线311和第二导电线312，使得硅通孔阵列内部的应力抵消，且能够显著降低硅通孔阵列的边角位置的应力，从而使得整个硅通孔阵列应力小。

此外，当所述第三导电线313与第一导电线311的夹角θ1成大于90度小于180度，且所述第三导电线313与第二导电线312的夹角θ2成大于90度小于180度时，硅通孔阵列内部的应力抵消效果显著。进一步地，当所述第三导电线与第一导电线成约135度，且所述第三导电线与第二导电线成约135度时，硅通孔阵列内部的应力抵消效果尤其显著。

本发明的实施例采用第一方向的第一导电线和沿第二方向的第二导电线，且采用第三导电线将第一导电线和第二导电线连接，从而能够将具有较大密度的硅通孔阵列沿第一方向的应力和第二方向的应力互相抵消而减小，降低整个硅通孔阵列的应力，此外，第三导电线在所述硅通孔阵列边角连接第一导电线和第二导电线，能够额外降低边角位置的应力，减小硅通孔阵列在边角位置的硅通孔变形、错位现象的风险。

进一步地，当所述第三导电线与第一导电线成约135度，且所述第三导电线与第二导电线成约135度时，硅通孔阵列内部的应力抵消效果显著。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种硅通孔结构，其特征在于，包括：

衬底；至少一个的硅通孔阵列，所述硅通孔阵列包括多个贯穿衬底的硅通孔；

连接多个硅通孔的第一导电线、第二导电线和第三导电线，其中，所述第一导电线沿第一方向连接多个硅通孔，所述第二导电线沿第二方向连接多个硅通孔，第一方向不同于第二方向，且第三导电线在所述硅通孔阵列边角连接第一导电线和第二导电线，使得沿第一方向的应力和第二方向的应力互相抵消。

2.如权利要求1所述硅通孔结构，其特征在于，所述第一导电线沿第一方向连接的硅通孔为位于所述硅通孔阵列边缘的硅通孔。

3.如权利要求1所述硅通孔结构，其特征在于，所述第二导电线沿第二方向连接的硅通孔为位于所述硅通孔阵列边缘的硅通孔。

4.如权利要求1所述硅通孔结构，其特征在于，所述第三导电线与第一导电线的夹角大于90度且小于180度。

5.如权利要求4所述硅通孔结构，其特征在于，所述第三导电线与第一导电线的夹角为135度。

6.如权利要求1所述硅通孔结构，其特征在于，所述第三导电线与第二导电线的夹角大于90度且小于180度。

7.如权利要求6所述硅通孔结构，其特征在于，所述第三导电线与第二导电线的夹角为135度。

8.如权利要求1所述硅通孔结构，其特征在于，第一方向与第二方向垂直。

9.如权利要求1所述硅通孔结构，其特征在于，所述第一导电线、第二导电线和第三导电线位于所述衬底的上表面或位于所述衬底的下表面。

10.如权利要求1所述硅通孔结构，其特征在于，所述硅通孔包括实用的硅通孔和伪硅通孔。

11.如权利要求1所述硅通孔结构，其特征在于，所述硅通孔阵列的排布为具有边角的形状。

12.如权利要求11所述硅通孔结构，其特征在于，所述硅通孔阵列的排布为矩形、平行四边形、或梯形。