CN102364671B - 制造硅通孔的方法 - Google Patents

制造硅通孔的方法 Download PDF

Info

Publication number
CN102364671B
CN102364671B CN 201110343866 CN201110343866A CN102364671B CN 102364671 B CN102364671 B CN 102364671B CN 201110343866 CN201110343866 CN 201110343866 CN 201110343866 A CN201110343866 A CN 201110343866A CN 102364671 B CN102364671 B CN 102364671B
Authority
CN
China
Prior art keywords
mask
hole
silicon
chip
stepped bore
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201110343866
Other languages
English (en)
Other versions
CN102364671A (zh
Inventor
宋崇申
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN 201110343866 priority Critical patent/CN102364671B/zh
Publication of CN102364671A publication Critical patent/CN102364671A/zh
Application granted granted Critical
Publication of CN102364671B publication Critical patent/CN102364671B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种制造硅通孔的方法。该方法包括:在芯片中至少一层互连层中预定义掩模孔;以第一掩模版为掩模,刻蚀互连层上方的芯片表面介质层,该第一掩模版包括:在水平面的投影上包覆掩模孔的预设图形;以预定义掩模孔的互连层为掩模,刻蚀掩模孔位置下方的芯片表面介质层和衬底,获得阶梯形孔;在阶梯形孔中沉积绝缘层,该绝缘层覆盖阶梯形孔的开口表面及侧壁;刻蚀阶梯形孔开口表面位置上方的绝缘层;在阶梯形孔中进行导电材料填充。本发明提供的制造硅通孔方法仅需一张掩模版即可实现穿透硅通孔制造并实现其与芯片上已有互连层的电连接,工艺简单,成本低,而且能够实现较高的穿透硅通孔密度。

Description

制造硅通孔的方法
技术领域
本发明涉及半导体行业微电子封装和三维集成技术领域,特别是涉及一种制造硅通孔的方法。
背景技术
半导体行业中,穿透硅通孔(Through-Silicon-Via,简称TSV)是一种嵌入在半导体芯片内部的导电通道,通过减薄半导体芯片衬底将其背端露出,可以构成贯穿半导体芯片的电连接,将信号从半导体芯片的一面传导至半导体芯片的另一面,并通过结合芯片堆叠技术,实现多层半导体芯片的三维集成。与传统的引线键合技术相比,使用穿透硅通孔可以有效缩短芯片间互连线的长度,从而提高电子系统的信号传输性能和工作频率,是未来半导体技术发展的重要方向。
穿透硅通孔的加工,可以在半导体芯片上电路器件加工之前进行,可以在半导体芯片上电路器件加工之后而在芯片上互连加工之前进行,也可以在半导体芯片上电路器件及互连加工之后进行,分别称为先通孔(Via-First)型、中通孔(Via-Middle)型和后通孔(Via-Last)型。相比芯片上电路器件和芯片上互连来说,穿透硅通孔的尺寸较大,深度较深,加工工艺比较特殊。使用后通孔型加工方式,可以不改变电路器件及芯片上普通互连的加工方式,且可以与芯片制造厂分开,使用对线条要求较低的后道工艺实现,受到很大关注。
目前的后通孔型加工方式,主要分为两类,一类是首先将半导体芯片从背面减薄,然后在芯片背面加工穿透硅通孔,并与芯片正面的金属互连形成电连接;另一类是在芯片正面加工穿透硅通孔,并与正面的金属互连形成电连接,最后再减薄所述半导体芯片,实现穿透硅通孔在芯片背面的电极引出。第一类加工方式,需要在减薄之后进行穿透硅通孔加工,操作困难,成品率难以保证,主要应用于对穿透硅通孔密度要求较低的领域,如CMOS图像传感器(CMOS Image Sensor,简称CIS)封装等。现有的第二类加工方式,往往需要使用多个掩模版,实现穿透硅通孔制造并实现其与芯片上互连的电连接,工艺复杂,成本较高。为了说明现有的第二类加工方式存在的问题,现在给出现有技术的两个实例。
作为第一个实例,美国专利US7300857B2公开了一种集成方法,其在芯片正面焊盘位置首先刻蚀介质层露出金属焊盘,再次刻蚀金属焊盘,并以金属焊盘为掩模刻蚀介质层及芯片衬底,获得穿透金属焊盘的通孔,之后沉积绝缘层,并选择性刻蚀掉金属焊盘表面的绝缘层,接着填充金属材料,实现穿透硅通孔的制造,并实现其与金属焊盘的电连接。这种加工方式,由于芯片上焊盘位置没有预定义开孔,需要至少两层掩模版,来制造穿透硅通孔,并实现其与芯片上金属焊盘的电连接,成本较高。而且这种方式仅在金属焊盘位置加工穿透硅通孔,所能获得的穿透硅通孔密度与金属焊盘密度相同,密度较低。
作为第二个实例,Kenji Takahashi等人在文献【Process Integration of3D Chip Stack with Vertical Interconnection,Proc.2004 IEEE ElectronicComponents and Technology Conference,pp.601-609】中提出一种后通孔型集成方案,其在没有任何金属互连层的位置刻蚀深入到芯片衬底的深孔,并在对应的顶层互连位置刻蚀连接孔及互连图形,在制造穿透硅通孔的同时,实现其与芯片上互连层的电连接。这种加工方式需要三层掩模版,分别对应穿透硅通孔,连接孔及互连图形,所需成本较高。
在实现本发明的过程中,发明人注意到现有技术存在如下缺陷:一方面所需掩模版数目较多,成本较高,另一方面所能获得的穿透硅通孔密度受限。
发明内容
(一)要解决的技术问题
为解决上述的一个或多个问题,本发明提供了一种制造硅通孔的方法,以降低制造穿透硅通孔的成本,提高其密度。
(二)技术方案
根据本发明的一个方面,提供了一种制造硅通孔的方法。该方法包括:在芯片中至少一层互连层中预定义掩模孔,该掩模孔的位置、形状、尺寸与将要制备的穿透硅通孔的位置、形状和尺寸相对应;以第一掩模版为掩模,刻蚀互连层上方的芯片表面介质层,第一掩模版包括:在水平面的投影上包覆掩模孔的预设图形;以预定义掩模孔的互连层为掩模,刻蚀掩模孔位置下方的芯片表面介质层和衬底,获得阶梯形孔;在阶梯形孔中沉积绝缘层,该绝缘层覆盖阶梯形孔的开口表面及侧壁,开口表面在水平面的投影对应于预设图形内、掩模孔外的区域;刻蚀阶梯形孔开口表面位置上方的绝缘层,露出阶梯形孔开口表面位置的互连层;在阶梯形孔中进行导电材料填充,该导电材料与阶梯形孔开口表面位置的互连层相连通。
(三)有益效果
本发明提供的制造硅通孔的方法仅需一张掩模版即可实现穿透硅通孔制造并实现其与芯片上已有互连层的电连接,工艺简单,成本低,而且能够实现较高的穿透硅通孔密度。
附图说明
图1为本发明实施例制造硅通孔方法的流程图;
图2A’为本发明实施例制造硅通孔方法中互连层的俯视图;
图2A为本发明实施例制造硅通孔方法中芯片掩模孔的剖视图;
图2B为本发明实施例制造硅通孔方法中以预设图形为掩模进行刻蚀后的芯片剖视图;
图2C为本发明实施例制造硅通孔方法中以互连层为掩模进行刻蚀后的芯片剖视图;
图2D为本发明实施例制造硅通孔方法中在阶梯形深孔中沉积绝缘层后的芯片剖视图;
图2E为本发明实施例制造硅通孔方法中通过刻蚀绝缘层露出预定义穿透硅通孔位置的互连层的芯片剖视图;
图2F为本发明实施例制造硅通孔方法中在阶梯形深孔中沉积导电材料后的芯片剖视图;
图2F’为本发明实施例制造硅通孔方法中在阶梯形深孔中填充导电材料后的芯片俯视图;
图2G为本发明实施例制造硅通孔方法中芯片减薄后的芯片剖视图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。虽然本文可提供包含特定值的参数的示范,但应了解,参数无需确切等于相应的值,而是可在可接受的误差容限或设计约束内近似于所述值。为方便理解,首先将本申请文件中所涉及主要元件进行编号说明,如下所示:
1-芯片衬底;    2-芯片表面介质层;    3-互连层;
301-掩模孔;    4-绝缘层;            5导电材料。
图1为本发明实施例制造硅通孔方法的流程图。如图1所示,本发明实施例包括以下步骤:
步骤S102,在芯片上至少一层互连层中预定义掩模孔,该掩模孔的位置、形状、尺寸与后期将要制备的穿透硅通孔的位置、形状和尺寸相对应,一般情况下,该相对应为相同,当然两者也可以略有差别而表现为大致相同,同样包含在本申请的保护范围之内;
步骤S104,以第一掩模版为掩模,刻蚀互连层上方的芯片表面介质层,第一掩模版包括:在水平面的投影上包覆掩模孔的预设图形,一般情况下,该预设图形的尺寸大于掩模孔的尺寸,两者的中心位置重合;
步骤S106,以预定义掩模孔的互连层为掩模,刻蚀掩模孔位置下方的芯片表面介质层和衬底,获得阶梯形孔;
步骤S108,在阶梯形深孔中沉积绝缘层,覆盖阶梯形孔开口表面及侧壁,该阶梯形孔开口表面在水平面的投影对应于预设图形内、掩模孔外的区域;
步骤S110,刻蚀绝缘层,露出阶梯形孔开口表面位置的互连层,该刻蚀优选为准直刻蚀,以最大限度的保留阶梯形深孔其他区域的绝缘层;
步骤S112,在阶梯形孔中进行导电材料填充,该导电材料与阶梯形孔开口表面位置的互连层相连通,从而完成穿透硅通孔制造。
下面结合图2A-图2G对本发明实施例提供的一种带互连层预定义的制造硅通孔的方法进行具体说明。
步骤S202,如图2A及图2A’所示,在芯片衬底1上由互连层3预定义穿透硅通孔,即掩模孔301。
图2A’为本发明实施例制造硅通孔方法中互连层的俯视图。图2A’中掩模孔301的形状为圆形。掩模孔301的形状除了可以是圆形,还可以是方形、矩形、八边形等适于加工穿透硅通孔的形状。图2A为本发明实施例制造硅通孔方法中芯片掩模孔的剖视图。如图2A中所示,2为芯片表面介质层,其包覆互连层3。互连层为中空的结构,中空位置即定义了穿透硅通孔的尺寸、形状及加工位置。互连层3所用材料可以是铝、铜、钨、钛、钽、氮化钛、氮化钽中的一种或多种材料。作为一个具体实施例,选择金属铝作为互连层3的材料,以构成后续刻蚀过程中对介质层及衬底材料的较好掩模。更具体地,使用硅作为芯片衬底材料,使用化学气相沉积工艺制作的氧化硅作为介质层材料。
步骤S204,如图2B所示,以预设图形为掩模在预定义位置图形化刻蚀所述互连层之上的芯片表面介质层2;本实施例图形化刻蚀仅需要一次光刻,对应图2B中阶梯形深孔顶部的横向尺寸较大的开口。刻蚀介质层时使用反应离子刻蚀(Reactive Ion Etch,简称RIE)的方式。所述预设图形的水平投影包覆所述掩模孔301,在刻蚀之后,掩模孔301全部露出。
步骤S206,如图2C所示,以互连层3为掩模,刻蚀掩模孔位置以下的芯片表面介质层2及衬底1,形成图2C中阶梯形深孔顶部的横向尺寸较小的开口,从而获得阶梯形深孔。本步骤中,刻蚀介质层时使用反应离子刻蚀(Reactive Ion Etch,简称RIE)的方式,而刻蚀芯片衬底时,使用深反应离子刻蚀(Deep Reactive Ion Etch,简称DRIE)的方式,以获得陡直的侧壁。
步骤S208,如图2D所示,沉积绝缘层4,覆盖阶梯形深孔开口表面及侧壁。
本步骤中,绝缘层可以是氧化硅、氮化硅、有机聚合物中的一种或多种组合。沉积绝缘层的方法优选化学气相沉积(Chemical Vapor Deposition,简称CVD)的方法,以在低温下获得高深宽比结构的侧壁连续覆盖。本步骤完成之后,绝缘层覆盖阶梯形深孔的开口表面及侧壁,包括预定义穿透硅通孔的位置的互连层表面。
步骤S210,如图2E所示,准直刻蚀绝缘层4,露出预定义穿透硅通孔位置的互连层3。
准直刻蚀主要是自表面往下刻,不会或者很少破坏侧壁的材料层,因而在刻蚀之后,阶梯形深孔开口表面、底部以及预定义穿透硅通孔的位置的互连层3表面的绝缘层均被刻除,而阶梯形深孔侧壁依然保留绝缘层,如图2E所示。准直刻蚀使用的刻蚀方式可以是反应离子刻蚀(Reactive IonEtch,简称RIE)、离子束刻蚀(Ion Beam Etch,简称IBE)或深反应离子刻蚀(Deep Reactive Ion Etch,简称DRIE),以获得较好的准直性能。
步骤S212,如图2F所示,进行导电材料填充工艺,使导电材料5填充阶梯形深孔。图2F’为本发明实施例制造硅通孔方法中使用导电材料填充阶梯形深孔后的俯视图。
上述导电材料可以为铝、银、金等,优选的导电材料为金属铜。上述填充方式可以为热蒸发、磁控溅射、脉冲激光沉积等,而优选的填充方式为电镀。这是因为电镀铜是一种比较成熟的工艺,可以在深宽比较大的结构中实现比较好的填充效果。在电镀填充工艺之前,需要首先在阶梯形深孔开口表面及侧壁制作扩散阻挡层以及电镀种子层,阻挡铜离子向绝缘层扩散,并提供电镀工艺的籽晶层。由于预定义穿透硅通孔位置的互连层表面没有绝缘层,在导电材料填充之后,穿透硅通孔与预定义穿透硅通孔位置的互连层形成电连接。
步骤S214,如图2G所示,化学机械抛光操作,去除芯片表面多余的导电材料;从芯片背面减薄芯片衬底,使填充有导电材料的阶梯形深孔从背面露出,实现穿透硅通孔在芯片背面的电引出。
本发明制造硅通孔方法中,采用互连层预定义穿透硅通孔的尺寸、形状和加工位置,仅需要一张掩模版,即可实现穿透硅通孔制造并实现其与芯片上已有互连的电连接,工艺简单,成本低。并且,使用本发明提供的方法,可以获得较高的穿透硅通孔密度。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种制造硅通孔的方法,其特征在于,包括:
在芯片中至少一层互连层中预定义掩模孔,该掩模孔的位置、形状、尺寸与将要制备的穿透硅通孔的位置、形状和尺寸相对应;
以第一掩模版为掩模,刻蚀所述互连层上方的芯片表面介质层,所述第一掩模版包括:在水平面的投影上包覆所述掩模孔的预设图形,所述介质层为化学气相沉积工艺制作的氧化硅;
以所述预定义掩模孔的互连层为掩模,刻蚀所述掩模孔位置下方的芯片表面介质层和衬底,获得阶梯形孔;
在所述阶梯形孔中沉积绝缘层,该绝缘层覆盖所述阶梯形孔的开口表面及侧壁,所述开口表面在水平面的投影对应于所述预设图形内、所述掩模孔外的区域;
刻蚀所述阶梯形孔开口表面位置上方的绝缘层,露出阶梯形孔开口表面位置的互连层;
在所述阶梯形孔中进行导电材料填充,该导电材料与所述阶梯形孔开口表面位置的互连层相连通;
从芯片背面减薄所述芯片,使填充有导电材料的阶梯形孔从芯片背面露出。
2.根据权利要求1所述的制造硅通孔的方法,其特征在于,所述互连层的材料为金属铝。
3.根据权利要求1所述的制造硅通孔的方法,其特征在于,所述绝缘层的材料为氧化硅、氮化硅、有机聚合物中的一种或多种组合。
4.根据权利要求3所述的制造硅通孔的方法,其特征在于,所述在阶梯形孔中沉积绝缘层的方法为化学气相沉积。
5.根据权利要求1所述的制造硅通孔的方法,其特征在于,所述刻蚀阶梯形孔开口表面位置上方绝缘层的方法为反应离子刻蚀或离子束刻蚀。
6.根据权利要求5所述的制造硅通孔的方法,其特征在于,所述反应离子刻蚀为深反应离子刻蚀。
7.根据权利要求1所述的制造硅通孔的方法,其特征在于:所述在阶梯形孔中进行导电材料填充的方法为电镀。
8.根据权利要求7所述的制造硅通孔的方法,其特征在于,所述导电材料为金属铜。
9.根据权利要求7所述的制造硅通孔的方法,其特征在于,在阶梯形孔中电镀导电材料之前还包括:
在所述阶梯形孔开口表面及侧壁制作扩散阻挡层以及电镀种子层。
10.根据权利要求1至9中任一项所述的制造硅通孔的方法,其特征在于,所述在阶梯形孔中进行导电材料填充的步骤之后还包括:
通过化学机械抛光去除芯片正面多余的导电材料。
CN 201110343866 2011-11-03 2011-11-03 制造硅通孔的方法 Active CN102364671B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110343866 CN102364671B (zh) 2011-11-03 2011-11-03 制造硅通孔的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110343866 CN102364671B (zh) 2011-11-03 2011-11-03 制造硅通孔的方法

Publications (2)

Publication Number Publication Date
CN102364671A CN102364671A (zh) 2012-02-29
CN102364671B true CN102364671B (zh) 2013-07-24

Family

ID=45691229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110343866 Active CN102364671B (zh) 2011-11-03 2011-11-03 制造硅通孔的方法

Country Status (1)

Country Link
CN (1) CN102364671B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012037538A2 (en) 2010-09-18 2012-03-22 Fairchild Semiconductor Corporation Micromachined monolithic 6-axis inertial sensor
DE112011103124T5 (de) 2010-09-18 2013-12-19 Fairchild Semiconductor Corporation Biegelager zum Verringern von Quadratur für mitschwingende mikromechanische Vorrichtungen
US9156673B2 (en) 2010-09-18 2015-10-13 Fairchild Semiconductor Corporation Packaging to reduce stress on microelectromechanical systems
CN103221333B (zh) 2010-09-18 2017-05-31 快捷半导体公司 多晶片mems封装
US9455354B2 (en) 2010-09-18 2016-09-27 Fairchild Semiconductor Corporation Micromachined 3-axis accelerometer with a single proof-mass
US9278845B2 (en) 2010-09-18 2016-03-08 Fairchild Semiconductor Corporation MEMS multi-axis gyroscope Z-axis electrode structure
KR101332701B1 (ko) 2010-09-20 2013-11-25 페어차일드 세미컨덕터 코포레이션 기준 커패시터를 포함하는 미소 전자기계 압력 센서
US9488693B2 (en) 2012-04-04 2016-11-08 Fairchild Semiconductor Corporation Self test of MEMS accelerometer with ASICS integrated capacitors
KR102058489B1 (ko) 2012-04-05 2019-12-23 페어차일드 세미컨덕터 코포레이션 멤스 장치 프론트 엔드 전하 증폭기
EP2647952B1 (en) 2012-04-05 2017-11-15 Fairchild Semiconductor Corporation Mems device automatic-gain control loop for mechanical amplitude drive
EP2647955B8 (en) 2012-04-05 2018-12-19 Fairchild Semiconductor Corporation MEMS device quadrature phase shift cancellation
US9625272B2 (en) 2012-04-12 2017-04-18 Fairchild Semiconductor Corporation MEMS quadrature cancellation and signal demodulation
DE102013014881B4 (de) 2012-09-12 2023-05-04 Fairchild Semiconductor Corporation Verbesserte Silizium-Durchkontaktierung mit einer Füllung aus mehreren Materialien
CN104465445B (zh) * 2014-12-10 2018-04-17 华进半导体封装先导技术研发中心有限公司 一种硅通孔底部衬垫露出的检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867073B1 (en) * 2003-10-21 2005-03-15 Ziptronix, Inc. Single mask via method and device
CN102214624A (zh) * 2011-05-17 2011-10-12 北京大学 一种具有通孔的半导体结构及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825024B2 (en) * 2008-11-25 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming through-silicon vias

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867073B1 (en) * 2003-10-21 2005-03-15 Ziptronix, Inc. Single mask via method and device
CN102214624A (zh) * 2011-05-17 2011-10-12 北京大学 一种具有通孔的半导体结构及其制造方法

Also Published As

Publication number Publication date
CN102364671A (zh) 2012-02-29

Similar Documents

Publication Publication Date Title
CN102364671B (zh) 制造硅通孔的方法
US8742535B2 (en) Integration of shallow trench isolation and through-substrate vias into integrated circuit designs
TWI553824B (zh) 具有再分配線的堆疊式積體電路以及其形成方法
US9484293B2 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
CN105814674B (zh) 装置、系统及用于制造穿衬底通孔及前侧结构的方法
CN102301465B (zh) 贯穿衬底的通路
JP2011515843A (ja) 基板貫通バイアの作製方法
CN101740484A (zh) 形成穿透硅通孔的方法
TWI447850B (zh) 直通基材穿孔結構及其製造方法
US9437578B2 (en) Stacked IC control through the use of homogenous region
CN105655320B (zh) 低成本芯片背部硅通孔互连结构及其制备方法
CN106252241B (zh) 芯片封装侧壁焊盘或凸点的制作工艺
US9418933B2 (en) Through-substrate via formation with improved topography control
CN103367285A (zh) 一种通孔结构及其制作方法
CN111968953A (zh) 硅通孔结构及其制备方法
CN103077932B (zh) 高深宽比通孔的互连结构及制作方法
CN103219303A (zh) 一种tsv背面漏孔的封装结构及方法
CN209045544U (zh) 半导体互连结构
US8853073B2 (en) Method for producing vias
CN103377990A (zh) 硅通孔结构
CN111834313B (zh) 一种有源芯片高密度tsv结构及制作方法
CN103378030A (zh) 硅通孔结构
CN111261578B (zh) 半导体结构的互连方法与半导体互连结构
WO2023004710A1 (zh) 一种半导体装置以及半导体装置的制作方法
CN107706146A (zh) 半导体器件的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NATIONAL CENTER FOR ADVANCED PACKAGING

Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 214135 WUXI, JIANGSU PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 214135 Jiangsu province Wuxi City Linghu Road No. 200 Chinese Sensor Network International Innovation Park building D1

Patentee after: National Center for Advanced Packaging Co.,Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences

TR01 Transfer of patent right

Effective date of registration: 20170816

Address after: 200331 room 155-2, ginkgo Road, Shanghai, Putuo District, China, 4

Patentee after: Shanghai State Intellectual Property Services Co.,Ltd.

Address before: 214135 Jiangsu province Wuxi City Linghu Road No. 200 Chinese Sensor Network International Innovation Park building D1

Patentee before: National Center for Advanced Packaging Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191028

Address after: 214028 Jiangsu province Wuxi City Linghu Road No. 200 Chinese Sensor Network International Innovation Park building D1

Patentee after: National Center for Advanced Packaging Co.,Ltd.

Address before: 200331 room 155-2, ginkgo Road, Shanghai, Putuo District, China, 4

Patentee before: Shanghai State Intellectual Property Services Co.,Ltd.

TR01 Transfer of patent right