CN209045544U

CN209045544U - 半导体互连结构

Info

Publication number: CN209045544U
Application number: CN201822028209.5U
Authority: CN
Inventors: 吴秉桓
Original assignee: Changxin Memory Technologies Inc
Current assignee: Changxin Memory Technologies Inc
Priority date: 2018-11-30
Filing date: 2018-11-30
Publication date: 2019-06-28
Anticipated expiration: 2028-11-30

Abstract

本公开提供一种半导体互连结构。半导体互连结构包括：堆叠结构，所述堆叠结构包括多层键合的晶圆或芯片，每层所述晶圆或芯片包括衬底和布线层，所述布线层包括多条金属导线；硅通孔，穿透所述堆叠结构，在每层所述晶圆或芯片上的穿透位置的中心位于所述金属导线之间，所述硅通孔的侧壁与所述金属导线相交。本公开的半导体互连结构可以通过一次掩模刻蚀制程制作使堆叠结构中各层晶圆或芯片进行电连接的半导体互连结构。

Description

半导体互连结构

技术领域

本公开涉及集成电路制造技术领域，具体而言，涉及一种用于半导体互连结构的半导体互连结构与半导体互连结构。

背景技术

在集成电路制造过程中，对多个芯片进行堆叠并建立机械连接和电连接是减小集成电路体积的重要方法。现行的做法通常先对需要堆叠的各芯片制作TSV(ThroughSilicon Vias，硅通孔)，然后形成每个TSV的凸点(Micro-Bump)，最后使用片对片或片对晶圆的方式进行定位键合，利用各凸点和TSV实现上层芯片和下层芯片的电连接。

首先，在片对片或片对晶圆的键合过程中，效率低导致成本高。另外，需要预先对各芯片制作TSV，并制作凸点，在键合过程中定位失误、连接失误的风险较大，容易导致上下层芯片之间的电连接通路断开，造成良品率下降。

因此，需要一种能够克服上述问题的芯片间电连接解决方案。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

实用新型内容

本公开的目的在于提供一种半导体互连结构，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的半导体互连结构制造程序复杂、良品率低等问题。

根据本公开实施例的第一方面，提供一种半导体互连结构，包括：

堆叠结构，所述堆叠结构包括多层键合的晶圆或芯片，每层所述晶圆或芯片包括衬底和布线层，所述布线层包括多条金属导线；

硅通孔，穿透所述堆叠结构，在每层所述晶圆或芯片上的穿透位置的中心位于所述金属导线之间，所述硅通孔的侧壁与所述金属导线相交。

在本公开的一种示例性实施例中，所述硅通孔的制作过程包括：

对所述堆叠结构垂直制作具有第一直径和第一长度的第一盲孔，所述第一盲孔在每层所述晶圆或芯片中的穿透位置位于所述金属导线之间，且所述第一直径小于所述金属导线的间距，所述第一长度小于所述堆叠结构的高度；

以所述第一盲孔的中心为中心制作具有第二直径和所述第一长度的第二盲孔，以使所述第二盲孔的侧壁露出所述金属导线的端面，所述第二直径大于所述金属导线之间的间距；

填充导电材料于所述第二盲孔。

在本公开的一种示例性实施例中，所述以所述第一盲孔的中心为中心制作具有第二直径和所述第一长度的第二盲孔包括：

通过第一湿法蚀刻制程将所述第一盲孔位于每层所述晶圆或芯片衬底中的部分扩宽至所述第二直径；

通过第二湿法蚀刻制程将所述第一盲孔位于每层所述晶圆或芯片的布线层中的部分扩宽至所述第二直径以露出所述金属导线的端面，形成所述第二盲孔。

在本公开的一种示例性实施例中，所述填充导电材料于所述第二盲孔包括：

在所述第二盲孔的内表面制作介电隔离层；

蚀刻所述介电隔离层以露出所述金属导线的端面和所述第二盲孔的底部。

在本公开的一种示例性实施例中，所述在被蚀刻的材料表面制作介电隔离层包括通过化学气相淀积工艺对被蚀刻的材料的表面沉积SiCN。

在本公开的一种示例性实施例中，所述蚀刻所述介电隔离层以露出所述金属导线的端面和所述第二盲孔的底部包括：

通过等离子干蚀刻制程蚀刻所述金属导线位置的介电隔离层以露出所述金属导线的端面、部分上表面和所述第二盲孔的底部。

在本公开的一种示例性实施例中，填充导电材料于所述第二盲孔包括：

对所述第二盲孔的内壁和底部喷溅籽金属，所述籽金属包括钽或铜；

在所述第二盲孔内生长金属，所述金属包括铜。

在本公开的一种示例性实施例中，还包括：

凸点，位于所述堆叠结构的下表面且连接于所述硅通孔。

在本公开的一种示例性实施例中，所述硅通孔的截面形状包括圆形、多边形及不规则图形。

本公开实施例提供的半导体互连结构通过对键合的晶圆或芯片制作穿透堆叠结构的盲孔并通过湿法刻蚀将该盲孔扩大以露出堆叠结构中各晶圆或芯片的导线端面，最后对盲孔填充导电材料以形成连接各引线的TSV而制成，可以通过一次蚀刻制程制作连接各晶圆或芯片中导线的互连结构，避免了相关技术中使用凸点实现芯片间电连接所导致的制程复杂以及连接良品率低等问题。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本公开实施例提供的一种半导体互连结构的示意图。

图2是图1所示半导体互连结构的制造流程图。

图3是本公开示例性实施例中步骤S102的示意图。

图4是本公开示例性实施例中步骤S104的示意图。

图5A～图5D是本公开示例性实施例中步骤S106的示意图。

图6A～图6G是本公开示例性实施例中步骤S108的示意图。

图7A和图7B是本公开示例性实施例中步骤S110的示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。

此外，附图仅为本公开的示意性图解，图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

下面结合附图对本公开示例实施方式进行详细说明。

图1是本公开实施例提供的一种半导体互连结构的示意图。

参考图1，半导体互连结构100可以包括：

堆叠结构11，堆叠结构包括多层键合的晶圆或芯片，每层晶圆或芯片包括衬底和布线层，布线层包括多条金属导线21；

硅通孔TSV，穿透堆叠结构11，在每层晶圆或芯片上的穿透位置的中心位于金属导线21之间，硅通孔TSV的侧壁与金属导线21相交，金属导线21的端面伸入硅通孔TSV的内部。硅通孔TSV通过如图2～图6F所示的制程制作，主体包括铜与钨等金属，外层隔绝材料包括钽、氮化钽、碳氮化硅、碳氧化硅、碳化硅、氮化硅等。硅通孔TSV的接面包括但不限于圆形、四边形(正方形、长方形、平行四边形、菱形)、多边形及其他不规则图形。

本公开实施例提供的半导体互连结构在各芯片之间不设置凸点，且能够通过一次TSV制程完成多层芯片之间的金属互连，避免了相关技术中通过凸点进行芯片间电连接容易造成的对位不准、连接缺陷等问题，提高了制造3D集成电路的效率和良品率。

图2是图1所示半导体互连结构的制造流程图。参考图2，半导体互连结构可以通过以下步骤制作：

步骤S102，提供堆叠结构，所述堆叠结构包括多层键合的晶圆，每层所述晶圆的上表面设置有重布线层，所述重布线层包括多条金属导线；

步骤S104，对所述堆叠结构垂直制作具有第一直径和第一长度的第一盲孔，所述第一盲孔在每层所述晶圆中的穿透位置位于所述金属导线之间，且所述第一直径小于所述金属导线的间距；

步骤S106，以所述第一盲孔的中心为圆心制作具有第二直径和所述第一长度的第二盲孔，以使所述第二盲孔的侧壁露出所述金属导线，所述第二直径大于所述金属导线之间的间距；

步骤S108，填充导电材料于所述第二盲孔。

通过对键合的晶圆或芯片制作穿透堆叠结构的盲孔并通过湿法刻蚀将该盲孔扩大以露出堆叠结构中各晶圆或芯片的导线端面，最后对盲孔填充导电材料以形成连接各引线的TSV，可以通过一次蚀刻制程制作连接各晶圆或芯片中导线的互连结构，可以避免相关技术中使用凸点实现芯片间电连接所导致的制程复杂以及连接良品率低等问题，降低了3D集成电路的制造成本与时间。

图3是步骤S102提供的堆叠结构11的示意图。可以理解的是，在图3之前还可以包括制作堆叠结构11的过程(例如将各晶圆或芯片键合)，本公开于此不再赘述。

参考图3，堆叠结构可以包括晶圆堆叠结构和芯片堆叠结构，优选为晶圆堆叠结构。堆叠结构11中各层晶圆或芯片均包括衬底A和布线层B，布线层B中包括多条金属导线21，本公开实施例的目的即通过制作一个TSV将各层位置对应的金属导线21连接起来，以实现各层晶圆或芯片间的电连接。在图3中，各晶圆或芯片直接键合，避免了相关技术中先制作TSV再制作凸点的繁琐制程。

图4是步骤S104对堆叠结构11垂直制作具有第一直径D1和第一长度L1的第一盲孔H1的示意图。参考图4，第一盲孔H1在每层晶圆或芯片中的穿透位置位于金属导线之间，且第一直径D1小于金属导线的间距DL，第一长度L1小于堆叠结构的高度L2。第一直径D1可以根据金属导线的间距DL而定，只要D1与DL的差值大于预设安全距离以避免刻蚀到金属导线即可。

当需要制作多个互连结构时，可以对堆叠结构11制作多个第一盲孔H1。制作第一盲孔例如可以通过涂胶、光刻、显影、蚀刻等相关制程完成，本公开对此不作特殊限制。

图5A和图5B是步骤S106以第一盲孔H1的中心为中心制作具有第二直径D2和第一长度L1的第二盲孔H2，以使第二盲孔H2的侧壁露出金属导线21的端面。其中，第二直径D2大于金属导线的间距DL。

参考图5A，首先，可以通过第一湿法蚀刻制程将第一盲孔H1位于每层晶圆或芯片衬底A中的部分扩宽至第二直径D2。第一湿法蚀刻支撑例如为通过对第一盲孔H1灌注第一预设剂量的第一蚀刻溶液以蚀刻宽度为D2-D1的衬底A，第一蚀刻溶液的种类和剂量可以根据衬底类型而设置。

参考图5B，在图5A所示制程的基础上，通过第二湿法蚀刻制程将第一盲孔位于每层晶圆或芯片的布线层B中的部分扩宽至第二直径D2以露出金属导线21的端面，形成第二盲孔H2。第二湿法蚀刻制程例如为通过对第一盲孔H1灌注第二预设剂量的第二蚀刻溶液以蚀刻宽度为D2-D1的布线层B的介质部分，第二蚀刻溶液的种类和剂量可以根据介质类型而设置，该介质例如为SiO₂或Si₃N₄。

在图5A和图5B中，第二直径D2可以根据金属导线的间距DL来确定，只要D2与DL的差值在预设范围内以能够露出金属导线21的端面即可。

图5C和图5D分别是图5A和图5B所示制程中第二盲孔H2的截面变化示意图。参考图5C，在图5A所示制程中，衬底A中盲孔的直径由小变大。参考图5D，在图5B所示制程中，盲孔直径扩大后，布线层B的中部分介质被蚀刻掉，露出金属导线21的端面。虽然图5C和图5D以第一盲孔和第二盲孔的截面形状为圆形进行示例，在本公开的其他实施例中，第一盲孔和第二盲孔的截面形状还可以包括多边形、不规则图形、平行四边形(菱形或方形)、圆角四边形等，本公开对此不作特殊限制。

图6A～图6G是步骤S108填充导电材料于第二盲孔的示意图。

在图6A中，如要填充导电材料于第二盲孔，首先需要在第二盲孔的内表面制作介电隔离层。制作介电隔离层22的过程例如可以为通过化学气相淀积工艺对被蚀刻的材料的表面沉积SiCN，以使介电隔离层22覆盖一或多个第二盲孔H2的内表面和堆叠结构11的上表面。在一些实施例中，介电隔离层的材料也可以包括外层隔绝材料包括钽、氮化钽、碳氧化硅、碳化硅、氮化硅等材料，本公开不以此为限。

在图6B中，蚀刻介电隔离层以露出金属导线21的端面和第二盲孔的底部。

图6C是图6B所示制程的放大图。参考图6C，可以通过等离子干蚀刻制程蚀刻金属导线位置的介电隔离层22以露出金属导线21的端面、部分上表面和第二盲孔H1的底部(即俯视可视部分)。此时，第二盲孔在金属引线位置的的截面俯视图同图5B相同，无法看到金属引线的下表面覆盖和第二盲孔侧壁的介电隔离层。

图6D是对第二盲孔的内壁和底部喷溅籽金属23的示意图，籽金属例如包括铜。图6E是图6D所示制程的放大图。参考图6E，籽金属23的喷溅位置可以包括第二盲孔的侧壁、金属导线端面的上表面和侧面、第二盲孔的底部，以使钽或铜重新覆盖于金属导线后使后续填充的铜能够与金属相连。

图6F是在第二盲孔内生长金属的示意图，该制程中金属例如为铜或钨，生长金属的过程例如为电镀。

图6G是图6F所示制程的截面俯视图。

图7A～图7B是一个实施例中半导体互连结构制作过程中的又一个步骤S110的示意图。

步骤S110可以包括图7A所示的对所述堆叠结构的底层进行研磨以露出填充于所述第二盲孔底部的金属，和图7B所示的在所述金属的表面制作凸点24。该制程能够制备同其他堆叠结构进行互连的结构。

经过以上制程，形成的TSV使各层晶圆或芯片中的金属导线实现了电连接，克服了相关技术通过制作凸点实现堆叠结构电连接时具有的制程复杂、成本高、良品率低等缺点，提高了3D集成电路的制造效率。

此外，上述附图仅是根据本实用新型示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。

本领域技术人员在考虑说明书及实践这里公开的实用新型后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和构思由权利要求指出。

Claims

1.一种半导体互连结构，其特征在于，包括：

2.如权利要求1所述的半导体互连结构，其特征在于，所述硅通孔的制作过程包括：

填充导电材料于所述第二盲孔。

3.如权利要求2所述的半导体互连结构，其特征在于，所述以所述第一盲孔的中心为中心制作具有第二直径和所述第一长度的第二盲孔包括：

4.如权利要求2所述的半导体互连结构，其特征在于，所述填充导电材料于所述第二盲孔包括：

在所述第二盲孔的内表面制作介电隔离层；

5.如权利要求3所述的半导体互连结构，其特征在于，所述在被蚀刻的材料表面制作介电隔离层包括通过化学气相淀积工艺对被蚀刻的材料的表面沉积SiCN。

6.如权利要求4所述的半导体互连结构，其特征在于，所述蚀刻所述介电隔离层以露出所述金属导线的端面和所述第二盲孔的底部包括：

7.如权利要求6所述的半导体互连结构，其特征在于，填充导电材料于所述第二盲孔包括：

在所述第二盲孔内生长金属，所述金属包括铜。

8.如权利要求1所述的半导体互连结构，其特征在于，还包括：

凸点，位于所述堆叠结构的下表面且连接于所述硅通孔。

9.如权利要求1所述的半导体互连结构，其特征在于，所述硅通孔的截面形状包括圆形、多边形及不规则图形。