CN111261578A - 半导体结构的互连方法与半导体互连结构 - Google Patents

半导体结构的互连方法与半导体互连结构 Download PDF

Info

Publication number
CN111261578A
CN111261578A CN201811460134.6A CN201811460134A CN111261578A CN 111261578 A CN111261578 A CN 111261578A CN 201811460134 A CN201811460134 A CN 201811460134A CN 111261578 A CN111261578 A CN 111261578A
Authority
CN
China
Prior art keywords
layer
blind hole
metal
blind
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811460134.6A
Other languages
English (en)
Other versions
CN111261578B (zh
Inventor
吴秉桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811460134.6A priority Critical patent/CN111261578B/zh
Priority to PCT/CN2019/121911 priority patent/WO2020108603A1/en
Publication of CN111261578A publication Critical patent/CN111261578A/zh
Priority to US17/236,933 priority patent/US11769674B2/en
Priority to US18/235,456 priority patent/US20230395396A1/en
Application granted granted Critical
Publication of CN111261578B publication Critical patent/CN111261578B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开提供一种用于半导体互连结构的互连方法与半导体互连结构。互连方法包括：提供堆叠结构，堆叠结构包括多层键合的晶圆，每层晶圆的上表面设置有重布线层，重布线层包括多条金属导线；对堆叠结构垂直制作具有第一直径和第一长度的第一盲孔，第一盲孔在每层晶圆中的穿透位置位于金属导线之间，且第一直径小于金属导线的间距；以第一盲孔的中心为圆心制作具有第二直径和第一长度的第二盲孔，以使第二盲孔的侧壁露出金属导线，第二直径大于金属导线之间的间距；填充导电材料于第二盲孔。本公开的互连方法可以通过一次掩模刻蚀制程制作使堆叠结构中各层晶圆或芯片进行电连接的半导体互连结构。

Description

半导体结构的互连方法与半导体互连结构
技术领域
本公开涉及集成电路制造技术领域，具体而言，涉及一种用于半导 体互连结构的互连方法与半导体互连结构。
背景技术
在集成电路制造过程中，对多个芯片进行堆叠并建立机械连接和电 连接是减小集成电路体积的重要方法。现行的做法通常先对需要堆叠的 各芯片制作TSV(ThroughSilicon Vias，硅通孔)，然后形成每个TSV的 凸点(Micro-Bump)，最后使用片对片或片对晶圆的方式进行定位键合， 利用各凸点和TSV实现上层芯片和下层芯片的电连接。
首先，在片对片或片对晶圆的键合过程中，效率低导致成本高。另 外，需要预先对各芯片制作TSV，并制作凸点，在键合过程中定位失误、 连接失误的风险较大，容易导致上下层芯片之间的电连接通路断开，造 成良品率下降。
因此，需要一种能够克服上述问题的芯片间电连接解决方案。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公 开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现 有技术的信息。
发明内容
本公开的目的在于提供一种用于半导体互连结构的互连方法与半导 体互连结构，用于至少在一定程度上克服由于相关技术的限制和缺陷而 导致的半导体互连结构制造程序复杂、良品率低等问题。
根据本公开实施例的第一方面，提供一种用于半导体互连结构的互 连方法，包括：提供堆叠结构，所述堆叠结构包括多层键合的晶圆或芯 片，每层所述晶圆或芯片包括衬底和布线层，所述布线层包括多条金属 导线；对所述堆叠结构垂直制作具有第一直径和第一长度的第一盲孔， 所述第一盲孔在每层所述晶圆或芯片中的穿透位置位于所述金属导线之 间，且所述第一直径小于所述金属导线的间距，所述第一长度小于所述 堆叠结构的高度以所述第一盲孔的中心为中心制作具有第二直径和所述 第一长度的第二盲孔，以使所述第二盲孔的侧壁露出所述金属导线的端 面，所述第二直径大于所述金属导线之间的间距；填充导电材料于所述 第二盲孔。
在本公开的一种示例性实施例中，所述以所述第一盲孔的中心为中 心制作具有第二直径和所述第一长度的第二盲孔包括：
通过第一湿法蚀刻制程将所述第一盲孔位于每层所述晶圆或芯片衬 底中的部分扩宽至所述第二直径；
通过第二湿法蚀刻制程将所述第一盲孔位于每层所述晶圆或芯片的 布线层中的部分扩宽至所述第二直径以露出所述金属导线的端面，形成 所述第二盲孔。
在本公开的一种示例性实施例中，还包括：
在所述第二盲孔的内表面制作介电隔离层；
蚀刻所述介电隔离层以露出所述金属导线的端面和所述第二盲孔的 底部。
在本公开的一种示例性实施例中，所述在被蚀刻的材料表面制作介 电隔离层包括通过化学气相淀积工艺对被蚀刻的材料的表面沉积SiCN。
在本公开的一种示例性实施例中，所述蚀刻所述介电隔离层以露出 所述金属导线的端面和所述第二盲孔的底部包括：
通过等离子干蚀刻制程蚀刻所述金属导线位置的介电隔离层以露出 所述金属导线的端面、部分上表面和所述第二盲孔的底部。
在本公开的一种示例性实施例中，填充导电材料于所述第二盲孔包 括：
对所述第二盲孔的内壁和底部喷溅籽金属，所述籽金属包括钽或铜；
在所述第二盲孔内生长金属，所述金属包括铜。
在本公开的一种示例性实施例中，还包括：
对所述堆叠结构的底层进行研磨以露出填充于所述第二盲孔底部的 金属；
在所述金属的表面制作凸点。
在本公开的一种示例性实施例中，所述第一盲孔和所述第二盲孔的 截面形状包括圆形、多边形及不规则图形。
根据本公开的第二方面，提供一种半导体互连结构，包括：
堆叠结构，所述堆叠结构包括多层键合的晶圆或芯片，每层所述晶 圆或芯片包括衬底和布线层，所述布线层包括多条金属导线；
硅通孔，穿透所述堆叠结构，在每层所述晶圆或芯片上的穿透位置 的中心位于所述金属导线之间，所述硅通孔的侧壁与所述金属导线相交， 所述硅通孔通过如上所述的互连方法制作。
在本公开的一种示例性实施例中，所述硅通孔的截面形状包括圆形、 多边形及不规则图形。
本公开实施例提供的用于半导体互连结构的互连方法通过对键合的 晶圆或芯片制作穿透堆叠结构的盲孔并通过湿法刻蚀将该盲孔扩大以露 出堆叠结构中各晶圆或芯片的导线端面，最后对盲孔填充导电材料以形 成连接各引线的TSV，可以通过一次蚀刻制程制作连接各晶圆或芯片中 导线的互连结构，避免了相关技术中使用凸点实现芯片间电连接所导致 的制程复杂以及连接良品率低等问题。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解 释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合 本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地， 下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人 员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他 的附图。
图1是本公开示例性实施例中互连方法的流程图。
图2是本公开示例性实施例中步骤S102的示意图。
图3是本公开示例性实施例中步骤S104的示意图。
图4A～图4D是本公开示例性实施例中步骤S106的示意图。
图5A～图5G是本公开示例性实施例中步骤S108的示意图。
图6A和图6B是本公开示例性实施例中步骤S110的示意图。
图7是本公开实施例提供的一种半导体互连结构的示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式 能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提 供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构 思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以 任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供 许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域 技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中 的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其 它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公 开的各方面变得模糊。
此外，附图仅为本公开的示意性图解，图中相同的附图标记表示相 同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方 框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以 采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电 路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器 装置中实现这些功能实体。
下面结合附图对本公开示例实施方式进行详细说明。
图1示意性示出本公开示例性实施例中半导体互连方法的流程图。 参考图1，互连方法100可以包括：
步骤S102，提供堆叠结构，所述堆叠结构包括多层键合的晶圆，每 层所述晶圆的上表面设置有重布线层，所述重布线层包括多条金属导线；
步骤S104，对所述堆叠结构垂直制作具有第一直径和第一长度的第 一盲孔，所述第一盲孔在每层所述晶圆中的穿透位置位于所述金属导线 之间，且所述第一直径小于所述金属导线的间距；
步骤S106，以所述第一盲孔的中心为圆心制作具有第二直径和所述 第一长度的第二盲孔，以使所述第二盲孔的侧壁露出所述金属导线，所 述第二直径大于所述金属导线之间的间距；
步骤S108，填充导电材料于所述第二盲孔。
本公开实施例提供的用于半导体互连结构的互连方法通过对键合的 晶圆或芯片制作穿透堆叠结构的盲孔并通过湿法刻蚀将该盲孔扩大以露 出堆叠结构中各晶圆或芯片的导线端面，最后对盲孔填充导电材料以形 成连接各引线的TSV，可以通过一次蚀刻制程制作连接各晶圆或芯片中 导线的互连结构，避免了相关技术中使用凸点实现芯片间电连接所导致 的制程复杂以及连接良品率低等问题，降低了3D集成电路的制造成本 与时间。
下面，对互连方法100的各步骤进行详细说明。
图2是步骤S102提供的堆叠结构200的示意图。可以理解的是，在 图2之前还可以包括制作堆叠结构200的过程(例如将各晶圆或芯片键 合)，本公开于此不再赘述。
参考图2，堆叠结构可以包括晶圆堆叠结构和芯片堆叠结构，优选 为晶圆堆叠结构。堆叠结构200中各层晶圆或芯片均包括衬底A和布线 层B，布线层B中包括多条金属导线21，本公开实施例的目的即通过制 作一个TSV将各层位置对应的金属导线21连接起来，以实现各层晶圆 或芯片间的电连接。在图2中，各晶圆或芯片直接键合，避免了相关技 术中先制作TSV再制作凸点的繁琐制程。
图3是步骤S104对堆叠结构200垂直制作具有第一直径D1和第一 长度L1的第一盲孔H1的示意图。参考图3，第一盲孔H1在每层晶圆 或芯片中的穿透位置位于金属导线之间，且第一直径D1小于金属导线 的间距DL，第一长度L1小于堆叠结构的高度L2。第一直径D1可以根 据金属导线的间距DL而定，只要D1与DL的差值大于预设安全距离以 避免刻蚀到金属导线即可。
当需要制作多个互连结构时，可以对堆叠结构200制作多个第一盲 孔H1。制作第一盲孔例如可以通过涂胶、光刻、显影、蚀刻等相关制程 完成，本公开对此不作特殊限制。
图4A和图4B是步骤S106以第一盲孔H1的中心为中心制作具有 第二直径D2和第一长度L1的第二盲孔H2，以使第二盲孔H2的侧壁露 出金属导线21的端面。其中，第二直径D2大于金属导线的间距DL。
参考图4A，首先，可以通过第一湿法蚀刻制程将第一盲孔H1位于 每层晶圆或芯片衬底A中的部分扩宽至第二直径D2。第一湿法蚀刻支 撑例如为通过对第一盲孔H1灌注第一预设剂量的第一蚀刻溶液以蚀刻 宽度为D2-D1的衬底A，第一蚀刻溶液的种类和剂量可以根据衬底类型 而设置。
参考图4B，在图4A所示制程的基础上，通过第二湿法蚀刻制程将 第一盲孔位于每层晶圆或芯片的布线层B中的部分扩宽至第二直径D2 以露出金属导线21的端面，形成第二盲孔H2。第二湿法蚀刻制程例如 为通过对第一盲孔H1灌注第二预设剂量的第二蚀刻溶液以蚀刻宽度为 D2-D1的布线层B的介质部分，第二蚀刻溶液的种类和剂量可以根据介 质类型而设置，该介质例如为SiO2或Si3N4。
在图4A和图4B中，第二直径D2可以根据金属导线的间距DL来 确定，只要D2与DL的差值在预设范围内以能够露出金属导线21的端 面即可。
图4C和图4D分别是图4A和图4B所示制程中第二盲孔H2的截面 变化示意图。参考图4C，在图4A所示制程中，衬底A中盲孔的直径由 小变大。参考图4D，在图4B所示制程中，盲孔直径扩大后，布线层B 的中部分介质被蚀刻掉，露出金属导线21的端面。虽然图4C和图4D以第一盲孔和第二盲孔的截面形状为圆形进行示例，在本公开的其他实 施例中，第一盲孔和第二盲孔的截面形状还可以包括多边形、不规则图 形、平行四边形(菱形或方形)、圆角四边形等，本公开对此不作特殊限 制。
图5A～图5G是步骤S108填充导电材料于第二盲孔的示意图。
在图5A中，如要填充导电材料于第二盲孔，首先需要在第二盲孔 的内表面制作介电隔离层。制作介电隔离层22的过程例如可以为通过化 学气相淀积工艺对被蚀刻的材料的表面沉积SiCN，以使介电隔离层22 覆盖一或多个第二盲孔H2的内表面和堆叠结构200的上表面。在一些 实施例中，介电隔离层的材料也可以包括外层隔绝材料包括钽、氮化钽、碳氧化硅、碳化硅、氮化硅等材料，本公开不以此为限。
在图5B中，蚀刻介电隔离层以露出金属导线21的端面和第二盲孔 的底部。
图5C是图5B所示制程的放大图。参考图5C，可以通过等离子干 蚀刻制程蚀刻金属导线位置的介电隔离层22以露出金属导线21的端面、 部分上表面和第二盲孔H1的底部(即俯视可视部分)。此时，第二盲孔 在金属引线位置的的截面俯视图同图4B相同，无法看到金属引线的下 表面覆盖和第二盲孔侧壁的介电隔离层。
图5D是对第二盲孔的内壁和底部喷溅籽金属23的示意图，籽金属 例如包括铜。图5E是图5D所示制程的放大图。参考图5E，籽金属23 的喷溅位置可以包括第二盲孔的侧壁、金属导线端面的上表面和侧面、 第二盲孔的底部，以使钽或铜重新覆盖于金属导线后使后续填充的铜能 够与金属相连。
图5F是在第二盲孔内生长金属的示意图，该制程中金属例如为铜或 钨，生长金属的过程例如为电镀。
图5G是图5F所示制程的截面俯视图。
图6A～图6B是一个实施例中互连方法的又一个步骤S110的示意图。
步骤S110可以包括图6A所示的对所述堆叠结构的底层进行研磨以 露出填充于所述第二盲孔底部的金属，和图6B所示的在所述金属的表 面制作凸点24。该制程能够制备同其他堆叠结构进行互连的结构。
经过以上制程，形成的TSV使各层晶圆或芯片中的金属导线实现了 电连接，克服了相关技术通过制作凸点实现堆叠结构电连接时具有的制 程复杂、成本高、良品率低等缺点，提高了3D集成电路的制造效率。
图7是本公开实施例提供的一种半导体互连结构的示意图。
参考图7，半导体互连结构700可以包括：
堆叠结构71，堆叠结构包括多层键合的晶圆或芯片，每层晶圆或芯 片包括衬底和布线层，布线层包括多条金属导线72；
硅通孔TSV，穿透堆叠结构71，在每层晶圆或芯片上的穿透位置的 中心位于金属导线72之间，硅通孔TSV的侧壁与金属导线72相交，金 属导线72的端面伸入硅通孔TSV的内部。硅通孔TSV通过如图2～图 5F所示的互连方法制作，主体包括铜与钨等金属，外层隔绝材料包括钽、 氮化钽、碳氮化硅、碳氧化硅、碳化硅、氮化硅等。硅通孔TSV的接面 包括但不限于圆形、四边形(正方形、长方形、平行四边形、菱形)、多 边形及其他不规则图形。
本公开实施例提供的半导体互连结构在各芯片之间不设置凸点，且 能够通过一次TSV制程完成多层芯片之间的金属互连，避免了相关技术 中通过凸点进行芯片间电连接容易造成的对位不准、连接缺陷等问题， 提高了制造3D集成电路的效率和良品率。
此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理 的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不 表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是 例如在多个模块中同步或异步执行的。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想 到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或 者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原 理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说 明书和实施例仅被视为示例性的，本公开的真正范围和构思由权利要求 指出。

Claims (10)

1.一种用于半导体结构的互连方法，其特征在于，包括：
提供堆叠结构，所述堆叠结构包括多层键合的晶圆或芯片，每层所述晶圆或芯片包括衬底和布线层，所述布线层包括多条金属导线；
对所述堆叠结构垂直制作具有第一直径和第一长度的第一盲孔，所述第一盲孔在每层所述晶圆或芯片中的穿透位置位于所述金属导线之间，且所述第一直径小于所述金属导线的间距，所述第一长度小于所述堆叠结构的高度；
以所述第一盲孔的中心为中心制作具有第二直径和所述第一长度的第二盲孔，以使所述第二盲孔的侧壁露出所述金属导线的端面，所述第二直径大于所述金属导线之间的间距；
填充导电材料于所述第二盲孔。
2.如权利要求1所述的互连方法，其特征在于，所述以所述第一盲孔的中心为中心制作具有第二直径和所述第一长度的第二盲孔包括：
通过第一湿法蚀刻制程将所述第一盲孔位于每层所述晶圆或芯片衬底中的部分扩宽至所述第二直径；
通过第二湿法蚀刻制程将所述第一盲孔位于每层所述晶圆或芯片的布线层中的部分扩宽至所述第二直径以露出所述金属导线的端面，形成所述第二盲孔。
3.如权利要求2所述的互连方法，其特征在于，所述填充导电材料于所述第二盲孔包括：
在所述第二盲孔的内表面制作介电隔离层；
蚀刻所述介电隔离层以露出所述金属导线的端面和所述第二盲孔的底部。
4.如权利要求3所述的互连方法，其特征在于，所述在被蚀刻的材料表面制作介电隔离层包括通过化学气相淀积工艺对被蚀刻的材料的表面沉积SiCN。
5.如权利要求3所述的互连方法，其特征在于，所述蚀刻所述介电隔离层以露出所述金属导线的端面和所述第二盲孔的底部包括：
通过等离子干蚀刻制程蚀刻所述金属导线位置的介电隔离层以露出所述金属导线的端面、部分上表面和所述第二盲孔的底部。
6.如权利要求5所述的互连方法，其特征在于，填充导电材料于所述第二盲孔包括：
对所述第二盲孔的内壁和底部喷溅籽金属，所述籽金属包括钽或铜；
在所述第二盲孔内生长金属，所述金属包括铜。
7.如权利要求1所述的互连方法，其特征在于，还包括：
对所述堆叠结构的底层进行研磨以露出填充于所述第二盲孔底部的金属；
在所述金属的表面制作凸点。
8.如权利要求1所述的互连方法，其特征在于，所述第一盲孔和所述第二盲孔的截面形状包括圆形、多边形及不规则图形。
9.一种半导体互连结构，其特征在于，包括：
堆叠结构，所述堆叠结构包括多层键合的晶圆或芯片，每层所述晶圆或芯片包括衬底和布线层，所述布线层包括多条金属导线；
硅通孔，穿透所述堆叠结构，在每层所述晶圆或芯片上的穿透位置的中心位于所述金属导线之间，所述硅通孔的侧壁与所述金属导线相交，所述硅通孔通过如权利要求1-8所述的互连方法制作。
10.如权利要求9所述的半导体互连结构，其特征在于，所述硅通孔的截面形状包括圆形、多边形及不规则图形。
CN201811460134.6A 2018-11-30 2018-11-30 半导体结构的互连方法与半导体互连结构 Active CN111261578B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201811460134.6A CN111261578B (zh) 2018-11-30 2018-11-30 半导体结构的互连方法与半导体互连结构
PCT/CN2019/121911 WO2020108603A1 (en) 2018-11-30 2019-11-29 Method for fabricating semiconductor interconnect structure and semiconductor structure thereof
US17/236,933 US11769674B2 (en) 2018-11-30 2021-04-21 Method for fabricating semiconductor interconnect structure and semiconductor structure thereof
US18/235,456 US20230395396A1 (en) 2018-11-30 2023-08-18 Method for fabricating semiconductor interconnect structure and semiconductor structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811460134.6A CN111261578B (zh) 2018-11-30 2018-11-30 半导体结构的互连方法与半导体互连结构

Publications (2)

Publication Number Publication Date
CN111261578A true CN111261578A (zh) 2020-06-09
CN111261578B CN111261578B (zh) 2024-07-19

Family

ID=70950470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811460134.6A Active CN111261578B (zh) 2018-11-30 2018-11-30 半导体结构的互连方法与半导体互连结构

Country Status (1)

Country Link
CN (1) CN111261578B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100109164A1 (en) * 2008-10-31 2010-05-06 Samsung Electronics Co., Ltd. Stacked integrated circuit package fabrication methods that use vias formed and filled after stacking, and related stacked integrated circuit package structures
US20140151896A1 (en) * 2012-12-05 2014-06-05 International Business Machines Corporation Implementing enhanced power supply distribution and decoupling utilizing tsv exclusion zone
CN104319258A (zh) * 2014-09-28 2015-01-28 武汉新芯集成电路制造有限公司 一种硅穿孔工艺
CN107768344A (zh) * 2017-10-26 2018-03-06 睿力集成电路有限公司 半导体封装系统整合装置及其制造方法
CN209045544U (zh) * 2018-11-30 2019-06-28 长鑫存储技术有限公司 半导体互连结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100109164A1 (en) * 2008-10-31 2010-05-06 Samsung Electronics Co., Ltd. Stacked integrated circuit package fabrication methods that use vias formed and filled after stacking, and related stacked integrated circuit package structures
US20140151896A1 (en) * 2012-12-05 2014-06-05 International Business Machines Corporation Implementing enhanced power supply distribution and decoupling utilizing tsv exclusion zone
CN104319258A (zh) * 2014-09-28 2015-01-28 武汉新芯集成电路制造有限公司 一种硅穿孔工艺
CN107768344A (zh) * 2017-10-26 2018-03-06 睿力集成电路有限公司 半导体封装系统整合装置及其制造方法
CN209045544U (zh) * 2018-11-30 2019-06-28 长鑫存储技术有限公司 半导体互连结构

Also Published As

Publication number Publication date
CN111261578B (zh) 2024-07-19

Similar Documents

Publication Publication Date Title
US20240170457A1 (en) Stacked integrated circuits with redistribution lines
US7825024B2 (en) Method of forming through-silicon vias
JP4366510B2 (ja) 垂直型接続部を使用したチップおよびウェハ集積方法
JP5271985B2 (ja) 集積回路構造
US9613847B2 (en) Integration of shallow trench isolation and through-substrate vias into integrated circuit designs
CN102364671B (zh) 制造硅通孔的方法
US9484293B2 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
TW201715620A (zh) 傳導阻障直接混合型接合
TWI447850B (zh) 直通基材穿孔結構及其製造方法
US9437578B2 (en) Stacked IC control through the use of homogenous region
CN113643994A (zh) 用于凸块下金属结构的套环及相关联的系统及方法
TW201426963A (zh) 晶圓堆疊結構及其製作方法
US9418933B2 (en) Through-substrate via formation with improved topography control
JP2009532874A (ja) 回路の三次元的な統合において用いられるバリヤ
CN111128972A (zh) 晶圆堆叠方法与晶圆堆叠结构
CN209045544U (zh) 半导体互连结构
CN209045540U (zh) 半导体结构
CN111261578B (zh) 半导体结构的互连方法与半导体互连结构
TW202240777A (zh) 半導體結構及其形成方法
US11769674B2 (en) Method for fabricating semiconductor interconnect structure and semiconductor structure thereof
CN111261602A (zh) 半导体结构的互连方法与半导体结构
CN103377990A (zh) 硅通孔结构
CN111261603A (zh) 用于半导体结构的互连方法与半导体结构
CN221596445U (zh) 导电通孔结构及半导体结构
CN103378030A (zh) 硅通孔结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant