CN111261603A - 用于半导体结构的互连方法与半导体结构 - Google Patents

用于半导体结构的互连方法与半导体结构 Download PDF

Info

Publication number
CN111261603A
CN111261603A CN201811460125.7A CN201811460125A CN111261603A CN 111261603 A CN111261603 A CN 111261603A CN 201811460125 A CN201811460125 A CN 201811460125A CN 111261603 A CN111261603 A CN 111261603A
Authority
CN
China
Prior art keywords
blind
blind hole
metal
mask
stacked structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811460125.7A
Other languages
English (en)
Inventor
吴秉桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811460125.7A priority Critical patent/CN111261603A/zh
Publication of CN111261603A publication Critical patent/CN111261603A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开提供一种用于半导体结构的互连方法与半导体结构。互连方法包括：提供堆叠结构，堆叠结构包括多层键合的晶圆或芯片，每层晶圆或芯片包括衬底和布线层，布线层包括多条金属导线；形成硅通孔于所述堆叠结构，所述硅通孔与部分所述金属导线相连接；填充导电材料于所述硅通孔。本公开的互连方法可以通过一次掩模刻蚀制程制作使堆叠结构中各层晶圆或芯片进行电连接。

Description

用于半导体结构的互连方法与半导体结构
技术领域
本公开涉及集成电路制造技术领域，具体而言，涉及一种用于半导体结构的互连方法与半导体结构。
背景技术
在集成电路制造过程中，对多个芯片进行堆叠并建立机械连接和电连接是减小集成电路体积的重要方法。现行的做法通常先对需要堆叠的各芯片制作TSV(ThroughSilicon Vias，硅通孔)，然后形成每个TSV的凸点(Micro-Bump)，最后使用片对片或片对晶圆的方式进行定位键合，利用各凸点和TSV实现上层芯片和下层芯片的电连接。
首先，在片对片或片对晶圆的键合过程中，效率低导致成本高。另外，需要预先对各芯片制作TSV，并制作凸点，在键合过程中定位失误、连接失误的风险较大，容易导致上下层芯片之间的电连接通路断开，造成良品率下降。
因此，需要一种能够克服上述问题的芯片间电连接解决方案。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种用于半导体结构的互连方法与半导体结构，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的半导体结构制造程序复杂、良品率低等问题。
根据本公开的第一方面，提供一种用于半导体结构的互连方法，包括：
提供堆叠结构，所述堆叠结构包括多层键合的晶圆或芯片，每层所述晶圆或芯片包括衬底和布线层，所述布线层包括多条金属导线；
形成硅通孔于所述堆叠结构，所述硅通孔与部分所述金属导线相连接；
填充导电材料于所述硅通孔。
在本公开的示例性实施例中，形成硅通孔于所述堆叠结构包括：
对所述堆叠结构垂直制作具有直径为D1n和长度为L1n的m个第一盲孔H1n，所述第一盲孔H1n在所述晶圆或芯片中的穿透位置位于所述金属导线之间，且D1n小于所述金属导线的间距DLn，L1n小于所述堆叠结构的高度L0；
对所述m个第一盲孔的内部和所述堆叠结构的上表面涂覆掩模；
对所述m个第一盲孔上部的掩模进行干刻蚀以在第一盲孔H1n中从上至下去除长度为L2n的掩模；
在每个所述第一盲孔H1n中去除掩模的部位制作直径为D2n和长度为L2n的第二盲孔H2n，使所述第二盲孔的侧壁露出所述金属导线的端面；
去除全部掩模。
在本公开的示例性实施例中，所述对所述m个第一盲孔上部的掩模进行干刻蚀以在第一盲孔H1n中从上至下去除长度为L2n的掩模包括重复以下步骤：
通过光刻制程在第一盲孔H1n正对的堆叠结构上表面去除宽度为L3的掩模；
通过干式剥离制程在所述第一盲孔H1n中从上之下去除长度为L1n的掩模。
在本公开的示例性实施例中，所述在每个所述第一盲孔H1n中去除掩模的部位制作直径为D2n和长度为L2n的第二盲孔H2n包括：
通过第一湿法蚀刻制程将所述第一盲孔在x层所述晶圆或芯片衬底中的部分扩宽至D2n，所述x层所述晶圆或芯片衬底在所述第一盲孔去除掩模的长度范围内；
通过第二湿法蚀刻制程将所述第一盲孔在所述x层所述晶圆或芯片的布线层中的部分扩宽至D2n以露出所述金属导线的端面，形成所述第二盲孔H2n。
在本公开的示例性实施例中，所述填充导电材料于所述硅通孔包括：
在所述第一盲孔和所述第二盲孔的内表面制作介电隔离层；
蚀刻所述介电隔离层以露出所述金属导线的端面和所述第一盲孔的底部；
填充导电材料于全部所述第一盲孔和全部所述第二盲孔。
在本公开的示例性实施例中，所述蚀刻所述介电隔离层以露出所述金属导线的端面和所述第一盲孔的底部包括：
通过等离子干蚀刻制程蚀刻所述金属导线位置的介电隔离层以露出所述金属导线的端面、部分上表面和所述第一盲孔的底部。
在本公开的示例性实施例中，填充导电材料于全部所述第一盲孔和全部所述第二盲孔包括：
对所述第一盲孔和所述第二盲孔的内壁和底部喷溅籽金属，所述籽金属包括铜；
在所述第一盲孔和所述第二盲孔内生长金属，所述金属包括铜。
在本公开的示例性实施例中，还包括：
对所述堆叠结构的底层进行研磨以露出填充于所述硅通孔底部的导电材料；
在所述导电材料的表面制作凸点。
在本公开的示例性实施例中，所述硅通孔的截面形状包括圆形、多边形及不规则图形。
根据本公开的第二方面，提供一种半导体结构，包括：
堆叠结构，所述堆叠结构包括多层键合的晶圆或芯片，每层所述晶圆或芯片包括衬底和布线层，所述布线层包括多条金属导线；
m个硅通孔，通过如上述任意一项所述的互连方法制作，穿透所述堆叠结构，在每层所述晶圆或芯片上的穿透位置的中心位于所述金属导线之间，所述硅通孔包括：
第一部分，具有小于所述金属导线的间距的第一直径；
第二部分，具有大于所述金属导线的间距的第二直径，耦接于所述第一部分的上表面且与所述第一部分中心对齐，侧壁与部分所述晶圆或芯片的所述金属导线相交。
在本公开的示例性实施例中，所述硅通孔的截面形状包括圆形、多边形及不规则图形。
本公开实施例提供的用于半导体结构的互连方法通过对键合的晶圆或芯片制作穿透堆叠结构的盲孔并通过湿法刻蚀将该盲孔扩大以露出堆叠结构中预设晶圆或芯片的导线端面，最后对盲孔填充导电材料以形成连接预设导线的TSV，可以通过一次蚀刻制程制作多个连接不同晶圆或芯片导线的互连结构，避免了相关技术中使用凸点实现芯片间电连接所导致的制程复杂以及连接良品率低等问题。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A、图1B和图1C是本公开示例性实施例中互连方法的流程图和子流程图。
图2是步骤S1的示意图。
图3是步骤S21的示意图。
图4是步骤S22的示意图。
图5A～图5E是步骤S23的示意图。
图6A～图6D是步骤S24的示意图。
图7是步骤S25的示意图。
图8A～图8G是步骤S3的示意图。
图9A～图9B是是步骤S4的示意图。
图10是本公开实施例提供的半导体结构的示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。
此外，附图仅为本公开的示意性图解，图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
下面结合附图对本公开示例实施方式进行详细说明。
图1A、图1B、图1C示意性示出本公开示例性实施例中半导体互连方法的流程图和子流程图。参考图1A，互连方法100可以包括：
步骤S1，提供堆叠结构，所述堆叠结构包括多层键合的晶圆或芯片，每层所述晶圆或芯片包括衬底和布线层，所述布线层包括多条金属导线；
步骤S2，形成硅通孔于所述堆叠结构，所述硅通孔与部分所述金属导线相连接；
步骤S3，填充导电材料于所述硅通孔。
本公开实施例提供的用于半导体结构的互连方法通过对键合的晶圆或芯片制作穿透堆叠结构的盲孔并通过湿法刻蚀将该盲孔扩大以露出堆叠结构中预设晶圆或芯片的导线端面，最后对盲孔填充导电材料以形成连接预设导线的TSV，可以通过一次蚀刻制程制作多个连接不同晶圆或芯片导线的互连结构，避免了相关技术中使用凸点实现芯片间电连接所导致的制程复杂以及连接良品率低等问题。
图1B是步骤S2的子流程图。参考图1B，在一些实施例中，步骤S2可以包括：
步骤S21，对所述堆叠结构垂直制作直径为D1n和长度为L1n的m个第一盲孔，所述第一盲孔H1n在所述晶圆或芯片中的穿透位置位于所述金属导线之间，且D1n小于所述金属导线的间距，L1n小于所述堆叠结构的高度L0；
步骤S22，对所述m个第一盲孔的内部和所述堆叠结构的上表面涂覆掩模；
步骤S23，对所述m个第一盲孔上部的掩模进行干刻蚀以在第一盲孔H1n中从上至下去除长度为L2n的掩模；
步骤S24，在所述第一盲孔H1n中去除掩模的部位制作直径为D2n和长度为L2n的第二盲孔H2n，使所述第二盲孔的侧壁露出所述金属导线的端面；
步骤S25，去除全部掩模。
图1C是步骤S3的子流程图。参考图1C，在一些实施例中，步骤S3可以包括：
步骤31，在所述第一盲孔和所述第二盲孔的内表面制作介电隔离层；
步骤32，蚀刻所述介电隔离层以露出所述金属导线的端面和所述第一盲孔的底部；
步骤33，填充导电材料于全部所述第一盲孔和所述第二盲孔。
下面，对互连方法100的各步骤进行详细说明。
图2是步骤S1提供的堆叠结构200的示意图。可以理解的是，在图2之前还可以包括制作堆叠结构200的过程(例如将各晶圆或芯片键合)，本公开于此不再赘述。
参考图2，堆叠结构可以包括晶圆堆叠结构和芯片堆叠结构，优选为晶圆堆叠结构。堆叠结构200中各层晶圆或芯片均包括衬底A和布线层B，布线层B中包括多条金属导线21，本公开实施例的目的即通过制作一个TSV将各层位置对应的金属导线21连接起来，以实现各层晶圆或芯片间的电连接。在图2中，各晶圆或芯片直接键合，避免了相关技术中先制作TSV再制作凸点的繁琐制程。
图3是步骤S21对堆叠结构200垂直制作具有直径为D1n和长度为L1n的m个第一盲孔H1n的示意图，其中n为序号。参考图3，每个第一盲孔H1n在每层晶圆或芯片中的穿透位置位于金属导线21之间，且D1n小于金属导线的间距DLn，L1n小于堆叠结构的高度L0。每个第一盲孔的直径D1n可以根据其对应的金属导线的间距DLn而定，只要D1n与DLn的差值大于预设安全距离以避免刻蚀到金属导线即可。
制作第一盲孔例如可以通过涂胶、光刻、显影、蚀刻等相关制程完成，本公开对此不作特殊限制。
图4是步骤S22对m个第一盲孔的内部和堆叠结构的上表面涂覆掩模22的示意图。掩模材料例如可以为、SiN、SiO2等，涂覆掩模例如可以通过CVD(Chemical VaporDeposition，化学气相沉积)制程对每个第一盲孔的内部和堆叠结构的上表面沉积上述材料以形成无机薄膜。
图5A～图5E是步骤S23对m个第一盲孔上部的掩模进行干刻蚀以在第一盲孔H1n中从上至下去除长度为L2n的掩模的示意图。
参考图5A，首先，通过光刻制程在第一盲孔H1n正对的堆叠结构上表面去除宽度为Lw的掩模，例如通过涂覆光刻胶23来定位去除掩模的位置。
参考图5B，在图5A所示制程之后，通过干式剥离制程在第一盲孔H1n中从上之下去除长度为L2n的掩模。在此步骤中，每个第一盲孔对应的掩模去除长度可以根据其要连接的晶圆或芯片的层数x来确定。
参考图5C～图5E，重复以上制程，直至完成对m个第一盲孔的干刻蚀。在图5C，重复涂胶进行光刻；在图5D，对下一个第一盲孔进行干刻蚀；在图5E，完成对所有第一盲孔的干刻蚀后清除光刻胶。
图6A～图6B是步骤S24在每个第一盲孔中去除掩模的部位制作直径为D2n和长度为L2n的第二盲孔H2n，使第二盲孔H2n的侧壁露出金属导线的端面的示意图。其中，D2n大于其对应的金属导线的间距DLn。
参考图6A，首先，可以通过第一湿法蚀刻制程将第n个第一盲孔H1n位于x层晶圆或芯片衬底A中的部分扩宽至第二直径D2n。第一湿法蚀刻例如为通过对第一盲孔H1n灌注第一预设剂量的第一蚀刻溶液以蚀刻宽度为D2n-D1n的衬底A，第一蚀刻溶液的种类和剂量可以根据衬底类型而设置。
参考图6B，在图6A所示制程的基础上，通过第二湿法蚀刻制程将第一盲孔H1n位于x层晶圆或芯片的布线层B中的部分扩宽至第二直径D2n以露出金属导线21的端面，形成第二盲孔H2n。第二湿法蚀刻制程例如为通过对第一盲孔H1n灌注第二预设剂量的第二蚀刻溶液以蚀刻宽度为D2n-D1n的布线层B的介质部分，第二蚀刻溶液的种类和剂量可以根据介质类型而设置，该介质例如为SiO2或Si3N4。
在图6A和图6B中，第二直径D2n可以根据金属导线的间距DLn来确定，只要D2n与DLn的差值在预设范围内以能够露出金属导线21的端面即可。
图6C和图6D分别是图6A和图6B所示制程中第二盲孔H2n的截面变化示意图。参考图6C，在图6A所示制程中，衬底A中盲孔的直径由小变大。参考图6D，在图6B所示制程中，盲孔直径扩大后，布线层B的中部分介质被蚀刻掉，露出金属导线21的端面。虽然图6C和图6D以第一盲孔和第二盲孔的截面形状为圆形进行示例，在本公开的其他实施例中，第一盲孔和第二盲孔的截面形状还可以包括多边形、不规则图形、平行四边形(菱形或方形)、圆角四边形等，本公开对此不作特殊限制。
图7是步骤S25去除全部掩模的示意图。
参考图7，去除全部掩模可以通过使用湿法刻蚀制程利用材料不同的选择比去除各盲孔的掩模材料或其他方法进行，本公开对此不作特殊限定。
图8A～图8G是步骤S3填充导电材料于硅通孔的示意图。
在图8A中，如要填充导电材料于第一盲孔和第二盲孔，首先需要在第二盲孔的内表面制作介电隔离层。制作介电隔离层24的过程例如可以为通过化学气相淀积工艺对被蚀刻的材料的表面沉积SiCN，以使介电隔离层24覆盖第一盲孔H1n和第二盲孔H2n的内表面和堆叠结构的上表面。
在图8B中，蚀刻介电隔离层以露出金属导线21的端面和第一盲孔的底部。
图8C是图8B所示制程的放大图。参考图8C，可以通过等离子干蚀刻制程蚀刻金属导线位置的介电隔离层24以露出金属导线21的端面、部分上表面和第一盲孔H1n的底部。此时，第二盲孔在金属引线位置的的截面俯视图无法看到金属引线的下表面覆盖和第二盲孔侧壁的介电隔离层。
图8D是对第一盲孔和第二盲孔的内壁和底部喷溅籽金属25的示意图，籽金属25例如包括钽和/或铜。图8E是图8D所示制程的放大图。参考图8E，籽金属25的喷溅位置可以包括第一盲孔和第二盲孔的侧壁、金属导线端面的上表面和侧面、第一盲孔的底部，以使钽或铜重新覆盖于金属导线后使后续填充的铜能够与金属相连。
图8F是在第一盲孔和第二盲孔内生长金属的示意图，该制程中金属例如为铜或钨，生长金属的过程例如为电镀。
图8G是图8F所示制程的截面俯视图。
图9A～图9B是一个实施例中互连方法的又一个步骤S4的示意图。
步骤S4可以包括图9A所示的对所述堆叠结构的底层进行研磨以露出填充于每个硅通孔底部的导电材料，和图9B所示的在导电材料的表面制作凸点26。该制程能够制备同其他堆叠结构进行互连的结构。
经过以上制程，同时形成的不同TSV能使不同层晶圆或芯片中的金属导线实现电连接，克服了相关技术通过制作凸点实现堆叠结构电连接时具有的制程复杂、成本高、良品率低等缺点，提高了3D集成电路的制造效率。
图10是本公开实施例提供的一种半导体结构的示意图。
参考图10，半导体结构1000可以包括：
堆叠结构101，堆叠结构包括多层键合的晶圆或芯片，每层晶圆或芯片包括衬底和布线层，布线层包括多条金属导线102；
m个硅通孔TSV，可以通过如上的互连方法制作，穿透堆叠结构101，在每层晶圆或芯片上的穿透位置的中心位于金属导线之间，硅通孔n包括：
第一部分H1n，具有小于金属导线102的间距DLn的第一直径D1n；
第二部分H2n，具有第二直径D2n，第二直径D2n大于金属导线102的间距DLn，耦接于第一部分的上表面且与第一部分中心对齐，第二部分的侧壁与第n预设值个晶圆或芯片的金属导线102相交，金属导线102的端面伸入第二部分H2n的内部。硅通孔TSV主体包括铜与钨等金属，外层隔绝材料包括钽、氮化钽与碳氮化硅等。硅通孔TSV的截面包括但不限于圆形、四边形(正方形、长方形、平行四边形、菱形)、多边形及其他不规则图形。
本公开实施例提供的半导体结构在各芯片之间不设置凸点，且能够通过一次TSV制程完成多个连接不同层芯片的金属互连结构，避免了相关技术中通过凸点进行芯片间电连接容易造成的对位不准、连接缺陷等问题，提高了制造3D集成电路的效率和良品率。
此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和构思由权利要求指出。

Claims (11)

1.一种用于半导体结构的互连方法，其特征在于，包括：
提供堆叠结构，所述堆叠结构包括多层键合的晶圆或芯片，每层所述晶圆或芯片包括衬底和布线层，所述布线层包括多条金属导线；
形成硅通孔于所述堆叠结构，所述硅通孔与部分所述金属导线相连接；
填充导电材料于所述硅通孔。
2.如权利要求1所述的互连方法，其特征在于，所述形成硅通孔于所述堆叠结构包括：
对所述堆叠结构垂直制作具有直径为D1n和长度为L1n的m个第一盲孔H1n，所述第一盲孔H1n在所述晶圆或芯片中的穿透位置位于所述金属导线之间，且D1n小于所述金属导线的间距DLn，L1n小于所述堆叠结构的高度L0；
对所述m个第一盲孔的内部和所述堆叠结构的上表面涂覆掩模；
对所述m个第一盲孔上部的掩模进行干刻蚀以在第一盲孔H1n中从上至下去除长度为L2n的掩模；
在所述第一盲孔H1n中去除掩模的部位制作直径为D2n和长度为L2n的第二盲孔H2n，使所述第二盲孔的侧壁露出所述金属导线的端面；
去除全部掩模。
3.如权利要求2所述的互连方法，其特征在于，所述对所述m个第一盲孔上部的掩模进行干刻蚀以在第一盲孔H1n中从上至下去除长度为L2n的掩模包括重复以下步骤：
通过光刻制程在第一盲孔H1n正对的堆叠结构上表面去除宽度为L3的掩模；
通过干式剥离制程在所述第一盲孔H1n中从上之下去除长度为L1n的掩模。
4.如权利要求2所述的互连方法，其特征在于，所述在每个所述第一盲孔H1n中去除掩模的部位制作直径为D2n和长度为L2n的第二盲孔H2n包括：
通过第一湿法蚀刻制程将所述第一盲孔在x层所述晶圆或芯片衬底中的部分扩宽至D2n，所述x层所述晶圆或芯片衬底在所述第一盲孔去除掩模的长度范围内；
通过第二湿法蚀刻制程将所述第一盲孔在所述x层所述晶圆或芯片的布线层中的部分扩宽至D2n以露出所述金属导线的端面，形成所述第二盲孔H2n。
5.如权利要求2所述的互连方法，其特征在于，所述填充导电材料于所述硅通孔包括：
在所述第一盲孔和所述第二盲孔的内表面制作介电隔离层；
蚀刻所述介电隔离层以露出所述金属导线的端面和所述第一盲孔的底部；
填充导电材料于全部所述第一盲孔和所述第二盲孔。
6.如权利要求5所述的互连方法，其特征在于，所述蚀刻所述介电隔离层以露出所述金属导线的端面和所述第一盲孔的底部包括：
通过等离子干蚀刻制程蚀刻所述金属导线位置的介电隔离层以露出所述金属导线的端面、部分上表面和所述第一盲孔的底部。
7.如权利要求5所述的互连方法，其特征在于，填充导电材料于全部所述第一盲孔和全部所述第二盲孔包括：
对所述第一盲孔和所述第二盲孔的内壁和底部喷溅籽金属，所述籽金属包括铜；
在所述第一盲孔和所述第二盲孔内生长金属，所述金属包括铜。
8.如权利要求1所述的互连方法，其特征在于，还包括：
对所述堆叠结构的底层进行研磨以露出填充于所述硅通孔底部的导电材料；
在所述导电材料的表面制作凸点。
9.如权利要求1所述的互连方法，其特征在于，所述硅通孔的截面形状包括圆形、多边形及不规则图形。
10.一种半导体结构，其特征在于，包括：
堆叠结构，所述堆叠结构包括多层键合的晶圆或芯片，每层所述晶圆或芯片包括衬底和布线层，所述布线层包括多条金属导线；
m个硅通孔，穿透所述堆叠结构，位于所述金属导线之间，所述硅通孔包括：
第一部分，具有小于所述金属导线的间距的第一直径；
第二部分，具有大于所述金属导线的间距的第二直径，耦接于所述第一部分的上表面且与所述第一部分中心对齐，侧壁与部分所述晶圆或芯片的所述金属导线相交。
11.如权利要求10所述的半导体结构，其特征在于，所述硅通孔的截面形状包括圆形、多边形及不规则图形。
CN201811460125.7A 2018-11-30 2018-11-30 用于半导体结构的互连方法与半导体结构 Pending CN111261603A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811460125.7A CN111261603A (zh) 2018-11-30 2018-11-30 用于半导体结构的互连方法与半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811460125.7A CN111261603A (zh) 2018-11-30 2018-11-30 用于半导体结构的互连方法与半导体结构

Publications (1)

Publication Number Publication Date
CN111261603A true CN111261603A (zh) 2020-06-09

Family

ID=70946590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811460125.7A Pending CN111261603A (zh) 2018-11-30 2018-11-30 用于半导体结构的互连方法与半导体结构

Country Status (1)

Country Link
CN (1) CN111261603A (zh)

Similar Documents

Publication Publication Date Title
US20240170457A1 (en) Stacked integrated circuits with redistribution lines
TWI653695B (zh) 封裝體及其形成方法
JP4366510B2 (ja) 垂直型接続部を使用したチップおよびウェハ集積方法
US8970047B2 (en) Method for creating a 3D stacked multichip module
JP5504070B2 (ja) 集積回路構造を形成する方法
US9484293B2 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
US8367472B2 (en) Method of fabricating a 3-D device
TWI420590B (zh) 積體電路結構與其形成方法
JP6175701B2 (ja) ３ｄ積層マルチチップモジュールの製造方法
TWI447850B (zh) 直通基材穿孔結構及其製造方法
TW201532221A (zh) 半導體元件及其製造方法
CN101740484A (zh) 形成穿透硅通孔的方法
CN101714539A (zh) 用于tsv铜附着的z形结构
CN209045540U (zh) 半导体结构
KR100787371B1 (ko) 전극 및 반도체 장치 제조 방법
CN209045544U (zh) 半导体互连结构
EP2672511A1 (en) Method for creating a 3D stacked multichip module
CN111261602A (zh) 半导体结构的互连方法与半导体结构
TW201624550A (zh) 半導體晶圓之接合結構的形成方法
CN111261603A (zh) 用于半导体结构的互连方法与半导体结构
KR101109053B1 (ko) 관통 비아홀이 형성된 웨이퍼 및 이에 대한 적층방법
CN111261578B (zh) 半导体结构的互连方法与半导体互连结构
US11769674B2 (en) Method for fabricating semiconductor interconnect structure and semiconductor structure thereof
KR20140132550A (ko) 휨 방지층을 구비하는 적층형 반도체 패키지 및 그 제조방법
CN209045541U (zh) 半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination