CN112466839B - 一种锗硅-硅通孔结构及其制备方法 - Google Patents
一种锗硅-硅通孔结构及其制备方法 Download PDFInfo
- Publication number
- CN112466839B CN112466839B CN202011327436.3A CN202011327436A CN112466839B CN 112466839 B CN112466839 B CN 112466839B CN 202011327436 A CN202011327436 A CN 202011327436A CN 112466839 B CN112466839 B CN 112466839B
- Authority
- CN
- China
- Prior art keywords
- layer
- copper
- groove
- isolation medium
- wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种锗硅‑硅通孔结构及其制备方法,所述TSV结构包括:复合衬底结构,所述复合衬底结构内部设置有上下导通的通孔结构,所述复合衬底结构包括衬底层,所述衬底层顶部设置有多个复合层,所述复合层包括锗硅材料层和硅材料层;沟槽结构;电感结构,所述电感结构设置在所述沟槽结构内壁和所述通孔结构内壁,且所述电感结构将所述沟槽结构内部完全填充;铜互连结构;其中,所述电感结构上分别设置有第一顶部接触层和第一底部接触层,所述铜互连结构上下两端分别连接有第二顶部接触层和第二底部接触层,本发明制备得到的TSV结构不仅可以实现芯片之间的垂直连接,而且具有高电感值的电感结构,提高了TSV结构的性能。
Description
技术领域
本发明涉及集成电路技术领域,尤其涉及一种锗硅-硅通孔结构及其制备方法。
背景技术
随着集成电路工艺技术的高速发展,微电子封装技术逐渐成为制约半导体技术发展的主要因素,为了实现电子封装的高密度化,获得更优越的性能和更低的总体成本,技术人员研究出一系列先进的封装技术。其中三维封装技术具有良好的电学性能以及较高的可靠性,同时能实现较高的封装密度,被广泛应用于各种高速电路以及小型化系统中。
而硅通孔(Through Silicon Vias,TSV)技术是三维集成电路中堆叠芯片实现互连的一种新技术,通过在硅圆片上制作出许多垂直互连TSV结构来实现不同芯片之间的电互连,TSV技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小,并且大大改善芯片速度和低功耗的性能,是目前电子封装技术中最引人注目的一种技术。
然而目前所制备的TSV结构,其功能局限在作为上下芯片之间的互连通道,并没有其它的功能,而电感作为集成电路中一种重要的无源器件,电感可以用于制作滤波器和震荡器,这些器件都需要高电感值,而传统的TSV结构中不具备高电感值的电感结构。
因此,有必要提供一种新型的锗硅-硅通孔结构及其制备方法以解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种锗硅-硅通孔结构及其制备方法,制备得到具有高电感值电感结构的TSV结构,提高了TSV结构的性能。
为实现上述目的,本发明的所述一种锗硅-硅通孔结构,包括:
复合衬底结构,所述复合衬底结构内部设置有上下导通的通孔结构,所述复合衬底结构包括衬底层,所述衬底层顶部设置有多个复合层,所述复合层包括锗硅材料层和硅材料层;
沟槽结构,所述沟槽结构设置在所述通孔结构内壁,且所述沟槽结构两端均插入所述锗硅材料层内部;
电感结构,所述电感结构设置在所述沟槽结构内壁和所述通孔结构内壁,且所述电感结构将所述沟槽结构内部完全填充;
铜互连结构,所述铜互连结构设置在所述通孔结构内部并上下贯穿所述通孔结构,且所述铜互连结构设置在所述电感结构外壁;
其中,所述电感结构上分别设置有第一顶部接触层和第一底部接触层,所述铜互连结构上下两端分别连接有第二顶部接触层和第二底部接触层。
本发明的有益效果在于:通过上述的TSV结构不仅可以作为芯片之间垂直互连的导电通道,同时沟槽结构和通孔结构具备较大的比表面积,从而增大在TSV结构内部电感线圈的截面积,使得制得的电感的电感值大大增加,而且采用金属铜作为电感的材料,有效降低了电感的寄生电阻,同时电感和铜互连结构之间相互分隔不会产生影响,保证了整个TSV结构的稳定性。
进一步的,所述沟槽结构内壁设置有第一隔离介质,所述电感结构包括第一铜扩散阻挡层、第一铜籽晶层和第一铜金属层,所述第一铜扩散阻挡层设置在所述第一隔离介质外壁,所述第一铜籽晶层设置在所述第一铜扩散层外壁,所述第一铜金属层设置在所述第一铜籽晶层外壁。其有益效果在于:第一铜扩散阻挡层、第一铜籽晶层和第一铜金属层构成电感结构,同时第一隔离介质将电感结构与沟槽结构外壁隔离开来,在内部保证了电感结构的稳定性。
进一步的,所述第一铜扩散阻挡层、第一铜籽晶层和第一铜金属层将所述沟槽结构内部完全填充。其有益效果在于:避免沟槽结构因为出现缝隙而影响性能。
进一步的,所述第一铜金属层表面设置有第二隔离介质,所述铜互连结构的外壁与所述第二隔离介质接触,所述铜互连结构包括第二铜扩散阻挡层、第二铜籽晶层和第二铜金属层,所述第二铜扩散阻挡层设置在所述第二隔离介质外壁,所述第二铜籽晶层设置在所述第二铜扩散阻挡层外壁,所述第二铜金属层设置在所述第二铜籽晶层外壁。其有益效果在于:第二隔离介质将铜互连结构与电感结构之间相互隔离开来,使得铜互连结构与电感结构之间不会产生相互影响,提高了整个TSV结构的稳定性。
进一步的,所述第二铜扩散阻挡层、第二铜籽晶层和第二铜金属层的高度均不超过所述第二隔离介质的高度。其有益效果在于:使得整个TSV结构顶部更加平整,便于安装,提高了整个结构的稳定性。
进一步的,所述第二隔离介质顶部左右两侧分别设置有第一凹槽和第二凹槽,所述第一顶部接触层设置在所述第一凹槽内部,所述第一底部接触层设置在所述第二凹槽内部。其有益效果在于:第一凹槽和第二凹槽方便了后续第一顶部接触层、第一底部接触层的安装设置,提高了第一顶部接触层、第一底部接触层的稳定性。
进一步的,所述第一顶部接触层包括设置在所述第一凹槽内部的第一粘附层,所述第一粘附层表面设置有第一籽晶层,所述第一籽晶层表面设置有第一顶部接触凸点,所述第一底部接触层包括设置在所述第二凹槽内部的第一粘附层,位于所述第二凹槽内部的所述第一粘附层表面设置有第一籽晶层和第一底部接触凸点,且位于所述第一凹槽内部和位于所述第二凹槽内部的第一粘附层底部均与所述第一铜金属层接触。其有益效果在于:第一顶部接触层和第一底部接触层作为电感结构的两个接触凸点以连接外部,实现整个TSV结构与外部的导通连接。
进一步的,所述第二顶部接触层包括依次设置在所述铜互连结构顶端的第一粘附层、第一籽晶层和第二顶部接触凸点,且位于所述铜互连结构顶端的所述第一粘附层覆盖所述第二铜扩散阻挡层、第二铜籽晶层和第二铜金属层表面,所述衬底层底部设置有第三隔离介质,所述第三隔离介质表面设置有位于所述铜互连结构底端的第三凹槽,第二底部接触层包括设置在所述第三凹槽内部的第二粘附层,所述第二粘附层表面设置有第二籽晶层,所述第二籽晶层表面设置有第二底部接触凸点。其有益效果在于:通过铜互连结构顶端和底端的第二顶部接触层、第二底部接触层实现整个TSV结构的上下互连,用于外部芯片之间的快速连接。
本发明还提供了一种锗硅-硅通孔结构的制备方法,包括如下步骤:
S1、选择衬底层并在所述衬底层上沉积多层复合层以制备得到复合衬底结构;刻蚀所述复合层和局部的所述衬底层以得到盲孔结构,并在盲孔结构内壁刻蚀形成沟槽结构;
S2、在所述沟槽结构内壁和所述盲孔结构内壁制备得到电感结构;
S3、在所述盲孔结构内部制备得到铜互连结构;
S4、在所述复合衬底结构顶部沉积处理以分别得到第一顶部接触层、第二顶部接触层和第一底部接触层,以使得所述第一顶部接触层和所述第二底部金属层均与所述电感结构的两端电连接,所述第二顶部接触层与所述铜互连结构电连接;
S5、在所述铜互连结构底端沉积第二底部接触层,以使得第二底部接触层与所述铜互连结构电连接。
本方法的有益效果在于:通过上述制备方法,制备得到的TSV结构不仅具有高电感值的电感结构,电感结构的寄生电阻大大减小,而且通过铜互连结构作为导电通道能够实现芯片之间的上下互连,同时通过调节沟槽结构的深宽比可以改变电感的数值,以满足不同条件下的应用。
进一步的,所述步骤S1的过程包括:
S11、选择单晶硅衬底作为衬底层,在所述衬底层表面交替生长多层锗硅材料层和多层硅材料层得到多层所述复合层,直至多层所述复合层的厚度和层数达到预设要求,以得到成型后的所述复合衬底结构;
S12、在所述复合衬底结构上定义出与所述盲孔结构相对应的盲孔图形,并根据所述盲孔图形刻蚀所述复合衬底结构,直至得到贯穿每一层所述复合层并贯穿局部所述衬底层的所述盲孔结构;
S13、去除所述盲孔结构内壁的局部所述锗硅材料层,以在所述盲孔结构内壁形成所述沟槽结构。其有益效果在于:通过上述处理工艺在复合衬底结构内部制备得到具有较大比表面积的沟槽结构,使得后续电感结构的电感值大大增加,而且整个制备过程中的沟槽结构的深宽比可以调节控制,以改变制得的电感结构的电感大小。
进一步的,所述步骤S2的过程包括:
S21、在所述沟槽结构内壁沉积一层第一隔离介质,使得所述第一隔离介质覆盖所述沟槽结构内壁和所述复合衬底结构顶部表面;
S22、在所述第一隔离介质表面依次沉积一层第一铜扩散阻挡层和第一铜籽晶层,并在所述所述第一铜籽晶层表面电镀一层第一铜金属层。
进一步的,所述步骤S3的过程包括:
S31、在所述第一铜金属层表面沉积一层第二隔离介质;
S32、在所述第二隔离介质表面依次沉积一层第二铜扩散阻挡层和第二铜籽晶层;
S33、在所述第二铜籽晶层表面电镀一层第二铜金属层以形成铜互连结构。
进一步的,所述步骤S4的过程包括:
S41、去除部分所述第二铜扩散阻挡层、部分所述第二铜籽晶层和部分所述第二铜金属层,以使得所述所述第二铜扩散阻挡层、所述第二铜籽晶层和所述第二铜金属层的高度不超过所述第二隔离介质的高度;
S42、刻蚀所述第二隔离介质顶部表面,以分别形成贯穿所述第二隔离介质的第一凹槽和第二凹槽;
S43、在所述第二隔离介质上表面依次沉积一层第一粘附层和第一籽晶层,且第一粘附层填充在所述第一凹槽和所述第二凹槽内部;
S44、在所述第一籽晶层表面生长一层中间层,分别刻蚀位于所述第一凹槽顶部、所述第二凹槽顶部和所述铜互连结构顶部的所述中间层,以分别形成第一顶部接触层的图案、第一底部接触层的图案和第二顶部接触层的的图案;
S45、在所述图案底部的第一籽晶层表面电镀一层铜金属,分别作为第一顶部接触凸点、第二顶部接触凸点和第一底部接触凸点,并刻蚀去除所述中间层,以分别得到第一顶部接触层、第二顶部接触层和第一底部接触层。
进一步的,所述步骤S5的过程包括:
S51、去除所述复合衬底结构底部的局部衬底层、局部第一隔离介质、局部第一铜扩散阻挡层、局部第一铜籽晶层、局部第二隔离介质、局部第二铜扩散阻挡层、局部第一铜金属层、局部第二铜扩散阻挡层、局部第二铜籽晶层和局部第二铜金属层,使得所述盲孔结构贯穿所述复合衬底结构形成通孔结构;
S52、在所述衬底层底部沉积一层第三隔离介质,并在所述第三隔离介质刻蚀第三凹槽,使得所述第三隔离介质覆盖除了所述铜互连结构之外的区域;
S53、在所述第三凹槽内部依次沉积第二粘附层、第二籽晶层,使得所述第二粘附层与所述铜互连结构底部接触,并在所述第二籽晶层底部表面电镀一层铜材料作为第二底部接触凸点,以得到所述第二底部接触层。
附图说明
图1为本发明实施例TSV结构的整体结构示意图;
图2为本发明实施例的制备方法的流程示意图;
图3为本发明实施例的制备方法在完成步骤S11后得到的结构示意图;
图4为本发明实施例的制备方法在完成步骤S12后得到的结构示意图;
图5为本发明实施例的制备方法在完成步骤S13后得到的结构示意图;
图6为本发明实施例的制备方法在完成步骤S22后得到的结构示意图;
图7为本发明实施例的制备方法在完成步骤S33后得到的结构示意图;
图8为本发明实施例的制备方法在完成步骤S41后得到的结构示意图;
图9为本发明实施例的制备方法在完成步骤S42后得到的结构示意图;
图10为本发明实施例的制备方法在完成步骤S43后得到的结构示意图;
图11为本发明实施例的制备方法在完成步骤S44后得到的结构示意图;
图12为本发明实施例的制备方法在完成步骤S45后得到的结构示意图;
图13为本发明实施例的制备方法在完成步骤S51后得到的结构示意图;
图14为本发明实施例的制备方法在完成步骤S53后得到的结构示意图;
图15为本发明实施例的制备方法的步骤S1的流程示意图;
图16为本发明实施例的制备方法的步骤S2的流程示意图;
图17为本发明实施例的制备方法的步骤S3的流程示意图;
图18为本发明实施例的制备方法的步骤S4的流程示意图;
图19为本发明实施例的制备方法的步骤S5的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。除非另外定义,此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。
针对现有技术存在的问题,本发明的实施例提供了一种锗硅-硅通孔结构,包括:
复合衬底结构103,所述复合衬底结构103内部设置有上下导通的通孔结构,所述复合衬底结构103包括衬底层200,所述衬底层顶部设置有多个复合层,所述复合层包括锗硅材料层201和硅材料层202;
沟槽结构104,所述沟槽结构104设置在所述通孔结构内壁,且所述沟槽结构104两端均插入所述锗硅材料层201内部;
电感结构101,所述电感结构101设置在所述沟槽结构104内壁和所述通孔结100内壁,且所述电感结构101将所述沟槽结构104内部完全填充;
铜互连结构102,所述铜互连结构102设置在所述通孔结构内部并上下贯穿所述通孔结构,且所述铜互连结构102设置在所述电感结构101外壁;
其中,所述电感结构101上分别设置有第一顶部接触层(图中未标示)和第一底部接触层(图中未标示),所述铜互连结构102上下两端分别连接有第二顶部接触层(图中未标示)和第二底部接触层(图中未标示)。
在上述TSV结构中,由于位于通孔结构内部的铜互连结构102作为导电通道,使得整个TSV结构通过铜互连结构102实现芯片之间的垂直互连,同时通孔结构内部的沟槽结构104由于具备较大的比表面积,使得在沟槽结构104内部制备的电感结构101的电感线圈的截面积增大,从而增大电感结构101的电感值,同时电感结构101采用铜材料,有效降低了电感结构101的寄生电阻。
在一些实施例中,所述沟槽结构104外壁设置有第一隔离介质203,所述电感结构101包括第一铜扩散阻挡层204、第一铜籽晶层205和第一铜金属层206,所述第一铜扩散阻挡层204设置在所述第一隔离介质203外壁,所述第一铜籽晶层205设置在所述第一铜扩散层204外壁,所述第一铜金属层206设置在所述第一铜籽晶层205外壁,在上述结构中,由于第一铜扩散阻挡层204、第一铜籽晶层205和第一铜金属层206构成整个电感结构101,并设置在沟槽结构104内壁,由于沟槽结构104内壁是由多个沟槽组成,使得整个沟槽结构104内壁的比表面积增大,从而增大了设置在电感结构101内的电感线圈的截面积,即可增大电感结构101的电感值。
进一步的,由于电感结构101内部的第一铜扩散阻挡层204、第一铜籽晶层205和第一铜金属层206都是采用铜材料,利用铜电阻率低的有点,从而极大的降低了电感结构101的寄生电阻。
更进一步的,由于整个沟槽结构104的内部结构可以根据实际需求进行调节,在针对电感结构101不同的电感数值要求时,通过调节沟槽结构104内部的深宽比(即沟槽结构104的深度和沟槽的宽度之间的比值),即可改变电感结构101的电感数值大小,以满足不同的使用需求,使得整个TSV结构使用更加方便。
在一些实施例中,所述第一铜扩散阻挡层204、第一铜籽晶层205和第一铜金属层206将所述沟槽结构104内部完全填充,通过将沟槽结构104内部完全填充,以消除沟槽结构104内部的间隙,对整个TSV结构起到保护作用,提高其稳定性。
在一些实施例中,所述第一铜金属层206表面设置有第二隔离介质207,所述铜互连结构102的外壁与所述第二隔离介质207接触,所述铜互连结构102包括第二铜扩散阻挡层208、第二铜籽晶层209和第二铜金属层210,所述第二铜扩散阻挡层208设置在所述第二隔离介质207外壁,所述第二铜籽晶层209设置在所述第二铜扩散阻挡层208外壁,所述第二铜金属层210设置在所述第二铜籽晶层209外壁。
第二铜扩散阻挡层208、第二铜籽晶层209和第二铜金属层210组成铜互连结构102,使得TSV结构通过铜互连结构102作为导电通道,以实现芯片之间的上下垂直互连。
进一步的,电感结构101和铜互连结构102之间通过第二隔离介质207之间隔离开来,使得电感结构101和铜互连结构102之间不会相互影响,保证了整个TSV结构的稳定性。
更进一步的,由于铜互连结构102的材料都是采用铜金属材料,与电感结构101的材料相同,能够有效减少工艺复杂度。
在一些实施例中,所述第二铜扩散阻挡层208、第二铜籽晶层209和第二铜金属层210的高度均不超过所述第二隔离介质207的高度,在减少材料损耗的同时,使得整个TSV结构顶部表面更加平整。
在一些实施例中,所述第二隔离介质207顶部左右两侧分别设置有第一凹槽105和第二凹槽106,所述第一顶部接触层设置在所述第一凹槽105内部,所述第一底部接触层设置在所述第二凹槽106内部,所述第一顶部接触层包括设置在所述第一凹槽105内部的第一粘附层211,所述第一粘附层211表面设置有第一籽晶层212,所述第一籽晶层212表面设置有第一顶部接触凸点214,所述第一底部接触层包括设置在所述第二凹槽106内部的第一粘附层211,位于所述第二凹槽106内部的所述第一粘附层211表面设置有第一籽晶层212和第一底部接触凸点216,且位于所述第一凹槽105内部和位于所述第二凹槽106内部的第一粘附层211底部均与所述第一铜金属层206接触。
第一顶部接触层设置在第一凹槽105内部,第一底部接触层设置在第二凹槽106内部,而第一顶部接触层的第一粘附层211和第一底部接触层的第一粘附层211均与第一铜金属层206表面接触,使得第一顶部接触凸点214、第一底部接触凸点216均通过第一籽晶层212、第一粘附层211实现与第一铜金属层206的电连接,从而使得整个TSV结构通过第一顶部接触层和第一底部接触层将电感结构101与外部连接,实现导电互连。
在一些实施例中,所述第二顶部接触层包括依次设置在所述铜互连结构102顶端的第一粘附层211、第一籽晶层212和第二顶部接触凸点215,且位于所述铜互连结构102顶端的所述第一粘附层211覆盖所述第二铜扩散阻挡层208、第二铜籽晶层209和第二铜金属层210表面,所述衬底层200底部设置有第三隔离介质217,所述第三隔离介质217表面设置有位于所述铜互连结构102底端的第三凹槽107,第二底部接触层包括设置在所述第三凹槽107内部的第二粘附层218,所述第二粘附层218表面设置有第二籽晶层219,所述第二籽晶层219表面设置有第二底部接触凸点220。
通过上述结构,第二顶部接触层的第二顶部接触凸点215通过第一粘附层211、第一籽晶层212实现与铜互连结构102的电连接,而第二底部接触层的第二底部接触凸点220通过第二粘附层218、第二籽晶层219实现与铜互连结构102的电连接,使得第二顶部接触凸点215和第二底部接触凸点220之间电连接,使得整个TSV结构通过第二顶部接触凸点215和第二底部接触凸点220实现与外部上下芯片之间的垂直互连。
进一步的,设置在复合衬底结构103底部的第三隔离介质217具有良好的隔离保护作用,防止衬底层200受到外部影响。
本发明还提供了一种锗硅-硅通孔结构的制备方法,包括如下步骤:
S1、选择衬底层并在所述衬底层上沉积多层复合层以制备得到复合衬底结构;刻蚀所述复合层和局部的所述衬底层以得到盲孔结构,并在未导通的所述盲孔结构内壁刻蚀形成沟槽结构。
在一些实施例中,如图15所示,所述步骤S1的过程包括:
S11、选择单晶硅衬底作为衬底层,在所述衬底层表面交替生长多层锗硅材料层和多层硅材料层得到多层所述复合层,直至多层所述复合层的厚度和层数达到预设要求,以得到成型后的所述复合衬底结构。
在一些实施例中,选择单晶硅衬底作为衬底层200,并采用分子束外延方法外延第一层锗硅材料作为锗硅材料层;然后采用分子束外延方法在第一层锗硅材料表面外延一层硅材料;接着采用分子束外延方法重复前述工艺过程交替生长锗硅材料层201和硅材料层202,直到获得所需要的层数和叠层厚度的复合衬底结构103,所得结构如图3所示。
需要说明的是,单层锗硅材料层201和单层硅材料层202的厚度范围为500~1000nm;锗硅材料层201和硅材料层202的总层数的范围为4~100层,保证整个复合衬底结构103的稳定性能。
进一步的,本实施例还可以采用超高真空化学气相沉积方法来外延锗硅材料层201和单层硅材料层202,由于超高真空化学气相沉积方法和分子束外延方法都是现有技术中的方法,此处对此不作特别限定。
S12、在所述复合衬底结构上定义出与所述盲孔结构相对应的盲孔图形,并根据所述盲孔图形刻蚀所述复合衬底结构,直至得到贯穿每一层所述复合层并贯穿局部所述衬底层的所述盲孔结构。
在又一些实施例中,采用旋涂光刻胶并通过曝光和显影工艺定义出盲孔结构100的盲孔图形,进一步采用深度等离子体刻蚀工艺对锗硅材料层201和硅材料层202组成的多层复合层以及硅衬底200进行刻蚀,直到锗硅材料层201和硅材料层202组成的多层复合层被贯穿,同时部分硅衬底200被刻蚀掉,得到盲孔结构100,所得结构如图4所示。
优选的是,在上述过程中,采用CF4、SF6中的至少一种对所述复合衬底结构103进行刻蚀。
S13、去除所述盲孔结构100内壁的局部所述锗硅材料层,以在所述盲孔结构100内壁形成所述沟槽结构。
在一些实施例中,采用HCl气体(500~600℃)选择性腐蚀去除盲孔结构100侧壁的部分锗硅材料层201,从而在盲孔结构100侧壁形成沟槽结构104,所得结构如图5所示。
优选的是,还可以采用采用体积比为HF:H2O2:CH3COOH(99.8%)=1:2:3的混合溶液以去除所述锗硅材料层201,其中,HF溶液的浓度为6%,H2O2溶液的浓度为30%,CH3COOH溶液的浓度为99.8%。
S2、在所述沟槽结构内壁和所述盲孔结构内壁制备得到电感结构。
在一些实施例中,如图16所示,所述步骤S2的过程包括:
S21、在所述沟槽结构内壁沉积一层第一隔离介质,使得所述第一隔离介质覆盖所述沟槽结构内壁和所述复合衬底结构顶部表面。
在一些实施例中,采用化学气相沉积方法在盲孔结构100内壁以及沟槽结构104表面依次沉积一层SiO2薄膜2作为第一隔离介质。
S22、在所述第一隔离介质表面依次沉积一层第一铜扩散阻挡层和第一铜籽晶层,并在所述所述第一铜籽晶层表面电镀一层第一铜金属层。
在又一些实施例中,采用原子层沉积方法在第一隔离介质203表面依次沉积一层TaN薄膜和一层Co薄膜,分别作为第一铜扩散阻挡层204和第一铜籽晶层205;接着在第一铜籽晶层Co薄膜表面电镀金属铜材料作为第一铜金属层206,以制备得到电感结构101,所得结构如图6所示。
需要说明的是,第一铜扩散阻挡层204、第一铜籽晶层205和第一铜金属层206将沟槽结构104内部完全填充。
优选的是,第一隔离介质203的厚度范围为100~200nm;第一铜扩散阻挡层204的厚度范围为10~20nm;第一铜籽晶层205的厚度范围为10~20nm;第一铜金属层206的厚度范围为150~200nm。
进一步的,在本实施例中,所述第一隔离介质203选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种;所述第一铜扩散阻挡层204选择TiN、TaN、ZrN、TiWN、MnSiO3中的至少一种;所述第一铜籽晶层205选择Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种。
更进一步的,所述第一隔离介质203、第一铜扩散阻挡层204和第一铜籽晶层205的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积中的至少一种。
S3、在所述盲孔结构内部制备得到铜互连结构。
在一些实施例中,如图17所示,所述步骤S3的过程包括:
S31、在所述第一铜金属层表面沉积一层第二隔离介质。
在一些实施例中,采用化学沉积工艺在电感结构101的第一铜金属层206表面沉积一层SiO2薄膜作为第二隔离介质207。
S32、在所述第二隔离介质表面依次沉积一层第二铜扩散阻挡层和第二铜籽晶层。
具体的,采用物理气相沉积工艺在SiO2薄膜表面依次沉积一层TaN薄膜和一层金属Co薄膜,分别作为第二铜扩散阻挡层208和第二铜籽晶层209。
S33、在所述第二铜籽晶层表面电镀一层第二铜金属层以形成铜互连结构。
在又一些实施例中,在第二铜籽晶层Co薄膜表面电镀金属铜材料作为第二铜金属层210,其中第二铜扩散阻挡层208、第二铜籽晶层209和第二铜金属层210完全填充盲孔结构100内部间隙,所得结构如图7所示,第二铜扩散阻挡层208、第二铜籽晶层209和第二铜金属层210构成整个铜互连结构102,以使得TSV结构通过铜互连结构102实现上下芯片之间的垂直互连。
需要说明的是,在本实施例中,所述第二隔离介质207选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种;所述第二铜扩散阻挡层选择TiN、TaN、ZrN、TiWN、MnSiO3中的至少一种;所述作为第二铜籽晶层选择Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种。
S4、在所述复合衬底结构顶部沉积处理以分别得到第一顶部接触层、第二顶部接触层和第一底部接触层,以使得所述第一顶部接触层和所述第二底部金属层均与所述电感结构的两端电连接,所述第二顶部接触层与所述铜互连结构电连接。
在一些实施例中,如图18所示,所述步骤S4的过程包括:
S41、去除部分所述第二铜扩散阻挡层、部分所述第二铜籽晶层和部分所述第二铜金属层,以使得所述所述第二铜扩散阻挡层、所述第二铜籽晶层和所述第二铜金属层的高度不超过所述第二隔离介质的高度。
在一些实施例中,采用化学机械抛光的方法去除顶部的第二铜金属层210、第二铜籽晶层209和第二铜扩散阻挡层208,使得第二铜金属层210与第二隔离介质207齐平,所得结构如图8所示。
S42、刻蚀所述第二隔离介质顶部表面,以分别形成贯穿所述第二隔离介质的第一凹槽和第二凹槽。
在又一些实施例中,用光刻和刻蚀工艺去除左侧部分第二隔离介质207得到第一凹槽105,从而露出左侧部分第一铜金属层206;接着采用光刻和刻蚀工艺去除右侧部分第二隔离介质207得到第二凹槽106,从而露出右侧部分第一铜金属层206,所得结构如图9所示。
S43、在所述第二隔离介质上表面依次沉积一层第一粘附层和第一籽晶层,且第一粘附层填充在所述第一凹槽和所述第二凹槽内部并在所述第一籽晶层表面生长一层中间层。
在一些实施例中,采用物理气相沉积工艺在上述结构的上表面(即第二隔离介质207表面)依次沉积一层Ti薄膜和一层Cu薄膜,分别作为第一粘附层211和第一籽晶层212,所得结构如图10所示。
S44、在所述第一籽晶层表面生长一层中间层,分别刻蚀位于所述第一凹槽顶部、所述第二凹槽顶部和所述铜互连结构顶部的所述中间层,以分别形成第一顶部接触层的图案、第一底部接触层的图案和第二顶部接触层的的图案。
进一步的,采用物理气相沉积工艺在第一粘附层211表面生长一层Ni薄膜作为中间层213,并采用采用光刻和刻蚀工艺刻蚀所述第一凹槽105顶部、所述第二凹槽106顶部和所述铜互连结构102顶部的所述中间层213,以得到第一顶部接触层的图案、第一底部接触层的图案和第二顶部接触层的的图案,所得结构如图11所示。
S45、在所述图案底部的第一籽晶层表面电镀一层铜金属,分别作为第一顶部接触凸点、第二顶部接触凸点和第一底部接触凸点,并刻蚀去除所述中间层,以分别得到第一顶部接触层、第二顶部接触层和第一底部接触层。
在一些实施例中,采用电镀工艺在第一籽晶层212表面电镀Cu材料分别作为第一顶部接触凸点、第二顶部接触凸点和第一底部接触凸点,随后蚀刻去除中间层213、部分第一籽晶层212和部分第一粘附层211,以得到位于第一凹槽105顶端、第二凹槽106顶端和铜互连结构102顶端的第一顶部接触层、第一底部接触层和第二顶部接触层,所得结构如图12所示。
优选的是,所述第一粘附层211包括Ti、Ta中的至少一种,所述第一籽晶层212包括Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种;其中,第一粘附层211和第一籽晶层212的制备方法也可以选择化学气相沉积、电子束蒸发、脉冲激光沉积等工艺,由于上述工艺为现有技术中的方法,此处不再赘述。
在一些实施例中,去除所述中间层213的刻蚀方法包括离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀,或者通过使用蚀刻剂溶液的湿法蚀刻中的至少一种。
S5、在所述铜互连结构底端沉积第二底部接触层,以使得第二底部接触层与所述铜互连结构电连接。
在一些实施例中,如图19所示,所述步骤S5的过程包括:
S51、去除所述复合衬底结构底部的局部衬底层、局部第一隔离介质、局部第一铜扩散阻挡层、局部第一铜籽晶层、局部第二隔离介质、局部第二铜扩散阻挡层、局部第一铜金属层、局部第二铜扩散阻挡层、局部第二铜籽晶层和局部第二铜金属层,使得所述盲孔结构贯穿所述复合衬底结构形成通孔结构。
在一些实施例中,采用机械磨削加化学机械抛光的方法去除复合衬底结构103背面的局部硅衬底200、局部第一隔离介质203、局部第一铜扩散阻挡层204、局部第一铜籽晶层205、局部第一铜金属层206、局部第二隔离介质207、局部第二铜扩散阻挡层208、局部第二铜籽晶层209、局部第二铜金属层210,直至获得所需厚度的衬底层200,并使得通孔结构完全导通,所得结构如图13所示。
S52、在所述衬底层底部沉积一层第三隔离介质,并在所述第三隔离介质刻蚀第三凹槽,使得所述第三隔离介质覆盖除了所述铜互连结构之外的区域。
在一些实施例中,采用化学气相沉积工艺在通孔结构的背面沉积一层Si3N4薄膜作为第三隔离介质217,然后采用光刻和刻蚀工艺形成第三隔离介质217的图案,使得第三隔离介质217只覆盖除了铜互连结构102(即第二铜扩散阻挡层208、第二铜籽晶层209以及第二铜金属层210)底部的其它区域。
S53、在所述第三凹槽内部依次沉积第二粘附层、第二籽晶层,使得所述第二粘附层与所述铜互连结构底部接触,并在所述第二籽晶层底部表面电镀一层铜材料作为第二底部接触凸点,以得到所述第二底部接触层。
在一些实施例中,采用与形成铜互连结构的第二顶部接触层相同的工艺,在裸露的铜互连结构102底部依次沉积Ti薄膜和Cu薄膜,以及电镀Cu材料220,分别作为第二粘附层218、第二籽晶层219和金属接触凸点220,所得结构如图14所示,从而制备得到完整结构的TSV结构。
优选的是,所述第三隔离介质217采用SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种;所述第二粘附层218采用Ti、Ta中的至少一种;所述第二籽晶层219采用Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种;所述第二粘附层和第二籽晶层的制备方法也可以选择化学气相沉积、电子束蒸发、脉冲激光沉积等工艺,由于上述工艺为现有技术,此处不再赘述。
通过上述制备方法制备得到的TSV结构不仅具有高电感值的电感结构,电感结构的寄生电阻大大减小,而且通过铜互连结构作为导电通道能够实现芯片之间的上下互连,同时通过调节沟槽结构的深宽比可以改变电感的数值,以满足不同条件下的应用。
虽然在上文中详细说明了本发明的实施方式,但是对于本领域的技术人员来说显而易见的是,能够对这些实施方式进行各种修改和变化。但是,应理解,这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且,在此说明的本发明可有其它的实施方式,并且可通过多种方式实施或实现。
Claims (14)
1.一种锗硅-硅通孔结构,其特征在于,包括:
复合衬底结构,所述复合衬底结构内部设置有上下导通的通孔结构,所述复合衬底结构包括衬底层,所述衬底层顶部设置有多个复合层,所述复合层包括锗硅材料层和硅材料层;
沟槽结构,所述沟槽结构设置在所述通孔结构内壁,且所述沟槽结构两端均插入所述锗硅材料层内部;
电感结构,所述电感结构设置在所述沟槽结构内壁和所述通孔结构内壁,且所述电感结构将所述沟槽结构内部完全填充;
铜互连结构,所述铜互连结构设置在所述通孔结构内部并上下贯穿所述通孔结构,且所述铜互连结构设置在所述电感结构外壁;
其中,所述电感结构上分别设置有第一顶部接触层和第一底部接触层,所述铜互连结构上下两端分别连接有第二顶部接触层和第二底部接触层。
2.根据权利要求1所述的锗硅-硅通孔结构,其特征在于,所述沟槽结构内壁设置有第一隔离介质,所述电感结构包括第一铜扩散阻挡层、第一铜籽晶层和第一铜金属层,所述第一铜扩散阻挡层设置在所述第一隔离介质外壁,所述第一铜籽晶层设置在所述第一铜扩散层外壁,所述第一铜金属层设置在所述第一铜籽晶层外壁。
3.根据权利要求2所述的锗硅-硅通孔结构,其特征在于,所述第一铜扩散阻挡层、第一铜籽晶层和第一铜金属层将所述沟槽结构内部完全填充。
4.根据权利要求2所述的锗硅-硅通孔结构,其特征在于,所述第一铜金属层表面设置有第二隔离介质,所述铜互连结构的外壁与所述第二隔离介质接触,所述铜互连结构包括第二铜扩散阻挡层、第二铜籽晶层和第二铜金属层,所述第二铜扩散阻挡层设置在所述第二隔离介质外壁,所述第二铜籽晶层设置在所述第二铜扩散阻挡层外壁,所述第二铜金属层设置在所述第二铜籽晶层外壁。
5.根据权利要求4所述的锗硅-硅通孔结构,其特征在于,所述第二铜扩散阻挡层、第二铜籽晶层和第二铜金属层的高度均不超过所述第二隔离介质的高度。
6.根据权利要求4所述的锗硅-硅通孔结构,其特征在于,所述第二隔离介质顶部左右两侧分别设置有第一凹槽和第二凹槽,所述第一顶部接触层设置在所述第一凹槽内部,所述第一底部接触层设置在所述第二凹槽内部。
7.根据权利要求6所述的锗硅-硅通孔结构,其特征在于,所述第一顶部接触层包括设置在所述第一凹槽内部的第一粘附层,所述第一粘附层表面设置有第一籽晶层,所述第一籽晶层表面设置有第一顶部接触凸点,所述第一底部接触层包括设置在所述第二凹槽内部的第一粘附层,位于所述第二凹槽内部的所述第一粘附层表面设置有第一籽晶层和第一底部接触凸点,且位于所述第一凹槽内部和位于所述第二凹槽内部的第一粘附层底部均与所述第一铜金属层接触。
8.根据权利要求6所述的锗硅-硅通孔结构,其特征在于,所述第二顶部接触层包括依次设置在所述铜互连结构顶端的第一粘附层、第一籽晶层和第二顶部接触凸点,且位于所述铜互连结构顶端的所述第一粘附层覆盖所述第二铜扩散阻挡层、第二铜籽晶层和第二铜金属层表面,所述衬底层底部设置有第三隔离介质,所述第三隔离介质表面设置有位于所述铜互连结构底端的第三凹槽,第二底部接触层包括设置在所述第三凹槽内部的第二粘附层,所述第二粘附层表面设置有第二籽晶层,所述第二籽晶层表面设置有第二底部接触凸点。
9.一种应用于权利要求1至8任一项所述的锗硅-硅通孔结构的制备方法,其特征在于,所述制备方法包括如下步骤:
S1、选择衬底层并在所述衬底层上沉积多层复合层以制备得到复合衬底结构;刻蚀所述复合层和局部的所述衬底层以得到盲孔结构,并在盲孔结构内壁刻蚀形成沟槽结构;
S2、在所述沟槽结构内壁和所述盲孔结构内壁制备得到电感结构;
S3、在所述盲孔结构内部制备得到铜互连结构;
S4、在所述复合衬底结构顶部沉积处理以分别得到第一顶部接触层、第二顶部接触层和第一底部接触层,以使得所述第一顶部接触层和所述第一 底部接触 层均与所述电感结构的两端电连接,所述第二顶部接触层与所述铜互连结构电连接;
S5、在所述铜互连结构底端沉积第二底部接触层,以使得第二底部接触层与所述铜互连结构电连接。
10.根据权利要求9所述的锗硅-硅通孔结构的制备方法,其特征在于,所述步骤S1的过程包括:
S11、选择单晶硅衬底作为衬底层,在所述衬底层表面交替生长多层锗硅材料层和多层硅材料层得到多层所述复合层,直至多层所述复合层的厚度和层数达到预设要求,以得到成型后的所述复合衬底结构;
S12、在所述复合衬底结构上定义出与所述盲孔结构相对应的盲孔图形,并根据所述盲孔图形刻蚀所述复合衬底结构,直至得到贯穿每一层所述复合层并贯穿局部所述衬底层的所述盲孔结构;
S13、去除所述盲孔结构内壁的局部所述锗硅材料层,以在所述盲孔结构内壁形成所述沟槽结构。
11.根据权利要求9所述的锗硅-硅通孔结构的制备方法,其特征在于,所述步骤S2的过程包括:
S21、在所述沟槽结构内壁沉积一层第一隔离介质,使得所述第一隔离介质覆盖所述沟槽结构内壁和所述复合衬底结构顶部表面;
S22、在所述第一隔离介质表面依次沉积一层第一铜扩散阻挡层和第一铜籽晶层,并在所述第一铜籽晶层表面电镀一层第一铜金属层。
12.根据权利要求11所述的锗硅-硅通孔结构的制备方法,其特征在于,所述步骤S3的过程包括:
S31、在所述第一铜金属层表面沉积一层第二隔离介质;
S32、在所述第二隔离介质表面依次沉积一层第二铜扩散阻挡层和第二铜籽晶层;
S33、在所述第二铜籽晶层表面电镀一层第二铜金属层以形成铜互连结构。
13.根据权利要求12所述的锗硅-硅通孔结构的制备方法,其特征在于,所述步骤S4的过程包括:
S41、去除部分所述第二铜扩散阻挡层、部分所述第二铜籽晶层和部分所述第二铜金属层,以使得所述所述第二铜扩散阻挡层、所述第二铜籽晶层和所述第二铜金属层的高度不超过所述第二隔离介质的高度;
S42、刻蚀所述第二隔离介质顶部表面,以分别形成贯穿所述第二隔离介质的第一凹槽和第二凹槽;
S43、在所述第二隔离介质上表面依次沉积一层第一粘附层和第一籽晶层,且第一粘附层填充在所述第一凹槽和所述第二凹槽内部;
S44、在所述第一籽晶层表面生长一层中间层,分别刻蚀位于所述第一凹槽顶部、所述第二凹槽顶部和所述铜互连结构顶部的所述中间层,以分别形成第一顶部接触层的图案、第一底部接触层的图案和第二顶部接触层的的图案;
S45、在所述图案底部的第一籽晶层表面电镀一层铜金属,分别作为第一顶部接触凸点、第二顶部接触凸点和第一底部接触凸点,并刻蚀去除所述中间层,以分别得到第一顶部接触层、第二顶部接触层和第一底部接触层。
14.根据权利要求13所述的锗硅-硅通孔结构的制备方法,其特征在于,所述步骤S5的过程包括:
S51、去除所述复合衬底结构底部的局部衬底层、局部第一隔离介质、局部第一铜扩散阻挡层、局部第一铜籽晶层、局部第二隔离介质、局部第二铜扩散阻挡层、局部第一铜金属层、局部第二铜扩散阻挡层、局部第二铜籽晶层和局部第二铜金属层,使得所述盲孔结构贯穿所述复合衬底结构形成通孔结构;
S52、在所述衬底层底部沉积一层第三隔离介质,并在所述第三隔离介质刻蚀第三凹槽,使得所述第三隔离介质覆盖除了所述铜互连结构之外的区域;
S53、在所述第三凹槽内部依次沉积第二粘附层、第二籽晶层,使得所述第二粘附层与所述铜互连结构底部接触,并在所述第二籽晶层底部表面电镀一层铜材料作为第二底部接触凸点,以得到所述第二底部接触层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011327436.3A CN112466839B (zh) | 2020-11-24 | 2020-11-24 | 一种锗硅-硅通孔结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011327436.3A CN112466839B (zh) | 2020-11-24 | 2020-11-24 | 一种锗硅-硅通孔结构及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112466839A CN112466839A (zh) | 2021-03-09 |
CN112466839B true CN112466839B (zh) | 2022-08-02 |
Family
ID=74799708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011327436.3A Active CN112466839B (zh) | 2020-11-24 | 2020-11-24 | 一种锗硅-硅通孔结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112466839B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5449630A (en) * | 1994-05-03 | 1995-09-12 | United Microelectronics Corp. | Method for fabricating a trench capacitor structure for dynamic random access memory integrated circuit |
US9824966B1 (en) * | 2016-08-12 | 2017-11-21 | Sandisk Technologies Llc | Three-dimensional memory device containing a lateral source contact and method of making the same |
CN108028245A (zh) * | 2015-09-23 | 2018-05-11 | 南洋理工大学 | 半导体器件及形成其的方法 |
CN110349936A (zh) * | 2019-06-28 | 2019-10-18 | 西安理工大学 | 基于tsv垂直开关的惠斯通电桥可变电感器 |
CN111769097A (zh) * | 2020-06-18 | 2020-10-13 | 复旦大学 | 一种用于三维互连的硅通孔结构及其制造方法 |
-
2020
- 2020-11-24 CN CN202011327436.3A patent/CN112466839B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5449630A (en) * | 1994-05-03 | 1995-09-12 | United Microelectronics Corp. | Method for fabricating a trench capacitor structure for dynamic random access memory integrated circuit |
CN108028245A (zh) * | 2015-09-23 | 2018-05-11 | 南洋理工大学 | 半导体器件及形成其的方法 |
US9824966B1 (en) * | 2016-08-12 | 2017-11-21 | Sandisk Technologies Llc | Three-dimensional memory device containing a lateral source contact and method of making the same |
CN110349936A (zh) * | 2019-06-28 | 2019-10-18 | 西安理工大学 | 基于tsv垂直开关的惠斯通电桥可变电感器 |
CN111769097A (zh) * | 2020-06-18 | 2020-10-13 | 复旦大学 | 一种用于三维互连的硅通孔结构及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112466839A (zh) | 2021-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111769097B (zh) | 一种用于三维互连的硅通孔结构及其制造方法 | |
TWI420590B (zh) | 積體電路結構與其形成方法 | |
CN102420210B (zh) | 具有硅通孔(tsv)的器件及其形成方法 | |
CN101179037A (zh) | 高深宽比三维垂直互连及三维集成电路的实现方法 | |
DE102018221806B4 (de) | Verfahren zur herstellung von back-end-of-line-strukturen mit luftspalten | |
KR101701573B1 (ko) | 견고한 금속화 프로파일을 위한 이중층 하드 마스크 | |
CN112466846B (zh) | 一种tsv结构及其制备方法 | |
CN112466842B (zh) | 一种多功能tsv结构及其制备方法 | |
CN112018078B (zh) | 一种铜互连结构及其制作方法 | |
CN112466839B (zh) | 一种锗硅-硅通孔结构及其制备方法 | |
CN112151496B (zh) | 一种内嵌电感的tsv结构及其制备方法 | |
CN112018071B (zh) | 一种多功能tsv结构及其制备方法 | |
CN111769078B (zh) | 一种用于系统级封装的tsv无源转接板制备方法 | |
CN111769075B (zh) | 一种用于系统级封装的tsv无源转接板及其制造方法 | |
WO2021253513A1 (zh) | 一种用于三维集成电路封装的硅通孔结构及其制造方法 | |
US20160365314A1 (en) | Capacitors | |
CN108122820B (zh) | 互连结构及其制造方法 | |
CN111834313B (zh) | 一种有源芯片高密度tsv结构及制作方法 | |
CN112435984B (zh) | 半导体衬底、制备方法以及电子元器件 | |
CN112466840B (zh) | 一种tsv结构及其制备方法 | |
US20230025859A1 (en) | Semiconductor structure and method for forming same | |
CN112466845B (zh) | 一种硅通孔结构及其制备方法 | |
CN112038285B (zh) | 一种用于三维封装的Si/SiGe通孔有源转接板的制备方法 | |
CN111900127B (zh) | 一种用于三维系统级封装的tsv无源转接板制备方法 | |
CN112466841B (zh) | 一种内嵌电容器的tsv结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |