CN112038285B - 一种用于三维封装的Si/SiGe通孔有源转接板的制备方法 - Google Patents
一种用于三维封装的Si/SiGe通孔有源转接板的制备方法 Download PDFInfo
- Publication number
- CN112038285B CN112038285B CN202010628729.9A CN202010628729A CN112038285B CN 112038285 B CN112038285 B CN 112038285B CN 202010628729 A CN202010628729 A CN 202010628729A CN 112038285 B CN112038285 B CN 112038285B
- Authority
- CN
- China
- Prior art keywords
- sige
- layer
- insulating medium
- preparing
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 117
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 22
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 238000003475 lamination Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 26
- 230000004888 barrier function Effects 0.000 claims description 17
- 238000009792 diffusion process Methods 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 12
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 9
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 229910016507 CuCo Inorganic materials 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- 229910052883 rhodonite Inorganic materials 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 48
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 57
- 239000010408 film Substances 0.000 description 34
- 239000010949 copper Substances 0.000 description 19
- 238000005516 engineering process Methods 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 239000000919 ceramic Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000000708 deep reactive-ion etching Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种用于三维封装的Si/SiGe通孔有源转接板的制备方法。通过在硅衬底上外延SiGe/Si/SiGe叠层，随后选择性去除第一层SiGe材料，从而Si材料/第二层SiGe材料与底部硅衬底分离，Si材料/第二层SiGe材料作为制备有源转接板的基底，工艺简单，无需损坏硅衬底，有效降低了生产成本。并且，由于SiGe中的载流子迁移率要比Si中的载流子迁移率高，所以在SiGe表面制备有源器件可以获得具有较高工作速度的器件。
Description
技术领域
本发明涉及集成电路封装领域，具体涉及一种用于三维封装的Si/SiGe通孔有源转接板的制备方法。
背景技术
随着集成电路工艺技术的高速发展，微电子封装技术逐渐成为制约半导体技术发展的主要因素。为了实现电子封装的高密度化，获得更优越的性能和更低的总体成本，技术人员研究出一系列先进的封装技术。其中三维系统级封装技术具有良好的电学性能以及较高的可靠性，同时能实现较高的封装密度，被广泛应用于各种高速电路以及小型化系统中。硅通孔(Through Silicon Via，简称TSV)转接板技术是三维集成电路中堆叠芯片实现互连的一种新技术，通过在硅圆片上制作出许多垂直互连通孔以及后续重布线(Redistribution Layer，简称RDL)来实现不同芯片之间的电互连。此外，TSV转接板技术又分为有源转接板和无源转接板两种技术，其中有源转接板带有有源器件，无源转接板缺少有源器件。TSV转接板技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，并且大大改善芯片速度和低功耗的性能，是目前电子封装技术中最引人注目的一种技术。
为了满足封装总体厚度的要求，对于传统的TSV制造工艺，其中很重要的一个步骤是硅片减薄。然而对于硅片减薄，通常都是采用机械磨削的方法，这其中相当厚度的硅材料会被去除而无法回收利用，导致硅材料的大量浪费。此外，由于硅中载流子迁移率较低，这将影响器件的工作速度。
发明内容
为了解决上述问题，本发明公开一种用于系统级封装的Si/SiGe通孔有源转接板制备方法，包括以下步骤：在硅衬底表面形成第一层SiGe/Si/第二层SiGe叠层，并在所述第二层SiGe的表面和侧面粘附第一载体；选择性腐蚀所述第一层SiGe，使所述Si/第二层SiGe叠层与所述硅衬底分离，获得基底；
在所述基底背面形成第三绝缘介质和籽晶层，粘附第二载体，并去除所述第一载体；在所述第二层SiGe表面制备有源器件，并在所述有源器件上形成无定型碳；光刻、刻蚀所述Si/第二层SiGe叠层，使之贯通，形成Si/SiGe通孔；
沉积第一绝缘介质，并刻蚀去除所述Si/SiGe通孔底部的第一绝缘介质；沉积扩散阻挡层，并刻蚀去除所述Si/SiGe通孔底部的所述扩散阻挡层；刻蚀去除所述Si/SiGe通孔底部的所述第三绝缘介质；
在所述Si/SiGe通孔中填充导电金属；采用光刻和刻蚀工艺去除所述基底上表面的所述第一绝缘介质和所述扩散阻挡层，仅保留所述Si/SiGe通孔中的所述第一绝缘介质和所述扩散阻挡层；沉积第二绝缘介质，随后采用光刻和刻蚀工艺去除所述导电金属和所述无定型碳表面的第二绝缘介质；光刻、刻蚀去除所述无定型碳；
在所述导电金属顶部形成粘附层/种子层叠层薄膜，并在所述叠层薄膜上形成微凸点；在所述基底正面粘合第三载体，然后去除所述基底背面的所述籽晶层和所述第二载体，在所述导电金属的底部形成粘附层/种子层叠层薄膜，并在所述叠层薄膜的上形成C4凸点；去除所述第三载体。
本发明的用于系统级封装的Si/SiGe通孔有源转接板的制备方法中，优选为，所述第一层SiGe的厚度范围为1～5μm。
本发明的用于系统级封装的Si/SiGe通孔有源转接板的制备方法中，优选为，所述Si的厚度范围为4～45μm。
本发明的用于系统级封装的Si/SiGe通孔有源转接板的制备方法中，优选为，所述第二层SiGe的厚度范围为1～5μm。
本发明的用于系统级封装的Si/SiGe通孔有源转接板的制备方法中，优选为，所述导电金属为Cu。
本发明的用于系统级封装的Si/SiGe通孔有源转接板的制备方法中，优选为，所述籽晶层为Cu、Ru、Co、CuRu合金、CuCo合金中的至少一种。
本发明的用于系统级封装的Si/SiGe通孔有源转接板的制备方法中，优选为，所述扩散阻挡层为TaN、TiN、ZrN、MnSiO3中的至少一种。
本发明的用于系统级封装的Si/SiGe通孔有源转接板的制备方法中，优选为，所述第一绝缘介质为SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种。
本发明的用于系统级封装的Si/SiGe通孔有源转接板的制备方法中，优选为，所述第二绝缘介质、所述第三绝缘介质为Si3N4、SiON、SiC中的至少一种。
本发明的用于系统级封装的Si/SiGe通孔有源转接板的制备方法中，优选为，采用分子束外延或超高真空化学气相沉积外延所述第一层SiGe/Si/第二层SiGe叠层。
本发明通过在硅衬底上外延SiGe/Si/SiGe叠层，随后选择性去除第一层SiGe材料，从而Si材料/第二层SiGe材料与底部硅衬底分离，Si材料/第二层SiGe材料作为制备有源转接板的基底，工艺简单，无需损坏硅衬底，有效降低了生产成本。并且，由于SiGe中的载流子迁移率要比Si中的载流子迁移率高，因此在SiGe表面制备有源器件可以获得具有较高工作速度的器件。
附图说明
图1是用于三维封装的Si/SiGe通孔有源转接板制备方法的流程图。
图2～图16是用于三维封装的Si/SiGe通孔有源转接板制备方法的各步骤的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
以下结合附图1-16和实施例对本发明的技术方案做进一步的说明。图1是用于三维封装的Si/SiGe通孔有源转接板制备方法的流程图，图2-16示出了用于三维封装的Si/SiGe通孔有源转接板制备方法各步骤的结构示意图。如图1所示，具体制备步骤为：
步骤S1：在单晶硅表面外延SiGe/Si/SiGe叠层并选择性去除底层SiGe获得基底。具体而言，首先在单晶硅衬底200表面采用分子束外延工艺外延第一层SiGe材料201作为牺牲层，厚度范围为1～5μm；然后采用分子束外延工艺在第一层SiGe材料201表面外延一层Si材料202，厚度范围为4～45μm；接着采用分子束外延工艺在Si材料202表面外延第二层SiGe材料203，厚度范围为1～5μm，所得结构如图2所示。在本实施方式中采用分子束外延工艺来外延SiGe和Si材料，但是本发明不限定于此，也可以采用超高真空化学气相沉积(UHV CVD)方法来外延这两种材料。
随后用粘合剂在第二层SiGe材料203的表面和侧面粘附一层陶瓷薄膜204，作为第一载体并保护第二层SiGe材料203在接下来的刻蚀过程中不会受到腐蚀，所得结构如图3所示。
最后，用HCl气体(温度在500～600℃)选择性腐蚀去除第一层SiGe材料201(即底层SiGe材料)而不腐蚀其它材料，从而硅衬底200与Si材料202/第二层SiGe材料203叠层发生分离，所得结构如图4所示。Si/SiGe材料被用于作为制作有转接板的基底。
在本发明中采用高温HCl气体来腐蚀去除第一层SiGe材料201，但是本发明不限定于此，也可以采用体积比为HF(6％)：H2O2(30％)：CH3COOH(99.8％)＝1:2:3的混合溶液进行腐蚀。
步骤S2：制备有源器件并形成硅通孔。首先在上述所获得的Si/SiGe基底的背面采用化学气相沉积的方法沉积一层Si3N4薄膜205作为第三绝缘介质，厚度范围为200～300nm。
接着，采用物理气相沉积的方法沉积一层Cu薄膜206作为籽晶层，厚度范围为10～30nm。随后，用粘合剂在Cu薄膜206背面粘附一片陶瓷薄膜207作为第二载体，并去除作为第一载体的陶瓷薄膜204，所得结构如图5所示。
然后，在SiGe材料203表面采用标准的集成电路制造工艺制备MOS晶体管208，MOS晶体管208以SiGe材料作为沟道材料，可以获得较高的工作速度；
紧接着采用化学气相沉积的方法生长一层无定型碳209，并采用光刻和刻蚀工艺去除不需要的无定型碳209，只在MOS晶体管208表面覆盖无定型碳209，用于保护MOS晶体管208，所得结构如图6所示。
进一步，旋涂光刻胶并通过曝光和显影工艺定义出Si/SiGe通孔的图形。然后，采用深度等离子体刻蚀(DRIE)工艺对Si材料202/SiGe材料203进行刻蚀，直到Si材料202贯通。随后在溶剂中溶解或灰化去除光刻胶，所得结构如图7所示。
其中，刻蚀Si/SiGe所采用的等离子体可以选择CF4、SF6中的至少一种。在本实施方式中，有源器件是MOS晶体管，但是本发明不限定于此，也可以是双极型晶体管、JFET或者TFET。
步骤S3：沉积绝缘介质和扩散阻挡层。首先采用化学气相沉积方法在Si/SiGe通孔表面沉积一层SiO2薄膜210作为第一绝缘介质；然后采用光刻和刻蚀工艺去除沉积在硅通孔底部的SiO2薄膜210，所得结构如图8所示。
接着采用物理气相沉积方法在SiO2薄膜210表面生长一层TaN薄膜211作为扩散阻挡层；随后采用光刻和刻蚀工艺去除沉积在硅通孔底部的TaN薄膜211，所得结构如图9所示。
最后采用光刻和刻蚀工艺去除Si/SiGe通孔底部的Si3N4薄膜205，所得结构如图10所示。
在本实施方式中采用SiO2作为第一绝缘介质，采用TaN作为扩散阻挡层，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为第一绝缘介质；可以选择TaN、TiN、ZrN、MnSiO3中的至少一种作为扩散阻挡层。第一绝缘介质和扩散阻挡层的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积中的至少一种。
步骤S4：电镀铜以及形成接触凸点。首先以铜薄膜206为籽晶层，采用电镀工艺在Si/SiGe通孔内部电镀铜材料212，铜材料完全填充Si/SiGe通孔，而且铜材料212的顶部与SiGe材料203的顶部齐平，所得结构如图11所示。
然后采用光刻和刻蚀工艺去除Si/SiGe通孔上表面的第一绝缘介质210和扩散阻挡层211，所得结构如图12所示；接着采用化学气相沉积方法沉积一层Si3N4薄膜213作为第二绝缘介质；随后采用光刻和刻蚀工艺去除铜材料208表面以及无定形碳209表面的Si3N4薄膜213，所得结构如图13所示。进一步，采用光刻和刻蚀工艺去除无定形碳209；
紧接着采用物理气相沉积方法生长Ti薄膜和Cu薄膜所构成的叠层薄膜214，其中Ti薄膜和Cu薄膜分别作为粘附层和种子层；采用电镀方法在铜材料212正上方的粘附层/种子层叠层薄膜214的表面，电镀Cu材料和Sn材料所构成的叠层金属215，作为微凸点，所得结构如图14所示。
进一步采用粘合剂在Si/SiGe通孔的上方粘附一片陶瓷薄膜216作为第三载体；进一步依次去除Si/SiGe通孔下方的陶瓷薄膜207和铜薄膜206，所得结构如图15所示。最后采用物理气相沉积方法在Si/SiGe通孔的背面生长Ti薄膜和Cu薄膜所构成的叠层薄膜217，其中Ti薄膜和Cu薄膜分别作为粘附层和种子层；进一步采用电镀方法在铜材料212正下方的粘附层/种子层叠层薄膜217的表面，电镀Cu材料和Sn材料所构成的叠层金属218，作为C4凸点；
进一步去除Si/SiGe通孔上方的陶瓷薄膜216，获得了用于三维封装的Si/SiGe通孔有源转接板，所得结构如图16所示。在本实施方式中采用Si3N4作为第二绝缘介质，但是本发明不限定于此，可以选择Si3N4、SiON、SiC中的至少一种作为第二绝缘介质；其中第二绝缘介质还充当扩散阻挡层的作用。
本发明通过在硅衬底上外延SiGe/Si/SiGe叠层，随后选择性去除第一层SiGe材料，从而Si材料/第二层SiGe材料与底部硅衬底分离，Si材料/第二层SiGe材料作为制备有源转接板的基底，工艺简单，无需损坏硅衬底，有效降低了生产成本。并且，由于SiGe中的载流子迁移率要比Si中的载流子迁移率高，因此在SiGe表面制备有源器件可以获得具有较高工作速度的器件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种用于三维封装的Si/SiGe通孔有源转接板的制备方法，其特征在于，包括以下步骤：
在硅衬底(200)表面形成第一层SiGe(201)/Si(202)/第二层SiGe(203)叠层，并在所述第二层SiGe(203)的表面和侧面粘附第一载体(204)；选择性腐蚀所述第一层SiGe(201)，使所述Si(202)/第二层SiGe(203)叠层与所述硅衬底(200)分离，将所述Si(202)/第二层SiGe(203)叠层作为基底；
在所述基底背面形成第三绝缘介质(205)和籽晶层(206)，粘附第二载体(207)，并去除所述第一载体(204)；
在所述第二层SiGe(203)表面制备有源器件(208)，并在所述有源器件(208)上形成无定型碳(209)；
光刻、刻蚀所述Si(202)/第二层SiGe(203)叠层，使之贯通，形成Si/SiGe通孔；
沉积第一绝缘介质(210)，并刻蚀去除所述Si/SiGe通孔底部的第一绝缘介质(210)；沉积扩散阻挡层(211)，并刻蚀去除所述Si/SiGe通孔底部的所述扩散阻挡层(211)；刻蚀去除所述Si/SiGe通孔底部的所述第三绝缘介质(205)；
在所述Si/SiGe通孔中填充导电金属(212)；采用光刻和刻蚀工艺去除所述基底上表面的所述第一绝缘介质(210)和所述扩散阻挡层(211)，仅保留所述Si/SiGe通孔中的所述第一绝缘介质(210)和所述扩散阻挡层(211)；沉积第二绝缘介质(213)，随后采用光刻和刻蚀工艺去除所述导电金属(212)和所述无定型碳(209)表面的第二绝缘介质(213)；光刻、刻蚀去除所述无定型碳(209)；
在所述导电金属(212)顶部形成粘附层/种子层叠层薄膜(214)，并在所述叠层薄膜上形成微凸点(215)；在所述基底正面粘合第三载体(216)，然后去除所述基底背面的所述籽晶层(206)和所述第二载体(207)，在所述导电金属(212)的底部形成粘附层/种子层叠层薄膜(217)，并在所述叠层薄膜的上形成C4凸点(218)；去除所述第三载体(216)。
2.根据权利要求1所述的用于三维封装的Si/SiGe通孔有源转接板的制备方法，其特征在于，
所述第一层SiGe的厚度范围为1～5μm。
3.根据权利要求1所述的用于三维封装的Si/SiGe通孔有源转接板的制备方法，其特征在于，
所述Si的厚度范围为4～45μm。
4.根据权利要求1所述的用于三维封装的Si/SiGe通孔有源转接板的制备方法，其特征在于，
所述第二层SiGe的厚度范围为1～5μm。
5.根据权利要求1所述的用于三维封装的Si/SiGe通孔有源转接板的制备方法，其特征在于，
所述导电金属为Cu。
6.根据权利要求5所述的用于三维封装的Si/SiGe通孔有源转接板的制备方法，其特征在于，
所述籽晶层为Cu、Ru、Co、CuRu合金、CuCo合金中的至少一种。
7.根据权利要求1所述的用于三维封装的Si/SiGe通孔有源转接板的制备方法，其特征在于，
所述扩散阻挡层为TaN、TiN、ZrN、MnSiO3中的至少一种。
8.根据权利要求1所述的用于三维封装的Si/SiGe通孔有源转接板的制备方法，其特征在于，
所述第一绝缘介质为SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种。
9.根据权利要求1所述的用于三维封装的Si/SiGe通孔有源转接板的制备方法，其特征在于，
所述第二绝缘介质、所述第三绝缘介质为Si3N4、SiON、SiC中的至少一种。
10.根据权利要求1所述的用于三维封装的Si/SiGe通孔有源转接板的制备方法，其特征在于，
采用分子束外延或超高真空化学气相沉积外延所述第一层SiGe/Si/第二层SiGe叠层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010628729.9A CN112038285B (zh) | 2020-07-01 | 2020-07-01 | 一种用于三维封装的Si/SiGe通孔有源转接板的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010628729.9A CN112038285B (zh) | 2020-07-01 | 2020-07-01 | 一种用于三维封装的Si/SiGe通孔有源转接板的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112038285A CN112038285A (zh) | 2020-12-04 |
| CN112038285B true CN112038285B (zh) | 2022-04-08 |
Family
ID=73579488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010628729.9A Active CN112038285B (zh) | 2020-07-01 | 2020-07-01 | 一种用于三维封装的Si/SiGe通孔有源转接板的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112038285B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103426847A (zh) * | 2012-05-22 | 2013-12-04 | 三星电子株式会社 | 具有通孔焊盘嵌件的硅通孔(tsv )半导体器件 |
| CN104347492A (zh) * | 2013-08-09 | 2015-02-11 | 上海微电子装备有限公司 | 具有高深宽比的通孔结构及多晶片互联的制造方法 |
| CN106328584A (zh) * | 2016-11-22 | 2017-01-11 | 武汉光谷创元电子有限公司 | 制造硅通孔的方法和包括硅通孔的芯片 |
-
2020
- 2020-07-01 CN CN202010628729.9A patent/CN112038285B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103426847A (zh) * | 2012-05-22 | 2013-12-04 | 三星电子株式会社 | 具有通孔焊盘嵌件的硅通孔(tsv )半导体器件 |
| CN104347492A (zh) * | 2013-08-09 | 2015-02-11 | 上海微电子装备有限公司 | 具有高深宽比的通孔结构及多晶片互联的制造方法 |
| CN106328584A (zh) * | 2016-11-22 | 2017-01-11 | 武汉光谷创元电子有限公司 | 制造硅通孔的方法和包括硅通孔的芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112038285A (zh) | 2020-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11094639B2 (en) | Semiconductor package | |
| US8940636B2 (en) | Through hole vias at saw streets including protrusions or recesses for interconnection | |
| US5196377A (en) | Method of fabricating silicon-based carriers | |
| US10396013B2 (en) | Advanced through substrate via metallization in three dimensional semiconductor integration | |
| US20110254173A1 (en) | Semiconductor Device and Method of Forming Conductive Vias with Trench in Saw Street | |
| CN111769076B (zh) | 一种用于2.5d封装的tsv转接板及其制备方法 | |
| US20220352078A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20210375819A1 (en) | Multi-level stacking of wafers and chips | |
| US10957645B1 (en) | Package structure having conductive patterns with crystal grains copper columnar shape and method manufacturing the same | |
| KR20070035175A (ko) | 칩과 이를 이용한 칩 스택 및 그 제조방법 | |
| WO2022000433A1 (zh) | 一种用于三维封装的soi有源转接板及其制备方法 | |
| CN111769078B (zh) | 一种用于系统级封装的tsv无源转接板制备方法 | |
| CN112038285B (zh) | 一种用于三维封装的Si/SiGe通孔有源转接板的制备方法 | |
| CN111900127B (zh) | 一种用于三维系统级封装的tsv无源转接板制备方法 | |
| CN111883479B (zh) | 一种用于系统级封装的tsv有源转接板制备方法 | |
| US10886196B2 (en) | Semiconductor devices having conductive vias and methods of forming the same | |
| CN111769075B (zh) | 一种用于系统级封装的tsv无源转接板及其制造方法 | |
| CN111769077B (zh) | 一种用于三维集成电路封装的硅通孔结构及其制造方法 | |
| CN112466842B (zh) | 一种多功能tsv结构及其制备方法 | |
| CN114864545A (zh) | 半导体装置的制造方法 | |
| CN105405821A (zh) | 一种晶圆级tsv封装结构及封装工艺 | |
| US20220359268A1 (en) | Through wafer isolation element backside processing | |
| US20240047192A1 (en) | Manufacturing method of diamond composite wafer | |
| US20230317443A1 (en) | Composite semiconductor wafer/chip for advanced ics and advanced ic packages and the manufacture method thereof | |
| US20240128208A1 (en) | Semiconductor package and semiconductor package assembly with edge side interconnection and method of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |