CN111769077B - 一种用于三维集成电路封装的硅通孔结构及其制造方法 - Google Patents
一种用于三维集成电路封装的硅通孔结构及其制造方法 Download PDFInfo
- Publication number
- CN111769077B CN111769077B CN202010562310.8A CN202010562310A CN111769077B CN 111769077 B CN111769077 B CN 111769077B CN 202010562310 A CN202010562310 A CN 202010562310A CN 111769077 B CN111769077 B CN 111769077B
- Authority
- CN
- China
- Prior art keywords
- silicon
- silicon wafer
- silicon via
- substrate
- conductive metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 108
- 239000010703 silicon Substances 0.000 title claims abstract description 108
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 100
- 239000010949 copper Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 40
- 229910052802 copper Inorganic materials 0.000 claims abstract description 36
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000004888 barrier function Effects 0.000 claims abstract description 24
- 238000009792 diffusion process Methods 0.000 claims abstract description 21
- 239000007769 metal material Substances 0.000 claims abstract description 19
- 239000001257 hydrogen Substances 0.000 claims abstract description 16
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 16
- -1 hydrogen ions Chemical class 0.000 claims abstract description 14
- 239000013078 crystal Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000001020 plasma etching Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000003466 welding Methods 0.000 claims abstract description 4
- 238000011049 filling Methods 0.000 claims abstract description 3
- 238000001259 photo etching Methods 0.000 claims abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 25
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 238000002360 preparation method Methods 0.000 claims description 8
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000006260 foam Substances 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 32
- 239000010408 film Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910016507 CuCo Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052883 rhodonite Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000005187 foaming Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/14181—On opposite sides of the body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明属于集成电路封装技术领域，具体为一种用于三维集成电路封装的硅通孔结构及其制造方法。本发明方法包括以下步骤：通过向硅片中注入氢离子剥离硅片获得制备硅通孔的基底；对基底进行双面等离子体刻蚀，从而将基底贯通形成硅通孔；沉积绝缘介质、铜扩散阻挡层和籽晶层，采用光刻和刻蚀工艺去除部分所述铜扩散阻挡层和所述籽晶层，仅保留硅通孔侧壁处的所述铜扩散阻挡层和所述籽晶层；在上述结构的上下表面形成牺牲层，在硅通孔中完全填充导电金属材料，然后去除牺牲层，所形成的导电金属材料的上下表面分别突出于绝缘介质的上下表面；在导电金属材料表面形成接触焊点。本发明能够有效提高生产效率，节约成本。
Description
技术领域
本发明属于集成电路封装技术领域，具体涉及一种用于三维集成电路封装的硅通孔结构及其制造方法。
背景技术
随着集成电路工艺技术的高速发展，微电子封装技术逐渐成为制约半导体技术发展的主要因素。为了实现电子封装的高密度化，获得更优越的性能和更低的总体成本，技术人员研究出一系列先进的封装技术。其中三维封装技术具有良好的电学性能以及较高的可靠性，同时能实现较高的封装密度，被广泛应用于各种高速电路以及小型化系统中。硅通孔技术是三维集成电路中堆叠芯片实现互连的一种新技术，通过在硅圆片上制作出许多垂直互连通孔来实现不同芯片之间的电互连。硅通孔技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，并且大大改善芯片速度和低功耗的性能，是目前电子封装技术中最引人注目的一种技术。
为了满足封装总体厚度的要求，对于传统的硅通孔制造工艺，其中很重要的一个步骤是硅片减薄。然而对于硅片减薄，通常都是采用机械磨削的方法，这其中相当厚度的硅材料会被去除却无法回收利用，导致硅材料的大量浪费。此外，对于硅通孔结构，由于通孔是贯通整个硅片的，所以通孔一般都非常深。在传统的硅通孔形成工艺中，对于已经减薄的硅片，通常都是单侧采用干法或者湿法刻蚀工艺刻蚀硅片，直到硅片底部穿通。由于只是单侧刻蚀硅片，所以这种工艺刻蚀速率较低，影响生产效率。
发明内容
本发明的目的在于提供一种刻蚀速率大、生产效率高、工艺复杂度低的用于三维集成电路封装的硅通孔结构及其制备方法。
本发明提供的用于三维集成电路封装的硅通孔结构制备方法，具体步骤为：
通过向硅片中注入氢离子剥离硅片，获得制备硅通孔的基底；
对基底进行双面等离子体刻蚀，从而将基底贯通形成硅通孔；
在所述硅通孔的侧壁和所述基底的上下表面依次沉积绝缘介质、铜扩散阻挡层和籽晶层，采用光刻和刻蚀工艺去除部分所述铜扩散阻挡层和所述籽晶层，仅保留硅通孔侧壁处的所述铜扩散阻挡层和所述籽晶层；
在上述结构的上下表面形成牺牲层，在硅通孔中完全填充导电金属材料，然后去除牺牲层，导电金属材料的上下表面分别突出于所述绝缘介质的上下表面；
在导电金属材料表面形成接触焊点。
本发明制备方法中，优选为，所述获得制备硅通孔的基底的步骤，具体包括：
首先，采用热氧化方法在硅片表面生长一层SiO2薄膜；
然后，采用离子注入方式向硅片中注入氢离子，氢离子通过二氧化硅向硅片内部扩散；
之后，对所述硅片进行退火，注氢处微空腔内氢气发泡，硅片发生剥离；
最后，通过湿法刻蚀工艺去除剥离后的硅片表面的二氧化硅，并采用化学机械抛光方法平坦化硅片的底部，从而获得用于制作硅通孔的基底。
本发明制备方法中，优选为，通过改变氢离子注入能量，改变氢离子注入深度范围，所选氢离子注入能量大于5000 KeV，以获得深度大于50微米的硅通孔。
本发明制备方法中，优选为，对所述硅片进行退火的温度范围为300~400 ℃。
本发明制备方法中，优选为，所述导电金属材料为铜。
本发明还公开一种用于三维集成电路封装的硅通孔结构，包括：
贯通基底的硅通孔；
绝缘介质，覆盖硅通孔的侧壁以及基底的上下表面；
铜扩散阻挡层以及籽晶层，其中，所述铜扩散阻挡层覆盖硅通孔的侧壁上的所述绝缘介质，所述籽晶层覆盖铜扩散阻挡层表面；
导电金属材料以及接触焊点，其中，所述导电金属材料完全填充所述硅通孔，并向上和向下延伸，突出于所述绝缘介质的上下表面；
接触焊点置于所述导电金属材料的顶部和底部。
本发明的硅通孔结构中，优选为，所述导电金属材料为铜。
本发明的硅通孔结构中，优选为，所述绝缘介质是SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种。
本发明的硅通孔结构中，优选为，所述铜扩散阻挡层是TaN、TiN、ZrN、MnSiO3中的至少一种。
本发明的硅通孔结构中，优选为，所述籽晶层是Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种。
本发明采用向硅片中注入氢离子剥离硅片的方式来获得制备硅通孔的基底，可以充分利用硅材料，节约成本。对硅基底进行双面等离子体刻蚀从而获得硅通孔，可以增大刻蚀速率，提高生产效率。在电镀铜之后的步骤中无需化学机械抛光铜材料，可以极大减少工艺复杂度。
附图说明
图1是用于三维集成电路封装的硅通孔结构制造工艺的流程图。
图2~图5是剥离硅片获得基底的各步骤的结构示意图。
图6~图7是形成硅通孔的各步骤的结构示意图。
图8~图9是形成绝缘介质、铜扩散阻挡层和籽晶层的各步骤的结构示意图。
图10~图13是电镀铜以及形成接触焊点的各步骤的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
以下结合附图1-13和实施例对本发明的技术方案做进一步的说明。图1是用于三维集成电路封装的硅通孔结构制造工艺的流程图，图2-13示出了用于三维集成电路封装的硅通孔结构制造工艺各步骤的结构示意图。如图1所示，具体制备步骤为：
步骤S1：剥离硅片获得制备硅通孔的基底。首先采用热氧化方法在硅片200表面生长一层SiO2薄膜201，厚度范围为200~500 nm，所得结构如图2所示。然后采用离子注入方式向硅片200中注入氢离子202，氢离子202通过二氧化硅201向硅片200内部扩散，所得结构如图3所示。通过改变氢离子注入能量，可以改变氢离子注入深度范围。为了获得厚度大于50微米的硅通孔，所选氢离子注入能量大于5000 KeV。
紧接着将上述硅片放入管式炉中进行退火，退火温度范围为300~400 oC；注氢处微空腔内氢气发泡，硅片200发生剥离，分裂为上下两部分，上部为表面覆盖二氧化硅的硅片A，下部为没有覆盖二氧化硅的硅片B，所得结构如图4所示。
通过湿法刻蚀工艺去除硅片A表面的二氧化硅201，并采用化学机械抛光方法平坦化硅片A的底部，从而获得用于制作硅通孔的基底，所得结构如图5所示。至于硅片B，可以采用上述工艺继续剥离从而可以获得更多片可以用于制作硅通孔的基底。采用向硅片中注入氢离子剥离硅片的方式来获得制备硅通孔的基底，可以充分利用硅材料，节约成本。
步骤S2：形成硅通孔。在上述所获得的硅基底200上下表面旋涂光刻胶203，并通过曝光和显影工艺定义出硅通孔的图形，所得结构如图6所示。请参照图6，对硅基底200的上下表面图形处同时进行等离子体刻蚀，直到硅基底200贯通。随后在溶剂中溶解或灰化去除光刻胶203，所得结构如图7所示。其中所采用的等离子体可以选择CF4、SF6中的至少一种。对硅基底进行双面等离子体刻蚀从而获得硅通孔，可以增大刻蚀速率，提高生产效率。
步骤S3：形成绝缘介质、铜扩散阻挡层和籽晶层。采用化学气相沉积方法在硅通孔的侧壁及基底的上下表面沉积一层SiO2薄膜作为绝缘介质205；然后采用物理气相沉积方法在SiO2薄膜205表面生长一层TaN薄膜作为铜扩散阻挡层206；接着采用物理气相沉积方法在TaN薄膜206表面生长一层Cu薄膜作为籽晶层207，所得结构如图8所示。在本发明中采用SiO2作为绝缘介质，采用TaN作为铜扩散阻挡层，采用Cu薄膜作为籽晶层，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为绝缘介质；可以选择TaN、TiN、ZrN、MnSiO3中的至少一种作为铜扩散阻挡层；可以选择Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种作为籽晶层。铜扩散阻挡层和籽晶层的生长方式也可以选择化学气相沉积或者原子层沉积。
最后采用光刻和刻蚀工艺去除部分TaN阻挡层206和部分Cu籽晶层207，所得结构如图9所示。其中剩余的TaN阻挡层206只覆盖硅通孔侧壁的SiO2薄膜205表面；相应地，剩余的Cu籽晶层207只覆盖硅通孔侧壁的TaN阻挡层206表面。
步骤S4：电镀铜以及形成接触焊点。首先在上述结构表面旋涂光刻胶，并通过曝光和显影定义出图形。然后采用电子束蒸发工艺生长一层金属Ni薄膜作为牺牲层208，接着采用剥离（lift-off）工艺在溶剂中去除光刻胶以及光刻胶表面的金属Ni薄膜，所得结构如图10所示。随后采用电镀工艺在硅通孔中电镀铜材料209并完全填充硅通孔，所得结构如图11所示。进一步，采用光刻和刻蚀工艺去除金属Ni薄膜208，所得结构如图12所示。如图12所示，导电金属材料209分别下上下延伸出硅通孔的，其上表面高于绝缘介质205的上表面，其下表面低于绝缘介质205的上表面。
最后在铜材料209表面焊接金属Sn材料作为接触焊点210，所得结构如图13所示。在本发明中采用金属Ni薄膜作为牺牲层，但是本发明不限定于此，可以选择Ni、Ti、Ta、Cr中的任意一种作为牺牲层。在电镀铜之后无需化学机械抛光铜材料，可以极大减少工艺复杂度。
本发明的用于三维集成电路封装的硅通孔结构，如图13所示，包括：贯通基底的硅通孔；绝缘介质205，覆盖硅通孔的侧壁以及基底上下表面。铜扩散阻挡层206以及籽晶层207，其中，所述铜扩散阻挡层206覆盖硅通孔的侧壁上的所述绝缘介质205，所述籽晶层207覆盖铜扩散阻挡层206表面；导电金属材料209以及接触焊点210，其中，所述导电金属材料209完全填充所述硅通孔，并向上和向下延伸，突出于所述绝缘介质205的上下表面；接触焊点210置于所述导电金属材料209的顶部和底部。
优选地，绝缘介质205是SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种。铜扩散阻挡层206是TaN、TiN、ZrN、MnSiO3中的至少一种。籽晶层207是Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种。牺牲层208可以是Ni、Ti、Ta、Cr中的任意一种。导电金属材料209例如为铜。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (5)
1.一种用于三维集成电路封装的硅通孔结构制备方法，其特征在于，具体步骤为：
通过向硅片（200）中注入氢离子（202）剥离硅片，获得制备硅通孔的基底；
对基底进行双面等离子体刻蚀，从而将基底贯通形成硅通孔；
在所述硅通孔的侧壁和所述基底的上下表面依次沉积绝缘介质（205）、铜扩散阻挡层（206）和籽晶层（207），采用光刻和刻蚀工艺去除部分所述铜扩散阻挡层（206）和所述籽晶层（207），仅保留所述硅通孔的侧壁处的所述铜扩散阻挡层（206）和所述籽晶层（207）；
在上述结构的上下表面形成牺牲层（208），在所述硅通孔中完全填充导电金属材料（209），然后去除所述牺牲层（208），所述导电金属材料（209）的上下表面分别突出于所述绝缘介质（205）的上下表面；
在所述导电金属材料（209）表面形成接触焊点（210）。
2.根据权利要求1所述的用于三维集成电路封装的硅通孔结构制备方法，其特征在于，所述获得制备硅通孔的基底的步骤，具体包括：
首先，采用热氧化方法在硅片（200）表面生长一层二氧化硅薄膜（201）；
然后，采用离子注入方式向所述硅片（200）中注入氢离子（202），所述氢离子（202）通过所述二氧化硅（201）向所述硅片（200）内部扩散；
之后，对所述硅片（200）进行退火，使注氢处微空腔内氢气发泡，硅片（200）发生剥离，成为上下两部分；
最后，通过湿法刻蚀工艺去除剥离后的上部硅片表面的二氧化硅（201），并采用化学机械抛光方法平坦化上部硅片的底部，从而获得用于制作硅通孔的基底。
3.根据权利要求2所述的用于三维集成电路封装的硅通孔结构制备方法，其特征在于，所选氢离子注入能量大于5000 KeV，以获得深度大于50微米的硅通孔。
4. 根据权利要求2所述的用于三维集成电路封装的硅通孔结构制备方法，其特征在于，对所述硅片进行退火的温度范围为300~400 ℃。
5.根据权利要求1所述的用于三维集成电路封装的硅通孔结构制备方法，其特征在于，所述导电金属材料为铜。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010562310.8A CN111769077B (zh) | 2020-06-18 | 2020-06-18 | 一种用于三维集成电路封装的硅通孔结构及其制造方法 |
| PCT/CN2020/099977 WO2021253513A1 (zh) | 2020-06-18 | 2020-07-02 | 一种用于三维集成电路封装的硅通孔结构及其制造方法 |
| US17/052,853 US11887912B2 (en) | 2020-06-18 | 2020-07-02 | Through silicon via structure for three-dimensional integrated circuit packaging and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010562310.8A CN111769077B (zh) | 2020-06-18 | 2020-06-18 | 一种用于三维集成电路封装的硅通孔结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111769077A CN111769077A (zh) | 2020-10-13 |
| CN111769077B true CN111769077B (zh) | 2021-08-20 |
Family
ID=72721196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010562310.8A Active CN111769077B (zh) | 2020-06-18 | 2020-06-18 | 一种用于三维集成电路封装的硅通孔结构及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11887912B2 (zh) |
| CN (1) | CN111769077B (zh) |
| WO (1) | WO2021253513A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112466842B (zh) * | 2020-11-24 | 2022-10-21 | 复旦大学 | 一种多功能tsv结构及其制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5877070A (en) * | 1997-05-31 | 1999-03-02 | Max-Planck Society | Method for the transfer of thin layers of monocrystalline material to a desirable substrate |
| AU2002323388A1 (en) * | 2001-08-24 | 2003-03-10 | Mcnc Research & Development Institute | Through-via vertical interconnects, through-via heat sinks and associated fabrication methods |
| JP4564342B2 (ja) * | 2004-11-24 | 2010-10-20 | 大日本印刷株式会社 | 多層配線基板およびその製造方法 |
| KR20130130524A (ko) * | 2012-05-22 | 2013-12-02 | 삼성전자주식회사 | 비아 패드를 갖는 반도체 소자 |
| CN104347492A (zh) * | 2013-08-09 | 2015-02-11 | 上海微电子装备有限公司 | 具有高深宽比的通孔结构及多晶片互联的制造方法 |
| US9214398B2 (en) * | 2013-09-09 | 2015-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside contacts for integrated circuit devices |
| CN105405838A (zh) * | 2015-09-01 | 2016-03-16 | 苏州含光微纳科技有限公司 | 一种新型tsv转接板及制作方法 |
| US10490483B2 (en) * | 2016-03-07 | 2019-11-26 | Micron Technology, Inc. | Low capacitance through substrate via structures |
| CN110010476A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种系统级封装结构中的新型电镀填孔工艺 |
-
2020
- 2020-06-18 CN CN202010562310.8A patent/CN111769077B/zh active Active
- 2020-07-02 WO PCT/CN2020/099977 patent/WO2021253513A1/zh active Application Filing
- 2020-07-02 US US17/052,853 patent/US11887912B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021253513A1 (zh) | 2021-12-23 |
| CN111769077A (zh) | 2020-10-13 |
| US11887912B2 (en) | 2024-01-30 |
| US20230099959A1 (en) | 2023-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111769097B (zh) | 一种用于三维互连的硅通孔结构及其制造方法 | |
| CN100481380C (zh) | 半导体元件中内连线结构的制造方法 | |
| TW201939628A (zh) | 移除金屬氧化物的方法 | |
| CN111769076B (zh) | 一种用于2.5d封装的tsv转接板及其制备方法 | |
| US7427565B2 (en) | Multi-step etch for metal bump formation | |
| CN112466846B (zh) | 一种tsv结构及其制备方法 | |
| CN111769077B (zh) | 一种用于三维集成电路封装的硅通孔结构及其制造方法 | |
| CN111769075B (zh) | 一种用于系统级封装的tsv无源转接板及其制造方法 | |
| CN111883479B (zh) | 一种用于系统级封装的tsv有源转接板制备方法 | |
| CN112151496B (zh) | 一种内嵌电感的tsv结构及其制备方法 | |
| CN112466842B (zh) | 一种多功能tsv结构及其制备方法 | |
| CN112018071B (zh) | 一种多功能tsv结构及其制备方法 | |
| CN111769078B (zh) | 一种用于系统级封装的tsv无源转接板制备方法 | |
| CN113035797B (zh) | 封装结构及其制造方法 | |
| CN111900127B (zh) | 一种用于三维系统级封装的tsv无源转接板制备方法 | |
| CN112466845B (zh) | 一种硅通孔结构及其制备方法 | |
| CN112466840B (zh) | 一种tsv结构及其制备方法 | |
| CN113035810B (zh) | 硅通孔结构、封装结构及其制造方法 | |
| CN112435984B (zh) | 半导体衬底、制备方法以及电子元器件 | |
| CN112038285B (zh) | 一种用于三维封装的Si/SiGe通孔有源转接板的制备方法 | |
| US7128946B2 (en) | Plate for forming metal wires and method of forming metal wires using the same | |
| CN113035829B (zh) | Tsv无源转接板及其制造方法 | |
| US11522243B2 (en) | Hermetic packaging of a micro-battery device | |
| CN111081676A (zh) | 一种防漏电tsv背面露头结构及其制造方法 | |
| CN111883541A (zh) | 一种用于三维封装的soi有源转接板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |