CN111081676A - 一种防漏电tsv背面露头结构及其制造方法 - Google Patents

一种防漏电tsv背面露头结构及其制造方法 Download PDF

Info

Publication number
CN111081676A
CN111081676A CN201911336741.6A CN201911336741A CN111081676A CN 111081676 A CN111081676 A CN 111081676A CN 201911336741 A CN201911336741 A CN 201911336741A CN 111081676 A CN111081676 A CN 111081676A
Authority
CN
China
Prior art keywords
tsv
top surface
layer
barrier layer
front side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911336741.6A
Other languages
English (en)
Inventor
李恒甫
张春燕
孙鹏
曹立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201911336741.6A priority Critical patent/CN111081676A/zh
Publication of CN111081676A publication Critical patent/CN111081676A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种防漏电TSV背面露头结构，包括：TSV转接板，包含正面和与正面相对的背面，所述正面包含互连工艺；TSV结构，所述TSV结构贯穿TSV转接板的正面和背面，并且从TSV转接板的背面露头；阻挡层，所述阻挡层设置在TSV结构露头部分的侧壁上；绝缘介质层，所述绝缘介质层设置在所述阻挡层的外侧，填充所述TSV结构之间的空间，其中绝缘介质层的顶面与TSV结构露头的顶面处于同一平面。

Description

一种防漏电TSV背面露头结构及其制造方法
技术领域
本发明涉及半导体制造及工艺技术领域。具体而言，本发明涉及一种防漏电TSV背面露头结构及其制造方法。
背景技术
以硅通孔(TSV)为核心的三维集成技术是半导体工业界近几年的研发热点，随着穿透硅通孔TSV(Through Silicon Vias)技术的发展，越来越多产品会用到高密度、高深宽比TSV通孔。TSV通孔的制作一般采用先刻蚀TSV盲孔，然后背面减薄晶圆露孔的方式实现。
转接板作为中介层，实现芯片和芯片、芯片与基板之间的三维互连，降低了系统芯片制作成本和功耗。在基于TSV转接板的三维封装结构中，TSV制造是实现TSV先进封装的基础，在TSV制造工艺过程中背部露头工艺是TSV制造技术中的重要一环，背部露头工艺的好坏直接关系到TSV转接板电互连性能。在进行TSV背面露头工艺制造时，使用了湿法腐蚀或者CMP工艺和干法刻蚀工艺，会损伤包围TSV铜柱的氧化层和阻挡层，引起漏电效果，影响TSV铜柱的可靠性，因此本领域在TSV导电结构及制造方法等方面仍然面临巨大挑战。
发明内容
针对现有技术中存在的问题，根据本发明的一个方面，提供一种防漏电TSV背面露头结构，包括：
TSV转接板，包含正面和与正面相对的背面，所述正面包含互连工艺；
TSV结构，所述TSV结构贯穿TSV转接板的正面和背面，并且从TSV转接板的背面露头；
阻挡层，所述阻挡层设置在TSV结构露头部分的侧壁上；
绝缘介质层，所述绝缘介质层设置在所述阻挡层的外侧，填充所述TSV结构之间的空间，其中绝缘介质层的顶面与TSV结构露头的顶面处于同一平面。
在本发明的一个实施例中，该防漏电TSV背面露头结构还包括电互连结构，所述电互连结构形成在绝缘介质层与TSV结构的顶面上，包括互连转移线和焊接凸点结构，其中互连转移线与TSV结构露头的顶面实现电互连。
在本发明的一个实施例中，所述阻挡层的材料选自Ti、TiN、Ta、TaN或者它们的合金中的一种或多种。
在本发明的一个实施例中，所述绝缘介质层的材料选自二氧化硅、氮化硅、碳化硅、PI、PBO中的一种或多种。
根据本发明的另一个实施例，提供一种防漏电TSV背面露头结构的制造方法，包括：
将背面硅减薄后的TSV转接板通过键合层固定到载板，所述TSV转接包含正面和与正面相对的背面，所述正面包含互连工艺，TSV结构贯穿TSV转接板的正面和背面，并且从TSV转接板的背面露头；
沉积阻挡层；
通过刻蚀工艺去除部分阻挡层，仅留下TSV结构露头部分的侧壁上的阻挡层；
形成绝缘介质层，所述绝缘介质层设置在所述阻挡层的外侧，填充所述TSV结构之间的空间，其中绝缘介质层的顶面与TSV结构露头的顶面处于同一平面；
在绝缘介质层与TSV结构的顶面上形成电互连结构。
在本发明的另一个实施例中，所述阻挡层的材料选自Ti、TiN、Ta、TaN或者它们的合金中的一种或多种，所述阻挡层230通过CVD、PVD工艺方法沉积形成。
在本发明的另一个实施例中，通过刻蚀工艺去除部分阻挡层时，平面的刻蚀速率大于TSV结构侧壁的刻蚀速率。
在本发明的另一个实施例中，所述绝缘介质层的材料为无机材料，通过化学气相沉积方法形成，然后通过化学机械研磨的方式实现绝缘介质层的顶面与TSV结构露头的顶面处于同一平面。
在本发明的另一个实施例中，所述绝缘介质层的材料为有机材料，通过旋涂或层压形成，然后通过显影、UV照射或研磨方式实现绝缘介质层的顶面与TSV结构露头的顶面处于同一平面。
在本发明的另一个实施例中，所述电互连结构包括互连转移线和焊接凸点结构，其中互连转移线与TSV结构露头的顶面实现电互连。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出根据本发明的一个实施例的防漏电TSV背面露头结构100的截面示意图。
图2A至图2E示出根据本发明的一个实施例的防漏电TSV背面露头结构的制作过程的截面示意图。
图3示出根据本发明的一个实施例的防漏电TSV背面露头结构的制作方法的流程图。
展示图中的图形大小不代表实际中尺寸大小，只是为了更清晰表述。展示图中的图形大小不代表实际中尺寸大小，只是为了更清晰表述。文中所描述的空间术语，如“正面”、“反面”、“上面”、“下面”等类似物，可在此使用，以描述如图所示的一个元素或特征与另一个元素或特征之间的关系。空间相对项除了图中所示的方向外，还包括正在使用或操作的设备的不同方向。此外，该装置还可定向(旋转90度或其它方向)，此处使用的空间相对描述符也可相应地解释。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
图1示出根据本发明的一个实施例的防漏电TSV背面露头结构100的截面示意图。如图1所示，防漏电TSV背面露头结构100包括：背面硅减薄后的TSV转接板110、一个或多个TSV结构120、阻挡层130、绝缘介质层140以及电互连结构150。
在本发明的具体实施例中，TSV转接板110包含正面和与正面相对的背面，正面包含互连工艺(图中未示出)。TSV结构120贯穿TSV转接板110的正面和背面，并且从TSV转接板110的背面露头。即TSV结构120的至少一部分从TSV转接板110的背面凸出出来。本领域的技术人员可根据实际的要求，确定TSV结构120从TSV转接板110的背面凸出的高度。多个TSV结构120在TSV转接板110中形成TSV结构的阵列。每个TSV结构120包含氧化层、阻挡层和导电金属(图中未示出)。导电金属可以使用金属铜。
阻挡层130沉积在TSV结构露头部分的侧壁上。阻挡层130的材料可以是Ti、TiN、Ta、TaN或者二者的混合物或其他合适的材料。阻挡层130可以通过CVD、PVD等工艺方法沉积形成，沉积厚度可以为几十纳米，或者根据工艺需要改变沉积厚度。由于Ti、TiN、Ta、TaN对铜有较好的阻挡作用，能够有效防止铜离子进入绝缘介质层。
绝缘介质层140设置在阻挡层130的外侧，填充TSV结构之间的空间。绝缘介质层140的顶面与TSV结构露头的顶面处于同一平面。即，绝缘介质层140的厚度与TSV结构露头的高度基本一致。绝缘介质层140的材料可以为二氧化硅、氮化硅、碳化硅等无机材料，也可以为PI、PBO等有机材料。无机材料一般通过化学气相沉积方法形成，有机材料一般通过旋涂方式实现介质层沉积。对于有机介质可以通过显影，UV照射等化学方式或者研磨方式降低有机介质层的厚度与TSV铜柱的高度处于同一平面。对于无机绝缘介质，可以通过介质的化学机械研磨的方式实现质层的厚度与TSV铜柱的高度处于同一平面。
电互连结构150形成在绝缘介质层140与TSV结构的顶面上，包括互连转移线和焊接凸点结构151，其中互连转移线与TSV背面露头铜柱实现电互连。
图2A至图2E示出根据本发明的一个实施例的防漏电TSV背面露头结构的制作过程的截面示意图。图3示出根据本发明的一个实施例的防漏电TSV背面露头结构的制作方法的流程图。下面结合图2A至图2E以及图3详细描述防漏电TSV背面露头结构的制作过程。
首先，在步骤310，将背面硅减薄后的TSV转接板210通过键合层260固定到载板270，如图2A所示。载板270可以是硅、砷化镓、碳化硅,玻璃等材料。键合层260可以是临时键合薄膜。该临时键合薄膜为热塑或热固型有机材料，也可以是含有Cu、Ni、Cr、Co等成分的无机材料，该临时键合薄膜可以通过加热、机械、化学、激光、冷冻等方式拆除。TSV转接板210包含正面和与正面相对的背面，正面包含互连工艺结构(图中未示出)。TSV转接板210的正面与键合层26相接触。TSV结构220贯穿TSV转接板210的正面和背面，并且从TSV转接板210的背面露头。即，TSV结构220的至少一部分从TSV转接板210的背面凸出出来。本领域的技术人员可根据实际的要求，确定TSV结构220从TSV转接板210的背面凸出的高度。多个TSV结构220在TSV转接板210中形成TSV结构的阵列。每个TSV结构220包含氧化层、阻挡层和导电金属(图中未示出)。导电金属可以使用金属铜。221为露头完成后的TSV铜柱侧壁结构，包含氧化层和阻挡层(图中未示出)。
接下来，在步骤320，沉积阻挡层230，如图2B所示。阻挡层230沉积在TSV结构露头部分的侧壁和顶面上。阻挡层230的材料可以是Ti、TiN、Ta、TaN或者二者的混合物或其他合适的材料。阻挡层230可以通过CVD、PVD等工艺方法沉积形成，沉积厚度可以为几十纳米，或者根据工艺需要改变沉积厚度。由于Ti、TiN、Ta、TaN对铜有较好的阻挡作用，能够有效防止铜离子进入绝缘介质层。
接下来，在步骤330，通过刻蚀工艺去除部分阻挡层230，仅留下TSV结构露头部分的侧壁上的阻挡层，如图2C所示。可以通过等离子刻蚀阻挡层230，由于平面的刻蚀速率大于铜柱侧壁的刻蚀速率，从而在TSV结构露头部分的侧壁上形成阻挡层。
接下来，在步骤340，形成绝缘介质层240，如图2D所示。绝缘介质层240的材料可以为二氧化硅、氮化硅、碳化硅等无机材料，也可以为PI、PBO等有机材料。无机材料一般通过化学气相沉积方法形成，有机材料一般通过旋涂、层压等方式实现介质层沉积。对于有机介质可以通过显影、UV照射等化学方式或者研磨方式降低有机介质层的厚度与TSV铜柱的高度处于同一平面。对于无机绝缘介质，可以通过介质的化学机械研磨的方式实现质层的厚度与TSV铜柱的高度处于同一平面。
最后，在步骤350，在绝缘介质层240与TSV结构的顶面上形成电互连结构250。电互连结构250包括互连转移线和焊接凸点结构，其中互连转移线与TSV背面露头铜柱实现电互连。
通过本发明公开的防漏电TSV背面露头结构及其制造方法，在TSV背面露头铜柱的侧壁上形成阻挡层，对铜有较好的阻挡作用，能够有效防止铜离子进入绝缘介质层，因此该露头结构能有效预防漏电的发生。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种防漏电TSV背面露头结构，包括：
TSV转接板，包含正面和与正面相对的背面，所述正面包含互连工艺；
TSV结构，所述TSV结构贯穿TSV转接板的正面和背面，并且从TSV转接板的背面露头；
阻挡层，所述阻挡层设置在TSV结构露头部分的侧壁上；
绝缘介质层，所述绝缘介质层设置在所述阻挡层的外侧，填充所述TSV结构之间的空间，其中绝缘介质层的顶面与TSV结构露头的顶面处于同一平面。
2.如权利要求1所述的防漏电TSV背面露头结构，其特征在于，还包括电互连结构，所述电互连结构形成在绝缘介质层与TSV结构的顶面上，包括互连转移线和焊接凸点结构，其中互连转移线与TSV结构露头的顶面实现电互连。
3.如权利要求1所述的防漏电TSV背面露头结构，其特征在于，所述阻挡层的材料选自Ti、TiN、Ta、TaN或者它们的合金中的一种或多种。
4.如权利要求1所述的防漏电TSV背面露头结构，其特征在于，所述绝缘介质层的材料选自二氧化硅、氮化硅、碳化硅、PI、PBO中的一种或多种。
5.一种防漏电TSV背面露头结构的制造方法，包括：
将背面硅减薄后的TSV转接板通过键合层固定到载板，所述TSV转接包含正面和与正面相对的背面，所述正面包含互连工艺，TSV结构贯穿TSV转接板的正面和背面，并且从TSV转接板的背面露头；
沉积阻挡层；
通过刻蚀工艺去除部分阻挡层，仅留下TSV结构露头部分的侧壁上的阻挡层；
形成绝缘介质层，所述绝缘介质层设置在所述阻挡层的外侧，填充所述TSV结构之间的空间，其中绝缘介质层的顶面与TSV结构露头的顶面处于同一平面；
在绝缘介质层与TSV结构的顶面上形成电互连结构。
6.如权利要求5所述的防漏电TSV背面露头结构的制造方法，其特征在于，所述阻挡层的材料选自Ti、TiN、Ta、TaN或者它们的合金中的一种或多种，所述阻挡层230通过CVD、PVD工艺方法沉积形成。
7.如权利要求5所述的防漏电TSV背面露头结构的制造方法，其特征在于，通过刻蚀工艺去除部分阻挡层时，平面的刻蚀速率大于TSV结构侧壁的刻蚀速率。
8.如权利要求5所述的防漏电TSV背面露头结构的制造方法，其特征在于，所述绝缘介质层的材料为无机材料，通过化学气相沉积方法形成，然后通过化学机械研磨的方式实现绝缘介质层的顶面与TSV结构露头的顶面处于同一平面。
9.如权利要求5所述的防漏电TSV背面露头结构的制造方法，其特征在于，所述绝缘介质层的材料为有机材料，通过旋涂或层压形成，然后通过显影、UV照射或研磨方式实现绝缘介质层的顶面与TSV结构露头的顶面处于同一平面。
10.如权利要求5所述的防漏电TSV背面露头结构的制造方法，其特征在于，所述电互连结构包括互连转移线和焊接凸点结构，其中互连转移线与TSV结构露头的顶面实现电互连。
CN201911336741.6A 2019-12-23 2019-12-23 一种防漏电tsv背面露头结构及其制造方法 Pending CN111081676A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911336741.6A CN111081676A (zh) 2019-12-23 2019-12-23 一种防漏电tsv背面露头结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911336741.6A CN111081676A (zh) 2019-12-23 2019-12-23 一种防漏电tsv背面露头结构及其制造方法

Publications (1)

Publication Number Publication Date
CN111081676A true CN111081676A (zh) 2020-04-28

Family

ID=70317101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911336741.6A Pending CN111081676A (zh) 2019-12-23 2019-12-23 一种防漏电tsv背面露头结构及其制造方法

Country Status (1)

Country Link
CN (1) CN111081676A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8558389B2 (en) * 2011-12-08 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming guard ring around conductive TSV through semiconductor wafer
CN103855112A (zh) * 2012-12-05 2014-06-11 德州仪器公司 具有带有变形保护尖端的穿衬底通孔的裸片及制作所述裸片的方法
CN107305840A (zh) * 2016-04-25 2017-10-31 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN104377171B (zh) * 2013-08-16 2019-05-24 台湾积体电路制造股份有限公司 具有中介层的封装件及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8558389B2 (en) * 2011-12-08 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming guard ring around conductive TSV through semiconductor wafer
CN103855112A (zh) * 2012-12-05 2014-06-11 德州仪器公司 具有带有变形保护尖端的穿衬底通孔的裸片及制作所述裸片的方法
CN104377171B (zh) * 2013-08-16 2019-05-24 台湾积体电路制造股份有限公司 具有中介层的封装件及其形成方法
CN107305840A (zh) * 2016-04-25 2017-10-31 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Similar Documents

Publication Publication Date Title
US11830838B2 (en) Conductive barrier direct hybrid bonding
US9240349B2 (en) Interconnect structures for substrate
TWI819252B (zh) 半導體核心組件
US8455984B2 (en) Integrated circuit structure and method of forming the same
US9607895B2 (en) Silicon via with amorphous silicon layer and fabrication method thereof
US8319329B2 (en) Stacked integrated circuit package having recessed sidewalls
JP5274004B2 (ja) 半導体基板内に導電性ビア構造体を製造する方法
US9190325B2 (en) TSV formation
KR20210038292A (ko) 반도체 die 패키지 및 제조 방법
US20110079917A1 (en) Interposer structure with passive component and method for fabricating same
KR102511808B1 (ko) 반도체 디바이스 및 제조 방법
US20140273354A1 (en) Fabrication of 3d chip stacks without carrier plates
US20150028479A1 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
CN111799188B (zh) 一种利用tsv和tgv的减薄晶圆封装工艺
CN112397445B (zh) Tsv导电结构、半导体结构及制备方法
US10886196B2 (en) Semiconductor devices having conductive vias and methods of forming the same
CN112582389A (zh) 半导体封装件、封装件及其形成方法
CN111081676A (zh) 一种防漏电tsv背面露头结构及其制造方法
CN107293484A (zh) 一种转接板制造方法
US9293430B2 (en) Semiconductor chip and method of manufacturing the same
US20240162109A1 (en) Package with Improved Heat Dissipation Efficiency and Method for Forming the Same
TWI825572B (zh) 晶片封裝結構及其形成方法
US20240014095A1 (en) Semiconductor package and method
US20240332130A1 (en) High density vertical interconnect
TWI832663B (zh) 半導體封裝及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200428