CN111883479B - 一种用于系统级封装的tsv有源转接板制备方法 - Google Patents
一种用于系统级封装的tsv有源转接板制备方法 Download PDFInfo
- Publication number
- CN111883479B CN111883479B CN202010626920.XA CN202010626920A CN111883479B CN 111883479 B CN111883479 B CN 111883479B CN 202010626920 A CN202010626920 A CN 202010626920A CN 111883479 B CN111883479 B CN 111883479B
- Authority
- CN
- China
- Prior art keywords
- silicon
- substrate
- tsv
- layer
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 101
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 93
- 239000010703 silicon Substances 0.000 claims abstract description 93
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 150000003377 silicon compounds Chemical class 0.000 claims abstract description 14
- 150000002500 ions Chemical class 0.000 claims abstract description 13
- 238000000137 annealing Methods 0.000 claims abstract description 11
- 238000001451 molecular beam epitaxy Methods 0.000 claims abstract description 8
- 238000005498 polishing Methods 0.000 claims abstract description 6
- 238000004151 rapid thermal annealing Methods 0.000 claims abstract description 5
- 230000000149 penetrating effect Effects 0.000 claims abstract description 3
- 238000001039 wet etching Methods 0.000 claims abstract description 3
- 239000010949 copper Substances 0.000 claims description 19
- 238000009792 diffusion process Methods 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- -1 oxygen ions Chemical class 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 229910003818 SiH2Cl2 Inorganic materials 0.000 claims description 3
- 229910003822 SiHCl3 Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 abstract description 3
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 230000007547 defect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 41
- 239000010408 film Substances 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910003910 SiCl4 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical group Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910016507 CuCo Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000708 deep reactive-ion etching Methods 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种用于系统级封装的TSV有源转接板制备方法。采用离子注入工艺向单晶硅衬底中注入低能离子至较浅深度并进行高温退火在硅衬底内部形成一层氧化物，从而氧化物将硅衬底分为上方的顶层硅和下方的体硅；接着进行快速热退火消除顶层硅内部损伤，并采用分子束外延方法生长一定厚度的单晶硅；紧接着采用抛光的方法去除一部分表面具有起伏的顶层硅，并继续采用分子束外延的方法生长所需厚度的单晶硅；然后形成贯穿所述基底的硅通孔，湿法腐蚀去除所述硅化合物，使顶层硅与体硅分离，以顶层硅为基底制作有源转接板。本发明能够充分利用硅材料，节约成本。同时，能够获得缺陷较少，且表面平坦的单晶硅。
Description
技术领域
本发明属于集成电路封装领域，具体涉及一种用于系统级封装的TSV有源转接板制备方法。
背景技术
随着集成电路工艺技术的高速发展，微电子封装技术逐渐成为制约半导体技术发展的主要因素。为了实现电子封装的高密度化，获得更优越的性能和更低的总体成本，技术人员研究出一系列先进的封装技术。其中三维系统级封装技术具有良好的电学性能以及较高的可靠性，同时能实现较高的封装密度，被广泛应用于各种高速电路以及小型化系统中。硅通孔(Through Silicon Via，简称TSV)转接板技术是三维集成电路中堆叠芯片实现互连的一种新技术，通过在硅圆片上制作出许多垂直互连通孔以及后续重布线(Redistribution Layer，简称RDL)来实现不同芯片之间的电互连。此外，TSV转接板技术又分为有源转接板和无源转接板两种技术，其中有源转接板带有有源器件，无源转接板缺少有源器件。TSV转接板技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，并且大大改善芯片速度和低功耗的性能，是目前电子封装技术中最引人注目的一种技术。
为了满足封装总体厚度的要求，对于传统的TSV制造工艺，其中很重要的一个步骤是硅片减薄。然而对于硅片减薄，通常都是采用机械磨削的方法，这其中相当厚度的硅材料会被去除却无法回收利用，导致硅材料的大量浪费。
发明内容
为了解决上述问题，本发明公开一种用于系统级封装的TSV有源转接板制备方法，包括以下步骤：向硅衬底中注入低能离子至一定深度，并进行退火，使所述离子与硅反应，在硅衬底内部形成硅化合物，将所述硅衬底分隔为上面的顶层硅和下面的体硅；对所述顶层硅进行快速热退火以消除其内部损伤；在所述顶层硅表面外延生长单晶硅，并抛光去除部分单晶硅，以消除表面起伏；继续外延生长单晶硅直至达到所需厚度，作为基底；
在所述基底表面制备有源器件，并在所述有源器件上形成无定型碳；
对所述基底进行光刻、刻蚀，形成贯穿所述基底的硅通孔，湿法腐蚀去除所述硅化合物，使所述顶层硅与体硅分离；
在所述硅通孔的侧壁和所述基底的上下表面依次沉积第一绝缘介质、扩散阻挡层和籽晶层；
光刻、刻蚀去除所述有源器件上表面和侧壁的第一绝缘介质、扩散阻挡层和籽晶层，使部分基底暴露；
在籽晶层的表面形成导电金属，使其完全填充所述硅通孔；
采用化学机械抛光工艺去除部分所述导电金属、所述籽晶层、所述扩散阻挡层和所述第一绝缘介质，仅保留所述硅通孔中的所述导电金属、所述籽晶层、所述扩散阻挡层和所述第一绝缘介质；
形成第二绝缘介质，使其覆盖所述顶层硅和所述第一绝缘介质的上下表面；
在上述结构表面形成粘附层/种子层叠层薄膜；
在位于所述硅通孔上方和下方的粘附层/种子层叠层薄膜表面形成接触凸点。
本发明的用于系统级封装的TSV有源转接板制备方法中，优选为，所注入的离子为氧离子，所形成的硅化合物为氧化硅。
本发明的用于系统级封装的TSV有源转接板制备方法中，优选为，所注入的离子为氮离子，所形成的硅化合物为氮化硅。
本发明的用于系统级封装的TSV有源转接板制备方法中，优选为，所注入的离子的剂量范围为3×1017/cm2～2×1018/cm2，注入能量范围为100～200keV，衬底温度为500℃～700℃。
本发明的用于系统级封装的TSV有源转接板制备方法中，优选为，对所述硅衬底进行退火的温度为1200～1350℃，时间为1～20h。
本发明的用于系统级封装的TSV有源转接板制备方法中，优选为，所述硅化合物的厚度为200～400nm，顶层硅的厚度范围为100～400nm。。
本发明的用于系统级封装的TSV有源转接板制备方法中，优选为，对所述顶层硅进行快速热退火的温度范围为300～400℃，退火时间为5～10min。
本发明的用于系统级封装的TSV有源转接板制备方法中，优选为，所述导电金属为铜。
本发明的用于系统级封装的TSV有源转接板制备方法中，优选为，采用分子束外延方法外延生长所述单晶硅，所采用的硅源是SiCl4、SiHCl3、SiH2Cl2或者SiH4中的至少一种，外延温度范围为1000～1200℃。
本发明的用于系统级封装的TSV有源转接板制备方法中，优选为，外延单晶硅使所述顶层硅的厚度增加到5～10μm；采用化学抛光方法去除部分顶层硅，消除表面起伏，使所述顶层硅的厚度减为2～7μm；继续外延生长单晶硅，使所述顶层硅的厚度增加到50～60μm。
附图说明
图1是本发明的用于系统级封装的TSV有源转接板制备方法的流程图。
图2～图17是本发明的用于系统级封装的TSV有源转接板制备方法各步骤的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
以下结合附图1-17和实施例对本发明的技术方案做进一步的说明。图1是用于系统级封装的TSV有源转接板制备方法的流程图，图2-17示出了用于系统级封装的TSV有源转接板制备方法各步骤的结构示意图。如图1所示，具体制备步骤为：
步骤S1：注氧隔离和两步分子束外延获得基底。首先采用离子注入方式向硅衬底100中注入氧离子101，氧离子101会向下扩散，所得结构如图2所示。氧离子注入剂量范围为3×1017/cm2～1×1018/cm2，注入能量范围为100～200keV，衬底温度为500～700℃。在本实施方式中采用氧离子进行离子注入，然而本发明不限定于此，也可以注入氮离子在硅衬底中形成氮化硅。
然后，将硅衬底100放入管式炉中退火1～20h，退火温度为1200～1350℃。所注入氧离子与硅发生反应生成氧化硅201，厚度范围为200～400nm；氧化硅201将衬底100分为上方的顶层硅202和下方的体硅200，顶层硅202的厚度范围为100～400nm；由于氧离子在注入过程中会造成顶层硅表面出现起伏，所得结构如图3所示。
随后，对上述结构进行快速热退火，退火温度范围为300～400℃，退火时间为5～10min，用于消除顶层硅202在氧离子注入过程中所产生的内部结构损伤。
接着，在顶层硅202表面采用分子束外延工艺生长单晶硅，其中分子束外延所采用的硅源可以选择SiCl4、SiHCl3、SiH2Cl2或者SiH4中的至少一种，外延温度范围为1000～1200℃；顶层硅202的厚度增加到5～10μm，所得结构如图4所示。
随后，采用化学抛光的方法去除部分顶层硅202，顶层硅表面的起伏被消除，厚度减为2～7μm，所得结构如图5所示。最后继续采用上述分子束外延工艺继续生长单晶硅，顶层硅202的厚度增加到50～60μm，并用于制作TSV有源转接板的基底，所得结构如图6所示。
步骤S2：制备有源器件和形成硅通孔。在上述所获得的顶层硅202表面采用标准的集成电路制造工艺制备有源器件203，所得结构如图7所示。
然后，采用化学气相沉积的方法生长一层无定型碳204；接着采用光刻和刻蚀工艺去除不需要的无定型碳204，只在有源器件203表面覆盖无定型碳204，用于保护有源器件203，所得结构如图8所示。
紧接着，旋涂光刻胶，并通过曝光和显影工艺定义出硅通孔的图形。然后采用深度等离子体刻蚀(DRIE)工艺对顶层硅202进行刻蚀，直到顶层硅202贯通。随后在溶剂中溶解或灰化去除光刻胶，所得结构如图9所示。其中所采用的等离子体可以选择CF4、SF6中的至少一种。
接着，采用氢氟酸作为刻蚀剂腐蚀掉氧化硅201，从而顶层硅202和体硅200发生分离，所得结构如图10所示。顶层硅202用于制作TSV有源转接板的基板，体硅200可以采用上述工艺继续分离出顶层硅作为制作TSV有源转接板的基底。
步骤S3：沉积绝缘介质、铜扩散阻挡层和籽晶层。采用化学气相沉积方法在硅通孔表面沉积一层SiO2薄膜205作为第一绝缘介质；然后采用物理气相沉积方法在SiO2薄膜205表面生长一层TaN薄膜206作为铜扩散阻挡层；接着采用物理气相沉积方法在TaN薄膜206表面生长一层Cu薄膜207作为籽晶层，所得结构如图11所示。
最后，采用光刻和刻蚀工艺去除有源器件203上表面和侧壁的第一绝缘介质205、铜扩散阻挡层206和籽晶层207，所得结构如图12所示。在本实施方式中采用SiO2作为第一绝缘介质，采用TaN作为铜扩散阻挡层，采用Cu薄膜作为籽晶层，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为第一绝缘介质；可以选择TaN、TiN、ZrN、MnSiO3中的至少一种作为铜扩散阻挡层；可以选择Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种作为籽晶层。铜扩散阻挡层和籽晶层的生长方式也可以选择化学气相沉积或者原子层沉积。
步骤S4：电镀铜以及形成接触凸点。首先采用电镀工艺在籽晶层207表面电镀铜材料208，铜材料完全填充硅通孔，所得结构如图13所示。
然后，采用化学机械抛光工艺去除硅通孔上方和下方的第一绝缘介质205、铜扩散阻挡层206、籽晶层207以及铜材料208，所得结构如图14所示。
进一步，采用化学气相沉积的方法沉积一层Si3N4薄膜作为第二绝缘介质209；随后，采用光刻和刻蚀工艺去除部分Si3N4薄膜209，保证Si3N4薄膜209只覆盖硅基底202和第一绝缘介质205的上下表面，所得结构如图15所示。
接着，采用物理气相沉积方法生长Ti薄膜和Cu薄膜所构成的叠层薄膜210，其中Ti薄膜和Cu薄膜分别作为粘附层和种子层，所得结构如图16所示。
紧接着，采用电镀方法在粘附层/种子层叠层薄膜210的表面电镀Cu材料和Sn材料所构成的叠层金属，作为接触凸点211，所得结构如图17所示。在本实施方式中采用Si3N4作为第二绝缘介质，但是本发明不限定于此，可以选择Si3N4、SiON、SiC中的至少一种作为第二绝缘介质；其中第二绝缘介质还充当铜扩散阻挡层的作用。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种用于系统级封装的TSV有源转接板制备方法，其特征在于，包括以下步骤：
向硅衬底(100)中注入低能离子(101)至一定深度，并进行退火，使所述离子与硅反应，在硅衬底内部形成硅化合物(201)，将所述硅衬底(100)分隔为上面的顶层硅(202)和下面的体硅(200)；对所述顶层硅(202)进行快速热退火以消除其内部损伤；在所述顶层硅(202)表面外延生长单晶硅，并抛光去除部分单晶硅，以消除表面起伏；继续外延生长单晶硅直至达到所需厚度，将顶层硅(202)作为基底；
在所述基底表面制备有源器件(203)，并在所述有源器件(203)上形成无定型碳(204)；
对所述基底进行光刻、刻蚀，形成贯穿所述基底的硅通孔，湿法腐蚀去除所述硅化合物(201)，使所述顶层硅(202)与体硅(200)分离；
在所述硅通孔的侧壁和所述基底的上下表面依次沉积第一绝缘介质(205)、扩散阻挡层(206)和籽晶层(207)；
光刻、刻蚀去除所述有源器件(203)上表面和侧壁的所述第一绝缘介质(205)、所述扩散阻挡层(206)和所述籽晶层(207)，使部分所述顶层硅(202)暴露；
在籽晶层(207)的表面形成导电金属(208)，使其完全填充所述硅通孔；
采用化学机械抛光工艺去除部分所述导电金属(208)、所述籽晶层(207)、所述扩散阻挡层(206)和所述第一绝缘介质(205)，仅保留所述硅通孔中的所述导电金属(208)、所述籽晶层(207)、所述扩散阻挡层(206)和所述第一绝缘介质(205)；
形成第二绝缘介质(209)，使其覆盖所述顶层硅(202)和所述第一绝缘介质(205)的上下表面；
在上述结构表面形成粘附层/种子层叠层薄膜(210)；
在位于所述硅通孔上方和下方的所述粘附层/种子层叠层薄膜(210)表面形成接触凸点(211)。
2.根据权利要求1所述的用于系统级封装的TSV有源转接板制备方法，其特征在于，
所注入的离子为氧离子，所形成的硅化合物为氧化硅。
3.根据权利要求1所述的用于系统级封装的TSV有源转接板制备方法，其特征在于，
所注入的离子为氮离子，所形成的硅化合物为氮化硅。
4.根据权利要求1～3中任一项所述的用于系统级封装的TSV有源转接板制备方法，其特征在于，
所注入的离子的剂量范围为3×1017/cm2～2×1018/cm2，注入能量范围为100～200keV，衬底温度为500℃～700℃。
5.根据权利要求1～3中任一项所述的用于系统级封装的TSV有源转接板制备方法，其特征在于，
对所述硅衬底(100)进行退火的温度为1200～1350℃，时间为1～20h。
6.根据权利要求1～3中任一项所述的用于系统级封装的TSV有源转接板制备方法，其特征在于，
所述硅化合物(201)的厚度为200～400nm，所述顶层硅的厚度范围为100～400nm。
7.根据权利要求1～3中任一项用于系统级封装的TSV有源转接板制备方法，其特征在于，
对所述顶层硅(202)进行快速热退火的温度范围为300～400℃，退火时间为5～10min。
8.根据权利要求1所述的用于系统级封装的TSV有源转接板制备方法，其特征在于，
所述导电金属(208)为铜。
9.根据权利要求1所述的用于系统级封装的TSV有源转接板制备方法，其特征在于，
采用分子束外延方法外延生长所述单晶硅，所采用的硅源是SiCl4、SiHCl3、SiH2Cl2或者SiH4中的至少一种，外延温度范围为1000～1200℃。
10.根据权利要求1所述的用于系统级封装的TSV有源转接板制备方法，其特征在于，
外延单晶硅使所述顶层硅(202)的厚度增加到5～10μm；采用化学抛光方法去除部分顶层硅(202)，消除表面起伏，使所述顶层硅(202)的厚度减为2～7μm；继续外延生长单晶硅，使所述顶层硅(202)的厚度增加到50～60μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010626920.XA CN111883479B (zh) | 2020-07-01 | 2020-07-01 | 一种用于系统级封装的tsv有源转接板制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010626920.XA CN111883479B (zh) | 2020-07-01 | 2020-07-01 | 一种用于系统级封装的tsv有源转接板制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111883479A CN111883479A (zh) | 2020-11-03 |
| CN111883479B true CN111883479B (zh) | 2022-04-08 |
Family
ID=73149898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010626920.XA Active CN111883479B (zh) | 2020-07-01 | 2020-07-01 | 一种用于系统级封装的tsv有源转接板制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111883479B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114566478B (zh) * | 2022-04-28 | 2022-08-05 | 武汉大学 | 一种低热应力、高电性能的同轴双环tsv结构及制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103426847A (zh) * | 2012-05-22 | 2013-12-04 | 三星电子株式会社 | 具有通孔焊盘嵌件的硅通孔(tsv )半导体器件 |
| CN104347492A (zh) * | 2013-08-09 | 2015-02-11 | 上海微电子装备有限公司 | 具有高深宽比的通孔结构及多晶片互联的制造方法 |
| CN106328584A (zh) * | 2016-11-22 | 2017-01-11 | 武汉光谷创元电子有限公司 | 制造硅通孔的方法和包括硅通孔的芯片 |
-
2020
- 2020-07-01 CN CN202010626920.XA patent/CN111883479B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103426847A (zh) * | 2012-05-22 | 2013-12-04 | 三星电子株式会社 | 具有通孔焊盘嵌件的硅通孔(tsv )半导体器件 |
| CN104347492A (zh) * | 2013-08-09 | 2015-02-11 | 上海微电子装备有限公司 | 具有高深宽比的通孔结构及多晶片互联的制造方法 |
| CN106328584A (zh) * | 2016-11-22 | 2017-01-11 | 武汉光谷创元电子有限公司 | 制造硅通孔的方法和包括硅通孔的芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111883479A (zh) | 2020-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111769097B (zh) | 一种用于三维互连的硅通孔结构及其制造方法 | |
| US6642081B1 (en) | Interlocking conductor method for bonding wafers to produce stacked integrated circuits | |
| US5196377A (en) | Method of fabricating silicon-based carriers | |
| US20050224921A1 (en) | Method for bonding wafers to produce stacked integrated circuits | |
| US10396012B2 (en) | Advanced through substrate via metallization in three dimensional semiconductor integration | |
| CN111769076B (zh) | 一种用于2.5d封装的tsv转接板及其制备方法 | |
| CN111883479B (zh) | 一种用于系统级封装的tsv有源转接板制备方法 | |
| US20100090219A1 (en) | Method for fabrication of semiconductor device | |
| CN112466846B (zh) | 一种tsv结构及其制备方法 | |
| CN111769075B (zh) | 一种用于系统级封装的tsv无源转接板及其制造方法 | |
| CN111769078B (zh) | 一种用于系统级封装的tsv无源转接板制备方法 | |
| US10886196B2 (en) | Semiconductor devices having conductive vias and methods of forming the same | |
| CN111769077B (zh) | 一种用于三维集成电路封装的硅通孔结构及其制造方法 | |
| CN111900127B (zh) | 一种用于三维系统级封装的tsv无源转接板制备方法 | |
| WO2022000438A1 (zh) | 一种dram芯片三维集成系统及其制备方法 | |
| CN112466842B (zh) | 一种多功能tsv结构及其制备方法 | |
| CN112038285B (zh) | 一种用于三维封装的Si/SiGe通孔有源转接板的制备方法 | |
| US11881442B2 (en) | SOI active transfer board for three-dimensional packaging and preparation method thereof | |
| CN113035810B (zh) | 硅通孔结构、封装结构及其制造方法 | |
| US11973046B2 (en) | Semiconductor structure and method for preparing the same | |
| US20240071823A1 (en) | Semiconductor device circuitry formed through volumetric expansion | |
| CN112466845A (zh) | 一种硅通孔结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |