CN114566478B - 一种低热应力、高电性能的同轴双环tsv结构及制备方法 - Google Patents

一种低热应力、高电性能的同轴双环tsv结构及制备方法 Download PDF

Info

Publication number
CN114566478B
CN114566478B CN202210455456.1A CN202210455456A CN114566478B CN 114566478 B CN114566478 B CN 114566478B CN 202210455456 A CN202210455456 A CN 202210455456A CN 114566478 B CN114566478 B CN 114566478B
Authority
CN
China
Prior art keywords
layer
tsv
conductive metal
wafer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210455456.1A
Other languages
English (en)
Other versions
CN114566478A (zh
Inventor
刘胜
王诗兆
张贺辉
刘天建
孙亚萌
薛良豪
李�瑞
吴改
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan University WHU
Original Assignee
Wuhan University WHU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan University WHU filed Critical Wuhan University WHU
Priority to CN202210455456.1A priority Critical patent/CN114566478B/zh
Publication of CN114566478A publication Critical patent/CN114566478A/zh
Application granted granted Critical
Publication of CN114566478B publication Critical patent/CN114566478B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种低热应力、高电性能的同轴双环TSV结构及制备方法，首先将所述晶圆减薄到所需厚度；然后晶圆正面制作TSV通孔；之后在TSV通孔内壁通过热氧化法、沉积法沉积第一绝缘层；在第一绝缘层内壁法依次制备扩散粘附层/阻挡层、种子层和外导电金属环；在外导电金属环内侧沉积扩散粘附层/阻挡层、第二绝缘层；在第二绝缘层内壁制备扩散粘附层/阻挡层、种子层和内导电金属环；在内导电金属环内沉积扩散粘附层/阻挡层、填充第三绝缘层，得到同轴双环TSV结构。本发明外导电金属环接地，起到屏蔽信号干扰作用，内导电金属环用来传输信号并减小热应力，在保证高电特性的前提下，减小了在硅片中引入的热应力。

Description

一种低热应力、高电性能的同轴双环TSV结构及制备方法
技术领域
本发明属于半导体制造工艺技术领域，涉及一种半导体TSV结构制备技术，具体涉及一种低热应力、高电性能的同轴双环TSV结构及制备方法。
背景技术
在现有技术制作TSV过程中，TSV和硅片需要经历很多次热循环，最后的退火和冷却过程会给整个结构带来巨大的温度负载，由于各种材料热膨胀系数、一般机械性能、弹性系数、屈服强度的差异而在周围产生很大的热应力和热应变，从而影响载流子迁移率和器件性能以及可靠性。因此对TSV的热机械性能进行研究十分必要。此外，TSV实质是穿过硅基底的金属线，其周围一般采用一层隔离介质（如二氧化硅）来实现与衬底之间的电隔离。但是这样就产生了一个金属氧化物半导体（MOS）结构。这个结构的MOS电容会使TSV上的信号耦合到硅衬底或者周围的器件上，从而导致信号失真和漏电流，增加静态功耗，因此需要一种全新能避免热应力并具有高电性能的TSV技术。
发明内容
针对现有技术的不足，本发明提供了一种低热应力、高电性能的同轴双环TSV结构及制备方法，可以在保证高电特性的前提下，减小在硅片中引入的热应力。
为了实现上述目的，本发明采用的技术方案如下：
一种低热应力、高电性能的同轴双环TSV结构，其特征在于：包括从外至内依次加工在晶圆上同轴的第一绝缘层、外导电金属环、第二绝缘层、内导电金属环和第三绝缘层。
进一步地，绝缘层和其内侧相邻的导电金属环之间均设有扩散粘附层/阻挡层和种子层，导电金属环和其内侧相邻的绝缘层之间均设有扩散粘附层/阻挡层。
优选的，所述第一绝缘层、第二绝缘层和第三绝缘层的绝缘材料为无机物绝缘材料或者有机绝缘材料。
优选的，所述无机物绝缘材料包括氧化物、氮化物、碳化物及氮氧化物。
进一步优选的，：所述第一绝缘层、第二绝缘层和第三绝缘层的绝缘材料均为氧化硅、氮化硅及聚酰亚胺中的任意一种，是综合制备工艺和成本的最优三种材料。
本发明还保护一种低热应力、高电性能的同轴双环TSV结构的制备方法，其特征在于，包括如下步骤：
步骤1、晶圆预处理，将所述晶圆正面研磨减薄到所需厚度；
步骤2、在预处理后的晶圆正面制作TSV通孔；
步骤3、在晶圆的TSV通孔内壁，通过粘附、涂覆、热氧化或者沉积绝缘材料，形成第一绝缘层；
步骤4、在第一绝缘层内壁依次制备扩散黏附层/阻挡层、种子层、外导电金属环和扩散黏附层/阻挡层；
步骤5、在外导电金属环内侧的扩散黏附层/阻挡层上，通过粘附、涂覆、热氧化或者沉积绝缘材料，形成第二绝缘层；
步骤6、在第二绝缘层内壁通过依次制备扩散黏附层/阻挡层、种子层、内导电金属环和扩散黏附层/阻挡层；
步骤7、在内导电金属环内侧的扩散黏附层/阻挡层上，通过粘附、涂覆、热氧化或者沉积填充满绝缘材料，形成绝缘芯，作为第三绝缘层，完成同轴双环TSV结构的制备。
优选的，步骤1中，减薄后晶圆的厚度为到5-40μm。
优选的，步骤3、5和7中，制备绝缘层的沉积法包括气相沉积和液相沉积。
优选的，步骤2中，制作TSV通孔的方法如下：
步骤2.1、在晶圆表面沉积薄膜；
步骤2.2、在晶圆的薄膜上涂覆光刻胶；
步骤2.3、对光刻胶曝光显影，显露出TSV通孔区域；
步骤2.4、采用湿法刻蚀或者等离子体干法刻蚀对TSV通孔区域的薄膜进行非等向刻蚀处理，对薄膜刻蚀面积大于所述TSV通孔区域范围；
步骤2.5、对晶圆进行刻蚀刻出TSV通孔，之后去除薄膜和光刻胶，完成TSV通孔制作。
优选的，步骤2.5中，去除薄膜和光刻胶，对晶圆进行机械减薄至所需厚度（15-30μm），然后通过表面腐蚀及CMP抛光去除硅晶圆表面损伤层及亚表面损伤层，抛光后晶圆表面粗糙度不大于10nm。
优选的，步骤4和步骤6中，制备外导电金属环和内导电金属环前采用光刻胶将TSV通孔以外的区域覆盖。
优选的，所述外导电金属环和内导电金属环的金属材料为铜，制备工艺为物理气相沉积法。
本发明的优点及有益效果如下：
1、本发明采用同轴双环结构，外导电金属环接地，起到屏蔽信号干扰作用，内导电金属环用来传输信号，保证了信号的准确传输，减少了静态损耗。
2、本发明采用同轴双环TSV结构，通过内侧导电金属环减小热应力，在保证高电特性的前提下，减小了在硅片中引入的热应力；
3、本发明结构设计简单，工艺方便易行，利用现有设备和工艺即可实现。
附图说明
图1是本发明实施例1中同轴双环TSV结构三维示意图。
图2是本发明实施例1中同轴双环TSV结构纵向局部剖视图。
图3是本发明实施例2中TSV通孔制作流程示意图，其中，图3（a）为步骤2.1中沉积薄膜示意图，图3（b）为步骤2.2中薄膜上涂覆光刻胶示意图，图3（c）为步骤2.3中曝光显影后示意图，图3（d）为步骤2.4中对TSV位置的薄膜进行刻蚀示意图，图3（e）为步骤2.5中对晶圆进行刻蚀刻出TSV通孔示意图，图3（f）为得到具有TSV通孔的晶圆示意图。
图4是本发明实施例2中利用具有TSV通孔的晶圆制备同轴双环TSV结构示意图，其中，图4（a）为步骤3中沉积第一绝缘层示意图，图4（b）为步骤4中沉积第一扩散粘附层/阻挡层、第一种子层、外导电金属环和第二扩散粘附层/阻挡层示意图，图4（c）为步骤5中沉积第二绝缘层示意图，图4（d）为步骤6中沉积第三扩散粘附层/阻挡层、第二种子层、内导电金属环和第四扩散粘附层/阻挡层示意图，图4（e）为步骤6中得到的同轴双环TSV结构示意图。
附图标记：1-晶圆，2-第一绝缘层，3-第一扩散粘附层/阻挡层，4-第一种子层，5-外导电金属环，6-第二扩散粘附层/阻挡层，7-第二绝缘层，8-第三扩散粘附层/阻挡层，9-第二种子层，10-内导电金属环，11-第四扩散粘附层/阻挡层，12-第三绝缘层，13-薄膜，14-光刻胶，15-TSV通孔。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
实施例1
如图1和图2所示，本发明提供一种低热应力、高电性能的同轴双环TSV结构，包括从外至内依次加工在晶圆1上同轴的第一绝缘层2、第一扩散粘附层/阻挡层3，第一种子层4、外导电金属环5、第二扩散粘附层/阻挡层6、第二绝缘层7、第三扩散粘附层/阻挡层8、第二种子层9、内导电金属环10、第四扩散粘附层/阻挡层11和作为填充内芯的第三绝缘层12。
所述第一绝缘层2、第二绝缘层7和第三绝缘层12的绝缘材料为无机物绝缘材料或者有机绝缘材料。其中，所述无机物绝缘材料包括氧化物、氮化物、碳化物及氮氧化物（绝缘陶瓷材料），有机绝缘材料包括聚酰亚胺等等。
作为一种优选实施例，所述第一绝缘层2、第二绝缘层7和第三绝缘层12的绝缘材料可以在氧化硅、氮化硅及聚酰亚胺中选。
实施例2：如图3和图4所示，本发明还提供一种低热应力、高电性能的同轴双环TSV结构的制备方法，包括如下步骤：
步骤1、晶圆1预处理，将所述晶圆1正面精细研磨到所需厚度；
研磨后晶圆1的厚度为到5-40μm，本实施例中，取30μm；
步骤2、在预处理后的晶圆1正面制作TSV通孔15；
如图3所示，制作TSV通孔15的方法如下：
步骤2.1、如图3（a）所示，在晶圆1正面表面沉积薄膜13；沉积的薄膜13可以是氧化物，也可以是氮化物、碳化物、氮氧化物等有绝缘能力的薄膜，也可以是无机物，有机高分子材料，半导体材料，金属材料，陶瓷材料等薄膜；
步骤2.2、如图3（b）所示，在晶圆1的薄膜13上涂覆光刻胶14；
步骤2.3、如图3（c）所示，对光刻胶14曝光显影，显露出TSV通孔区域；
步骤2.4、如图3（d）所示，采用湿法刻蚀或者等离子体干法刻蚀对TSV通孔区域的薄膜13进行非等向刻蚀处理（具体可以通过选择蚀刻液的蚀刻比，使得对薄膜13的蚀刻速率大于光刻胶14），对TSV区域的薄膜13施加等离子体射频激励电压产生等离子体，以图形化的光刻胶14作为掩膜刻蚀下方的薄膜13，对薄膜13刻蚀面积大于所述TSV通孔区域范围；
步骤2.5、如图3（e）所示，对晶圆1进行刻蚀刻出TSV通孔15，之后去除光刻胶14和薄膜13，并再次进行机械减薄至所需厚度，最后表面腐蚀及CMP抛光，完成TSV通孔15制作，如图3（f）所示。
刻蚀的出TSV通孔15可以圆孔，也可以是方孔，具体形状不限。
本实施例中，去除薄膜13和光刻胶14后，使用机械减薄将晶圆1进行减薄，将机械减薄后的晶圆1使用KOH溶液进行表面腐蚀，溶液由KOH固体颗粒和去离子水配制，配制KOH浓度为50wt%，反应温度为60℃，工艺时间为15min，去除硅晶圆1表面损伤层及亚表面损伤层，本实施例减薄至约20μm左右。
之后使用化学机械抛光(CMP)工艺对晶圆1表面进行抛光处理，工艺时间为1h，可使表面粗糙度达到10nm左右，即可得到制备好TSV通孔15的晶圆1。
步骤3、如图4（a）所示，在晶圆1的TSV通孔15内壁，通过粘附、涂覆、热氧化或者沉积（包括气相沉积和液相沉积）绝缘材料，形成第一绝缘层2；
本实施例中，第一绝缘层2采用化学气相沉积沉积氧化硅制备。
步骤4、如图4（b）所示，在第一绝缘层2内壁依次制备第一扩散粘附层/阻挡层3、第一种子层4、外导电金属环5和第二扩散粘附层/阻挡层6。
本实施例中，外导电金属环5为PVD（物理气相沉积法）制备的铜金属层；扩散粘附层/阻挡层（包括第一扩散粘附层/阻挡层3和第二扩散粘附层/阻挡层6，两者可以相同材料和工艺，也可以采用不同材料和工艺）可以采用不同的方法制造；制备方法包括MOCVD（金属有机化学气相沉积工艺）、CVD（化学气相沉积工艺）、PVD（物理气相沉积法）、ALD（原子层沉积工艺），扩散黏附层/阻挡层材料可以是Ti-TiW、Ti-TiN、Ta-TaN，或者其他氧化物如氮氧化硅。
第一种子层4的制备方法包括PVD（物理气相沉积法）制造的Cu、CVD（化学气相沉积工艺）或ALD（原子层沉积工艺）制造的Co或者Ru，要求具有良好的导电性和优选的晶相；其中对于孔径较大的硅通孔(>20μm)，可直接通过磁控溅射制作种子层，种子层厚度一般为500nm~2000nm；而对于孔径较小的硅孔，例如5μm的硅通孔（TSV通孔15），则可用物理气相沉积(PECVD)制作种子层，种子层厚度一般50nm~200nm。
第一种子层4制作完成后，过光刻胶将除TSV孔以外的区域覆盖，使晶圆1表面避免沉积铜，而迫使铜只能在硅通孔内部沉积。
步骤5、如图4（c）所示，在外导电金属环5内侧的第二扩散粘附层/阻挡层6上，通过粘附、涂覆、热氧化或者沉积绝缘材，形成第二绝缘层7；
第二绝缘层7的制备工艺和材料可以和第一绝缘层2选择相同或者不同，本实施例中相同，均为采用化学气相沉积沉积氧化硅制备。
步骤6、如图4（d）所示，在第二绝缘层7内壁依次制备第三扩散粘附层/阻挡层8、第二种子层9、内导电金属环10和第四扩散粘附层/阻挡层11，得到的同轴双环TSV结构，如图4（e）所示。
本实施例中，内导电金属环10也为PVD（物理气相沉积法）制备的铜金属层；
第三扩散粘附层/阻挡层8和第四扩散粘附层/阻挡层11的制备材料和工艺与上述第一扩散粘附层/阻挡层3和第二扩散粘附层/阻挡层6相同或者类似。
第二种子层9的制备方法与第一种子层4一样或者类似，包括PVD（真空镀膜工艺）制造的Cu、CVD（化学气相沉积工艺）或ALD（原子层沉积工艺）制造的Co或者Ru，要求具有良好的导电性和优选的晶相。
第二种子层9制作完成后，过光刻胶将除TSV孔以外的区域覆盖，使晶圆1表面避免沉积铜，而迫使铜只能在硅通孔内部沉积。
步骤7、在内导电金属环10采用粘附、涂覆或者填充满绝缘材料，形成绝缘芯，作为第三绝缘层12，完成同轴双环TSV结构的制备。
本实施例中，在内导电金属环10的内孔中采用化学气相沉积氧化硅，直至填满形成绝缘芯，作为第三绝缘层12。
本领域的技术人员容易理解，以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种低热应力、高电性能的同轴双环TSV结构的制备方法，同轴双环TSV结构包括从外至内依次加工在晶圆上同轴的第一绝缘层、外导电金属环、第二绝缘层、内导电金属环和第三绝缘层；
绝缘层和其内侧相邻的导电金属环之间均设有扩散粘附层/阻挡层和种子层，导电金属环和其内侧相邻的绝缘层之间均设有扩散粘附层/阻挡层；其特征在于，包括如下步骤：
步骤1、晶圆预处理，将所述晶圆正面精细研磨减薄到所需厚度；
步骤2、在预处理后的晶圆正面制作TSV通孔；
步骤3、在晶圆的TSV通孔内壁，通过粘附、涂覆、热氧化或者沉积绝缘材料，形成第一绝缘层；
步骤4、在第一绝缘层内壁依次制备扩散粘附层/阻挡层、种子层、外导电金属环和扩散黏附层/阻挡层；
步骤5、在外导电金属环内侧的扩散黏附层/阻挡层上，通过粘附、涂覆、热氧化或者沉积绝缘材料，形成第二绝缘层；
步骤6、在第二绝缘层内壁依次制备扩散粘附层/阻挡层、种子层、内导电金属环和扩散黏附层/阻挡层；
步骤7、在内导电金属环内侧的扩散黏附层/阻挡层上，通过粘附、涂覆、热氧化或者填充满绝缘材料，形成绝缘芯，作为第三绝缘层，完成同轴双环TSV结构的制备；
步骤2中，制作TSV通孔的方法如下：
步骤2.1、在晶圆表面沉积薄膜；
步骤2.2、在晶圆的薄膜上涂覆光刻胶；
步骤2.3、对光刻胶曝光显影，显露出TSV通孔区域；
步骤2.4、采用湿法刻蚀或者等离子体干法刻蚀对TSV通孔区域的薄膜进行非等向刻蚀处理，对薄膜刻蚀面积大于所述TSV通孔区域范围；
步骤2.5、对晶圆进行刻蚀刻出TSV通孔，之后去除薄膜和光刻胶，完成TSV通孔制作。
2.根据权利要求1所述的同轴双环TSV结构的制备方法，其特征在于：所述第一绝缘层、第二绝缘层和第三绝缘层的绝缘材料为无机物绝缘材料或者有机绝缘材料。
3.根据权利要求2所述的同轴双环TSV结构的制备方法，其特征在于：所述无机物绝缘材料包括氧化物、氮化物、碳化物及氮氧化物。
4.根据权利要求2所述的同轴双环TSV结构的制备方法，其特征在于：所述第一绝缘层、第二绝缘层和第三绝缘层的绝缘材料均为氧化硅、氮化硅及聚酰亚胺中的任意一种。
5.根据权利要求1所述低热应力、高电性能的同轴双环TSV结构的制备方法，其特征在于，步骤1中，研磨后晶圆的厚度为到5-40μm。
6.根据权利要求5所述低热应力、高电性能的同轴双环TSV结构的制备方法，其特征在于：步骤2.5中，去除薄膜和光刻胶，再次对晶圆进行机械减薄至所需厚度，然后通过表面腐蚀及抛光去除硅晶圆表面损伤层及亚表面损伤层。
7.根据权利要求1所述低热应力、高电性能的同轴双环TSV结构的制备方法，其特征在于：步骤4和步骤6中，制备外导电金属环和内导电金属环前采用光刻胶将TSV通孔以外的区域覆盖。
CN202210455456.1A 2022-04-28 2022-04-28 一种低热应力、高电性能的同轴双环tsv结构及制备方法 Active CN114566478B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210455456.1A CN114566478B (zh) 2022-04-28 2022-04-28 一种低热应力、高电性能的同轴双环tsv结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210455456.1A CN114566478B (zh) 2022-04-28 2022-04-28 一种低热应力、高电性能的同轴双环tsv结构及制备方法

Publications (2)

Publication Number Publication Date
CN114566478A CN114566478A (zh) 2022-05-31
CN114566478B true CN114566478B (zh) 2022-08-05

Family

ID=81721514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210455456.1A Active CN114566478B (zh) 2022-04-28 2022-04-28 一种低热应力、高电性能的同轴双环tsv结构及制备方法

Country Status (1)

Country Link
CN (1) CN114566478B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129567B2 (en) * 2004-08-31 2006-10-31 Micron Technology, Inc. Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements
US7538006B1 (en) * 2008-05-24 2009-05-26 International Business Machines Corporation Annular damascene vertical natural capacitor
FR2951018A1 (fr) * 2009-10-05 2011-04-08 St Microelectronics Crolles 2 Via de connexion electrique pour substrat de dispositif semi-conducteur
US8242604B2 (en) * 2009-10-28 2012-08-14 International Business Machines Corporation Coaxial through-silicon via
US8519515B2 (en) * 2011-04-13 2013-08-27 United Microlectronics Corp. TSV structure and method for forming the same
US9318376B1 (en) * 2014-12-15 2016-04-19 Freescale Semiconductor, Inc. Through substrate via with diffused conductive component
CN111883479B (zh) * 2020-07-01 2022-04-08 复旦大学 一种用于系统级封装的tsv有源转接板制备方法
CN112018071B (zh) * 2020-07-31 2022-04-12 复旦大学 一种多功能tsv结构及其制备方法

Also Published As

Publication number Publication date
CN114566478A (zh) 2022-05-31

Similar Documents

Publication Publication Date Title
US6627507B2 (en) Integrated circuit and method of using porous silicon to achieve component isolation in radio frequency applications
US9397283B2 (en) Chip mode isolation and cross-talk reduction through buried metal layers and through-vias
EP0969500B1 (en) Single crystal silicon on polycrystalline silicon integrated circuits
US8765571B2 (en) Method of manufacturing a base substrate for a semi-conductor on insulator type substrate
US6756304B1 (en) Method for producing via-connections in a substrate and substrate equipped with same
US8466538B2 (en) SOI wafer, semiconductor device, and method for manufacturing SOI wafer
EP3387681B1 (en) Non-oxide based dielectrics for superconductor devices
US20060194414A1 (en) Low temperature fusion bonding with high surface energy using a wet chemical treatment
CN108807324B (zh) 微同轴结构的制备方法及微同轴结构
US6294455B1 (en) Conductive lines, coaxial lines, integrated circuitry, and methods of forming conductive lines, coaxial lines, and integrated circuitry
CN114566478B (zh) 一种低热应力、高电性能的同轴双环tsv结构及制备方法
EP0932204A1 (en) Integrated circuit and method for radio frequency applications
Jiang et al. Fabrication of high-performance on-chip suspended spiral inductors by micromachining and electroless copper plating
CN113161289B (zh) 一种高深宽比tsv金属柱的电镀工艺
CN113948841A (zh) 微同轴传输结构及其制备方法、电子设备
US9543191B2 (en) Wiring structure having interlayer insulating film and wiring line without a barrier layer between
US7795131B2 (en) Method of fabricating metal interconnects and inter-metal dielectric layer thereof
CN113078131A (zh) 一种tsv结构及tsv电镀工艺
Luo et al. Crack-free fabrication and electrical characterization of coaxial ultra-low-resistivity-silicon through-silicon-vias
EP3193361B1 (en) Method for fabricating semiconductor structures including a high resistivity layer, and related semiconductor structures
Ezaki et al. Development of through-substrate via process for silicon-based monolithic microwave integrated circuits SIS mixer
Finkel et al. Performance of thz components based on microstrip pecvd sin x technology
JPH11220024A (ja) 半導体集積回路の製造方法及びその製造装置
Lin et al. RF Characterization and Analysis of Coplanar Waveguide on Various Silicon Wafers for 2.5 D Integration
CN110400787B (zh) 一种硅基垂直互联结构及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant