CN113161289B - 一种高深宽比tsv金属柱的电镀工艺 - Google Patents

一种高深宽比tsv金属柱的电镀工艺 Download PDF

Info

Publication number
CN113161289B
CN113161289B CN202110435726.8A CN202110435726A CN113161289B CN 113161289 B CN113161289 B CN 113161289B CN 202110435726 A CN202110435726 A CN 202110435726A CN 113161289 B CN113161289 B CN 113161289B
Authority
CN
China
Prior art keywords
tsv
silicon wafer
blind hole
tsv blind
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110435726.8A
Other languages
English (en)
Other versions
CN113161289A (zh
Inventor
冯光建
莫炯炯
顾毛毛
郭西
高群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN202110435726.8A priority Critical patent/CN113161289B/zh
Publication of CN113161289A publication Critical patent/CN113161289A/zh
Application granted granted Critical
Publication of CN113161289B publication Critical patent/CN113161289B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体技术领域，具体涉及一种高深宽比TSV金属柱的电镀工艺。本发明高深宽比TSV金属柱的电镀工艺包括以下步骤：在硅片的上下表面分别制作第一TSV盲孔和第二TSV盲孔，第一TSV盲孔与第二TSV盲孔之间有硅材质或钝化层隔离；在硅片的表面和TSV盲孔侧壁形成钝化层，然后在硅片的一面和第一TSV盲孔侧壁沉积种子层；干法刻蚀钝化层，然后将种子层作为导电层继续在硅片表面和TSV盲孔中电镀金属层，退火后抛光所述硅片双面的金属层，得到TSV盲孔填满金属柱的双孔互联的硅片结构，能够方便地制备具有高深宽比TSV金属柱的转接板，为制备具有较深TSV结构的转接板提供了一种新思路。

Description

一种高深宽比TSV金属柱的电镀工艺
技术领域
本发明涉及半导体技术领域，具体涉及一种高深宽比TSV金属柱的电镀工艺。
背景技术
毫米波射频技术在半导体行业发展迅速，其在高速数据通信、汽车雷达、机载导弹跟踪系统以及空间光谱检测和成像等领域都得到广泛应用，预计2018年市场达到11亿美元，成为新兴产业。新的应用对产品的电气性能、紧凑结构和系统可靠性提出了新的要求，对于无线发射和接收系统，目前还不能集成到同一颗芯片上（SOC），因此需要把不同的芯片包括射频单元、滤波器、功率放大器等集成到一个独立的系统中实现发射和接收信号的功能。
但是射频芯片需要在转接板的底部做接地互联，因此需要在转接板上挖空腔才能把射频芯片以及辅助芯片嵌进转接板，有些芯片厚度较大，则对转接板的厚度也有较高的要求，但是转接板往往受限于TSV技术的深度，不能做的太厚，这样就极大的限制了射频模组的应用范围。而导致TSV不能做的太深的原因则主要是深孔TSV中的钝化层和种子层阶梯覆盖率不够，孔太深，底部覆盖的钝化层和种子层厚度太少，不能形成有效的绝缘层，也不能形成连续的金属导电种子层。
发明内容
本发明的目的在于针对现有技术的不足，提供了一种高深宽比TSV金属柱的电镀工艺。本发明在硅片的上下表面分别制作第一TSV盲孔和第二TSV盲孔，第一TSV盲孔和第二TSV盲孔之间通过硅材质或钝化层隔离，并在盲孔侧壁和硅片的表面形种子层，并去除钝化层，然后以种子层为导电层在盲孔内电镀金属，得到TSV盲孔填满金属柱的双孔互联的硅片结构，能够方便地制备具有高深宽比TSV金属柱的转接板，为制备具有较深TSV结构的转接板提供了一种新思路。
为解决现有技术的不足，本发明采用以下技术方案：一种高深宽比TSV金属柱的电镀工艺，包括以下步骤：
步骤S1，在硅片的A面制作第一TSV盲孔，然后在硅片B面对应位置制作第二TSV盲孔，所述第一TSV盲孔与第二TSV盲孔之间有硅材质隔离；
步骤S2，在所述硅片的A、B两面和TSV盲孔侧壁形成钝化层，然后在所述硅片的A面和第一TSV盲孔侧壁沉积种子层，并电镀第一金属层，得到A面带有TSV金属柱的硅片；
步骤S3，干法刻蚀掉所述第一TSV盲孔与第二TSV盲孔之间的钝化层，然后将硅片A面的种子层作为导电层继续在所述硅片B面的第二TSV盲孔中电镀第二金属层，退火后抛光所述硅片表面的金属层，得到TSV盲孔填满金属柱的双孔互联结构。
一种高深宽比TSV金属柱的电镀工艺，包括以下步骤：
步骤S1，在硅片的A面制作第一TSV盲孔，在所述硅片的A面和第一TSV盲孔侧壁形成钝化层，然后在硅片的B面对应位置制作第二TSV盲孔，所述第一TSV盲孔与第二TSV盲孔之间有钝化层隔离；
步骤S2，在所述硅片的A面和第一TSV盲孔侧壁沉积第一种子层，干法刻蚀所述第一TSV盲孔与第二TSV盲孔之间的钝化层，在所述硅片的B面和第二TSV盲孔侧壁沉积第二种子层；
步骤S3，在硅片的A面和B面同时加电，以种子层作为导电层电镀金属层，退火后抛光所述硅片表面的金属层，得到TSV盲孔填满金属柱的硅片。
进一步地，所述第一TSV盲孔与第二TSV盲孔通过光刻刻蚀工艺形成在硅片表面，孔直径为1-100 μm，孔深度为10-1000 μm，并且孔深度与孔直径的比值不小于10。
进一步地，所述第一TSV盲孔与第二TSV盲孔之间硅材质的厚度为0.1-20 μm。
进一步地，所述第一TSV盲孔与第二TSV盲孔之间钝化层的厚度为0.1-20 μm。
进一步地，所述种子层通过物理溅射、磁控溅射或蒸镀工艺形成在所述钝化层上。
进一步地，所述种子层是一层或多层金属层，厚度为0.001-100 μm，金属材质是钛、铜、铝、银、钯、金、铊、锡和镍中的一种或多种。
进一步地，电镀后所述金属层在200-500℃下密化。
与现有技术相比，本发明具有以下优点：
本发明在硅片的上下表面分别制作第一TSV盲孔和第二TSV盲孔，第一TSV盲孔和第二TSV盲孔之间通过硅材质或钝化层隔离，并在盲孔侧壁和硅片的表面形种子层，并去除钝化层，然后以种子层为导电层在盲孔内电镀金属，得到TSV盲孔填满金属柱的双孔互联的硅片结构，能够方便地制备具有高深宽比TSV金属柱的转接板，为制备具有较深TSV结构的转接板提供了一种新思路。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a是实施例1中刻蚀有第一TSV盲孔的硅片的结构示意图。
图1b是实施例1中刻蚀有第一和第二TSV盲孔的硅片的结构示意图。
图1c是实施例1中沉积有钝化层的硅片的结构示意图。
图1d是实施例1中电镀有金属层的硅片的结构示意图。
图1e是实施例1中TSV盲孔中电镀有金属层的硅片的结构示意图。
图1f是实施例1中抛光后TSV盲孔填满金属柱的硅片的结构示意图。
图1g是实施例1中TSV盲孔中电镀有金属层的硅片的结构示意图。
图1h是实施例1中抛光后TSV盲孔填满金属柱的硅片的结构示意图。
图1i是实施例1中TSV盲孔中电镀有金属层的硅片的结构示意图。
图1j是实施例1中抛光后TSV盲孔填满金属柱的硅片的结构示意图。
附图标记说明：101-硅片；102-TSV盲孔；102A-第一TSV盲孔；102B-第二TSV盲孔；103-钝化层；104-种子层；104A-第一种子层；104B-第二种子层；
105-金属层；105A-第一金属层；105B-第二金属层。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
本发明的各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
实施例1
一种高深宽比TSV金属柱的电镀工艺，包括以下步骤：
步骤S1，在硅片101的下表面制作第一TSV盲孔102A，然后在硅片101的上表面制作第二TSV盲孔102B，两个盲孔之间有硅材质隔离；
如图1a所示，通过光刻刻蚀工艺在硅片101的下表面制作第一TSV盲孔102A，孔直径为1 μm，孔深度为10 μm；
如图1b所示，在硅片101的上表面通过光刻刻蚀工艺制作第二TSV盲孔102B，孔直径为1 μm，孔深度为10 μm；
第一TSV盲孔102A与第二TSV盲孔102B之间有硅材质隔离，硅材质厚度为0.1 μm；
步骤S2，将步骤S1中开设有TSV盲孔102的硅片101高温退火，在所述硅片101的上下表面和TSV盲孔102侧壁形成氧化硅钝化层103，然后在所述硅片101的A面和第一TSV盲孔102A侧壁沉积种子层104，并电镀金属层105A，得到A面带有TSV金属柱的硅片；
如图1c所示，高温退火工艺在硅片101的上下表面和TSV盲孔102侧壁生长氧化硅钝化层103，钝化层103的厚度等于第一TSV盲孔102A与第二TSV盲孔102B之间的硅材质隔离层厚度；
如图1d所示，通过物理溅射工艺在钝化层103上制作一层种子层104，种子层厚度为0.001 μm，金属材质可以是铜；
步骤S3，如图1e和1f所示，干法刻蚀所述第一TSV盲孔102A与第二TSV盲孔102B之间的钝化层103，然后将硅片A面的种子层104作为导电层继续在所述硅片101的B面的第二TSV盲孔102B中电镀金属层105B，抛光退火后抛光所述硅片101双面的金属层，得到TSV盲孔102填满金属柱的硅片。
金属层105A和105B为铜，使金属铜充满TSV盲孔102，并在200℃下密化使铜更致密。
实施例2
一种高深宽比TSV金属柱的电镀工艺，包括以下步骤：
步骤S1，在硅片101的正面制作第一TSV盲孔102A，然后在硅片101的背面制作第二TSV盲孔102B，两个盲孔之间有硅材质隔离；
通过光刻刻蚀工艺在硅片101的上表面制作第一TSV盲孔102A，孔直径为10 μm，深度为200 μm；
在硅片101的下表面通过光刻刻蚀工艺制作第二TSV盲孔102B，孔直径为10 μm，深度为200 μm；
第一TSV盲孔102A与第二TSV盲孔102B之间有硅材质隔离，硅材质厚度为5 μm；
步骤S2，将步骤S1中开设有TSV盲孔102的硅片101高温退火，在所述硅片101的上下表面和TSV盲孔102侧壁形成氧化硅钝化层103，然后在所述硅片101的A面和第一TSV盲孔102A侧壁沉积种子层104A，并电镀金属层105A，得到A面带有TSV金属柱的硅片；
高温退火工艺在硅片101的上下表面和TSV盲孔102侧壁生长氧化硅钝化层103，钝化层103的厚度等于第一TSV盲孔102A与第二TSV盲孔102B之间的硅材质隔离层厚度；
通过磁控溅射工艺在钝化层103上制作一层种子层104A，种子层厚度为10 μm，金属材质是镍；
步骤S3，如图1g和1h所示，干法刻蚀掉所述第一TSV盲孔102A与第二TSV盲孔102B之间的钝化层103，然后在硅片101的B面第二TSV盲孔102B中沉积种子层104B，并电镀金属层105B，抛光退火后抛光所述硅片101双面的金属层，得到TSV盲孔102填满金属柱的硅片。
金属层105A和105B为铜，使金属铜充满TSV盲孔102，并在300℃下密化使铜更致密。
利用化学机械抛光工艺将硅片101下表面的金属层105B去除，使硅片101下表面只剩下填铜；
实施例3
一种高深宽比TSV金属柱的电镀工艺，包括以下步骤：
步骤S1，在硅片101的正面制作第一TSV盲孔102A，然后在硅片101的背面制作第二TSV盲孔102B，两个盲孔之间有硅材质隔离；
通过光刻刻蚀工艺在硅片101的上表面制作第一TSV盲孔102A，孔直径为30 μm，深度为500 μm；
在硅片101的下表面通过光刻刻蚀工艺制作第二TSV盲孔102B，孔直径为30 μm，深度为500 μm；
第一TSV盲孔102A与第二TSV盲孔102B之间有硅材质隔离，硅材质厚度为10 μm；
步骤S2，将步骤S1中开设有TSV盲孔102的硅片101高温退火，在所述硅片101的上下表面和TSV盲孔102侧壁形成氧化硅钝化层103，然后在所述硅片101的A面和第一TSV盲孔102A侧壁沉积种子层104A；
高温退火工艺在硅片101的上下表面和TSV盲孔102侧壁生长氧化硅钝化层103，钝化层103的厚度等于第一TSV盲孔102A与第二TSV盲孔102B之间的硅材质隔离层厚度；
通过蒸镀工艺在钝化层103上制作种子层104A，种子层104A的厚度为30 μm，种子层104A是三层，金属材质从上至下依次是铜、钯、镍；
步骤S3，如图1i和1j所示，干法刻蚀所述第一TSV盲孔102A与第二TSV盲孔102B之间的钝化层103，然后在硅片101的B面第二TSV盲孔102B中沉积种子层104B，在硅片101的A面和B面同时加电，电镀金属层105，退火后抛光所述硅片101双面的金属层105，得到TSV孔102填满金属柱的硅片；
金属层105在300℃下密化使金属更致密。
实施例4
一种高深宽比TSV金属柱的电镀工艺，包括以下步骤：
步骤S1，在硅片101的正面制作第一TSV盲孔102A，在硅片101的正面和第一TSV盲孔102A侧壁沉积一层氧化硅钝化层103，然后在硅片101的背面制作第二TSV盲孔102B，两个盲孔之间有氧化硅隔离，继续在硅片101的背面和第二TSV盲孔102B侧壁沉积一层氧化硅；
通过光刻刻蚀工艺在硅片101的上表面制作第一TSV盲孔102A，在第一TSV盲孔102A中沉积一层氧化硅，孔直径为40 μm，深度为800 μm；
在硅片101的下表面通过光刻刻蚀工艺制作第二TSV盲孔102B，继续在第二TSV盲孔102B表面沉积一层氧化硅；孔直径为40 μm，深度为800 μm；
第一TSV盲孔102A与第二TSV盲孔102B之间有氧化硅隔离，氧化硅厚度为15 μm；
步骤S2，在所述硅片101的A面和第一TSV盲孔102A侧壁沉积种子层104A，并电镀金属层105A，得到A面带有TSV金属柱的硅片；
通过蒸镀工艺在钝化层103上制作两层种子层104A，种子层厚度为50 μm，金属材质从上至下依次是铜、钛；
步骤S3，干法刻蚀所述第一TSV盲孔102A与第二TSV盲孔102B之间的钝化层103，然后将硅片A面的种子层104A作为导电层继续在所述硅片101的B面的第二TSV盲孔102B中电镀金属层105B，退火后抛光所述硅片101双面的金属层，得到TSV盲孔102填满金属柱的硅片。
金属层105A和105B在400℃下密化使金属更致密。
实施例5
一种高深宽比TSV金属柱的电镀工艺，包括以下步骤：
步骤S1，在硅片101的正面制作第一TSV盲孔102A，在硅片101的正面与第一TSV盲孔102A侧壁热氧一层氧化硅，然后在硅片101的背面制作第二TSV盲孔102B，两个盲孔之间有氧化硅隔离，然后继续在硅片101的背面与第二TSV盲孔102B侧壁热氧化一层氧化硅；
通过光刻刻蚀工艺在硅片101的上表面制作第一TSV盲孔102A，在硅片101的正面与第一TSV盲孔102A侧壁热氧一层氧化硅，孔直径为100 μm，深度为1000 μm；
在硅片101的下表面通过光刻刻蚀工艺制作第二TSV盲孔102B，继续在硅片101的下表面与第二TSV盲孔102B侧壁热氧化一层氧化硅；孔直径为100 μm，深度为1000 μm；
第一TSV盲孔102A与第二TSV盲孔102B之间有氧化硅隔离，氧化硅厚度为20 μm；
步骤S2，在所述硅片101的A面和第一TSV盲孔102A侧壁沉积种子层104 A；
通过磁控溅射工艺在钝化层103上制作种子层104A，种子层厚度为100 μm；种子层105是三层，金属材质从上至下依次是铜、钯、锡、镍；
步骤S3，干法刻蚀第一TSV盲孔102A与第二TSV盲孔102B之间的钝化层103，然后在硅片101的B面和第二TSV盲孔102B侧壁沉积种子层104B，然后通过双面电镀的工艺在第一TSV盲孔102A与第二TSV盲孔102B中同时电镀金属层105，抛光退火后抛光所述硅片101双面的金属层105，得到TSV填满金属柱的硅片。
金属层105为铜，铜充满TSV盲孔102，并在500℃下密化使铜更致密。
实施例6
一种高深宽比TSV金属柱的电镀工艺，包括以下步骤：
步骤S1，在硅片101的正面制作第一TSV盲孔102A，高温退火在所述硅片101的上表面和第一TSV盲孔102A侧壁形成氧化硅钝化层103，然后在硅片101的背面制作第二TSV盲孔102B，第二TSV盲孔102B与第一TSV盲孔102A之间有钝化层103隔离；
通过光刻刻蚀工艺在硅片101的上表面制作第一TSV盲孔102A，在第一TSV盲孔102A中沉积一层氧化硅，孔直径为100 μm，深度为1000μm；
在硅片101的下表面通过光刻刻蚀工艺制作第二TSV盲孔102B，继续在第二TSV盲孔102B表面沉积一层氧化硅，孔直径为100 μm，深度为1000μm；
第一TSV盲孔102A与第二TSV盲孔102B之间有氧化硅隔离，氧化硅厚度为20 μm；
步骤S2，在所述硅片101的A面和第一TSV盲孔102A侧壁沉积种子层104A；
通过磁控溅射工艺在钝化层103上制作种子层104A，种子层104A的厚度为100 μm，种子层104A是两层，金属材质从上至下依次铜、钯；
步骤S3，干法刻蚀第一TSV盲孔102A与第二TSV盲孔102B之间的钝化层103，钝化层103停在第一TSV盲孔102A的种子层104A上，然后在所述硅片101的B面和第二TSV盲孔102B侧壁沉积种子层104B，然后通过双面电镀的工艺在第一TSV盲孔102A与第二TSV盲孔102B中同时电镀金属层105，抛光退火后抛光所述硅片101双面的金属层，得到TSV填满金属柱的硅片。
金属层105为铜，铜充满TSV盲孔102，并在500℃下密化使铜更致密。
对本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (6)

1.一种高深宽比TSV金属柱的电镀工艺，其特征在于，包括以下步骤：
步骤S1，在硅片（101）的A面制作第一TSV盲孔（102A），然后在硅片（101）B面对应位置制作第二TSV盲孔（102B），所述第一TSV盲孔（102A）与第二TSV盲孔（102B）之间有硅材质隔离；
步骤S2，将步骤S1中开设有TSV盲孔的硅片（101）高温退火，在所述硅片（101）的A、B两面和TSV盲孔（102）侧壁形成钝化层（103），所述钝化层（103）为氧化硅，然后在所述硅片（101）的A面和第一TSV盲孔（102A）侧壁沉积种子层（104），并电镀第一金属层（105A），得到A面带有TSV金属柱的硅片；
步骤S3，干法刻蚀掉所述第一TSV盲孔（102A）与第二TSV盲孔（102B）之间的钝化层（103），然后将硅片A面的种子层（104）作为导电层继续在所述硅片（101）B面的第二TSV盲孔（102B）中电镀第二金属层（105B），退火后抛光所述硅片（101）表面的金属层（105），得到TSV盲孔（102）填满金属柱的双孔互联结构。
2.根据权利要求1所述的高深宽比TSV金属柱的电镀工艺，其特征在于，所述第一TSV盲孔（102A）与第二TSV盲孔（102B）通过光刻刻蚀工艺形成在硅片（101）表面，孔直径为1-100μm，孔深度为10-1000 μm，并且孔深度与孔直径的比值不小于10。
3.根据权利要求1所述的高深宽比TSV金属柱的电镀工艺，其特征在于，所述第一TSV盲孔（102A）与第二TSV盲孔（102B）之间硅材质的厚度为0.1-20μm。
4.根据权利要求1所述的高深宽比TSV金属柱的电镀工艺，其特征在于，所述种子层（104）通过物理溅射、磁控溅射或蒸镀工艺形成在所述钝化层（103）上。
5.根据权利要求1所述的高深宽比TSV金属柱的电镀工艺，其特征在于，所述种子层（104）是一层或多层金属层，厚度为0.001-100μm，金属材质是钛、铜、铝、银、钯、金、铊、锡和镍中的一种或多种。
6.根据权利要求1所述的高深宽比TSV金属柱的电镀工艺，其特征在于，电镀后所述金属层（105）在200-500℃下密化。
CN202110435726.8A 2021-04-22 2021-04-22 一种高深宽比tsv金属柱的电镀工艺 Active CN113161289B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110435726.8A CN113161289B (zh) 2021-04-22 2021-04-22 一种高深宽比tsv金属柱的电镀工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110435726.8A CN113161289B (zh) 2021-04-22 2021-04-22 一种高深宽比tsv金属柱的电镀工艺

Publications (2)

Publication Number Publication Date
CN113161289A CN113161289A (zh) 2021-07-23
CN113161289B true CN113161289B (zh) 2023-05-12

Family

ID=76869719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110435726.8A Active CN113161289B (zh) 2021-04-22 2021-04-22 一种高深宽比tsv金属柱的电镀工艺

Country Status (1)

Country Link
CN (1) CN113161289B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782489A (zh) * 2021-08-27 2021-12-10 上海华虹宏力半导体制造有限公司 硅通孔及其形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US9018094B2 (en) * 2011-03-07 2015-04-28 Invensas Corporation Substrates with through vias with conductive features for connection to integrated circuit elements, and methods for forming through vias in substrates
CN103077932B (zh) * 2013-02-05 2015-10-14 华进半导体封装先导技术研发中心有限公司 高深宽比通孔的互连结构及制作方法
CN103258788B (zh) * 2013-04-17 2015-09-23 华中科技大学 基于双向填充的通孔互联结构制作方法及其产品
CN103367285B (zh) * 2013-07-26 2015-10-14 华进半导体封装先导技术研发中心有限公司 一种通孔结构及其制作方法
CN103681390B (zh) * 2013-12-20 2016-09-14 中国电子科技集团公司第五十八研究所 一种基于tsv工艺的晶圆级硅基板制备方法
CN104600059B (zh) * 2015-02-03 2017-06-30 华进半导体封装先导技术研发中心有限公司 一种带有ipd的tsv孔结构及其加工方法
CN105679701B (zh) * 2016-01-18 2019-01-11 上海交通大学 一种高效电镀填充硅基tsv的方法
CN106057757A (zh) * 2016-07-08 2016-10-26 桂林电子科技大学 一种硅通孔结构及其制作方法
CN111293079B (zh) * 2020-03-17 2023-06-16 浙江大学 一种超厚转接板的制作方法
CN111968953A (zh) * 2020-08-26 2020-11-20 中国电子科技集团公司第十三研究所 硅通孔结构及其制备方法

Also Published As

Publication number Publication date
CN113161289A (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
US5510655A (en) Silicon wafers containing conductive feedthroughs
US9167694B2 (en) Ultra-thin interposer assemblies with through vias
US7351660B2 (en) Process for producing high performance interconnects
CN108389847B (zh) 一种基于同轴硅通孔阵列的三维电容器及其制作方法
CN110010547B (zh) 一种底部带tsv结构的硅空腔结构的制作方法
CN111293079B (zh) 一种超厚转接板的制作方法
CN108511327B (zh) 一种无需临时键合的超薄硅转接板的制作方法
CN113161289B (zh) 一种高深宽比tsv金属柱的电镀工艺
Lu et al. Demonstration of 3–5 μm RDL line lithography on panel-based glass interposers
CN111341665B (zh) 一种芯片嵌入转接板凹槽制作方法
CN108400123A (zh) 晶圆级异质集成高频系统及其制作方法
CN110010494B (zh) 一种侧壁带焊盘的系统级封装互联结构制作方法
CN113078131B (zh) 一种tsv结构及tsv电镀工艺
CN111341668A (zh) 一种射频芯片在硅空腔中的嵌入方法
CN113299561B (zh) 一种腔底防溢胶结构的制备方法
CN110010575B (zh) 一种栓塞互联式的tsv结构及其制作方法
CN112802821B (zh) 一种双面多层布线的铝基转接板及其制备方法
US6461493B1 (en) Decoupling capacitor method and structure using metal based carrier
CN110010496B (zh) 一种带高密度侧壁焊盘的系统级封装互联结构的制作方法
CN109065498B (zh) 一种三维系统封装集成应用的硅转接板制作方法
CN113174620B (zh) 一种镀液流速加强型tsv金属柱的电镀方法
Shorey et al. Glass solutions for wafer level packaging
EP2704187B1 (en) METHOD FOR PRODUCING ELECTRICAL THROUGH HOLE INTERCONNECTS AND corresponding DEVICE
CN114583424B (zh) 悬置带线滤波器及其制备方法
CN113299601A (zh) 一种多层转接板的晶圆级焊接工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant