CN113078131B - 一种tsv结构及tsv电镀工艺 - Google Patents

一种tsv结构及tsv电镀工艺 Download PDF

Info

Publication number
CN113078131B
CN113078131B CN202110309153.4A CN202110309153A CN113078131B CN 113078131 B CN113078131 B CN 113078131B CN 202110309153 A CN202110309153 A CN 202110309153A CN 113078131 B CN113078131 B CN 113078131B
Authority
CN
China
Prior art keywords
silicon wafer
tsv
metal
layer
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110309153.4A
Other languages
English (en)
Other versions
CN113078131A (zh
Inventor
冯光建
顾毛毛
莫炯炯
郭西
高群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN202110309153.4A priority Critical patent/CN113078131B/zh
Publication of CN113078131A publication Critical patent/CN113078131A/zh
Application granted granted Critical
Publication of CN113078131B publication Critical patent/CN113078131B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体技术领域,具体涉及一种TSV结构及TSV电镀工艺。本发明的TSV结构包括硅片,所述硅片上设置有通孔,所述通孔内电镀填充有TSV金属,所述TSV金属露头部分与硅片的上表面和下表面齐平,所述硅片的表面沉积有钝化层,所述硅片两侧的钝化层上设置有种子层,所述钝化层为绝缘层或氧化层。本发明在硅片和载片的表面制作种子层,然后把硅片和载片临时键合在一起,通过在硅片边缘种子层表面施加电流的方式使电流直接通到TSV盲孔的底部,实现电镀从底部开始的目的,由于TSV盲孔所在区域的硅片侧壁和开口区域只设置钝化层,不设置种子层,在电镀TSV金属的过程中不会出现开口封闭的问题,可以使用更大的电流实现更深TSV孔的电镀,从而提高电镀效率。

Description

一种TSV结构及TSV电镀工艺
技术领域
本发明涉及半导体技术领域,特别是涉及一种TSV结构及TSV电镀工艺。
背景技术
毫米波射频技术在半导体行业发展迅速,其在高速数据通信、汽车雷达、机载导弹跟踪系统以及空间光谱检测和成像等领域都得到广泛应用,预计2018年市场达到11亿美元,成为新兴产业。新的应用对产品的电气性能、紧凑结构和系统可靠性提出了新的要求,需要把不同的芯片包括射频单元、滤波器、功率放大器等集成到一个独立的系统中实现发射和接收信号的功能,但是对于无线发射和接收系统,目前还不能集成到同一颗芯片上(SOC)。
射频模组需要用高深度的TSV转接板做基板,TSV电镀工艺需要利用种子层做电流引入,使电镀工艺得以进行。硅通孔技术(Through Silicon Via,TSV)技术是一项高密度封装技术,正在逐渐取代目前工艺比较成熟的引线键合技术,被认为是第四代封装技术。因为种子层在TSV晶圆的正面沉积,因此在电镀工程中,整个晶圆表面都会有金属沉积,这样会导致TSV过早封口。先进的电镀药水里面添加了抑制剂、整平剂和加速剂来解决这个问题,利用抑制剂和整平剂来阻挡TSV侧壁和晶圆表面的金属沉积,利用加速剂来提高TSV底部的电镀速率,以此达到底部到顶部的无孔洞填充。但是随着TSV的深度越来越大,已经超过了上述电镀方式的极限,目前业内最先进的电镀机和电镀药液已经不能继续支撑200 μm以上深度的实心填充,或者即使把TSV开口做大,为了防止开口提前封闭,也只能用较小的电镀速率进行电镀,产能非常有限。
发明内容
本发明所要解决的技术问题在于针对现有技术的不足,提供了一种TSV结构及TSV电镀工艺。本发明的电镀工艺能够使电流直接通到TSV盲孔的底部,实现电镀从底部开始的目的,在电镀TSV金属的过程中不会出现开口封闭的问题,可以使用更大的电流实现更深TSV孔的电镀,从而提高电镀效率。
为解决现有技术的不足,本发明采用以下技术方案:
一种TSV结构,包括硅片,所述硅片上设置有通孔,所述通孔内电镀填充有TSV金属,所述TSV金属露头部分与硅片的上表面和下表面齐平,所述硅片的表面沉积有钝化层,所述硅片两侧的钝化层上设置有种子层,所述钝化层为绝缘层或氧化层。
进一步地,所述钝化层为氧化硅或者氮化硅,厚度为10-100000 nm。
一种TSV电镀工艺,包括以下步骤:
A:在硅片表面制作TSV盲孔,在硅片表面沉积钝化层;
B:在硅片上表面的钝化层上沉积种子层,把带有TSV盲孔的硅片与带有种子层的载片键合,在TSV盲孔中电镀TSV金属;
C:减薄TSV盲孔开口端种子层,去除载片,抛光使硅片表面种子层去除,只留下TSV金属,去除边缘金属,最终得到上下联通的TSV结构。
进一步地,步骤A中在硅片表面沉积钝化层后,减薄硅片背面,使TSV盲孔露出,在硅片背面沉积钝化层。
进一步地,步骤B中所述硅片的上表面与带有种子层的载片键合,其后减薄硅片背面,使TSV盲孔露出,在硅片背面沉积钝化层后在硅片的表面沉积种子层,并在TSV盲孔中电镀TSV金属。
进一步地,步骤B中所述TSV盲孔所在区域的硅片侧壁和开口区域为钝化层。
进一步地,所述TSV盲孔的直径为1-1000 μm,深度为10-1000 μm。
进一步地,所述硅片和/或载片为无机材料或有机材料,厚度为200-2000 μm,所述无机材料为晶圆、玻璃、石英、碳化硅或氧化铝,所述有机材料为环氧树脂或聚氨酯。
进一步地,所述种子层是一层或多层金属层,厚度为1-100000 nm,金属材质是钛、铜、铝、银、钯、金、铊、锡或镍中的一种或多种。
进一步地,所述种子层通过物理溅射、磁控溅射或蒸镀工艺沉积在钝化层。
与现有技术相比,本发明具有以下优点:
本发明在硅片和载片的表面制作种子层,然后把硅片和载片临时键合在一起,通过在硅片边缘种子层表面施加电流的方式使电流直接通到TSV盲孔的底部,实现电镀从底部开始的目的,由于TSV盲孔所在区域的硅片侧壁和开口区域只设置钝化层,不设置种子层,因此在电镀TSV金属的过程中不会出现开口封闭的问题,可以使用更大的电流实现更深TSV孔的电镀,从而提高电镀效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地,下面描述中的附图仅仅是本发明中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1a是本发明实施例1中设置有TSV盲孔的硅片的结构示意图。
图1b是实施例1中沉积有钝化层的硅片的结构示意图。
图1c是实施例1中背面减薄并沉积有钝化层的硅片的结构示意图。
图1d是实施例1中上表面形成有种子层的硅片的结构示意图。
图1e是实施例1中背面形成有种子层的硅片的结构示意图。
图1f是实施例1中硅片与载片键合在一起的结构示意图。
图1g是实施例1中去除硅片表面种子层后硅片的结构示意图。
图1h是实施例1中硅片边缘种子层导电电镀TSV金属的结构示意图。
图1i是实施例1中电镀TSV金属后硅片的结构示意图。
图1j是实施例1中上下联通的TSV结构的结构示意图。
图1k是实施例2中带有TSV盲孔、钝化层和种子层硅片的结构示意图。
图1l是实施例2中硅片与载片键合在一起的结构示意图。
图1m是实施例2中背面减薄后硅片的结构示意图。
图1n是实施例2中在硅片背面沉积钝化层后的结构示意图。
图1o是实施例2中在硅片背面沉积种子层后的结构示意图。
图1p是实施例2中电镀TSV金属后硅片的结构示意图。
图1q是实施例2中上下联通的TSV结构的结构示意图。
附图标记说明:101-硅片;102-TSV盲孔;103-钝化层;104-种子层;105-载片;106-金属层;107-种子层导电;108-TSV金属。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明,本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
此外,在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明,不代表所讨论的不同实施例及/或结构之间具有任何关联性。
本发明的各实施方式中提到的有关于步骤的标号,仅仅是为了描述的方便,而没有实质上先后顺序的联系。各具体实施方式中的不同步骤,可以进行不同先后顺序的组合,实现本发明的发明目的。
一种TSV结构,包括硅片101,所述硅片101上设置有通孔,所述通孔内电镀填充有TSV金属108,所述TSV金属108露头部分与硅片101的上表面和下表面齐平,所述硅片101的表面沉积有钝化层103,所述硅片101两侧的钝化层103上设置有种子层104,所述钝化层103为绝缘层或氧化层。
所述钝化层103为氧化硅或者氮化硅,厚度为10-100000 nm。
实施例1
一种TSV结构,包括硅片101,所述硅片101上设置有通孔,所述通孔内电镀填充有TSV金属108,所述TSV金属108露头部分与硅片101的上表面和下表面齐平,所述硅片101的表面沉积有钝化层103,所述硅片101两侧的钝化层103上设置有种子层104,所述钝化层103为氧化硅,厚度为50000 nm。
一种TSV电镀工艺,包括以下步骤:
A:在硅片101表面制作TSV盲孔102,在硅片101表面沉积钝化层103,减薄硅片101背面使TSV盲孔102露出;
如图1a所示,通过光刻刻蚀工艺在硅片101表面制作TSV盲孔102,TSV盲孔102的直径为1 μm到1000 μm,深度为10 μm到1000 μm,本实施例中TSV盲孔的直径为100 μm,深度为200 μm;
如图1b所示,在硅片101表面沉积钝化层103,钝化层103为氧化硅或者氮化硅等绝缘层,或者直接热氧化,厚度为10-100000 nm,本实施例中钝化层103为氧化硅,厚度为50000 nm;
此步骤的硅片101为8寸晶圆,还可以是4寸、6寸或12寸晶圆,厚度为200 μm到2000μm,具体为1000 μm,载片105是玻璃,还可以采用石英、碳化硅、氧化铝等无机材料或环氧树脂、聚氨酯等有机材料,其主要功能是提供支撑作用。
B:在TSV背面制作钝化层103,然后在该面沉积种子层104,翻转硅片101继续在背面沉积种子层104;
如图1c所示,将硅片101正面做临时键合,然后减薄背面,使TSV盲孔102露出,继续在TSV背面制作钝化层103;
如图1d所示,通过物理溅射、磁控溅射或者蒸镀工艺在钝化层103表面制作种子层104,种子层104的厚度范围在1到100000 nm,其是一层或多层,金属材质是钛、铜、铝、银、钯、金、铊、锡或镍等,本实施例种子层104的厚度为100 nm,其是一层铜;
如图1e所示,翻转硅片101继续在背面沉积种子层104;
C:把带有TSV盲孔102的硅片101跟带有种子层104的载片105键合,然后电镀TSV金属108;
如图1f所示,通过热压键合或者扩散键合的方式把带有TSV盲孔102的硅片101跟带有种子层104的载片105键合;
如图1g所示,为了防止硅片101表面金属沉积,去除硅片101表面沉积的种子层104,只留下边缘部分;
如图1h所示,通过硅片101边缘的种子层104导电,在TSV盲孔102中电镀TSV金属108;
D:减薄TSV盲孔102开口端金属,抛光使TSV盲孔102露出,然后研磨去除背面载片105,继续抛光使TSV盲孔102露出,去除边缘金属,最终得到上下联通的TSV结构。
如图1i所示,采用化学机械抛光工艺(Chemical Mechanical Polishing)去除硅片表面铜,使硅片表面只剩下填铜,在200-500℃下密化使填铜更致密,优选400℃;
如图1j所示,研磨去除背面载片105,继续抛光使TSV露出,所述TSV金属露头部分与硅片的上表面和下表面齐平,去除边缘金属,最终得到上下联通的TSV结构。
实施例2
一种TSV结构,包括硅片101,所述硅片101上设置有通孔,所述通孔内电镀填充有TSV金属108,所述TSV金属108露头部分与硅片101的上表面和下表面齐平,所述硅片101的表面沉积有钝化层103,所述硅片101两侧的钝化层103上设置有种子层104,所述钝化层103为氮化硅,厚度为75000 nm。
一种TSV电镀工艺,包括以下步骤:
A:在硅片101上表面制作TSV盲孔102,在硅片101表面沉积钝化层103,然后在该面钝化层上沉积种子层104;
如图1k所示,通过光刻刻蚀工艺在硅片101表面制作TSV盲孔102,TSV盲孔102的直径为1 μm到1000 μm,深度在10 μm到1000 μm,本实施例中TSV盲孔的直径为500 μm,深度为500 μm;
在硅片101表面沉积钝化层103,钝化层103为氧化硅或者氮化硅等绝缘层,或者直接热氧化,钝化层103的厚度为10-100000 nm,本实施例中钝化层103为氮化硅,厚度为75000 nm;
B:把带有TSV盲孔102的硅片101跟带有种子层104的载片105键合,减薄硅片101背面,使TSV盲孔102底部露出,然后沉积钝化层103;
如图1l所示,在载片105表面形成种子层104,把带有TSV盲孔102的硅片101的上表面跟载片105的种子层104所在面键合;
载片105表面的种子层104厚度为1 nm到100000 nm,其是一层或多层金属,金属材质是钛、铜、铝、银、钯、金、铊、锡或镍,具体的,种子层104厚度为400 nm,从上至下依次包括100 nm钛层和300 nm铜层。
此步骤的硅片101和载片105是晶圆,尺寸为4寸,还可以是6寸、8寸或12寸,厚度范围为200 μm到2000 μm,本实施例具体为500 μm,硅片101和载片105还可以是玻璃、石英、碳化硅、氧化铝等无机材料或环氧树脂、聚氨酯等有机材料,其主要功能是提供支撑作用。
如图1m所示,减薄晶圆背面,使TSV盲孔102底部露出;
如图1n所示,沉积钝化层103,其中钝化层103不可覆盖硅片101边缘倒角处的种子层104;
C:继续在该面沉积种子层104,然后电镀TSV金属108;
如图1o所示,继续在该面沉积金属层,注意的是TSV盲孔102所在区域的硅片侧壁和开口区域为钝化层,不设置种子层104,然后电镀TSV金属108;
D:如图1p和1q所示,减薄TSV盲孔102开口端金属,抛光使TSV金属108露出,然后研磨去除背面载片105,继续抛光使TSV金属露出,去除边缘金属,最终得到上下联通的TSV结构。
采用化学机械抛光工艺(Chemical Mechanical Polishing)去除硅片表面铜,使硅片表面只剩下填铜,在200-500℃下密化使填铜更致密,优选300℃。
对本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。

Claims (5)

1.一种TSV结构,包括硅片(101),其特征在于,所述硅片(101)上设置有通孔,所述通孔内电镀填充有TSV金属(108),所述TSV金属(108)露头部分与硅片(101)的上表面和下表面齐平,所述硅片(101)的表面沉积有钝化层(103),所述硅片(101)两侧的钝化层(103)上设置有种子层(104),所述钝化层(103)为绝缘层或氧化层;
所述TSV结构的电镀工艺,包括以下步骤:
A:在硅片(101)表面制作TSV盲孔(102),在硅片(101)表面沉积钝化层(103);
B:在硅片(101)上表面的钝化层(103)上沉积种子层(104),把带有TSV盲孔(102)的硅片(101)与带有种子层(104)的载片(105)键合,在TSV盲孔(102)中电镀TSV金属(108);
C:减薄TSV盲孔(102)开口端种子层(104),去除载片(105),抛光使硅片表面种子层(104)去除,只留下TSV金属(108),去除边缘金属,最终得到上下联通的TSV结构;
所述TSV盲孔(102)的直径为1-1000μm,深度为200-1000μm;
步骤A中在硅片(101)表面沉积钝化层(103)后,减薄硅片(101)背面,使TSV盲孔(102)露出,在硅片(101)背面沉积钝化层(103);
步骤B中所述硅片(101)的上表面与带有种子层(104)的载片(105)键合,其后减薄硅片(101)背面,使TSV盲孔(102)露出,在硅片(101)背面沉积钝化层(103)后在硅片(101)的表面沉积种子层(104),并在TSV盲孔(102)中电镀TSV金属(108);
步骤B中所述TSV盲孔(102)所在区域的硅片(101)侧壁和开口区域为钝化层(103)。
2.根据权利要求1所述的TSV结构,其特征在于,所述钝化层(103)为氧化硅或者氮化硅,厚度为10-100000 nm。
3.根据权利要求1所述的TSV结构,其特征在于,所述硅片(101)和/或载片(105)为无机材料或有机材料,厚度为200-2000μm,所述无机材料为晶圆、玻璃、石英、碳化硅或氧化铝,所述有机材料为环氧树脂或聚氨酯。
4.根据权利要求1所述的TSV结构,其特征在于,所述种子层(104)是一层或多层金属层,厚度为1-100000 nm,金属材质是钛、铜、铝、银、钯、金、铊、锡或镍中的一种或多种。
5.根据权利要求1所述的TSV结构,其特征在于,所述种子层(104)通过物理溅射、磁控溅射或蒸镀工艺沉积在钝化层(103)上。
CN202110309153.4A 2021-03-23 2021-03-23 一种tsv结构及tsv电镀工艺 Active CN113078131B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110309153.4A CN113078131B (zh) 2021-03-23 2021-03-23 一种tsv结构及tsv电镀工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110309153.4A CN113078131B (zh) 2021-03-23 2021-03-23 一种tsv结构及tsv电镀工艺

Publications (2)

Publication Number Publication Date
CN113078131A CN113078131A (zh) 2021-07-06
CN113078131B true CN113078131B (zh) 2024-06-07

Family

ID=76613560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110309153.4A Active CN113078131B (zh) 2021-03-23 2021-03-23 一种tsv结构及tsv电镀工艺

Country Status (1)

Country Link
CN (1) CN113078131B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116081568A (zh) * 2023-01-06 2023-05-09 航科新世纪科技发展(深圳)有限公司 一种晶圆通孔结构的金属填充方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101643891A (zh) * 2008-08-05 2010-02-10 吉和林 用pvd法进行纳米级通孔填充铝的装置和工艺方法
CN102376629A (zh) * 2010-08-17 2012-03-14 中国科学院上海微系统与信息技术研究所 一种借助悬架光刻胶实现硅通孔互连的方法
CN103700595A (zh) * 2013-12-17 2014-04-02 中国电子科技集团公司第五十八研究所 一种晶圆级高深宽比tsv封装基板制备方法
CN104485288A (zh) * 2014-12-05 2015-04-01 华进半导体封装先导技术研发中心有限公司 一种超薄玻璃转接板的制作方法
CN107658264A (zh) * 2017-09-28 2018-02-02 江苏师范大学 一种基于多层石墨烯辅助层的三维硅通孔垂直互联方法
CN109637977A (zh) * 2018-12-05 2019-04-16 上海华力集成电路制造有限公司 铜填充的凹槽结构及其制造方法
CN110854065A (zh) * 2019-11-27 2020-02-28 西安电子科技大学 一种高深宽比tsv硅通孔的制备方法
CN111689460A (zh) * 2019-11-29 2020-09-22 浙江集迈科微电子有限公司 一种微系统模组中硅空腔下tsv地互联孔结构的制作方法
CN111968942A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种转接板侧壁互联射频模组的互联工艺

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399417B1 (ko) * 2001-01-08 2003-09-26 삼성전자주식회사 반도체 집적 회로의 제조 방법
US6897148B2 (en) * 2003-04-09 2005-05-24 Tru-Si Technologies, Inc. Electroplating and electroless plating of conductive materials into openings, and structures obtained thereby
US7776741B2 (en) * 2008-08-18 2010-08-17 Novellus Systems, Inc. Process for through silicon via filing
US8709948B2 (en) * 2010-03-12 2014-04-29 Novellus Systems, Inc. Tungsten barrier and seed for copper filled TSV
US20130140688A1 (en) * 2011-12-02 2013-06-06 Chun-Hung Chen Through Silicon Via and Method of Manufacturing the Same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101643891A (zh) * 2008-08-05 2010-02-10 吉和林 用pvd法进行纳米级通孔填充铝的装置和工艺方法
CN102376629A (zh) * 2010-08-17 2012-03-14 中国科学院上海微系统与信息技术研究所 一种借助悬架光刻胶实现硅通孔互连的方法
CN103700595A (zh) * 2013-12-17 2014-04-02 中国电子科技集团公司第五十八研究所 一种晶圆级高深宽比tsv封装基板制备方法
CN104485288A (zh) * 2014-12-05 2015-04-01 华进半导体封装先导技术研发中心有限公司 一种超薄玻璃转接板的制作方法
CN107658264A (zh) * 2017-09-28 2018-02-02 江苏师范大学 一种基于多层石墨烯辅助层的三维硅通孔垂直互联方法
CN109637977A (zh) * 2018-12-05 2019-04-16 上海华力集成电路制造有限公司 铜填充的凹槽结构及其制造方法
CN110854065A (zh) * 2019-11-27 2020-02-28 西安电子科技大学 一种高深宽比tsv硅通孔的制备方法
CN111689460A (zh) * 2019-11-29 2020-09-22 浙江集迈科微电子有限公司 一种微系统模组中硅空腔下tsv地互联孔结构的制作方法
CN111968942A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种转接板侧壁互联射频模组的互联工艺

Also Published As

Publication number Publication date
CN113078131A (zh) 2021-07-06

Similar Documents

Publication Publication Date Title
CN110010548B (zh) 一种底部带焊盘的空腔结构制作方法
CN111293078B (zh) 一种转接板正反两面空腔嵌入芯片的方法
CN111293079B (zh) 一种超厚转接板的制作方法
CN110010491B (zh) 一种多层堆叠射频微系统立方体结构的制作工艺
CN111952196B (zh) 凹槽芯片嵌入工艺
CN110010572B (zh) 用于系统级大功率模组的大流量液冷散热器及其制作方法
CN110010490B (zh) 一种纵向互联的射频立方体结构的制作工艺
CN103367285A (zh) 一种通孔结构及其制作方法
CN113078131B (zh) 一种tsv结构及tsv电镀工艺
Su et al. Development of compact millimeter-wave antenna by stacking of five glass wafers with through glass vias
CN113161289B (zh) 一种高深宽比tsv金属柱的电镀工艺
CN110010482B (zh) 一种基于柔性电路板的密闭型射频芯片封装工艺
CN111243970A (zh) 一种空腔中芯片嵌入工艺
CN111341665A (zh) 一种芯片嵌入转接板凹槽制作方法
CN113299561B (zh) 一种腔底防溢胶结构的制备方法
CN115527868A (zh) 三维堆叠的扇出型芯片封装方法及封装结构
CN110190376B (zh) 一种天线结合液冷散热结构的射频系统级封装模块及其制作方法
CN110010504B (zh) 一种具有电磁屏蔽功能的射频模块制作工艺
US10886196B2 (en) Semiconductor devices having conductive vias and methods of forming the same
CN111341668A (zh) 一种射频芯片在硅空腔中的嵌入方法
CN110010480B (zh) 一种晶圆级的射频芯片电磁屏蔽封装工艺
CN111370316A (zh) 一种六面包围嵌入式封装方法
CN110010575B (zh) 一种栓塞互联式的tsv结构及其制作方法
CN113161306B (zh) 芯片的高效散热结构及其制备工艺
CN111653534B (zh) 一种基于石墨烯做散热涂层的三维异构模组的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant