CN111341665A - 一种芯片嵌入转接板凹槽制作方法 - Google Patents

一种芯片嵌入转接板凹槽制作方法 Download PDF

Info

Publication number
CN111341665A
CN111341665A CN202010132305.3A CN202010132305A CN111341665A CN 111341665 A CN111341665 A CN 111341665A CN 202010132305 A CN202010132305 A CN 202010132305A CN 111341665 A CN111341665 A CN 111341665A
Authority
CN
China
Prior art keywords
metal
carrier plate
insulating layer
cavity
wet etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010132305.3A
Other languages
English (en)
Other versions
CN111341665B (zh
Inventor
郁发新
冯光建
王永河
马飞
程明芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN202010132305.3A priority Critical patent/CN111341665B/zh
Publication of CN111341665A publication Critical patent/CN111341665A/zh
Application granted granted Critical
Publication of CN111341665B publication Critical patent/CN111341665B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了一种芯片嵌入转接板凹槽制作方法,具体包括如下步骤:101)金属柱成型步骤、102)空腔制作步骤、103)初次腐蚀处理步骤、104)二次腐蚀成型步骤;本发明提供制作方便、工艺简化、成本低的一种芯片嵌入转接板凹槽制作方法。

Description

一种芯片嵌入转接板凹槽制作方法
技术领域
本发明涉及半导体技术领域,更具体的说,它涉及一种芯片嵌入转接板凹槽制作方法。
背景技术
毫米波射频技术在半导体行业发展迅速,其在高速数据通信、汽车雷达、机载导弹跟踪系统以及空间光谱检测和成像等领域都得到广泛应用,预计2018年市场达到11亿美元,成为新兴产业。新的应用对产品的电气性能、紧凑结构和系统可靠性提出了新的要求,对于无线发射和接收系统,目前还不能集成到同一颗芯片上(SOC),因此需要把不同的芯片包括射频单元、滤波器、功率放大器等集成到一个独立的系统中实现发射和接收信号的功能。
传统封装工艺把各种功能芯片和无源器件安装在基板上,占用面积大,可靠性差,不能满足封装系统越来越小型化的趋势,而基于标准硅工艺的三维异构封装技术(系统级封装SIP)运用TSV技术和空腔结构将不同衬底不同功能的芯片集成在一起,能在较小的区域内实现芯片的堆叠和互联,大大减小了功能件的面积并增加了其可靠性,越来越成为该产业未来发展的方向。
基于空腔结构的三维异构技术,往往需要在空腔内埋置射频芯片,方便芯片的PAD跟转接板表面互联。但是射频芯片需要对其底部进行散热和接地互联,这样就要求芯片底部需要有TSV铜柱做接触。对于要把射频芯片埋入到硅空腔的结构,可以通过金属腐蚀的工艺把空腔内的铜柱进行去除,但是因为一方面空腔内要同时保留氧化硅绝缘层,另一方面要刻蚀铜金属柱表面的氧化硅,实际工艺中往往会在刻蚀金属柱表面绝缘层时,把空腔的绝缘层也破坏掉。
发明内容
本发明克服了现有技术的不足,提供制作方便、工艺简化、成本低的一种芯片嵌入转接板凹槽制作方法。
本发明的技术方案如下:
一种芯片嵌入转接板凹槽制作方法,具体包括如下步骤:
101)金属柱成型步骤:通过光刻、刻蚀工艺在载板上表面制作TSV孔,在载板上表面沉积氧化硅或者氮化硅,或者直接热氧化形成绝缘层;通过物理溅射,磁控溅射或者蒸镀工艺在绝缘层上方制作种子层,电镀金属,使金属充满TSV孔,形成金属柱,并在200到500度温度下密化金属柱,使金属柱更致密;通过CMP工艺使载板上表面金属去除,使载板上表面只剩下填充的金属;
102)空腔制作步骤:对载板的背面进行减薄,减薄后的厚度在100nm到700um之间;其中减薄采用直接在载板背部进行减薄处理,或者用临时键合的工艺保护住载板设置TSV孔的一面,再用载片做支撑减薄载板背面;用干法刻蚀工艺在载板上表面设置TSV孔区域的表面进行干法刻蚀或湿法腐蚀出空腔;空腔的整体形状为方形、圆形、椭圆形或三角形,空腔的侧壁为垂直或倾斜设置;然后用湿法腐蚀工艺去除金属柱表面的绝缘层;
103)初次腐蚀处理步骤:在载板上表面沉积氧化硅或者氮化硅,或者直接热氧化形成绝缘层;通过湿法腐蚀的工艺刻蚀载板上表面,使金属柱底部的绝缘层全部刻蚀去除,再继续通过湿法腐蚀的工艺对露出的铜柱进行腐蚀,并在在金属柱的侧面刻蚀出凹槽;
104)二次腐蚀成型步骤:用湿法腐蚀工艺去除载板上表面的绝缘层,再沉积制作新的绝缘层,然后用湿法刻蚀的工艺对空腔内的金属柱进行二次腐蚀,刻蚀完成后,空腔内部所有金属柱都被去除掉只留下空腔底部露出一端做互联用的填充金属。
进一步的,TSV孔直径范围在1um到1000um之间,深度在10um到1000um之间;绝缘层厚度范围在10nm到100um之间;种子层厚度范围在1nm到100um之间,其本身结构为一层或多层结构,每层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种混合。
进一步的,载板尺寸为4、6、8、12寸中的一种,载板厚度为200um到2000um,其采用的材质为硅、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯中的一种。
进一步的,步骤104)二次腐蚀的湿法刻蚀液包括氢氟酸、磷酸、硝酸、硫酸、盐酸、氨水、双氧水中的一种或多种,其浓度范围在1%到90%之间。
本发明相比现有技术优点在于:本发明先在载板表面做TSV孔,并填充形成金属柱,然后通过在金属柱表面开空腔的方式,使金属柱部分在空腔内露出来,然后通过在金属柱底部做缺口,使覆盖的绝缘层能避开该部分金属,为后续的金属腐蚀留下药液和金属,直接接触的凹槽,跳过了金属柱表面绝缘层去除步骤,避免了空腔内部绝缘层的破坏。
附图说明
图1为本发明的载板上设置TSV孔示意图;
图2为本发明的图1上制作金属柱示意图;
图3为本发明的图2上制作空腔的示意图;
图4为本发明的图3上生成绝缘层的示意图;
图5为本发明的图4上去除部分绝缘层的示意图;
图6为本发明的图5上生成凹槽的示意图;
图7为本发明的图6去除绝缘层的示意图;
图8为本发明的图7上生成绝缘层的示意图;
图9为本发明的最终示意图。
图中标识:载板101、TSV孔102、金属柱103、绝缘层104、空腔105、凹槽106。
具体实施方式
下面结合附图和具体实施方式对本发明进一步说明。
如图1至图9所示,一种芯片嵌入转接板凹槽106制作方法,具体包括如下步骤:
101)金属柱103成型步骤:通过光刻、刻蚀工艺在载板101上表面制作TSV孔102,TSV孔102直径范围在1um到1000um之间,深度在10um到1000um之间。在载板101上表面沉积氧化硅或者氮化硅,或者直接热氧化形成绝缘层104,绝缘层104厚度范围在10nm到100um之间。通过物理溅射,磁控溅射或者蒸镀工艺在绝缘层104上方制作种子层,种子层厚度范围在1nm到100um之间,其本身结构为一层或多层结构,每层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍等中的一种或多种混合。电镀金属,使金属充满TSV孔102,形成金属柱103,并在200到500度温度下密化金属柱103,使金属柱103更致密,通过CMP工艺使载板101上表面金属去除,使载板101上表面只剩下填充的金属。
自然,载板101上表面的绝缘层104可以用干法刻蚀或者湿法腐蚀工艺去除,也可以继续保留。
102)空腔105制作步骤:对载板101的背面进行减薄,减薄后的厚度在100nm到700um之间;其中减薄采用直接在载板101背部进行减薄处理,或者用临时键合的工艺保护住载板101设置TSV孔102的一面,再用载片做支撑减薄载板101背面。
用干法刻蚀工艺在载板101上表面设置TSV孔102区域的表面进行干法刻蚀或湿法腐蚀出空腔105,空腔105深度范围在100nm到700um之间。空腔105的整体形状可以为方形、圆形、椭圆形或三角形等,空腔105的侧壁可以为垂直或倾斜设置;然后用湿法腐蚀工艺去除金属柱103表面的绝缘层104,自然同样可以不刻意去除。
103)初次腐蚀处理步骤:在载板101上表面沉积氧化硅或者氮化硅,或者直接热氧化形成绝缘层104,绝缘层104厚度范围在10nm到100um之间。通过湿法腐蚀的工艺刻蚀载板101上表面,使金属柱103底部的绝缘层104全部刻蚀去除,再继续通过湿法腐蚀的工艺对露出的铜柱进行腐蚀,并在金属柱103的侧面刻蚀出凹槽106;
104)二次腐蚀成型步骤:用湿法腐蚀工艺去除载板101上表面的绝缘层104,再沉积制作新的绝缘层104,,绝缘层104厚度范围在10nm到100um之间。然后用湿法刻蚀的工艺对空腔105内的金属柱103进行二次腐蚀,刻蚀完成后,空腔105内部所有金属柱103都被去除掉只留下空腔105底部露出一端做互联用的填充金属。其中,二次腐蚀的湿法刻蚀液包括氢氟酸、磷酸、硝酸、硫酸、盐酸、氨水、双氧水中的一种或多种,其浓度范围在1%到90%之间。
载板101尺寸为4、6、8、12寸中的一种,载板101厚度为200um到2000um,其采用的材质为晶圆,也可以是其他材质,采用玻璃、石英、碳化硅、氧化铝等无机材料,也可以是环氧树脂、聚氨酯等有机材料,其主要功能是提供支撑作用即可。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明构思的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明保护范围内。

Claims (4)

1.一种芯片嵌入转接板凹槽制作方法,其特征在于,具体包括如下步骤:
101)金属柱成型步骤:通过光刻、刻蚀工艺在载板上表面制作TSV孔,在载板上表面沉积氧化硅或者氮化硅,或者直接热氧化形成绝缘层;通过物理溅射,磁控溅射或者蒸镀工艺在绝缘层上方制作种子层,电镀金属,使金属充满TSV孔,形成金属柱,并在200到500度温度下密化金属柱,使金属柱更致密;通过CMP工艺使载板上表面金属去除,使载板上表面只剩下填充的金属;
102)空腔制作步骤:对载板的背面进行减薄,减薄后的厚度在100nm到700um之间;其中减薄采用直接在载板背部进行减薄处理,或者用临时键合的工艺保护住载板设置TSV孔的一面,再用载片做支撑减薄载板背面;用干法刻蚀工艺在载板上表面设置TSV孔区域的表面进行干法刻蚀或湿法腐蚀出空腔;空腔的整体形状为方形、圆形、椭圆形或三角形,空腔的侧壁为垂直或倾斜设置;然后用湿法腐蚀工艺去除金属柱表面的绝缘层;
103)初次腐蚀处理步骤:在载板上表面沉积氧化硅或者氮化硅,或者直接热氧化形成绝缘层;通过湿法腐蚀的工艺刻蚀载板上表面,使金属柱底部的绝缘层全部刻蚀去除,再继续通过湿法腐蚀的工艺对露出的铜柱进行腐蚀,并在在金属柱的侧面刻蚀出凹槽;
104)二次腐蚀成型步骤:用湿法腐蚀工艺去除载板上表面的绝缘层,再沉积制作新的绝缘层,然后用湿法刻蚀的工艺对空腔内的金属柱进行二次腐蚀,刻蚀完成后,空腔内部所有金属柱都被去除掉只留下空腔底部露出一端做互联用的填充金属。
2.根据权利要求1所述的一种芯片嵌入转接板凹槽制作方法,其特征在于,TSV孔直径范围在1um到1000um之间,深度在10um到1000um之间;绝缘层厚度范围在10nm到100um之间;种子层厚度范围在1nm到100um之间,其本身结构为一层或多层结构,每层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种混合。
3.根据权利要求1所述的一种芯片嵌入转接板凹槽制作方法,其特征在于,载板尺寸为4、6、8、12寸中的一种,载板厚度为200um到2000um,其采用的材质为硅、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯中的一种。
4.根据权利要求1所述的一种芯片嵌入转接板凹槽制作方法,其特征在于,步骤104)二次腐蚀的湿法刻蚀液包括氢氟酸、磷酸、硝酸、硫酸、盐酸、氨水、双氧水中的一种或多种,其浓度范围在1%到90%之间。
CN202010132305.3A 2020-02-29 2020-02-29 一种芯片嵌入转接板凹槽制作方法 Active CN111341665B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010132305.3A CN111341665B (zh) 2020-02-29 2020-02-29 一种芯片嵌入转接板凹槽制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010132305.3A CN111341665B (zh) 2020-02-29 2020-02-29 一种芯片嵌入转接板凹槽制作方法

Publications (2)

Publication Number Publication Date
CN111341665A true CN111341665A (zh) 2020-06-26
CN111341665B CN111341665B (zh) 2023-06-30

Family

ID=71187126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010132305.3A Active CN111341665B (zh) 2020-02-29 2020-02-29 一种芯片嵌入转接板凹槽制作方法

Country Status (1)

Country Link
CN (1) CN111341665B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111952196A (zh) * 2020-08-24 2020-11-17 浙江集迈科微电子有限公司 凹槽芯片嵌入工艺
CN111952243A (zh) * 2020-08-24 2020-11-17 浙江集迈科微电子有限公司 一种凹槽芯片嵌入工艺
CN113066758A (zh) * 2021-03-23 2021-07-02 成都迈科科技有限公司 Tgv深孔填充方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101083537B1 (ko) * 2010-09-10 2011-11-14 주식회사 코리아써키트 부품실장형 인쇄회로기판 제조방법
CN104347482A (zh) * 2013-08-02 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN106653728A (zh) * 2016-11-23 2017-05-10 无锡吉迈微电子有限公司 集成电感结构及制作方法
CN110010548A (zh) * 2018-12-26 2019-07-12 杭州臻镭微波技术有限公司 一种底部带焊盘的空腔结构制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101083537B1 (ko) * 2010-09-10 2011-11-14 주식회사 코리아써키트 부품실장형 인쇄회로기판 제조방법
CN104347482A (zh) * 2013-08-02 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN106653728A (zh) * 2016-11-23 2017-05-10 无锡吉迈微电子有限公司 集成电感结构及制作方法
CN110010548A (zh) * 2018-12-26 2019-07-12 杭州臻镭微波技术有限公司 一种底部带焊盘的空腔结构制作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111952196A (zh) * 2020-08-24 2020-11-17 浙江集迈科微电子有限公司 凹槽芯片嵌入工艺
CN111952243A (zh) * 2020-08-24 2020-11-17 浙江集迈科微电子有限公司 一种凹槽芯片嵌入工艺
CN111952243B (zh) * 2020-08-24 2023-04-07 浙江集迈科微电子有限公司 一种凹槽芯片嵌入工艺
CN111952196B (zh) * 2020-08-24 2024-04-26 浙江集迈科微电子有限公司 凹槽芯片嵌入工艺
CN113066758A (zh) * 2021-03-23 2021-07-02 成都迈科科技有限公司 Tgv深孔填充方法
CN113066758B (zh) * 2021-03-23 2023-08-22 三叠纪(广东)科技有限公司 Tgv深孔填充方法

Also Published As

Publication number Publication date
CN111341665B (zh) 2023-06-30

Similar Documents

Publication Publication Date Title
CN110010547B (zh) 一种底部带tsv结构的硅空腔结构的制作方法
CN110010548B (zh) 一种底部带焊盘的空腔结构制作方法
CN111293078B (zh) 一种转接板正反两面空腔嵌入芯片的方法
CN111341665B (zh) 一种芯片嵌入转接板凹槽制作方法
CN101483149B (zh) 一种硅通孔互连结构的制备方法
US20110057321A1 (en) 3-d multi-wafer stacked semiconductor structure and method for manufacturing the same
CN110010563B (zh) 一种底部散热型射频芯片转接板封装工艺
CN111952196B (zh) 凹槽芯片嵌入工艺
CN111293079B (zh) 一种超厚转接板的制作方法
CN110010491B (zh) 一种多层堆叠射频微系统立方体结构的制作工艺
CN111952243B (zh) 一种凹槽芯片嵌入工艺
CN112838011B (zh) 散热芯片及其制作方法
CN111968943B (zh) 一种射频模组超薄堆叠方法
CN111243970A (zh) 一种空腔中芯片嵌入工艺
CN111952194A (zh) 一种射频芯片液冷散热工艺
CN111341668A (zh) 一种射频芯片在硅空腔中的嵌入方法
CN110010480B (zh) 一种晶圆级的射频芯片电磁屏蔽封装工艺
CN110190376B (zh) 一种天线结合液冷散热结构的射频系统级封装模块及其制作方法
CN110010504B (zh) 一种具有电磁屏蔽功能的射频模块制作工艺
CN111370316A (zh) 一种六面包围嵌入式封装方法
CN110648962A (zh) 一种弯管互联金属填充方法
CN110010494B (zh) 一种侧壁带焊盘的系统级封装互联结构制作方法
CN110010487B (zh) 一种立式焊接的射频芯片系统级封装工艺
CN112203398A (zh) 一种pcb板液冷散热工艺
CN110010575B (zh) 一种栓塞互联式的tsv结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant