CN106653728A - 集成电感结构及制作方法 - Google Patents

集成电感结构及制作方法 Download PDF

Info

Publication number
CN106653728A
CN106653728A CN201611037183.XA CN201611037183A CN106653728A CN 106653728 A CN106653728 A CN 106653728A CN 201611037183 A CN201611037183 A CN 201611037183A CN 106653728 A CN106653728 A CN 106653728A
Authority
CN
China
Prior art keywords
coil
matrix
conductive coil
electric exit
upper conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611037183.XA
Other languages
English (en)
Inventor
姜峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Yun Tian Semiconductor Technology Co., Ltd.
Original Assignee
Wuxi Jimai Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Jimai Microelectronics Co Ltd filed Critical Wuxi Jimai Microelectronics Co Ltd
Priority to CN201611037183.XA priority Critical patent/CN106653728A/zh
Publication of CN106653728A publication Critical patent/CN106653728A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Abstract

本发明提供一种集成电感结构，包括基体，在基体的正面结构和背面结构中分别形成有立体螺旋构型的上导电线圈和下导电线圈；上导电线圈和下导电线圈均有螺旋构型内圈的内端头和螺旋构型外圈的外端头；上导电线圈和下导电线圈除了内端头与外端头之外的其余金属走线相分离；上导电线圈和下导电线圈的内端头通过贯穿基体的第一导电通孔连接；上导电线圈和下导电线圈的外端头各自独立地引出至基体正面和背面中的一个工作面；上导电线圈的外端头与设置在相应引出工作面的线圈第二电引出端连接；下导电线圈的外端头与设置在相应引出工作面的线圈第三电引出端连接；本发明实现了立体三维电感的串联或并联结构，在同样的电感平面尺寸下实现更大电感值。

Description

集成电感结构及制作方法
技术领域
本发明涉及一种集成无源器件，尤其是一种集成电感结构。
背景技术
在无源器件领域中，采用集成电路的加工尺度与加工方法制作的无源器件称为集成无源器件。由于集成无源器件体积小，器件尺寸可以精确控制，以及易与有源电路集成的诸多优势成为无源器件发展的新趋势。
集成无源器件既可以与有源电路在同一块芯片上集成，构成系统级芯片；也可以单独作为无源器件模块，与其他有源器件模块在封装级或板级做系统集成。
但是，目前现有的集成无源器件主要是基于平面加工工艺的结构，该结构极大限制了无源器件性能的发挥。
发明内容
本发明的目的在于克服现有技术中存在的不足，提供一种集成电感结构，以及此种集成电感结构的制作方法，通过在基体材料的正反面形成一定深度的槽体，然后在槽体内制作由导电材料构成的立体螺旋线圈，并通过导电通孔实现电感线圈的串联或并联；本发明实现了立体三维电感的串联或并联结构，在同样的电感平面尺寸下实现更大电感值。本发明采用的技术方案是：
一种集成电感结构，包括基体，
在基体的正面结构和背面结构中分别形成有立体螺旋构型的上导电线圈和下导电线圈；
上导电线圈和下导电线圈均有螺旋构型内圈的内端头和螺旋构型外圈的外端头；上导电线圈和下导电线圈除了内端头与外端头之外的其余金属走线相分离；
上导电线圈和下导电线圈的内端头通过贯穿基体的第一导电通孔连接；
上导电线圈和下导电线圈的外端头各自独立地引出至基体正面和背面中的一个工作面；上导电线圈的外端头与设置在相应引出工作面的线圈第二电引出端连接；下导电线圈的外端头与设置在相应引出工作面的线圈第三电引出端连接；
或，
上导电线圈和下导电线圈的外端头通过贯穿基体的第二导电通孔连接；在基体正面和背面中的一个工作面设置连接第二导电通孔的线圈第四电引出端。
进一步地，在基体正面和背面中的一个工作面设置连接第一导电通孔的线圈第一电引出端。
进一步地，在上导电线圈和下导电线圈的外端头各自独立地引出至基体正面和背面中的一个工作面的情况时，线圈第一电引出端、线圈第二电引出端和线圈第三电引出端均设置在基体背面；上导电线圈的外端头通过贯穿基体的第三导电通孔连接至基体背面的线圈第二电引出端。
更进一步地，在基体的正面和背面均设置了绝缘层；线圈第一电引出端、线圈第二电引出端和线圈第三电引出端露出基体背面的绝缘层。
进一步地，在上导电线圈和下导电线圈的外端头通过贯穿基体的第二导电通孔连接的情况时，线圈第一电引出端和线圈第四电引出端均设置在基体背面。
更进一步地，在基体的正面和背面均设置了绝缘层；线圈第一电引出端和线圈第四电引出端露出基体背面的绝缘层。
更优地，上导电线圈和/或下导电线圈中间的基体材料以及外围一圈的基体材料被去除，形成空腔；上导电线圈和/或下导电线圈与空腔底部的基体保持连接。
进一步地，上导电线圈和下导电线圈的螺旋构型为方形，六角形，八角形或圆形。
更优地，在基体正面的绝缘层上还设有贴装芯片的金属焊盘。
一种集成电感结构的制作方法，包括以下步骤：
步骤S1，提供基体，在基体的正面通过刻蚀的方法形成螺旋构型的槽体；槽体的深度小于基体的厚度；
步骤S2，然后在基体正面结构的槽体中填充导电金属，形成立体螺旋构型的上导电线圈；在基体正面覆盖绝缘层；
步骤S3，在基体的背面通过刻蚀的方法形成螺旋构型的槽体；然后在基体背面结构的槽体中填充导电金属，形成立体螺旋构型的下导电线圈；
步骤S4，在基体中形成贯穿基体的第一导电通孔，用于连接上导电线圈和下导电线圈的内端头；
在基体中形成贯穿基体的第三导电通孔，用于连接上导电线圈的外端头并引出至基体背面；
步骤S5，在基体背面覆盖绝缘层，然后在基体背面制作焊盘，分别形成线圈第一电引出端、线圈第二电引出端和线圈第三电引出端；
线圈第一电引出端、线圈第二电引出端和线圈第三电引出端分别与第一导电通孔下端、第三导电通孔下端和下导电线圈的外端头连接。
本发明的优点在于：
1）采用三维通孔技术实现立体三维电感的并联或者串联。
2）在同样的电感平面尺寸下实现更大电感值，极大提高了产品的性价比和质量可靠性。
附图说明
图1为本发明的上导电线圈和下导电线圈串联成立体电感结构示意图。
图2为本发明的上导电线圈和下导电线圈并联成立体电感结构示意图。
图3为本发明的空心导电线圈的示意图。
图4为本发明的制作方法步骤一示意图。
图5为本发明的制作方法步骤二示意图。
图6为本发明的制作方法步骤三示意图。
图7为本发明的制作方法步骤四示意图。
图8为本发明的制作方法步骤五示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
集成电感结构，如图1和图2所示，包括一个基体1，基体所用材料可以是玻璃，蓝宝石、硅或陶瓷等；
在基体1的正面和背面均先开有螺旋构型的槽体2；槽体2的深度小于基体1的厚度；所述槽体2中填充有导电金属，分别形成立体螺旋构型的上导电线圈3和下导电线圈4；由于槽体2具有一定深度，因此所形成的上导电线圈3和下导电线圈4为立体螺旋构型，而非平面螺旋构型；因而上导电线圈3和下导电线圈4分别位于基体1的正面结构和背面结构中，而非设置在基体1的表面；
图1中，上导电线圈3和下导电线圈4的螺旋构型为方形，也可以是六角形，八角形或圆形等其它类似形状；
上导电线圈3和下导电线圈4均有螺旋构型内圈的内端头和螺旋构型外圈的外端头；上导电线圈3和下导电线圈4除了内端头与外端头之外的其余金属走线相分离；上导电线圈3和下导电线圈4的金属走线可以如图中所示在垂直方向相对准，也可以交错分布；
上导电线圈3和下导电线圈4相当于两个集成电感，该两个集成电感可以单独使用，或者串联使用，或者并联使用；
上导电线圈3和下导电线圈4的内端头在垂直方向的位置一致，并通过贯穿基体1的第一导电通孔5连接；在基体1背面设置连接第一导电通孔5的线圈第一电引出端6；线圈第一电引出端6位于第一导电通孔5正下方，其通常是焊盘或者焊球；
图1中的两个集成电感可单独使用或者串联使用，此种情况，上导电线圈3和下导电线圈4的外端头各自独立地引出至基体1正面和背面中的一个工作面；上导电线圈3的外端头与设置在相应引出工作面的线圈第二电引出端7连接；下导电线圈4的外端头与设置在相应引出工作面的线圈第三电引出端8连接；线圈第二电引出端7和线圈第三电引出端8可以是焊盘或焊球；
本例中，线圈第一电引出端6、线圈第二电引出端7和线圈第三电引出端8均设置在基体1背面；是为了可以利用基体1的正面安装其它芯片，以便于集成电感可以与其它芯片制作于同一个封装体内，形成的器件结构更紧凑；下导电线圈4的外端头因为位于基体背面槽体中，自然地可以引出至基体背面；为了将上导电线圈3的外端头引出至基体背面，在基体1中设贯穿基体1的第三导电通孔11，上导电线圈3的外端头通过贯穿基体1的第三导电通孔11连接至基体背面的线圈第二电引出端7。
当采用线圈第二电引出端7和线圈第三电引出端8与外电路连接，则此时上导电线圈3和下导电线圈4串联使用；当采用线圈第一电引出端6和线圈第二电引出端7，或线圈第一电引出端6和线圈第三电引出端8与外电路连接，则 此时上导电线圈3或下导电线圈4单独使用；如果仅仅需要两个集成电感串联使用的话，则线圈第一电引出端6就无需设置。
另外，当基体1正面不需要设置其它芯片时，上导电线圈3的外端头可以就近向基体1的正面引出，连接上导电线圈3外端头的线圈第二电引出端7也位于基体1正面，此种情况无需在基体1中设置贯穿基体1的第三导电通孔11；
图2中的两个集成电感为并联使用，此种情况，上导电线圈3和下导电线圈4的外端头在垂直方向的位置一致，并通过贯穿基体1的第二导电通孔9连接；在基体1正面和背面中的一个工作面设置连接第二导电通孔9的线圈第四电引出端10；线圈第四电引出端10可以是焊盘或焊球；
本例中，线圈第一电引出端6和线圈第四电引出端10均设置在基体1背面，原因同上所述，为了可以利用基体1的正面安装其它芯片；其它实施例中，线圈第四电引出端10也可以设置在基体1正面；
上导电线圈3和下导电线圈4的内端头、外端头分别通过第一导电通孔5、第二导电通孔9连接，因此构成了并联连接，当线圈第一电引出端6和线圈第四电引出端10与外电路连接，此时两个集成电感并联使用；
在基体1的正面和背面均设置了绝缘层12；线圈第一电引出端6、线圈第二电引出端7、线圈第三电引出端8、线圈第四电引出端10露出基体背面的绝缘层。
在基体正面的绝缘层12上还可以设置金属焊盘，以实现在基体1正面的绝缘层12上贴装其它芯片，连接其它芯片的金属焊盘可通过导线与集成电感的连接端（线圈第一电引出端6、线圈第二电引出端7、线圈第三电引出端8、线圈第四电引出端10）相连。
为了进一步提高集成电感的性能参数，比如提高Q值，如图3所示，上导电线圈3和/或下导电线圈4中间的基体材料以及外围一圈的基体材料被去除，形成空腔13；上导电线圈3和/或下导电线圈4与空腔13底部的基体1保持连接。
一种集成电感结构通过以下的方法制作；
步骤S1，如图4所示，提供基体1，在基体1的正面通过刻蚀的方法形成螺旋构型的槽体2；
步骤S2，如图5所示，然后在基体1正面结构的槽体2中填充导电金属，形成立体螺旋构型的上导电线圈3；在基体1正面覆盖绝缘层12；
此步骤中，导电金属可通过电镀或溅射的方法填充；绝缘层12可通过印刷、喷涂或旋涂的方法形成；
在基体1正面覆盖绝缘层12之后，还可以通过刻蚀绝缘层和基体材料的方法，去除上导电线圈3中间的基体材料以及外围一圈的基体材料，形成空腔13；上导电线圈3与相应侧空腔13底部的基体1保持连接；上导电线圈3成为空心线圈后可提高线圈的Q值；
步骤S3，如图6所示，在基体1的背面通过刻蚀的方法形成螺旋构型的槽体2；然后在基体1背面结构的槽体2中填充导电金属，形成立体螺旋构型的下导电线圈4；
导电金属可通过电镀或溅射的方法填充；
步骤S4，如图7所示，在基体1中形成贯穿基体1的第一导电通孔5，用于连接上导电线圈3和下导电线圈4的内端头；
在基体1中形成贯穿基体1的第三导电通孔11，用于连接上导电线圈3的外端头并引出至基体1背面；
导电通孔可通过先刻蚀形成孔，再在孔中填充导电金属实现；
步骤S5，如图8所示，在基体1背面覆盖绝缘层12，然后在基体1背面制作焊盘，分别形成线圈第一电引出端6、线圈第二电引出端7和线圈第三电引出端8；
线圈第一电引出端6、线圈第二电引出端7和线圈第三电引出端8分别与第一导电通孔5下端、第三导电通孔11下端和下导电线圈4的外端头连接；
可选地，在基体1背面通过刻蚀绝缘层和基体材料的方法，去除下导电线圈4中间的基体材料以及外围一圈的基体材料，形成空腔13；下导电线圈4与相应侧空腔13底部的基体1保持连接。
上述方法用于制作两个可串联连接的集成电感；可并联连接的集成电感的制作方法类似，仅有个别导电通孔的位置区别，不再赘述。

Claims (10)

1.一种集成电感结构，包括基体(1)，其特征在于：
在基体(1)的正面结构和背面结构中分别形成有立体螺旋构型的上导电线圈(3)和下导电线圈(4)；
上导电线圈(3)和下导电线圈(4)均有螺旋构型内圈的内端头和螺旋构型外圈的外端头；上导电线圈(3)和下导电线圈(4)除了内端头与外端头之外的其余金属走线相分离；
上导电线圈(3)和下导电线圈(4)的内端头通过贯穿基体(1)的第一导电通孔(5)连接；
上导电线圈(3)和下导电线圈(4)的外端头各自独立地引出至基体(1)正面和背面中的一个工作面；上导电线圈(3)的外端头与设置在相应引出工作面的线圈第二电引出端(7)连接；下导电线圈(4)的外端头与设置在相应引出工作面的线圈第三电引出端(8)连接；
或，
上导电线圈(3)和下导电线圈(4)的外端头通过贯穿基体(1)的第二导电通孔(9)连接；在基体(1)正面和背面中的一个工作面设置连接第二导电通孔(9)的线圈第四电引出端(10)。
2.如权利要求1所述的集成电感结构，其特征在于，
在基体(1)正面和背面中的一个工作面设置连接第一导电通孔(5)的线圈第一电引出端(6)。
3.如权利要求2所述的集成电感结构，其特征在于，
在上导电线圈(3)和下导电线圈(4)的外端头各自独立地引出至基体(1)正面和背面中的一个工作面的情况时，
线圈第一电引出端(6)、线圈第二电引出端(7)和线圈第三电引出端(8)均设置在基体(1)背面；
上导电线圈(3)的外端头通过贯穿基体(1)的第三导电通孔(11)连接至基体背面的线圈第二电引出端(7)。
4.如权利要求3所述的集成电感结构，其特征在于，
在基体(1)的正面和背面均设置了绝缘层(12)；线圈第一电引出端(6)、线圈第二电引出端(7)和线圈第三电引出端(8)露出基体背面的绝缘层。
5.如权利要求2所述的集成电感结构，其特征在于，
在上导电线圈(3)和下导电线圈(4)的外端头通过贯穿基体(1)的第二导电通孔(9)连接的情况时，线圈第一电引出端(6)和线圈第四电引出端(10)均设置在基体(1)背面。
6.如权利要求5所述的集成电感结构，其特征在于，
在基体(1)的正面和背面均设置了绝缘层(12)；线圈第一电引出端(6)和线圈第四电引出端(10)露出基体背面的绝缘层。
7.如权利要求1～6中任一项所述的集成电感结构，其特征在于，
上导电线圈(3)和/或下导电线圈(4)中间的基体材料以及外围一圈的基体材料被去除，形成空腔(13)；上导电线圈(3)和/或下导电线圈(4)与空腔(13)底部的基体(1)保持连接。
8.如权利要求1～6中任一项所述的集成电感结构，其特征在于，
上导电线圈(3)和下导电线圈(4)的螺旋构型为方形，六角形，八角形或圆形。
9.如权利要求4或6所述的集成电感结构，其特征在于，
在基体(1)正面的绝缘层(12)上还设有贴装芯片的金属焊盘。
10.一种集成电感结构的制作方法，其特征在于，包括以下步骤：
步骤S1，提供基体(1)，在基体(1)的正面通过刻蚀的方法形成螺旋构型的槽体(2)；槽体(2)的深度小于基体(1)的厚度；
步骤S2，然后在基体(1)正面结构的槽体(2)中填充导电金属，形成立体螺旋构型的上导电线圈(3)；在基体(1)正面覆盖绝缘层(12)；
步骤S3，在基体(1)的背面通过刻蚀的方法形成螺旋构型的槽体(2)；然后在基体(1)背面结构的槽体(2)中填充导电金属，形成立体螺旋构型的下导电线圈(4)；
步骤S4，在基体(1)中形成贯穿基体(1)的第一导电通孔(5)，用于连接上导电线圈(3)和下导电线圈(4)的内端头；
在基体(1)中形成贯穿基体(1)的第三导电通孔(11)，用于连接上导电线圈(3)的外端头并引出至基体(1)背面；
步骤S5，在基体(1)背面覆盖绝缘层(12)，然后在基体(1)背面制作焊盘，分别形成线圈第一电引出端(6)、线圈第二电引出端(7)和线圈第三电引出端(8)；
线圈第一电引出端(6)、线圈第二电引出端(7)和线圈第三电引出端(8)分别与第一导电通孔(5)下端、第三导电通孔(11)下端和下导电线圈(4)的外端头连接。
CN201611037183.XA 2016-11-23 2016-11-23 集成电感结构及制作方法 Pending CN106653728A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611037183.XA CN106653728A (zh) 2016-11-23 2016-11-23 集成电感结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611037183.XA CN106653728A (zh) 2016-11-23 2016-11-23 集成电感结构及制作方法

Publications (1)

Publication Number Publication Date
CN106653728A true CN106653728A (zh) 2017-05-10

Family

ID=58811767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611037183.XA Pending CN106653728A (zh) 2016-11-23 2016-11-23 集成电感结构及制作方法

Country Status (1)

Country Link
CN (1) CN106653728A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107331656A (zh) * 2017-08-16 2017-11-07 华进半导体封装先导技术研发中心有限公司 一种用于片上集成的磁芯电感及其制造方法
CN111341665A (zh) * 2020-02-29 2020-06-26 浙江集迈科微电子有限公司 一种芯片嵌入转接板凹槽制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1547226A (zh) * 2003-12-11 2004-11-17 中国科学院长春光学精密机械与物理研 深刻蚀平面电磁线圈及制作方法
CN105244367A (zh) * 2014-06-24 2016-01-13 日月光半导体制造股份有限公司 衬底结构及其制造方法
CN206194738U (zh) * 2016-11-23 2017-05-24 无锡吉迈微电子有限公司 集成电感结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1547226A (zh) * 2003-12-11 2004-11-17 中国科学院长春光学精密机械与物理研 深刻蚀平面电磁线圈及制作方法
CN105244367A (zh) * 2014-06-24 2016-01-13 日月光半导体制造股份有限公司 衬底结构及其制造方法
CN206194738U (zh) * 2016-11-23 2017-05-24 无锡吉迈微电子有限公司 集成电感结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107331656A (zh) * 2017-08-16 2017-11-07 华进半导体封装先导技术研发中心有限公司 一种用于片上集成的磁芯电感及其制造方法
CN111341665A (zh) * 2020-02-29 2020-06-26 浙江集迈科微电子有限公司 一种芯片嵌入转接板凹槽制作方法
CN111341665B (zh) * 2020-02-29 2023-06-30 浙江集迈科微电子有限公司 一种芯片嵌入转接板凹槽制作方法

Similar Documents

Publication Publication Date Title
CN102870175B (zh) 硅基功率电感
US9899298B2 (en) Microelectronic packages having mold-embedded traces and methods for the production thereof
US6967138B2 (en) Process for manufacturing a substrate with embedded capacitor
JP6695066B2 (ja) フレームがコンデンサと直列に少なくとも１個のビアを備えるようなチップ用のポリマーフレーム
CN109300863A (zh) 半导体封装结构以及半导体封装方法
CN102832192B (zh) 背面接触形成
TW201506969A (zh) 嵌入在聚合物電介質中的薄膜電容器
TW201509249A (zh) 具有貫通電極的配線基板、其製造方法及半導體裝置
JP2015198246A (ja) 埋め込みチップ
KR20140116079A (ko) 적층된 반도체 디바이스들을 위한 인터포저
CN106233459A (zh) 半导体器件
CN102751254A (zh) 半导体封装件、应用其的堆迭封装件及其制造方法
CN100505230C (zh) 导线架及其制造方法
CN105957854B (zh) 半导体封装件及其制造方法
KR101420514B1 (ko) 전자부품들이 구비된 기판구조 및 전자부품들이 구비된 기판구조의 제조방법
CN106653728A (zh) 集成电感结构及制作方法
CN105679738A (zh) 片式整流元件及其生产工艺
CN103400810A (zh) 半导体芯片的层叠封装结构及其制造方法
CN103972217A (zh) 集成无源电容扇出型晶圆级封装结构及制作方法
CN206194738U (zh) 集成电感结构
CN106684050A (zh) 一种金属柱导通埋芯片线路板结构及其工艺方法
TWI262587B (en) Leadframe and the manufacturing method thereof
CN103972218A (zh) 集成无源器件扇出型晶圆级封装结构及制作方法
CN206412357U (zh) 三维玻璃电感结构
CN106129022A (zh) 双向集成芯片重布线埋入式pop封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20181023

Address after: 361000 China (Fujian) free trade pilot area, Xiamen area, 99 South Lantau two, 1303 room 987

Applicant after: Xiamen Yun Tian Semiconductor Technology Co., Ltd.

Address before: 214116 No. 45, joint East Industrial Park, 58 Jinghong Road, Xishan District, Wuxi, Jiangsu.

Applicant before: WUXI JIMAI MICROELECTRONICS CO., LTD.

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20170510

RJ01 Rejection of invention patent application after publication