TW201506969A - 嵌入在聚合物電介質中的薄膜電容器 - Google Patents

嵌入在聚合物電介質中的薄膜電容器 Download PDF

Info

Publication number
TW201506969A
TW201506969A TW103107148A TW103107148A TW201506969A TW 201506969 A TW201506969 A TW 201506969A TW 103107148 A TW103107148 A TW 103107148A TW 103107148 A TW103107148 A TW 103107148A TW 201506969 A TW201506969 A TW 201506969A
Authority
TW
Taiwan
Prior art keywords
layer
capacitor
copper
dielectric
depositing
Prior art date
Application number
TW103107148A
Other languages
English (en)
Other versions
TWI667674B (zh
Inventor
Hurwitz Dror
Alex Shi-Fu Huang
Original Assignee
Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd filed Critical Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd
Publication of TW201506969A publication Critical patent/TW201506969A/zh
Application granted granted Critical
Publication of TWI667674B publication Critical patent/TWI667674B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)

Abstract

一種包括電容器的基板，所述電容器包括金屬電極和陶瓷或金屬氧化物的介電層，所述電容器嵌入在聚合物基包封材料中並且通過直立在所述電容器上的通孔柱可連接至電路。

Description

嵌入在聚合物電介質中的薄膜電容器
本發明涉及薄膜電容器，尤其涉及具有嵌入式薄膜電容器的多層互連結構。
一種已經建立的制造電子基板和互連的方法是電鍍金屬層和金屬互連並將它們嵌入在聚合物基電介質中。一種制造技術使用鑽填法提供導電通孔。
一種克服鑽填法的許多固有缺陷的替代解決方案是通過將銅或其它金屬沈積到在光刻膠中形成的圖案內來制造通孔(via)，使用的技術另稱為“圖案鍍覆(pattern plating)”。
在圖案鍍覆中，首先在基板上沈積種子層，用以在可能沈積銅的部位上提供導電層。然後，在其上沈積光刻膠層並隨後曝光以形成圖案，接著進行選擇性移除以形成暴露出種子層的溝槽。通過將銅沈積進入光刻膠溝槽中而形成通孔柱。隨後，移除剩余的光刻膠，蝕刻掉種子層，接著在其上方及其周圍層壓介電材料以包封該通孔柱，所述介電材料通常是聚合物浸漬的玻璃纖維氈。接著，可以使用各種技術和工藝對介電材料進行平坦化，移除部分介電材料以暴露出通孔柱的頂部，從而允許由此導電接地，用於在其上構建下一金屬層。可以通過重複該過程而在其上沈積 後續的金屬導體層和通孔柱以構建所期望的多層結構。
在一種替代性且緊密關聯的技術即下文稱為“面板鍍覆(panel plating)”的技術中，在基板上沈積連續的金屬層或合金層。在基板頂部上沈積光刻膠層，然後在其中顯影形成圖案。將顯影光刻膠的圖案剝除，選擇性地暴露出其下方的金屬，隨後可蝕刻掉該金屬。未顯影的光刻膠保護下方金屬不被蝕刻，從而留下直立的特徵結構和通孔的圖案。
在剝除未顯影的光刻膠之後，可以在直立的銅特徵結構和/或通孔柱周圍或其上方層壓介電材料，例如聚合物浸漬的玻璃纖維氈。在平坦化之後，可以通過重複該過程在其上沈積後續的金屬導體層和通孔柱以構建所期望的多層結構。
通過上述圖案鍍覆或面板鍍覆方法創建的通孔層通常被稱為銅制“通孔柱”和特徵層。
應該認識到，微電子演化的一般推動力涉及制造更小、更薄、更輕和更大功率的高可靠性產品。使用厚且有芯的互連不能得到超輕薄的產品。為了在互連IC基板或“插件”中形成更高密度的結構，需要具有甚至更小連接的更多層。事實上，有時希望在彼此的頂部上堆疊元件。
如果在銅或其它合適的犧牲基板上沈積鍍覆層壓結構，則可以蝕刻掉基板，留下獨立的無芯層壓結構。可以在預先附著在犧牲基板上的側面上沈積其它層，由此能夠形成雙面積層，從而最大限度地減少翹曲並有助於實現平坦化。
一種制造高密度互連的靈活技術是構建由在介電基質中的 金屬通孔或特徵結構構成的圖案或面板鍍覆多層結構。所述金屬可以是銅，所述電介質可以是纖維增強聚合物，通常使用的是具有高玻璃化轉變溫度(Tg)的聚合物，例如聚酰亞胺。這些互連可以是有芯的或無芯的，並可包括用於堆疊元件的空腔。它們可具有奇數或偶數層。實現技術描述在授予Amitec-Advanced Multilayer Interconnect Technologies Ltd.的現有專利中。
例如，赫爾維茨(Hurwitz)等人的題為“先進多層無芯支撐結構及其制造方法(Advanced multilayer coreless support structures and method for their fabrication)”的美國專利US 7,682,972描述了一種制造包括在電介質中的通孔陣列的獨立膜的方法，所述膜用作構建優異的電子支撐結構的前體。該方法包括以下步驟：在包圍犧牲載體的電介質中制造導電通孔膜，和將所述膜與犧牲載體分離以形成獨立的層壓陣列。基於該獨立膜的電子基板可通過將所述層壓陣列減薄和平坦化，隨後端接通孔來形成。該公報通過引用全文並入本文。
赫爾維茨(Hurwitz)等人的題為“用於芯片封裝的無芯空腔基板及其制造方法(Coreless cavity substrates for chip packaging and their fabrication)”的美國專利US 7,669,320描述了一種制造IC支撐體的方法，所述IC支撐體用於支撐與第二IC芯片串聯的第一IC芯片；所述IC支撐體包括在絕緣周圍材料中的銅特徵結構和通孔的交替層的堆疊，所述第一IC芯片可粘合至所述IC支撐體，所述第二IC芯片可粘合在所述IC支撐體內部的空腔中，其中所述空腔是通過蝕刻掉銅基座和選擇性蝕刻掉累積的銅而形成 的。該公報通過引用全文並入本文。
赫爾維茨(Hurwitz)等人的題為“集成電路支撐結構及其制造方法(integrated circuit support structures and their fabrication)”的美國專利US 7,635,641描述了一種制造電子基板的方法，包括以下步驟：(A)選擇第一基礎層；(B)將第一蝕刻阻擋層沈積到所述第一基礎層上；(C)形成交替的導電層和絕緣層的第一半堆疊體，所述導電層通過貫穿絕緣層的通孔而互連；(D)將第二基礎層施加到所述第一半堆疊體上；(E)將光刻膠保護塗層施加到第二基礎層上；(F)蝕刻掉所述第一基礎層；(G)移除所述光刻膠保護塗層；(H)移除所述第一蝕刻阻擋層；(I)形成交替的導電層和絕緣層的第二半堆疊體，導電層通過貫穿絕緣層的通孔而互連；其中所述第二半堆疊體具有與第一半堆疊體基本對稱的構造；(J)將絕緣層施加到交替的導電層和絕緣層的所述第二半堆疊體上；(K)移除所述第二基礎層，以及，(L)通過將通孔末端暴露在所述堆疊體的外表面上並對其施加端子來端接基板。該公報通過引用全文並入本文。
RF(射頻)技術例如藍牙、WIFI等越來越廣泛地在應用於包括移動電話和汽車的各種裝置中。
除了處理和存儲芯片外，特別是RF器件需要無源元件，例如各種的電容器和濾波器。這樣的無源元件可以表面安裝，但為了能夠極其顯著地縮小體積和節省成本，這樣的器件可以嵌入在基板內。
通孔制造鍍覆工藝的一個優點在於可以沈積產生形狀並非是簡單圓柱形的通孔。這對於電容器的制造提供了一些靈活性，電容器可 以自身嵌入在基板中或者單獨制造並隨後表面安裝到基板上。
在基板內的嵌入式無源器件並非沒有負面因素。基板越複雜，則某些方面出故障的可能性就越高，因此嵌入式元件會對良品率產生不利影響。元件越複雜、集成度越高，則杜絕其某些故障的根本原因以及注意潛在原因就更困難。
本發明的多個方面涉及具有嵌入式無源元件的基板及其制造方法。
本發明的第一方面涉及提供一種電容器，所述電容器包括金屬電極和介電層，所述介電層包括陶瓷和/或金屬氧化物，所述電容器嵌入在聚合物基包封材料中並且可通過與下電極和沈積在所述電容器上的通孔柱的接觸來連接電路。
任選地，至少一個電極包括貴金屬。
在一些實施方案中，所述貴金屬選自包括鉭、金和鉑的組別。
在一些實施方案中，陶瓷介電層選自包括Ta2O5、BaO4SrTi和TiO2的組別。
任選地，所述陶瓷介電層還包括夾在所述金屬電極和所述陶瓷介電層之間的氧化鋁層，使得所述介電層中的缺陷被氧化鋁密封。
在一些實施方案中，所述聚合物基包封材料選自聚酰亞胺、環氧樹脂、BT(雙馬來酰亞胺/三嗪)樹脂及其共混物。
任選地，所述聚合物基包封材料還包括玻璃纖維。
任選地，所述聚合物基質還包括平均粒徑0.5微米~30微米並且顆粒重量百分比15wt%~30wt%的無機顆粒填料。
所述電容器可嵌入在基板中，所述基板包括經由通孔柱連接的特徵層，所述通孔柱被以包封介電材料層壓。
所述電容器可被由阻焊層隔離的銅焊盤端接，所述銅焊盤用ENEPIG保護以防止鏽蝕。
作為替代方案，所述被由阻焊層隔離的銅焊盤端接的電容器，其中所述銅焊盤用有機清漆保護以防止鏽蝕。
第二實施方案涉及提供一種制造電容器的方法，包括以下步驟：(i)獲取載體；(ii)沈積阻擋層；(iii)平坦化所述阻擋層；(iv)在所述阻擋層上沈積薄銅層；(v)沈積第一電極；(vi)沈積介電層；(viii)濺射銅種子層；(ix)在所述種子層上沈積光刻膠，並將所述種子層上的所述光刻膠層圖案化以形成通孔層；(x)在光刻膠圖案中電鍍銅通孔； (xi)剝除所述光刻膠；(xii)蝕刻掉所述種子層；(xiv)在薄膜電容器上層壓介電材料；(xv)減薄並平坦化所述介電材料。
任選地，所述方法還包括選自以下組別中所包括步驟的附加步驟：步驟(vb)和(vib)--相鄰介電層沈積鋁層，並將其氧化成氧化鋁，由此密封所述介電層中的缺陷。
在一些實施方案中，在步驟(vi)沈積介電層之後和在步驟(viii)沈積銅種子層之前，進行步驟(vii)沈積貴金屬上電極。
在一些實施方案中，在步驟(xii)蝕刻掉種子層之後以及在步驟(xiv)層壓之前，還有附加步驟(xiii)等離子體蝕刻在銅通孔周圍的電容器的電極和電介質以及將所述電容器的尺寸縮減至其上銅通孔所占據的面積。
通常，所述方法還包括以下步驟：(xvi)在所述第二電極上沈積另一銅層；(xvii)在所述銅載體的兩面上施加光刻膠並圖案化上層以形成電容器陣列；(xviii)蝕刻掉上銅層的暴露區域；(xix)移除上電極、電介質和下電極材料的暴露區域；(xx)剝除所述光刻膠。
任選地，所述電極由貴金屬制成。
任選地，所述貴金屬選自包括金、鉑和鉭的組別。
通常，所述介電層由陶瓷制成。
任選地，所述陶瓷選自包括Ta2O5、BaO4SrTi和TiO2的組別。
任選地，該制造可表面安裝電容器的方法還包括以下步驟：(xxi)移除所述銅載體；(xxii)移除所述阻擋層；(xxiii)沈積鈦種子層；(xxiv)沈積銅種子層；(xxv)在具有嵌入式電容器的基板的兩面上布設光刻膠層並將其圖案化；(xxvi)在圖案化的光刻膠層中電鍍銅接觸端口；(xxvii)剝除所述圖案化的光刻膠層；(xxviii)蝕刻掉鎳和銅種子層，留下離散的銅接觸端口；(xxix)在所述離散的銅接觸端口周圍布設阻焊層；以及(xxx)端接。
在制成陣列的情況下，可隨後通過分割步驟(xxxi)將電容器進行分割。
任選地，所述端接包括用ENEPIG防鏽導電層塗覆所述銅接觸端口。
作為替代方案，所述端接包括用有機清漆塗覆所述銅接觸端口。
在一些實施方案中，所述方法還包括在步驟(iv)之前的沈積至少一個特徵層或通孔層的步驟。
在一些實施方案中，所述方法還包括在步驟(xx)之後的沈積至少一個特徵層或通孔層的步驟。
術語微米或μm是指微米或10-6米。
100‧‧‧多層支撐結構
108‧‧‧特徵結構
102、104、106‧‧‧功能層
110、112、114、116‧‧‧包封介電層
118‧‧‧通孔
20‧‧‧單層電容器、電容器
208‧‧‧光刻膠層、第二光刻膠層、光刻膠
210‧‧‧載體
212‧‧‧阻擋層
214‧‧‧薄銅層、銅層
216‧‧‧第一電極材料、電極層、電極
218‧‧‧介電層、電介質
22‧‧‧介電層、介電材料層、介電材料
220‧‧‧第二電極、電極層、電極
222‧‧‧銅層、電極
224‧‧‧第二光刻膠層、光刻膠層
226‧‧‧種子層
228‧‧‧光刻膠層、光刻膠
230‧‧‧光刻膠厚層、光刻膠
232‧‧‧銅互連、銅通孔、通孔柱
234‧‧‧介電材料層、介電材料、聚合物層、介電基質、基質
24‧‧‧銅特徵層、外特徵層
246‧‧‧介電基質
248‧‧‧電容器
250‧‧‧複合結構
252‧‧‧鈦層、鈦種子層
254‧‧‧銅層
256、258‧‧‧光刻膠層
260、262‧‧‧銅
264‧‧‧阻焊層
266‧‧‧化學鍍鎳化學鍍鈀與浸金(ENEPIG)
26、28、30、32‧‧‧銅柱、通孔柱
34‧‧‧包封電介質、包封介電材料
38‧‧‧外特徵層、電容器
40‧‧‧第二介電層
42‧‧‧三層電容器
圖1是現有技術的多層複合支撐結構的簡化截面圖；圖2是包括在聚合物基基質中的單層電容器和銅通孔的基板的示意性截面圖；圖3是包括在聚合物基基質中的雙層電容器和銅通孔的基板的示意性截面圖；圖4是包括在聚合物基基質中的三層電容器和銅通孔的基板的示意性截面圖；圖5是示出用於制造更複雜電容器的方法的流程圖；圖5(i)-圖5(xxii)是示出如何構建圖5的電容器的分階段系列注釋示意圖；圖6是示出用於端接圖5所示的電容器的方法的流程圖；圖6(xxiii)-圖6(xxx)是示出用於端接具有嵌入式電容器的基板的方法的一系列示意截面圖；圖7是變化方案的電容器的示意截面圖，其中銅通孔用作電容器的上板並且限定電容器的電容，而不需進行等離子體蝕刻； 圖8是另一變化方案的電容器的示意截面圖，其中銅通孔用作電容器的上板，但是在此仍進行等離子體蝕刻以移除介電層和下電極的多余區域，以確保銅種子層被完全移除，由此防止短路並提高可靠性；圖9示出可如何將獨立電容器的陣列進行分割從而用於表面安裝。
為了更好地理解本發明並示出本發明的可實施方式，純粹以舉例的方式參照附圖進行介紹。
具體地詳細參照附圖時，必須強調的是特定的圖示是示例性的並且目的僅在於說明性地討論本發明的優選實施方案，並且基於提供被認為是對於本發明的原理和概念方面的描述最有用和最易於理解的說明的原因而被呈現。就此而言，沒有試圖將本發明的結構細節以超出對本發明基本理解所必需的詳細程度來圖示；參照附圖的說明使本領域技術人員認識到本發明的幾種形式可如何實際體現出來。
在以下說明中，涉及的是包括在介電基質中的金屬通孔的支撐結構，特別是在聚合物基質中的銅通孔柱，所述聚合物基質例如是玻璃纖維增強的聚酰亞胺、環氧樹脂或BT(雙馬來酰亞胺/三嗪)樹脂或它們的共混物。
因為電容器包括夾在電極之間的介電材料，通常是具有極高介電常數的材料，所以用於封裝的介電材料在下文中稱為“封裝性電介質”或“包封電介質”，以區別於電容器的電介質。
Access公司的光刻膠及圖案或面板鍍覆以及層壓技術的特 徵是對於特徵結構的平面內尺寸不存在有效的上限，如在赫爾維茨(Hurwitz)等人的美國專利US 7,682,972,US 7,669,320和US 7,635,641中所描述的，這些文件通過引用並入本文。
圖1是現有技術的多層複合支撐結構的簡化截面圖。現有技術的多層支撐結構100包括被絕緣各層的包封介電層110、112、114、116隔離的元件或特徵結構108的功能層102、104、106。穿過包封介電層的通孔118提供在相鄰的功能層或特徵層之間的電連接。因此，特徵層102、104、106包括在X-Y平面內通常布設在所述層內的特徵結構108，以及跨包封介電層110、112、114、116導通電流的通孔118。通孔118設計為具有最小的電感並得到充分的隔離以在其間具有最小的電容。
在採用鑽填技術制造通孔時，通孔通常具有基本圓形的截面，因為它們是通過首先在包封介電材料中進行激光鑽孔來制造的。因為包封電介質是非均勻的和各向異性的，並且由含有無機填料和玻璃纖維增強體的聚合物基質構成，所以其圓形截面通常具有粗糙的邊緣並且其截面可能略微偏離真正的圓形。此外，通孔趨於具有一定的錐度，成為逆截頭錐形而不是圓柱形。
如美國專利US 7,682,972,US 7,669,320和US 7,635,641中所述，例如，圖1的結構或者可以通過在光刻膠中顯影的圖案內鍍覆(圖案鍍覆)制造，或者通過面板鍍覆接著選擇性蝕刻來制造，兩種方法均留下直立的通孔柱，然後在其上及其周圍層壓包封電介質預浸料，以將通孔柱和特徵層埋入其中。
利用“鑽填通孔”方法時，由於截面控制和形狀方面的困難，使得不能制造非圓形孔。由於激光鑽孔的限制，還存在約50-60微米直徑的最小通孔尺寸。這些困難在上文的背景技術部分中作了詳細描述，並且這些困難特別涉及由於銅通孔填充電鍍過程導致的凹痕和/或半球形頂部、由於激光鑽孔過程導致的通孔錐度形狀和側壁粗糙、以及由於在“布線模式(routing mode)”中用以產生在聚合物/玻璃電介質中的溝槽而使用的用於銑削狹縫的昂貴的激光鑽孔機所導致的較高成本。
除了前文所述的激光鑽孔的其它限制外，鑽填技術的另一限制在於難以在同一層中產生不同直徑的通孔，這是因為當鑽出不同尺寸的通孔通道然後用金屬填充以制造不同尺寸通孔時，通孔通道是以不同的速率被填充的。因此，作為鑽填技術特徵的凹痕或溢出(圓頂)的典型問題被惡化，因為不可能同時對不同尺寸通孔來優化沈積技術。因此，在實際應用中，鑽填通孔具有基本圓形截面，盡管由於基板的不均勻特性導致有時略微變形，並且所有通孔具有基本相同的截面。
此外，應該注意的是，在複合介電包封材料如聚酰亞胺/玻璃或環氧樹脂/玻璃或BT(雙馬來酰亞胺/三嗪)樹脂/玻璃或它們與陶瓷和/或其它填料顆粒的共混物中的激光鑽出的通孔實際上被限制在約60×10-6米直徑，即使如此，由於所鑽的複合材料的特性而導致存在顯著的錐度形狀以及側壁粗糙的問題，這都是由於所涉及的剝蝕過程所導致的後果。
已經出乎意料地發現，利用鍍覆技術和光刻膠技術的靈活性，可以成本有效地制造出形狀和尺寸範圍廣泛的通孔。此外，可以在同 一層中制造出不同形狀和尺寸的通孔。這在使用銅圖案鍍覆方法時尤其有利，通過首先沈積金屬種子層，隨後沈積光刻膠材料並在其中顯影光滑、筆直、無錐度的溝槽，隨後在通過在暴露的金屬層上圖案鍍覆的這些溝槽中沈積銅而填充這些溝槽。與鑽填通孔方法相反的是，通孔柱技術使得光刻膠層中的溝槽被填充從而得到無凹痕、無圓頂的銅連接器。在銅沈積後，隨後剝除光刻膠，然後移除金屬種子層並在其上和其周圍施加一個永久的聚合物-玻璃複合包封材料。由此產生的“通孔導體”結構可使用在赫爾維茨(Hurwitz)等人的美國專利US 7,682,972，US 7,669,320和US 7,635,641中描述的工藝流程。
除了導電通孔和特徵結構外，還發現可以利用電鍍、PVD和封裝技術來制造無源元件，例如電容器。
參照圖2，示出嵌入在包封電介質34中的單層電容器20的截面圖。該結構包括沈積在銅特徵層24上的介電材料層22以及生長在介電層22上的銅柱26。介電材料可以是例如Ta2O5、BaO4SrTi和TiO2並且可以通過物理氣相沈積法例如濺射或通過化學氣相沈積法進行沈積。銅柱26、28、30、32包封在包封介電材料34中。當利用電鍍將銅柱26、28、30、32制成通孔柱時，包封介電材料34可以是層壓在銅柱26、28、30、32上的玻璃纖維增強聚合物樹脂預浸料。
在一些實施方案中，在布設電介質之前或之後，在Ta2O5、BaO4SrTi和TiO2電介質附近布設鋁層。之後，在氧存在下進行加熱處理，將鋁氧化形成氧化鋁(三氧化二鋁-Al2O3)。
銅特徵層24可具有約15微米的厚度，容限為約+-5微米。每個通孔柱層通常厚約40微米，但可以為20~80微米。可以成為端接焊盤的外特徵層24、38也通常厚約15微米，但可以為10微米~25微米。
採用圖2的簡單單層電容器，可以優化介電材料22的厚度及其沈積工藝。電容是介電材料22的介電常數和金屬電極面積的屬性，在此情況下，金屬電極面積即為銅柱26的截面積。
參照圖3，示出略微更複雜的電容器38。該略微更複雜的電容器38比照類似於電容器20，但包括第二介電層40。
如圖4所示，示出三層電容器42。該三層電容器42包括介電材料22，使用銅作為電極材料。
電容器的電容定義為介電層的介電常數與電容器表面積(即通孔柱26的面積)的乘積再除以介電層22的厚度。
參照圖5的步驟(i)~(xxii)以及圖5(i)~5(xxii)，示出一種制造嵌入在電介質中的更複雜且可精確調節的電容器的方法。圖5(xxii)所示的電容器248比圖2、3和4所示的電容器更為複雜。與具有銅電極的圖2~4所示的電容器不同的是，圖5的電容器具有不同材料的專用電極，該材料通常是鉭。當介電材料及其厚度保持恒定時，電容器248的電容可通過控制覆蓋區的准確尺寸即沈積在其上的通孔232的截面積來調節。因為通孔232是通過在光刻膠中電鍍制造的，所以其可以具有幾乎任意的形狀或尺寸並且無需如同鑽填通孔那樣成為基本圓形。其可以是例如矩形或正方形。
首先，獲取載體210-步驟5(i)。載體210通常為犧牲銅基 板。在一些實施方案中，其可以是在其上附著快速釋放薄銅膜的銅載體。
在銅載體210上沈積阻擋層212-步驟5(ii)。阻擋金屬層212可由鎳、金、錫、鉛、鈀、銀及其組合制成。在一些實施方案中，阻擋金屬層具有1微米~10微米的厚度範圍。通常，阻擋層212包括鎳。薄鎳層可以通過物理氣相沈積法或通過化學氣相沈積法沈積，通常是濺射或電鍍到銅載體上。為了加快制程，阻擋層212可以電鍍。為了確保平坦度，隨後可以通過例如化學機械抛光(CMP)進行平坦化-步驟5(iii)。
接著，在阻擋層212上沈積薄銅層214-步驟5(iv)。銅層214的厚度通常為幾個微米並且可以通過濺射或通過電鍍制造。
然後，沈積第一電極材料216-步驟5(v)。例如，第一電極材料216可以是鉭，其可通過濺射沈積。也可使用其它貴金屬，例如金或鉑。
接著，沈積介電層218-步驟5(vi)。為了得到高性能電容器，介電層218必須保持盡可能薄，而又沒有使得電荷泄漏的故障風險。存在多種可以使用的備選材料。這些材料包括Ta2O5、BaO4SrTi和TiO2，例如可以通過濺射進行沈積。通常，介電層218的厚度為0.1~0.3微米的範圍。
制造沒有可能導致電荷泄漏的缺陷的Ta2O5、BaO4SrTi或TiO2的薄介電層是困難的。在一些實施方案中，在沈積Ta2O5、BaO4SrTi或TiO2層之前-步驟(vi)b或之後-步驟5(vii)b沈積鋁層(未示出)，並且暴露在有氧環境中進行加熱。隨著加熱的進行，鋁氧化成氧化鋁(三氧化二鋁-Al2O3)，其為介電材料並且這樣做之後會膨脹，以填充介電層中的空隙 和其它缺陷。這樣，可以消除缺陷並確保連續薄電介質隔離電極。
然後，可以在介電層上沈積第二電極220-步驟5(vii)。例如，第二電極220可以通過鉭濺射制成。參照以下的圖7和8，實際上可以通過在介電層218上直接生長通孔柱來制造變化的電容器。然而，出於可靠性考慮，鉭或其它貴金屬制成的第二電極通常採用濺射方式。
接著，在第二電極220上沈積另一銅層222-步驟5(viii)。例如，可以通過濺射來沈積另一銅層222。
例如，上銅層222可利用光刻膠進行圖案鍍覆或通過印刷及蝕刻以制造焊盤、導體及電感器。可在銅載體210下方施加光刻膠層208，並且在所述另一銅層222上施加第二光刻膠層224並顯影成圖案-步驟5(ix)。
蝕刻掉所述另一銅層222的未被圖案化的光刻膠層224保護的區域-步驟5(x)。可以採用濕蝕刻。例如，一種蝕刻掉所述另一銅層222的未被圖案化的光刻膠224保護的區域的方法包括將犧牲基板暴露於高溫氫氧化銨溶液中。作為替代方案，可以採用氯化銅蝕刻或濕式氯化鐵蝕刻。
可以利用等離子體蝕刻工藝幹蝕刻電極層216、220和介電層218-步驟5(xi)。例如，可以使用CF4和O2的混合物來等離子體蝕刻TiO2或Ta2O5可以使用CF4和氬氣的混合物來蝕刻BaO4SrTi(BST)。通常，CF4：O2的濃度比為50：50~95：5(CF4占95)。通常，CF4：Ar的濃度比為50：50~95：5(其中，95為氬氣濃度)。
接著，通常將圖案化的光刻膠層224剝除-步驟5(xii)，因而，不久之後被類似的光刻膠層228替代的第二光刻膠層208得以保留。
在電極222上沈積銅種子層226-步驟5(xiii)。為了有助於粘附，可以先沈積第一鉭種子層。
然後，前進到不同比例的圖5(xiv)，施加另一光刻膠層228以保護銅基板(除非光刻膠層208得到保留)，並且在種子層226上沈積光刻膠厚層230並對其進行圖案化-步驟5(xiv)。接著，在光刻膠230產生的圖案中電鍍形成銅互連232-步驟5(xv)。然後，剝除光刻膠228(208)、230，留下電容器和暴露的銅通孔-步驟5(xvi)。
作為替代方案，可以省略掉上電極220，代之以可在陶瓷電介質上直接沈積的銅通孔，銅通孔的截面積可易於控制並且提供調節電容器的便利手段。在這種情況下，無需蝕刻掉電介質或下電極。
接著，蝕刻掉種子層226-步驟5(xvii)，並且在一個變化工藝中，通過等離子體蝕刻移除電極216、220和電介質218的多余材料-步驟5(xviii)。銅通孔232保護其下方的電容器248的電極216、220和電介質218。銅通孔232的截面積，即其在電容器248上的覆蓋區，限定電容器248的面積，這能夠實現精細調節。實質上，通過恒定工藝條件使得介電層的厚度和介電常數保持恒定，則通孔柱232的截面積限定電容。與鑽填通孔不同之處在於，因為通孔柱232是利用在光刻膠230中電鍍制成的，所以其可具有幾乎任意的現狀和尺寸並且可以被制成精確的尺寸。由此，有可能在電容器形狀方面獲得顯著的靈活性，從而提供精確調節的電容。
在銅基板和通孔上層壓聚合物基包封介電材料層234-步驟5(xix)。聚合物基包封介電材料層234通常為聚酰亞胺、環氧樹脂或BT(雙馬來酰亞胺/三嗪)樹脂或其共混物，並且可以用玻璃纖維增強。在一些實施方案中，可以使用織造纖維氈浸漬在聚合物樹脂中構成的預浸料。
聚合物基質可包括無機顆粒填料，其通常具有0.5微米~30微米的平均粒徑，且顆粒重量百分比為15~30wt%。
聚合物基包封介電材料234的介電常數低於介電層218的介電常數，介電層218通常是更為獨特的材料，例如Ta2O5或BaO4SrTi或TiO2。
接著，可以移除銅載體210-步驟5(xx)。通常，利用氯化銅或氯化銨溶液將其蝕刻掉，阻擋層(通常為鎳)212用作蝕刻停止層。
然後可以利用合適的蝕刻技術例如等離子體蝕刻或使用特定化學蝕刻劑移除阻擋層212-步驟5(xxi)。例如，可以使用硝酸和過氧化氫的溶液來溶解鎳而不溶解銅。可以使用替代的蝕刻劑例如鹽酸+過氧化氫、熱濃硫酸和鹽酸酸化的氯化鐵(III)來溶解鎳，而不溶解銅。
接著，將聚合物層234進行減薄和平坦化-步驟5(xxii)，以暴露出銅通孔232的端部。可以採用研磨、抛光或組合的化學機械抛光(CMP)。
目前為止，已經描述了可如何在可包括嵌入在聚合物基介電基質234、246中的周圍銅通孔、下方及上方的銅特徵層的複合結構250中嵌入高性能先進電容器248。
應該注意的是，通孔232不限於簡單圓柱形通孔柱，因為它 不是通過鑽填技術制造的。通過在光刻膠242的圖案中利用電鍍來制造，通孔柱244也可以具有基本任意的形狀。電容器248也可以具有基本任意的形狀，且通常是例如正方形或矩形。
參照圖6的步驟6(xxiii)~6(xxx)以及圖6(xxiii)~6(xxx)，描述了一種用於施加端子的技術。
參照圖6(xxiii)，在基質234和銅通孔(電感器)232的暴露端上濺射鈦種子層252-步驟6(xxiii)。參照圖6(xxiv)，接著在鈦層252上濺射銅層254-步驟6(xxiv)。
參照圖6(xxv)，在複合結構250的每一面上布設光刻膠層256、258並將其圖案化-步驟6(xxv)。參照圖6(xxvi)，在圖案化的光刻膠256、258中電鍍銅260、262-步驟6(xxvi)。
參照圖6(xxvii)，接著剝除光刻膠層256、258，留下直立的銅-步驟6(xxvii)。參照圖6(xxviii)，蝕刻掉鈦層和銅層-步驟6(xxviii)。在該工藝中，銅焊盤250、262略微受損。可以選擇性蝕刻掉鈦層252和上銅層254的區域。
參照圖6(xxix)，由此形成的空腔中可填充阻焊層264-步驟6(xxix)，並且利用化學鍍鎳化學鍍鈀與浸金(一般稱為ENEPIG)266或利用其它合適的端接技術來保護銅，例如利用有機清漆，其可防止氧化，又能夠容易地用溫和有機溶劑移除而不影響阻焊劑或包封聚合物-圖6(xxx)-步驟6(xxx)。
參照圖7，應該認識到，可以在介電層218上直接沈積銅通 孔232，用作上電極，由此不再需要單獨的上電極222。因此，電容器348由下電極216、介電層218和通孔柱232構成。下電極216和介電層218可寬於銅通孔232，銅通孔232作為較小的電極可限定電容。
雖然由於不需要沈積上電極並且省略了等離子體蝕刻階段而節省了制造步驟，但是缺點在於難以在不損傷銅通孔232的情況下完全移除銅種子層226，並且短路也是會降低良品率的故障問題。
因此，參照圖8，即使沒有區別於銅通孔柱232的上電極(220)，下電極216和介電層218也可以通過蝕刻掉超出銅通孔232覆蓋的額外材料而圖案化至銅通孔232的尺寸，從而消除種子層226的所有痕迹以及短路的風險。
參照圖9，雖然已經示出了單電容器248的制造，但是應當認識到，實際上隨後可以在大板上的大陣列中共同制造電容器348的大型陣列，並且它們也可以彼此分割。
電容器可以表面安裝在基板上，如同存儲器、處理器芯片和其它元件那樣。但是，還應當認識到，基板的表面，即所謂的基板面(real-estate)是有限的。本發明的電容器可以通過在其周圍沈積其它的特徵層和通孔層而在其制造過程中嵌入到基板中。
通常，嵌入式元件的固有缺點在於，如果發生故障，則嵌入的元件和結構必須舍棄。有時，當元件不能被隔離進行單獨測試時，難以診斷出導致問題的原因。
本發明的技術能夠實現制造即可嵌入又可表面安裝的電容 器。因為工藝非常相似，所以可以在原型設計和開發或小制程運行期間表面安裝元件，而只在確信具備了一般可靠性能力之後才嵌入元件。應當認識到，圖案化光刻膠、電沈積和濺射是允許高度的控制和再現性的工藝。電極和介電層可以沈積為具有寬範圍的厚度，並且可以具有寬範圍的層內尺寸。電容器可以是圓形、正方形或矩形的。它們可以包括一層或多於一層。
本發明的優點在於，可將相同的制造步驟用於制造嵌入式電容器和表面安裝電容器二者。因此，電容器可被制造為具有精確的規格並進行廣泛的測試，當制造商和用戶對元件的再現性及其性能完全滿意時，可將電容器在基板內進行再定位並且在基板內共同制造，由此將基板表面寶貴的基板面釋放給芯片和其它元件，並且減少需要後續組裝的元件數目。
本發明的電容器可具有寬範圍的電容，這取決於其尺寸、厚度以及陶瓷的介電常數。通常，電容為1.5pF~300pF。更通常，電容器具有5~15pF的電容範圍。該電容器可用於各種目的，包括例如去耦合、阻抗電路匹配以及靜電釋放(ESD)保護。
上述說明只是以解釋性的方式提供。應當認識到本發明能夠具有多種變化形式。
已經描述了本發明的若幹實施方案。然而，應當理解的是，可以進行各種改變而不偏離本發明的實質和範圍。因此，其它實施方案也在所附請求項書的範圍之內。
因此，本領域技術人員將會認識到，本發明不限於上文中 具體圖示和描述的內容。而且，本發明的範圍由所附請求項限定，包括上文所述的各個技術特徵的組合和子組合以及其變化和改進，本領域技術人員在閱讀前述說明後將會預見到這樣的組合、變化和改進。
在請求項書中，術語“包括”及其變體例如“包含”、“含有”等是指所列舉的要素被包括在內，但一般不排除其它要素。
216‧‧‧第一電極材料、電極層、電極
232‧‧‧銅互連、銅通孔、通孔柱
234‧‧‧介電材料層、介電材料、聚合物層、介電基質、基質
248‧‧‧電容器
250‧‧‧複合結構
260‧‧‧電鍍銅
264‧‧‧阻焊層
266‧‧‧化學鍍鎳化學鍍鈀與浸金(ENEPIG)

Claims (28)

  1. 一種電容器，包括金屬電極和介電層，所述電容器嵌入在聚合物基包封材料中並且通過銅接觸與電路可連接，所述銅接觸中的一種是直立在所述電容器上的通孔柱。
  2. 如請求項1所述的電容器，其中至少一個電極包括貴金屬。
  3. 如請求項2所述的電容器，其中至少一個電極包括選自包括鉭、金和鉑的組別中的貴金屬。
  4. 如請求項1所述的電容器，其中所述介電層包括陶瓷或金屬氧化物。
  5. 如請求項1所述的電容器，其中所述介電層選自包括Ta2O5、BaO4SrTi和TiO2的組別。
  6. 如請求項1所述的電容器，其中所述介電層還包括氧化鋁，使得所述介電層中的缺陷被氧化鋁密封。
  7. 如請求項1所述的電容器，其中所述聚合物基包封材料選自包括聚酰亞胺、環氧樹脂、BT(雙馬來酰亞胺/三嗪)樹脂及其共混物的組別。
  8. 如請求項7所述的電容器，其中所述聚合物基包封材料還包括玻璃纖維。
  9. 如請求項7所述的電容器，其中所述聚合物基質還包括平均粒徑0.5微米~30微米並且顆粒重量百分比為15wt%~30wt%的無機顆粒填料。
  10. 如請求項1所述的電容器，其中所述電容器嵌入在基板中，所述基板包括經由通孔柱連接的特徵層，所述通孔柱被包封介電材料層壓。
  11. 如請求項1所述的電容器，其中所述電容器由被阻焊層隔離的銅焊盤端接，所述銅焊盤用ENEPIG保護以防止污損。
  12. 如請求項1所述的電容器，其中所述電容器由被阻焊層隔離的銅焊盤端接，所述銅焊盤用有機清漆保護以防止污損。
  13. 一種制造電容器的方法，包括以下步驟：(i)獲取載體；(ii)沈積阻擋層；(iii)平坦化所述阻擋層； (iv)在所述阻擋層上沈積薄銅層；(v)沈積第一電極；(vi)沈積介電層；(viii)濺射銅種子層；(ix)在所述種子層上沈積光刻膠，並將所述種子層上的所述光刻膠層圖案化以形成通孔層；(x)在光刻膠圖案中電鍍銅通孔；(xi)剝除所述光刻膠；(xii)蝕刻掉所述種子層；(xiv)在薄膜電容器上層壓介電材料；(xv)減薄並平坦化所述介電材料。
  14. 如請求項13所述的方法，還包括選自包括以下步驟的組別中的附加步驟：(vb)和(vib)與介電層相鄰地沈積鋁層，並將其氧化成氧化鋁，由此密封所述介電層中的缺陷。
  15. 如請求項14所述的方法，其中所述第一電極由貴金屬制成。
  16. 如請求項15所述的方法，其中所述貴金屬選自包括金、鉑和鉭的組別。
  17. 如請求項13所述的方法，還包括附加步驟(vii)沈積第二電極。
  18. 如請求項17所述的方法，其中所述第二電極由選自包括金、鉑和鉭的組別中的貴金屬制成。
  19. 如請求項13所述的方法，其中所述介電層由陶瓷制成。
  20. 如請求項19所述的方法，其中所述陶瓷選自包括Ta2O5、BaO4SrTi和TiO2的組別。
  21. 如請求項13所述的方法，還包括附加步驟(xiii)等離子體蝕刻掉多余的電介質和電極材料。
  22. 如請求項13所述的方法，還包括以下步驟：(xvi)在平坦化的材料上沈積另一銅層； (xvii)在所述銅載體的兩面上施加光刻膠並圖案化上層以形成電容器陣列；(xviii)蝕刻掉上銅層的暴露區域；(xix)移除上電極、電介質和下電極材料的暴露區域；(xx)剝除所述光刻膠。
  23. 如請求項17所述的方法，用於制造表面安裝的電容器還包括以下步驟：(xxi)移除所述銅載體；(xxii)移除所述阻擋層；(xxiii)沈積鈦種子層；(xxiv)沈積銅種子層；(xxv)在具有嵌入式電容器的基板的每面上布設光刻膠層並將其圖案化；(xxvi)在圖案化的光刻膠層中電鍍銅接觸端口；(xxvii)剝除所述圖案化的光刻膠層；(xxviii)蝕刻掉鎳和銅種子層，留下離散的銅接觸端口；(xxix)在所述銅接觸端口周圍布設阻焊層；以及(xxx)端接。
  24. 如請求項23所述的方法，還包括分割步驟。
  25. 如請求項23所述的方法，其中所述端接包括用ENEPIG防鏽導電層塗覆所述銅接觸端口。
  26. 如請求項23所述的方法，其中所述端接包括用有機清漆塗覆所述銅接觸端口。
  27. 如請求項13所述的方法，用於制造嵌入式電容器的方法還包括在步驟(iv)之前的沈積至少一個特徵層或通孔層的步驟。
  28. 如請求項22所述的方法，用於制造表面可安裝電容器的方法還包括在步驟(xvi)之後沈積至少一個特徵層或通孔層的步驟。
TW103107148A 2013-08-08 2014-03-04 嵌入在聚合物電介質中的薄膜電容器及其製造方法 TWI667674B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/962,075 2013-08-08
US13/962,075 US9349788B2 (en) 2013-08-08 2013-08-08 Thin film capacitors embedded in polymer dielectric

Publications (2)

Publication Number Publication Date
TW201506969A true TW201506969A (zh) 2015-02-16
TWI667674B TWI667674B (zh) 2019-08-01

Family

ID=51333526

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103107148A TWI667674B (zh) 2013-08-08 2014-03-04 嵌入在聚合物電介質中的薄膜電容器及其製造方法

Country Status (5)

Country Link
US (1) US9349788B2 (zh)
JP (1) JP6296331B2 (zh)
KR (1) KR101542749B1 (zh)
CN (1) CN103956265B (zh)
TW (1) TWI667674B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731970B (zh) * 2016-06-30 2021-07-01 美商英特爾公司 用於矽橋應用之高解析阻焊劑材料
TWI743951B (zh) * 2020-06-17 2021-10-21 大陸商珠海越亞半導體股份有限公司 電容電感嵌埋結構、製作方法和基板

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014843B2 (en) * 2013-08-08 2018-07-03 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with embedded filters
KR102045036B1 (ko) * 2013-08-27 2019-11-14 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
US10236123B2 (en) * 2015-07-19 2019-03-19 Vq Research, Inc. Methods and systems to minimize delamination of multilayer ceramic capacitors
US20170062144A1 (en) * 2015-09-01 2017-03-02 General Electric Company Manufacturing processes for forming metallized film capacitors and related metallized film capacitors
WO2019005021A1 (en) * 2017-06-27 2019-01-03 Intel Corporation MICROELECTRONIC DEVICES WITH ULTRA-HIGH CONSTANT DIELECTRIC CAPACITORS INTEGRATED WITH BOX SUBSTRATES
KR102449358B1 (ko) * 2017-08-31 2022-09-30 삼성전기주식회사 커패시터 부품
EP3547363B1 (en) * 2018-03-29 2022-12-21 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic assembly and electronic system with impedance matched interconnect structures
JP7288055B2 (ja) 2018-12-20 2023-06-06 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 少なくとも２つのビアと接続されたコンデンサを備える多層フィルタ
JP2022513526A (ja) 2018-12-20 2022-02-08 エイブイエックス コーポレイション リターン信号を低減する突起部を備える多層フィルタ
CN113228409B (zh) 2018-12-20 2022-05-27 京瓷Avx元器件公司 包括具有精确控制电容面积的电容器的多层电子装置
CN113228503A (zh) 2018-12-20 2021-08-06 阿维科斯公司 包括高精度电感器的多层电子装置
CN113228504A (zh) 2018-12-20 2021-08-06 阿维科斯公司 高频多层滤波器
EP3723117A1 (en) 2019-04-10 2020-10-14 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
US11647792B2 (en) * 2019-11-26 2023-05-16 Tuanfang Liu Electronic cigarette
US11538748B2 (en) * 2020-06-04 2022-12-27 Mediatek Singapore Pte. Ltd. Semiconductor device with capacitor element
WO2022044766A1 (ja) * 2020-08-28 2022-03-03 株式会社村田製作所 積層コンデンサ、積層コンデンサ群および積層コンデンサの製造方法
US20230018448A1 (en) * 2021-07-14 2023-01-19 Qualcomm Incorporated Reduced impedance substrate

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05263043A (ja) * 1992-03-18 1993-10-12 Nitto Denko Corp 端子保護膜形成用組成物
JPH09116247A (ja) * 1995-10-16 1997-05-02 Oki Purintetsudo Circuit Kk コンデンサー内蔵ビルドアップ型プリント配線基板の製造方法及びそのプリント配線基板並びにこの基板へのコンデンサーの実装構造
JP2000003980A (ja) * 1998-04-17 2000-01-07 Sumitomo Metal Electronics Devices Inc 半導体搭載用回路基板及びその製造方法
US6818469B2 (en) * 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
JP3995619B2 (ja) * 2003-03-12 2007-10-24 富士通株式会社 薄膜キャパシタ素子、その製造方法及び電子装置
EP1777745A3 (en) * 2005-10-21 2010-05-05 E.I. Du Pont De Nemours And Company Power core device including a capacitor and method of making thereof
JP2007281046A (ja) * 2006-04-04 2007-10-25 Matsushita Electric Ind Co Ltd 薄膜コンデンサ
JP2007281278A (ja) * 2006-04-10 2007-10-25 Matsushita Electric Ind Co Ltd 薄膜コンデンサ
US7682972B2 (en) * 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
US20080145622A1 (en) * 2006-12-14 2008-06-19 Roy Mihir K Polymer-based integrated thin film capacitors, packages containing same and methods related thereto
JP2010087499A (ja) * 2008-09-30 2010-04-15 Ibiden Co Ltd コンデンサ装置の製造方法
JP2013127992A (ja) * 2010-03-26 2013-06-27 Sanyo Electric Co Ltd コンデンサ内蔵基板の製造方法、及び該製造方法に使用可能な素子シートの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731970B (zh) * 2016-06-30 2021-07-01 美商英特爾公司 用於矽橋應用之高解析阻焊劑材料
TWI743951B (zh) * 2020-06-17 2021-10-21 大陸商珠海越亞半導體股份有限公司 電容電感嵌埋結構、製作方法和基板

Also Published As

Publication number Publication date
US20150043126A1 (en) 2015-02-12
US9349788B2 (en) 2016-05-24
TWI667674B (zh) 2019-08-01
JP2015035570A (ja) 2015-02-19
KR20150018334A (ko) 2015-02-23
CN103956265B (zh) 2017-04-26
CN103956265A (zh) 2014-07-30
KR101542749B1 (ko) 2015-08-07
JP6296331B2 (ja) 2018-03-20

Similar Documents

Publication Publication Date Title
JP6296331B2 (ja) ポリマー誘電体内に埋め込まれる薄フィルムコンデンサ、及び、コンデンサの制作方法
US10236854B2 (en) Multilayer electronic structures with embedded filters
US10446335B2 (en) Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
JP6079993B2 (ja) 多層穴を製作するためのプロセス
JP6695066B2 (ja) フレームがコンデンサと直列に少なくとも１個のビアを備えるようなチップ用のポリマーフレーム
JP6590179B2 (ja) 多層複合電子構造体の側面を終端する方法
JP2014239200A (ja) 新規な終端部およびチップと基板との間の連結部
CN104269384A (zh) 嵌入式芯片
JP6459107B2 (ja) 多層電子支持構造体の製作方法
JP2018152616A (ja) 導電性ビアを備える基板
CN112420524B (zh) 一种支撑框架及其制造方法
JP2013251521A (ja) 新規な伝送線を備えた多層電子構造体
JP2006041122A (ja) 電子部品内蔵要素、電子装置及びそれらの製造方法
CN104270885A (zh) 具有聚合物基质的插件框架及其制造方法