JP2018152616A - 導電性ビアを備える基板 - Google Patents
導電性ビアを備える基板 Download PDFInfo
- Publication number
- JP2018152616A JP2018152616A JP2018127434A JP2018127434A JP2018152616A JP 2018152616 A JP2018152616 A JP 2018152616A JP 2018127434 A JP2018127434 A JP 2018127434A JP 2018127434 A JP2018127434 A JP 2018127434A JP 2018152616 A JP2018152616 A JP 2018152616A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- substrate
- polymer layer
- dielectric polymer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
Abstract
Description
本出願は、参照によって全体が本明細書に組み込まれている、2014年3月4日に出願された米国特許出願第14/196481号の出願日の優先権を主張するものである。
開示される導電性ビアを支持するための基板は一般的に平坦にすることができ、それゆえ、第1の平面と、反対側にある第2の平面とを有することができる。導電性ビアは、第1の平面と第2の平面との間に延在する。しかしながら、平坦でない基板表面も本開示の範囲内にあることは理解されよう。各基板表面は、1つまたは複数の金属層を支持することができ、金属層は、インターコネクト、パッドおよび他の導電性構造にパターニングすることができる。各基板表面が1つの金属層だけを支持するとき、基板は2金属層基板として表すことができる。各基板表面が2つの金属層を支持すると仮定すると、基板は4金属層基板として表すことができる。本明細書において開示される基板のための金属層の数は設計上の選択である。2金属層実施形態が最初に論じられ、その後、4金属層実施形態が論じられる。
2金属層基板製造プロセスは図3Aに示されるように開始することができる。未処理ガラス基板、有機ポリマー基板または半導体基板のような基板200が、基板ビア壁205を有するビア300を形成するように穿孔される。たとえば、基板200をレーザドリル加工するか、または機械的にドリル加工して、ビア300を形成することができる。代替的には、ビア300は基板200を貫通してエッチングすることができる。ビア300の形成後に、図3Bに示されるように、基板ビア壁205をライニングすることに加えて、基板200の表面201および202を覆うように、化学気相成長プロセスを通して誘電体ポリマー層215を堆積することができる。誘電体ポリマー層215は、化学気相成長(CVD)を用いて適切な誘電体モノマーから形成することができる、パリレン(ポリ(p‐キシリレン))、ポリナフタレン、テフロン(登録商標)、ポリイミドまたは他の適切な誘電体ポリマーを含むことができる。たとえば、パリレン化学気相成長プロセスでは、固体ダイマーがモノマーガスを形成するように、固体ダイマーが熱分解ステージにおいて加熱される。ドリル加工された基板200を有する真空チャンバがモノマーガスを受け取り、その際、モノマーガスはドリル加工された基板200上で重合し、誘電体ポリマー層215としてパリレン層を形成する。ドリル加工された基板がモノマーガスにさらされた時間の長さが、結果として形成される誘電体ポリマー層215の厚さを決定する。いくつかの実施形態では、5ミクロン〜20ミクロンの厚さが適しているが、代替の実施形態では、それより薄いか、または厚い誘電体ポリマー層215を用いることができることは理解されよう。また、厚さはビア径にも依存する。たとえば、ビア径が30ミクロンであったなら、結果として形成されるビアがその際、誘電体ポリマーで完全に満たされることになるので、15ミクロンの厚さの誘電体ポリマー層215は明らかに使用しないことになる。その際、金属導体220をめっきすることができるビアは存在しないことになる。一方、ビア径が100ミクロンであったなら、結果として形成される誘電体ポリマー層ライニングビアは、金属導体220を受け取るのに直径70ミクロンの開口内側空洞を依然として有することができるので、15ミクロンの厚さの誘電体ポリマー層215が適している場合がある。誘電体ポリマー層215の堆積は、図1Bに関して論じられたようにビア300内で導体を中心に配置できるようにするので有利である。さらに、誘電体ポリマー層215は、後続の処理ステップ中にガラスのような脆弱な基板材料が破損しないように保護する。
本明細書において開示されるような導電性ビアを有する基板を含む集積回路パッケージは、多種多様な電子システムに組み込むことができる。たとえば、図5に示すように、携帯電話500、ラップトップ505、およびタブレットPC510はすべて、本開示に従って構成された基板を組み込む集積回路パッケージを含むことができる。音楽プレーヤ、ビデオプレーヤ、通信デバイス、およびパーソナルコンピュータなどの他の例示的な電子システムも、本開示に従って構成された集積回路パッケージを用いて構成することができる。
105 ドリル加工された誘電体
110 金属
115 基板ビア壁
120 円形ビア
125 誘電体ポリマー層
130 基板ビア壁
200 2金属層基板
201 第1の表面
202 第2の表面
205 基板ビア壁
210 導電性ピア
215 誘電体ポリマー層
220 金属導体
221 横方向延長部
222 横方向延長部
225 シード層
227 中空金属導体
230 第1の金属層
235 第2の金属層
240 パッド、インターコネクト
250 パッド、インターコネクト
255 誘電体/パッシベーション層
260 誘電体/パッシベーション層
265 4金属層基板
270 金属層
272 導電性ビア
275 金属層
280 金属導体
290 パッド
295 パッド
300 ビア
305 マスク層
500 携帯電話
505 ラップトップ
510 タブレットPC
Claims (30)
- デバイスであって、
第1の表面と、反対側の第2の表面とを有する基板であって、前記基板は前記第1の表面から前記第2の表面まで延在する複数のビアを含む、基板と、
前記基板の前記第1の表面および第2の表面上にあり、前記ビアをライニングする誘電体ポリマー層と、
前記複数のビアに対応する複数の金属導体であって、各金属導体は前記対応するビアを通して前記基板の前記第1の表面から前記第2の表面まで延在する、複数の金属導体とを備える、デバイス。 - 前記金属導体と前記誘電体ポリマー層との間にシード層をさらに備える、請求項1に記載のデバイス。
- 前記シード層は各ビア内の内側空洞を包囲し、各金属導体はその対応するビア内の前記内側空洞を満たす、請求項2に記載のデバイス。
- 前記第1の表面に隣接する第1の複数のパッドと、前記第2の表面に隣接する第2の複数のパッドとをさらに備える、請求項1に記載のデバイス。
- 前記複数の金属導体は複数の中空金属導体を含み、前記誘電体ポリマー層はさらに前記中空金属導体をライニングして、前記中空金属導体内に誘電体ポリマー層ライニング内側空洞を形成し、前記デバイスはさらに前記複数のビアに対応する複数の第2の金属導体を備え、各第2の金属導体は、前記対応するビア内の前記中空金属導体のための前記誘電体ポリマー層ライニング内側空洞を満たす、請求項2に記載のデバイス。
- 前記誘電体ポリマー層は、ポリ(p‐キシリレン)、ポリナフタレン、テフロン(登録商標)およびポリイミドからなるグループから選択される、請求項1に記載のデバイス。
- 前記基板は、ガラス、半導体および有機ポリマーからなるグループから選択される、請求項1に記載のデバイス。
- 各金属導体はI字形断面を有する、請求項3に記載のデバイス。
- 前記金属導体は銅を含む、請求項1に記載のデバイス。
- 前記第1の表面に隣接する第1のパッシベーション層をさらに備え、前記第1のパッシベーション層は前記第1の複数のパッドを露出させるようにパターニングされる、請求項4に記載のデバイス。
- 前記第2の表面に隣接する第2のパッシベーション層をさらに備え、前記第2のパッシベーション層は前記第2の複数のパッドを露出させるようにパターニングされる、請求項10に記載のデバイス。
- 前記デバイスは、携帯電話、ラップトップ、タブレット、音楽プレーヤ、通信デバイス、コンピュータ、およびビデオプレーヤのうちの少なくとも1つに組み込まれる、請求項1に記載のデバイス。
- 前記第2の金属導体は、複数のパッドを形成するように構成される、請求項5に記載のデバイス。
- 方法であって、
基板を貫通して延在するビア内に誘電体ポリマー層を堆積するステップと、
導電性ビアを形成するために前記ビア内の前記誘電体ポリマー層上に金属を堆積するステップとを含む、方法。 - 前記ビアは、前記基板の第1の表面から前記基板の反対側の第2の表面まで延在する複数のビアを含み、前記誘電体ポリマー層を堆積するステップはさらに、前記基板の前記第1の表面および前記第2の表面上に前記誘電体ポリマー層を堆積するステップを含む、請求項14に記載の方法。
- 前記第1の表面を覆う前記誘電体ポリマー層上のマスク層をパターニングするステップをさらに含み、前記パターニングされたマスク層は、前記誘電体ポリマー層の一部を露出させ、前記金属は前記誘電体ポリマー層の前記露出した部分に堆積される、請求項15に記載の方法。
- 前記誘電体ポリマー層上にシード層を堆積するステップをさらに含み、金属を堆積するステップは前記シード層上にめっきするステップを含む、請求項14に記載の方法。
- 金属を堆積するステップは、金属の無電解堆積を含む、請求項14に記載の方法。
- 金属を堆積するステップは、各ビア内に中空金属導体を形成し、前記方法はさらに、
各中空金属導体を誘電体ポリマー層でライニングするために、さらなる誘電体ポリマーを堆積するステップと、
前記導電性ビアを形成するために、各誘電体ポリマー層ライニング中空金属導体内に金属を堆積するステップとを含む、請求項15に記載の方法。 - デバイスであって、
複数のビアを含む基板と、
前記複数のビアをライニングする誘電体ポリマー層と、
前記複数のビアを通して信号を伝導するための手段とを備える、デバイス。 - 前記手段は、各誘電体ポリマー層ライニングビア内の内側空洞を完全に満たすように構成される金属を含む、請求項20に記載のデバイス。
- 各誘電体ポリマー層ライニングビアのための前記手段は、中空金属円筒体と、前記中空金属円筒体を貫通して延在する中実金属導体とを備える、請求項20に記載のデバイス。
- さらなる誘電体ポリマー層が、前記中実金属導体から前記中空金属円筒体を絶縁する、請求項22に記載のデバイス。
- 前記基板は、ガラス、半導体および有機ポリマーからなるグループから選択される、請求項22に記載のデバイス。
- 前記基板の第1の表面に隣接する複数のバッドと、対応する複数のインターコネクトを通して前記複数のパッドに結合されるダイとをさらに備える、請求項22に記載のデバイス。
- 方法であって、
基板の第1の表面から前記基板の反対側の第2の表面まで延在する複数のビアを形成するステップと、
各ビア内に誘電体ポリマー層を堆積するステップであって、前記誘電体ポリマー層は各ビア内に内側空洞を形成する、ステップと、
前記複数のビアから複数の導電性ビアを形成するために、各内側空洞内に金属を堆積するステップとを含む、方法。 - 前記誘電体ポリマー層を堆積するステップは、前記誘電体ポリマー層の化学気相成長を含む、請求項26に記載の方法。
- 前記複数のビアを形成するステップは、ガラス基板内に前記ビアをレーザドリル加工するステップを含む、請求項26に記載の方法。
- 前記金属を堆積するステップは、前記金属をめっきするステップを含む、請求項26に記載の方法。
- 前記金属を堆積するステップは、前記金属の無電解堆積を含む、請求項26に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/196,481 US9596768B2 (en) | 2014-03-04 | 2014-03-04 | Substrate with conductive vias |
US14/196,481 | 2014-03-04 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016554867A Division JP2017509154A (ja) | 2014-03-04 | 2015-02-26 | 導電性ビアを備える基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018152616A true JP2018152616A (ja) | 2018-09-27 |
Family
ID=52630528
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016554867A Pending JP2017509154A (ja) | 2014-03-04 | 2015-02-26 | 導電性ビアを備える基板 |
JP2018127434A Pending JP2018152616A (ja) | 2014-03-04 | 2018-07-04 | 導電性ビアを備える基板 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016554867A Pending JP2017509154A (ja) | 2014-03-04 | 2015-02-26 | 導電性ビアを備える基板 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9596768B2 (ja) |
EP (1) | EP3114706A1 (ja) |
JP (2) | JP2017509154A (ja) |
CN (1) | CN106068561A (ja) |
WO (1) | WO2015134279A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9812359B2 (en) * | 2015-06-08 | 2017-11-07 | Globalfoundries Inc. | Thru-silicon-via structures |
MY191331A (en) * | 2016-12-30 | 2022-06-16 | Intel Corp | Substrate with gradiated dielectric for reducing impedance mismatch |
CN111010797A (zh) * | 2018-10-08 | 2020-04-14 | 中兴通讯股份有限公司 | 电路板、设备及过孔形成方法 |
CN109378296B (zh) * | 2018-10-11 | 2020-12-01 | 深圳市修颐投资发展合伙企业(有限合伙) | 电子零件与基板互连方法 |
MY202414A (en) | 2018-11-28 | 2024-04-27 | Intel Corp | Embedded reference layers fo semiconductor package substrates |
US11282777B2 (en) * | 2019-12-31 | 2022-03-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor package and method of manufacturing the same |
CN114942539A (zh) * | 2022-06-10 | 2022-08-26 | 昆山弗莱吉电子科技有限公司 | 用于液晶显示器的玻璃基板及其生产工艺 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040060919A (ko) * | 2001-08-24 | 2004-07-06 | 엠씨엔씨 리서치 앤드 디벨럽먼트 인스티튜트 | 관통 바이어형 수직 상호접속부, 관통 바이어형 히트 싱크및 관련 제작 방법 |
EP1465246B1 (en) | 2003-04-03 | 2013-12-18 | Imec | Method for producing electrical through hole interconnects |
JP2005026405A (ja) | 2003-07-01 | 2005-01-27 | Sharp Corp | 貫通電極構造およびその製造方法、半導体チップならびにマルチチップ半導体装置 |
US7345350B2 (en) | 2003-09-23 | 2008-03-18 | Micron Technology, Inc. | Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias |
JP2005332936A (ja) | 2004-05-19 | 2005-12-02 | Canon Inc | 半導体装置および半導体装置の製造方法 |
KR100858075B1 (ko) | 2004-07-06 | 2008-09-11 | 도쿄엘렉트론가부시키가이샤 | 인터포저 |
JP2006024653A (ja) * | 2004-07-06 | 2006-01-26 | Tokyo Electron Ltd | 貫通基板および貫通基板の製造方法 |
US7129567B2 (en) | 2004-08-31 | 2006-10-31 | Micron Technology, Inc. | Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements |
US7772116B2 (en) | 2005-09-01 | 2010-08-10 | Micron Technology, Inc. | Methods of forming blind wafer interconnects |
US7989915B2 (en) | 2006-07-11 | 2011-08-02 | Teledyne Licensing, Llc | Vertical electrical device |
US8115292B2 (en) | 2008-10-23 | 2012-02-14 | United Test And Assembly Center Ltd. | Interposer for semiconductor package |
TWI459520B (zh) * | 2011-01-31 | 2014-11-01 | Xintec Inc | 轉接板及其形成方法 |
US8816505B2 (en) | 2011-07-29 | 2014-08-26 | Tessera, Inc. | Low stress vias |
KR20130057314A (ko) * | 2011-11-23 | 2013-05-31 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판 제조 방법 |
KR101916225B1 (ko) | 2012-04-09 | 2018-11-07 | 삼성전자 주식회사 | Tsv를 구비한 반도체 칩 및 그 반도체 칩 제조방법 |
-
2014
- 2014-03-04 US US14/196,481 patent/US9596768B2/en not_active Expired - Fee Related
-
2015
- 2015-02-26 JP JP2016554867A patent/JP2017509154A/ja active Pending
- 2015-02-26 WO PCT/US2015/017802 patent/WO2015134279A1/en active Application Filing
- 2015-02-26 EP EP15708673.7A patent/EP3114706A1/en not_active Withdrawn
- 2015-02-26 CN CN201580011643.9A patent/CN106068561A/zh active Pending
-
2018
- 2018-07-04 JP JP2018127434A patent/JP2018152616A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US9596768B2 (en) | 2017-03-14 |
JP2017509154A (ja) | 2017-03-30 |
EP3114706A1 (en) | 2017-01-11 |
US20150257282A1 (en) | 2015-09-10 |
WO2015134279A1 (en) | 2015-09-11 |
CN106068561A (zh) | 2016-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2018152616A (ja) | 導電性ビアを備える基板 | |
TWI667674B (zh) | 嵌入在聚合物電介質中的薄膜電容器及其製造方法 | |
JP6436396B2 (ja) | 半導体パッケージング用の多層基板および多層基板を製造する方法 | |
US8164004B2 (en) | Embedded circuit structure and fabricating process of the same | |
JP2007012854A (ja) | 半導体チップ及びその製造方法 | |
JP2014003267A (ja) | 段状の穴を備えた多層電子構造体 | |
JP6590179B2 (ja) | 多層複合電子構造体の側面を終端する方法 | |
TW201021102A (en) | Coreless substrate package with symmetric external dielectric layers | |
JP2017515295A (ja) | 受動デバイスを有するロープロファイルパッケージ | |
KR20150102504A (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
JP6459107B2 (ja) | 多層電子支持構造体の製作方法 | |
JP2013251521A (ja) | 新規な伝送線を備えた多層電子構造体 | |
US20140042122A1 (en) | Method of manufacturing printed circuit board | |
US10660202B1 (en) | Carrier structure and manufacturing method thereof | |
JP7069711B2 (ja) | 配線基板、および配線基板を有する半導体装置 | |
US9508634B2 (en) | Package structure | |
US8258009B2 (en) | Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof | |
KR100449026B1 (ko) | 트렌치를 이용한 금속구조물 제조방법 | |
TWM590843U (zh) | 具有層間導孔的線路結構 | |
US20170170099A1 (en) | Interposer structure and manufacturing method thereof | |
TWI690249B (zh) | 微細層間線路結構及其製法 | |
TWI741370B (zh) | 具有層間導孔的線路結構的製法 | |
TW201831067A (zh) | 線路板的製作方法 | |
TWM589955U (zh) | 微細層間線路結構 | |
JP5596773B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180705 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190531 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191223 |