JP2017515295A - 受動デバイスを有するロープロファイルパッケージ - Google Patents

受動デバイスを有するロープロファイルパッケージ Download PDF

Info

Publication number
JP2017515295A
JP2017515295A JP2016552347A JP2016552347A JP2017515295A JP 2017515295 A JP2017515295 A JP 2017515295A JP 2016552347 A JP2016552347 A JP 2016552347A JP 2016552347 A JP2016552347 A JP 2016552347A JP 2017515295 A JP2017515295 A JP 2017515295A
Authority
JP
Japan
Prior art keywords
substrate
recess
interconnect
package
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016552347A
Other languages
English (en)
Other versions
JP2017515295A5 (ja
Inventor
マリオ・フランシスコ・ヴェレス
デイク・ダニエル・キム
ヨン・キョ・ソン
シャオナン・ジャン
ジョンヘ・キム
チャンハン・ホビー・ユン
チェンジエ・ズオ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2017515295A publication Critical patent/JP2017515295A/ja
Publication of JP2017515295A5 publication Critical patent/JP2017515295A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)

Abstract

対応する相互配線を受ける複数の凹部を含むロープロファイル受動オンパッケージが提供される。凹部における相互配線の受信のため、受動オンパッケージは、基板の厚さと相互配線高さまたは直径との合計未満である高さを有する。

Description

関連出願の相互参照
本出願は、２０１４年２月１８日に出願された米国仮特許出願第６１／９４１，３０８号の出願日の利益を主張し、それは２０１４年３月７日に出願された米国特許出願第１４／２００，６８４号の出願日の利益を主張し、両方とも全体が参照により明細書に組み込まれる。
本出願は、集積回路パッケージ基板に関し、より詳細には、受動デバイスを有するロープロファイルパッケージに関する。
受動オンガラス（ＰｏＧ： ｐａｓｓｉｖｅ−ｏｎ−ｇｌａｓｓ）パッケージでは、インダクタおよびキャパシタなどの受動構成要素がガラス基板上に集積される。次いで、ＰｏＧパッケージは、たとえば無線周波数（ＲＦ）フロントエンドなど、完全な作業デバイスを形成するために、半導体パッケージとともに、回路基板に結合され得る。回路基板に対する個別の受動デバイスの従来の結合と比較して、ＰｏＧパッケージの使用は、はるかにコンパクトである。加えて、ガラス基板が結晶質の半導体基板と比較して比較的安価であるので、ＰｏＧパッケージは、受動デバイスを電子システム用の能動デバイスを含むダイに集積することよりも費用がかからない。
ＰｏＧパッケージはこのように電子システムに受動構成要素を提供するための興味を引く代替物であるが、ＰｏＧ設計は、いくつかの問題に直面している。特に、モバイルデバイスに組み込まれる電子機器の寸法を低減する必要性が絶えず増加している。ユーザがよりコンパクトなデバイスを要求するにつれて、それに応じてデバイス内に含まれる電子機器のサイズが縮小しなければならない。ＰｏＧパッケージのために縮小しなければならない寸法のうちの１つは、基礎をなす回路基板に関するその高さである。ＰｏＧパッケージの高さを低減する簡単な方法は、そのガラス基板の厚さを低減することである。しかし、ガラスは、本質的にもろい。ガラス基板は、したがって、たとえば１５０ミクロンまたは１００ミクロン未満など、その厚さが極端に低減される場合、ひび割れを起こしやすい。極端に薄くなった場合、そのような基板ももろく、あまりに壊れやすくなるので、受動構成要素が半導体基板上に集積される場合でも、問題は解決しない。問題は、受動構成要素をサポートするために使用される基板のタイプに関係なくだいたい同じであるので、本明細書で使用する「受動オンパッケージ（ｐａｓｓｉｖｅ−ｏｎ−ｐａｃｋａｇｅ）」という用語は、ガラス、半導体、または有機基板上に集積される受動構成要素を含むパッケージを示すために使用される。
ガラス基板の厚さを低減することに関する別の問題は、ガラス基板内の基板貫通ビア（ｔｈｒｏｕｇｈ−ｓｕｂｓｔｒａｔｅ ｖｉａｓ）によって形成される埋込み形インダクタのインダクタンスである。各埋込み形インダクタのためのコイルまたはループは、１対（または複数）の基板貫通ビアによって形成される。たとえば、埋込み形インダクタにおける第１の基板貫通ビアは、基板の第１の面から、基板の対向する第２の面上に形成されたリードまたは導体に延び得る。導体は、第２の面から第１の面に延びる埋込み形インダクタにおける第２の基板貫通ビアにも結合する。したがって、第１の面から第１の基板貫通ビアに駆動される電流は、第２の面上の導体を流れ、第２の基板貫通ビアにおける第１の面にループバックする。この電流ループは、得られた埋込み形インダクタのインダクタンスを提供する。インダクタンスは、（数ある要因の中でも）電流ループによって囲まれるエリアに依存する。基板貫通ビア長が基板を薄くすることによって低減する場合、埋込み形インダクタのための得られたインダクタンスも縮小する。基板のための厚さが低減するにつれて、そのような低減された厚さの基板による基板貫通ビアの高さまたは長さは、当然、それに応じて低減される。たとえば、厚さ２００ミクロンである基板は、そうした厚さを貫通して延び、したがって、２００ミクロンの対応する長さも有し得る基板貫通ビアを有することができる。しかし、基板がちょうど厚さ１００ミクロンである場合、基板貫通ビアは、ちょうど１００ミクロンの長さを有することになる。ＰｏＧパッケージのためのパッケージ高さを低減することは、したがって、そのインダクタ用のインダクタンスを低減する傾向がある。したがって、必要なインダクタンスは、ＰｏＧパッケージの高さを低減することに対する障害でもある。
基礎をなす回路基板に受動オンパッケージを結合するはんだボールまたは他のタイプの相互配線は、受動オンパッケージの高さの低減を制限する別の要因である。受動オンパッケージ設計におけるこれらの問題をより良く示すために、従来の受動オンパッケージ１００が図１に示される。パッケージ１００は、基板１０４の厚さＴならびに複数のはんだボール１１２の各々の直径ｄ１に依存する基礎をなす回路基板（図示せず）に関する厚さまたは高さＨ１を有する。基板１０４は、基板１０４の基板対向面１０８から対向する面１０６に結合する複数の基板貫通ビア１０２を含む。ビア１０２は、たとえば埋込み形インダクタ１０３など、３次元受動構造を形成することができる。上記で説明したように、基板１０４の厚さＴが低減されるにつれて、埋込み形インダクタ１０３のインダクタンスが低減する。はんだボール１１２は、面１０８上の対応するパッド１１０に結合する。はんだボール１１２が面１０８上のパッド１１０から突出するので、はんだボール１１２の直径ｄ１が低減した場合、パッケージ１００の高さＨ１がそれに応じて低減されることはすぐに諒解することができる。しかしながら、直径ｄ１が過度に低減した場合、はんだボール１１２は、ひび割れを起こしやすい。特に、従来の鉛入りはんだを使用することによって環境問題が持ち上がるため、現代のシステムでは、無鉛はんだが必要とされる。しかしながら、無鉛はんだは、一般に従来のはんだよりももろく、したがって、その使用は、はんだボール１１２のためのある最小直径を必要とする。したがって、強度、基板レベル信頼性（ＢＬＲ： ｂｏａｒｄ ｌｅｖｅｌ ｒｅｌｉａｂｉｌｉｔｙ）ならびにインダクタ１０３のために必要なインダクタンスを犠牲にすることなく、基板１０４の厚さＴとはんだボール１１２の直径ｄ１の両方を過度に低減することができない。したがって、高さＨ１は、従来の受動オンパッケージのためのこれらの最小値を満たさなければならない。この最小高さ要件は、パッケージ１００を組み込むシステムの得られる密度を低下させる。
したがって、当技術分野では、受動デバイスを有するよりコンパクトなパッケージ設計が必要である。
受動デバイスを含むロープロファイルパッケージ基板を提供するために、基板の第１の側部は、複数の凹部を含む。本明細書で使用する際、受動デバイスを含むロープロファイルパッケージ基板は、受動オンパッケージとしても示され得る。各凹部は、たとえばはんだボールまたは金属柱など、対応する相互配線を受ける。基板の第１の側部上の再分配層は、少なくとも相互配線のサブセットに電気的に結合する。基板は、複数の基板貫通ビアを含む。一実施形態では、１対の基板貫通ビアは、埋込み形インダクタを形成する。再分配層は、凹部のうちの第１のものからインダクタを形成する基板貫通ビアのうちの１つまで延びるリードまたは導体を含み得る。このようにして、第１の凹部において受けられる相互配線は、再分配層における導体を介して、埋込み形インダクタにおける第１の基板貫通ビアに電気的に結合する。基板は、このようにして再分配層を介して対応する相互配線に結合された基板貫通ビアを有する追加の埋込み形インダクタを含み得る。
従来の受動オンパッケージの断面図である。 本開示の一実施形態によるロープロファイル受動オンパッケージの断面図である。 本開示の一実施形態によるロープロファイル受動オンパッケージの断面図である。 図３Ａのロープロファイル受動オンパッケージの凹形側の平面図である。 基板貫通ビアを形成した後の基板の断面図である。 基板のダイ対向面上の再分配層、および再分配層上のパッシベーション層の堆積後の図４Ａの基板の断面図である。 基板のボード対向面上の凹部の形成後の図４Ｂの基板の断面図である。 基板の基板対向面上の再分配層、および再分配層上のパッシベーション層の堆積後の図４Ｃの基板の断面図である。 ロープロファイル受動オンパッケージの完全な製造のための凹部におけるはんだボールの配置後の図４Ｄの基板の断面図である。 本開示の一実施形態による製造方法の流れ図である。
本開示の実施形態およびそれらの利点は、以下の詳細な説明を参照することによって最も良く理解される。同じ参照番号は、図のうちの１つまたは複数に示された同じ要素を識別するために使用されることを諒解されたい。
複数の凹部を有する第１の側部を含むロープロファイル受動オンパッケージが提供される。各凹部は、たとえばはんだボール、金属支柱、または金属円筒など、対応する相互配線を受ける。以下の説明は、はんだボール相互配線の実施形態を対象とするが、代替実施形態では他の適したタイプの相互配線が使用され得ることを諒解されよう。基板は、第１の面から基板の対向する第２の面まで延びる複数の基板貫通ビアも含む。基板の第１の側部上の再分配層は、凹部におけるはんだボールのうちの１つまたは複数に電気的に結合する。たとえば、再分配層は、凹部において受けられるはんだボールの対応するものに結合されたリードまたは導体を形成するパターニングされた金属層を備え得る。再分配層の導体は、対応するはんだボールと対応する基板貫通ビアの端部との間を結合する。再分配層が基板の第１の面に隣接するので、再分配層の導体が結合する基板貫通ビアの端部も、第１の面に隣接する。
１対（または複数）の基板貫通ビアは、埋込み形インダクタを形成するために、基板の第２の面上の導体を介して一緒に結合されている。たとえば、再分配層は、凹部のうちの第１のものにおける相互配線から埋込み形インダクタにおける基板貫通ビアまで延びる第１の導体を含み得る。同様に、再分配層は、凹部のうちの第２のものにおける相互配線から埋込み形インダクタにおける別の基板貫通ビアまで延びる第２の導体を含み得る。したがって、第１の凹部における相互配線は、第２の凹部における相互配線に、埋込み形インダクタを介して電気的に結合する。このようにして、第１の凹部におけるはんだボールなどの相互配線から駆動される電流は、たとえば、第２の凹部におけるはんだボールに、埋込み形インダクタを介して伝導する。それらが基板の第１の側部から対向する第２の側部まで延びるという点で、その基板貫通ビアの各々が比較的長いので、埋込み形インダクタは、比較的頑強なインダクタンスを有し得るので、これは非常に有利である。さらに、はんだボールが凹部において受けられるので、得られた受動オンパッケージは、有利にロープロファイルを有する。対応する凹部において受けられる各はんだボールの部分は、パッケージ高さに寄与しない。
加えて、基板は、凹部のうちの対応するものから基板の対向する第２の面まで延びる基板貫通ビアを含み得る。様々な基板貫通ビア間を区別するために、基板の第１の側部から対向する第２の側部まで延びる基板貫通ピアは、本明細書では、第１の基板貫通ビアと示される。これに対して、凹部から基板の対向する第２の側部まで延びる基板貫通ビアも、本明細書では、第２の基板貫通ビアと示される。第２の基板貫通ビアは、対応する凹部の深さだけ、第１の基板貫通ビアよりも短い。キャパシタに結合する低減した長さの第２の基板貫通ビアは、第１の基板貫通ビアからの結合と比較して、寄生抵抗およびインダクタンスが低いので、金属絶縁体金属（ＭＩＭ）キャパシタなど、基板の第２の面上の集積キャパシタを駆動するとき、この低減した長さは有利である。破損および歪みに対して頑強であるように、および埋込み形インダクタに増加したインダクタンスを提供する比較的長い第１の基板貫通ビアを支持するように、基板が比較的厚く、さらに同じ基板が、低減された寄生抵抗およびインダクタンスで集積キャパシタを駆動することができる第２の基板貫通ビアを支持するので、これは非常に有利である。
基板の凹部においてはんだボールなど相互配線を受けると仮定すると、基板は、極端に薄い必要はなく、はんだボールは、依然として、ひび割れに抵抗するために十分に頑強な直径を有することができ、さらに、はんだボールがブラインドビアまたは凹部において受けられるので、得られた受動オンパッケージは、低減された厚さまたは高さを有する。基板が極端に薄い必要がないので、基板は、破損および歪みに頑強なように十分に大きい厚さを有することができる。加えて、基板を貫通して延びる１対の基板貫通ビアを使用して形成される埋込み形インダクタは、得られた受動オンパッケージがはんだボール受け凹部のために低減された高さを有するにもかかわらず、比較的頑強な基板厚さから恩恵を受けることに留意されたい。上述したように、インダクタのインダクタンスは、インダクタを形成する巻き線またはコイルによって囲まれるループエリアによって決まる。本明細書で開示する埋込み形インダクタに関して、インダクタコイルは、１対（または複数）の第１の基板貫通ビアによって形成され得る。次いで、基板は、インダクタから頑強なインダクタンスを達成するために、十分な大きさの厚さを有し得、さらに、はんだボールが対応する凹部において受けられるので、パッケージ高さが低減される。
加えて、基板の厚さは、基板の脆性、歪み、および破損を低減するように、十分に頑強であり得、さらに、はんだボールが対応する凹部において受けられるので、パッケージ高さが低減される。同様に、はんだボールは各々、ひび割れを低減し、基板レベル信頼性を増加させるように、十分に頑強な直径を有し得る。はんだボールはそのような頑強な直径を有し得るが、はんだボールが凹部内で受けられているため、これらの直径は、パッケージ高さに部分的に寄与するにすぎない。これらおよび他の利点は、例示的な実施形態の以下の説明を通して一層良く諒解されるであろう。
例示的な実施形態
図２は、従来の受動オンパッケージ１００に関して記載された最小の厚さＴを有する基板２０４を含む例示的な受動オンパッケージ２００を示す。たとえば、基板２０４がガラスから成る場合、基板２０４が所望の基板レベル信頼性（ＢＬＲ）を提供するために十分頑強であるように、厚さＴは、たとえば、少なくとも１００ミクロンとすることができる。一般に、最小の厚さＴは、基板２０４の特性に依存する。たとえば、より頑強なタイプのガラスは、１００ミクロン以上まで薄くなり得る。反対に、ガラスは、厚さＴが１５０ミクロン以上でなければならないように、あまり頑強でなくてよい。基板２０４がたとえばシリコンなど半導体基板である場合、厚さＴに対する類似の制限が生じることになる。あるいは、基板２０４は、有機基板から成り得る。回路基板または別のパッケージ基板に対する相互配線のためのはんだボール２１２など複数の相互配線は、従来の受動オンパッケージ１００に関して記載される同じ最小の厚さｄ１を有することもできる。はんだボール２１２の最小の厚さｄ１は、その組成に依存する。たとえば、はんだボール２１２が無鉛はんだから成る場合、それらはよりもろく、したがって、鉛を含む実施形態と比較して、より大きい最小の厚さｄ１を必要とすることになる。これらの最小の寸法が満たされているにもかかわらず、基板２０４が基板２０４における第１の側部２０８において形成された対応するブラインドビアまたは凹部２１４においてはんだボール２１２を受けるので、受動オンパッケージ２００は、受動オンパッケージ１００の高さＨ１と比較して低減された高さＨ２を有する。したがって、受動オンパッケージ２００の高さＨ２は、ほぼブラインドビアまたは凹部２１４の深さだけ低減される。
受動オンパッケージ２００は、たとえば基板２０４の第１の面２０８から基板２０８の対向する第２の面２０６まで延びる第１の貫通基板２０２ａ、２０２ｂ、２０２ｃおよび２０２ｄなど、１つまたは複数の第１の基板貫通ビアを含むことができる。第１の貫通基板ビア２０２ａは、埋込み形インダクタ２１５を形成するために、基板２０４の第２の面２０６におけるリードまたは導体２０３ａを介して、第１の貫通基板ビア２０２ａに結合する。同様に、第１の基板貫通ビア２０２ｄは、埋込み形インダクタ２１７を形成するために、導体２０３ｂを介して第１の貫通基板ビア２０２ｃに結合する。基板２０４のための厚さＴが極端に薄くならないので、各埋込み形インダクタ２１５および２１７は、有利に頑強なインダクタンスを有する。たとえば、インダクタ２１５によって囲まれる電流ループエリアは、（数ある要因の中でも）第１の貫通基板ビア２０２ａおよび２０２ｂの各々の長さに応じて決まる。次に、第１の基板貫通ビア長は、基板２０４のための厚さＴに応じて決まる。受動オンパッケージ２００について、有利に低いパッケージ高さＨ２を達成するために、厚さＴが極端に低減される必要はないので、インダクタ２１５のための強化されたインダクタンスを提供するために、ビア２０２ａおよび２０２ｂなど第１の基板貫通ビアは比較的長くてもよい。
インダクタ２１５および２１７への結合は、再分配層２２０を介して行われ得る。たとえば、凹部２１４ａにおいて受けられるはんだボール２１２は、再分配層の導体２１６ａおよび再分配層２２０から形成された凹部パッド２１０を介してインダクタ２１５における第１の貫通基板ビア２０２ｂに結合する。別のはんだボールは、類似の再分配層の導体およびパッド（図示せず）を介して、インダクタ２１５への結合を完了するために、第１の貫通基板ビア２０２ａに結合することができる。類似の結合は、埋込み形インダクタ２１７に関して提供され得る。たとえば、凹部２１４ｃにおいて受けられるはんだボール２１２は、再分配層の導体２１６ｂおよび再分配層２１０を介してインダクタ２１７における第１の貫通基板ビア２１６ｂに結合する。一実施形態では、再分配層２２０は、凹部で受ける相互配線のうちのいくつかのものを第１の基板貫通ビアの対応するものに電気的に結合するための手段を備えると考えられ得る。
第１の基板貫通ビアとは対照的に、第２の基板貫通ビアは、低減した長さを有する。たとえば、第２の基板貫通ビア２０２ｅは、凹部２１４ｂから基板２０４の第２の面２０６まで延びる。基板２０４の厚さＴに実質的に等しい第１の基板貫通ビアの長さと比較すると、第２の貫通基板ビア２０２ｅは、凹部２１４ｂの深さまたは高さだけ短縮する長さを有する。この低減した長さは、基板２０４の表面２０６上に集積されるキャパシタ２０７への第２の貫通基板ビア２０２ｅの結合における寄生インダクタンスおよび抵抗を低減する。一実施形態では、キャパシタ２０７は、金属絶縁体金属（ＭＩＭ）キャパシタから成り得る。
凹部２１４は、はんだボール２１２を保持するのを助けるための接着剤（図示せず）も含み得る。第１および第２の基板貫通ビア２０２は、電気的結合機能ならびに熱伝達の役割の両方を果たし得る。第２の基板貫通ビアは、第１の基板貫通ビアと比較して、それらの低減した長さのために、第２の面２０６から対応する凹部において受けられるはんだボールまでの熱伝達に特に有用である。パッシベーション層またははんだレジスト層２３０は、第２の面２０６をカバーし得る。同様に、パッシベーション層またははんだレジスト層２２５は、基板２０４の第１の面２０８をカバーし得る。パッシベーション層２３０および２２５は、たとえば窒化ケイ素、たとえばポリイミドなどの誘電ポリマー、または有機ポリマーなど、多種多様な適切な材料を備え得る。
図３Ａに示される受動オンパッケージ３００は、多くの代替実施形態のうちの１つを備える。本実施形態では、面２０６は、任意の基板貫通ビアまたは他の構造に結合しないはんだボール２１２を受ける凹部２１４ｄを含む。したがって、凹部２１４ｄにおけるはんだボール２１２は、電気機能を有することと対照的に、受動オンパッケージ３００を対応する回路基板または追加の基板（図示せず）に機械的に結合するためだけに機能する。受動オンパッケージ３００における残りの要素は、受動オンパッケージ２００に関して記載されるとおりである。
例示的な受動オンパッケージのための基板３６０の面２０８の平面図は、第１の基板貫通ビア２０２に対する再分配層パッド２１０および再分配層の導体２１６のためのレイアウトをより良く示すために、図３Ｂに示される。例示的な凹部２１４ｆは、再分配層の導体２１６を介して第１の貫通基板ビア２０２に結合する再分配層パッド２１０を含む。対照的に、凹部２１４ｅは、任意の再分配層の導体に結合しない再分配層パッド２１０を含む。凹部２１４ｅにおけるパッド２１０は、代わりに、第２の基板貫通ビア（図示せず）に結合することができる。代替的に、図３Ａの凹部２１４ｄに関して記載されるように、凹部２１４ｅは単に、機械的接合の目的があり得るにすぎない。
図２に示した基板２０４などの開示された基板のための強化された厚さＴは、さもなければ、基板厚さが低減された場合、製造の間に必要とされる一時的なキャリアをなくすことを可能にする。加えて、第１の基板貫通ビア２０２の長さは増加され得、これは、たとえば埋込み形インダクタ２１５および２１７など、インダクタのための増加したインダクタンスおよびより良好なＱ値につながる。加えて、基板厚さＴと比較して短縮された第２の貫通基板ビア２０２ｅなど第２の基板貫通ビアを使用して、基板２０４を貫通するより良好な熱フローが達成され得る。第２の基板貫通ビア２０２ｅのこの同じ短縮も、その抵抗を低減し、これは、たとえばキャパシタ２０７のためにそれらを介して駆動されるキャパシタのためのＱ値を向上させる。そのような第２の基板貫通ビアを介した得られた低減した信号経路長も、信号完全性を強化するのに有益である。加えて、凹部２１４において受けられるはんだボール２１２の部分はパッケージ高さに寄与しないので、はんだボール２１２は、最小直径を維持することができ、これは、基板レベル信頼性（ＢＬＲ）およびはんだボールのひび割れに対する抵抗も向上させる。ブラインドビアまたは凹部２１４も接着剤の使用に対応し、これは、ＢＬＲをさらに向上させる。最後に、はんだボール２１２がより少ないエラーで対応する凹部２１４において受けられ得るように、ブラインドビアまたは凹部２１４は、製造におけるボールドロップ段階の間のステンシルとして働く。次に、例示的な製造プロセスが論じられる。
例示的な製造プロセス
以下の説明は、受動オンパッケージにおける受動構成要素を支持するために使用される基板が個々のパッケージに刻まれる前にウエハ（またはパネル）の一部として加工されるウエハレベルプロセス（ＷＬＰ）の実施形態を対象とする。しかし、本明細書に記載したプロセスは、ユニットとしてウエハ（またはパネル）を処理することと比較して、ウエハからさいの目に切られた基板に個々に適用されてもよいことを諒解されよう。低減した高さを達成するために受動オンパッケージを製造するのにＷＬＰプロセスが使用されるかどうかにかかわらず、本明細書で開示する低減された高さの受動オンパッケージは、たとえば対応するブラインドビアまたは凹部内のはんだボールなど、相互配線を受ける。
例示的な製造プロセスフローは、図４Ａ〜図４Ｅに示される。図４Ａに図示したように、ガラスパネルまたはウエハ（または半導体ウエハ）などの基板２０４は、貫通基板ビア２０２を形成するために加工される。あるいは、基板２０４は、積層有機パネルから成り得る。基板貫通ビアを形成するために、基板２０４は、レーザー穿孔され、機械的に穿孔され、またはエッチングされて、ビアを形成し、ビアは次いで、基板貫通ビア２０２を形成するために、銅、ニッケル、または他の適した金属で電気めっきを施される。代替的に、電気めっきの代わりに、無電解プロセスが使用されてもよい。基板貫通ビア２０２を形成するために金属の堆積の後、基板２０４の第１の面２０８および対向する第２の面２０６が次いで研磨され得る。凹部が第１の面２０８（ボード対向面であり得る）にまだ形成されていないので、第１の基板貫通ビアと第２の基板貫通ビアとの間の長さの差異は、まだ作られていない。
図４Ｂに示すように、基板２０４の第２の面２０６は、インダクタを形成するために、対応する基板貫通ビアを接続する導体２０３を形成するために、たとえば、フォトリソグラフィ技法によって、銅またはニッケル金属層など、パターニングされた金属層によって加工され得る。加えて、この時点で、任意の所望のキャパシタ（図示せず）を形成するために、面２０６上のＭＩＭ構造の堆積も実行され得る。さらに、パッシベーション層２３０は、この製造段階で面２０８上に堆積され得る。たとえばダイに対する熱伝達または信号伝導など、いくつかの次の基板貫通ビアに対して接触が必要とされる場合、パッド２１９などのようなパッドを形成するために、パターニングされた金属層形成導体２０３がパターニングされ得る。そのような実施形態では、パッシベーション層２３０は、パッド２１９を露出させるために、パッド開口２１８などのパッド開口を含み得る。
次いで、面２０８は、エッチングされ、または穿孔されて、図４Ｃに示すように、ブラインドビアまたは凹部２１４を形成することができる。凹部２１４のエッチングに関して、ウェットまたはドライエッチング技法が使用され得る。代替的に、反応性イオンエッチングは、凹部２１４にエッチングするために使用され得る。ドリル加工に関して、レーザーまたは機械的穿孔技法が適している。図４Ｃの断面図では、凹部２１４は、すべてのこれらの図示したビアが第１の面のビアであるように、どんな貫通基板ビア２０２とも交差しない。代替的に、凹部は、第２の貫通基板ビア２０２ｅ（図２のみに示される）を形成するために、図２の凹部２１４ｅに関して上述したものなど、貫通基板ビアと交差し得る。
図４Ｄに図示したように、後方の再分配層パッド２１０および導体２１６は、次いで、基板２０４の面２０８上に堆積され得る。たとえば、パッド２１０および導体２１６を形成するために、銅、ニッケル、または他の適した金属のめっきのための開口を含むために、マスク層（図示せず）がパターニングされ得る。最後に、はんだボール２１４は、凹部２１４にドロップされ、図４Ｆに示されるようにリフローされる。基板２０４は、次いで、この時点でそのパネルまたはウエハ（図示せず）からさいの目に切られて、製造プロセスが完了し得る。次に、製造プロセスについて、以下のフローチャートで要約する。
例示的な製造プロセスフローチャート
例示的な製造方法のためのフローチャートが図５に示される。方法は、第１の凹部を基板の第１の面上に形成するステップ５００を含む。ステップ５０５は、基板を貫通して延びる複数の第１の基板貫通ビアを形成することを含む。図２のビア２０２ａ〜２０２ｄは、そのような第１の基板貫通ビアの例である。ステップ５１０は、第１の面上に再分配層を形成することを含む。最後に、ステップ５１５は、第１の凹部に相互配線を結合することを含み、そこにおいて、再分配層を形成することは、第１の相互配線を第１の基板貫通ビアのうちの対応する１つに結合する導体を形成する。たとえば、図２の再分配層２２０を形成することは、凹部２１４ａにおけるはんだボール２１２と第１の貫通基板ビア２０２ｂとの間に導体２１６ａを結合する。その点において、図３Ａの凹部２１４ｄなどいくつかの凹部が、任意の再分配層の導体を介して任意の基板貫通ビアに結合しないはんだボール２１２を受けることに留意されたい。次に、ロープロファイル受動オンパッケージを有利に組み込むことができるいくつかの例示的な電子システムについて説明する。
例示的な電子システム
本明細書で開示される受動オンパッケージは、多種多様な電子システムに組み込むことができる。たとえば、図６に示すように、携帯電話６００、ラップトップ６０５、およびタブレットＰＣ６１０はすべて、本開示に従って構築されたロープロファイル受動オンパッケージを含むことができる。音楽プレーヤ、ビデオプレーヤ、通信デバイス、およびパーソナルコンピュータなどの他の例示的な電子システムも、本開示に従って構築された受動オンパッケージを用いて構成することができる。
当業者がそろそろ諒解するように、かつ目下の特定の適用例に応じて、本開示の精神および範囲から逸脱することなく、本開示のデバイスの材料、装置、構成、および使用方法において、かつそれらに対して、多くの修正、置換、および変更を行うことができる。これに照らして、本明細書で図示し説明した特定の実施形態はいくつかの例にすぎないので、本開示の範囲は本明細書で図示し説明した特定の実施形態の範囲に限定されるべきでなく、むしろ、以下に添付した特許請求の範囲およびそれらの機能的な均等物の範囲と完全に同じ範囲であるべきである。
１００ 従来の受動オンパッケージ
１０２ 基板貫通ビア
１０３ 埋込み形インダクタ
１０４ 基板
１０６ 対向する面
１０８ 基板対向面
１１２ はんだボール
２００ 受動オンパッケージ
２０２ 第１の貫通基板ビア
２０３ 導体
２０４ 基板
２０６ 第２の面
２０７ キャパシタ
２０８ 第１の側部
２１０ 凹部パッド
２１２ はんだボール
２１４ 凹部
２１５ 埋込み形インダクタ
２１６ 再分配層の導体
２１７ 埋込み形インダクタ
２１８ パッド開口
２１９ パッド
２２０ 再分配層
２３０ パッシベーション層
３００ 受動オンパッケージ
６００ 携帯電話
６０５ ラップトップ
６１０ タブレットＰＣ

Claims (30)

  1. 基板と、
    前記基板の第１の面上の第１の凹部と、
    前記基板を貫通して延びる複数の第１の基板貫通ビアと、
    第１の相互配線であり、前記第１の凹部によって受けられる第１の相互配線と、
    前記基板の前記第１の面上の再分配層であり、前記第１の相互配線を前記第１の基板貫通ビアのうちの対応する１つに電気的に結合するように構成される再分配層と
    を備えるデバイス。
  2. 前記基板の前記第１の面上の第２の凹部と、
    前記第２の凹部から前記基板を貫通して延びる第２の基板貫通ビアと
    をさらに含む、請求項１に記載のデバイス。
  3. 前記基板の対向する第２の面に隣接するキャパシタをさらに備え、前記第２の基板貫通ビアが前記キャパシタに電気的に結合する、請求項１に記載のデバイス。
  4. 埋込み形インダクタをさらに備え、前記埋込み形インダクタが、前記第１の基板貫通ビアのうちの少なくとも２つを備える、請求項１に記載のデバイス。
  5. 前記埋込み形インダクタが複数の埋込み形インダクタを含む、請求項４に記載のデバイス。
  6. 各埋込み形インダクタが、前記基板の対向する第２の面に隣接する導体を介して電気的に一緒に結合される２つの第１の基板貫通ビアを備える、請求項５に記載のデバイス。
  7. 前記基板がガラス基板を備え、前記第１の相互配線がはんだボールを備える、請求項１に記載のデバイス。
  8. 前記基板が半導体基板を備え、前記第１の相互配線が金属柱を備える、請求項１に記載のデバイス。
  9. 前記基板が有機基板を備え、前記第１の相互配線がはんだボールを備える、請求項１に記載のデバイス。
  10. 前記基板の前記第１の面上の第２の凹部と、
    前記第２の凹部によって受けられる第２の相互配線とをさらに備え、前記第１および第２の相互配線が、はんだボールを備え、前記第２のはんだボールが、前記デバイスを回路基板に固定することに関する機械的機能のみを有する
    請求項１に記載のデバイス。
  11. 基板の第１の面上に第１の凹部を形成するステップと、
    前記基板を貫通して延びる複数の第１の基板貫通ビアを形成するステップと、
    前記基板の前記第１の面に隣接した再分配層を形成するステップと、
    前記第１の凹部に第１の相互配線を結合するステップであり、前記再分配層を形成するステップが、前記第１の相互配線を前記第１の基板貫通ビアのうちの対応する１つに結合する導体を形成する、ステップと
    を含む方法。
  12. 前記再分配層を形成するステップが、前記第１の面における金属層をパターニングするステップを含む、請求項１１に記載の方法。
  13. 前記金属層をパターニングするステップが、前記第１の凹部におけるパッドをパターニングするステップをさらに含む、請求項１２に記載の方法。
  14. 前記金属層をパターニングするステップが、銅の金属層をパターニングするステップを含む、請求項１３に記載の方法。
  15. 第１の凹部を形成するステップが、前記基板の前記第１の面上に第２の凹部を形成するステップをさらに含み、前記方法が、
    前記第２の凹部から前記基板を貫通して延びる第２の基板貫通ビアを形成するステップ
    をさらに含む、請求項１１に記載の方法。
  16. 前記第２の凹部を形成するステップが、複数の第２の凹部を形成するステップを含み、前記第２の基板貫通ビアを形成するステップが、前記複数の第２の凹部に対応する複数の第２の基板貫通ビアを形成するステップを含み、各第２の基板貫通ビアが、前記対応する第２の凹部から前記基板を貫通して延びる、請求項１５に記載の方法。
  17. 前記第２の基板貫通ビアのうちの少なくとも１つに結合される前記基板の対向する第２の表面上にキャパシタを形成するステップをさらに含む、請求項１５に記載の方法。
  18. 前記基板の前記第１の面上、および前記基板の対向する第２の面上にパッシベーション層を堆積するステップをさらに含む、請求項１４に記載の方法。
  19. 前記凹部を形成するステップが、ガラス基板の前記第１の側部にエッチングするステップを含む、請求項１４に記載の方法。
  20. 各凹部において相互配線を取り付けるステップが、はんだボールを各凹部にドロップするステップを含む、請求項１４に記載の方法。
  21. 基板と、
    前記基板を貫通して延びる埋込み形インダクタと、
    前記基板の第１の面上の第１の凹部と、
    前記基板の前記第１の面上の第２の凹部と、
    前記第１の凹部によって受けられる第１の相互配線と、
    前記第２の凹部によって受けられる第２の相互配線と、
    前記第１の相互配線を前記埋込み形インダクタに電気的に結合するため、および前記第２の相互配線を前記埋込み形インダクタに電気的に結合するための手段と
    を備えるデバイス。
  22. 前記第１の相互配線および前記第２の相互配線がはんだボールを備える、請求項１に記載のデバイス。
  23. 前記基板が少なくとも１００ミクロンの厚さを有するガラス基板を備える、請求項２１に記載のデバイス。
  24. 前記ガラス基板が少なくとも１５０ミクロンの厚さを有する、請求項２３に記載のデバイス。
  25. 前記手段が少なくとも１つのパターニングされた金属層を備える、請求項２１に記載のデバイス。
  26. パッケージであって、
    基板厚さによって対向する第２の側部から分離される第１の側部を有する基板と、
    前記基板の第１の側部上の複数の凹部と、
    前記複数の凹部に対応する複数のはんだボールであり、各はんだボールが、はんだボール直径を有し、各凹部が、前記対応するはんだボールを受け、したがって、前記パッケージのパッケージ高さが、前記基板厚さおよび前記はんだボール直径の合計未満である、複数のはんだボールと、
    前記第１の側部から延び、前記基板厚さに実質的に等しい長さを各々有する複数の基板貫通ビアと、
    前記はんだボールうちのいくつかのものを前記基板貫通ビアの対応するものに電気的に結合するように構成される再分配層と
    を備えるパッケージ。
  27. 前記パッケージが、携帯電話、ラップトップ、タブレット、音楽プレーヤ、通信デバイス、コンピュータ、およびビデオプレーヤのうちの少なくとも１つに組み込まれる、請求項２６に記載のパッケージ。
  28. 前記基板は、ガラス基板である、請求項２６に記載のパッケージ。
  29. 埋込み形インダクタをさらに備え、前記埋込み形インダクタが、１対の前記基板貫通ビアを含む、請求項２６に記載のパッケージ。
  30. 前記基板が、半導体基板である、請求項２６に記載のパッケージ。
JP2016552347A 2014-02-18 2015-02-06 受動デバイスを有するロープロファイルパッケージ Pending JP2017515295A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461941308P 2014-02-18 2014-02-18
US61/941,308 2014-02-18
US14/200,684 US20150237732A1 (en) 2014-02-18 2014-03-07 Low-profile package with passive device
US14/200,684 2014-03-07
PCT/US2015/014895 WO2015126640A1 (en) 2014-02-18 2015-02-06 Low-profile package with passive device

Publications (2)

Publication Number Publication Date
JP2017515295A true JP2017515295A (ja) 2017-06-08
JP2017515295A5 JP2017515295A5 (ja) 2018-03-01

Family

ID=53799402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016552347A Pending JP2017515295A (ja) 2014-02-18 2015-02-06 受動デバイスを有するロープロファイルパッケージ

Country Status (6)

Country Link
US (1) US20150237732A1 (ja)
EP (1) EP3108502A1 (ja)
JP (1) JP2017515295A (ja)
KR (1) KR20160123322A (ja)
CN (1) CN106030782B (ja)
WO (1) WO2015126640A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI607539B (zh) * 2015-02-16 2017-12-01 精材科技股份有限公司 晶片封裝體及其製造方法
US10321575B2 (en) 2015-09-01 2019-06-11 Qualcomm Incorporated Integrated circuit (IC) module comprising an integrated circuit (IC) package and an interposer with embedded passive components
US10074625B2 (en) 2015-09-20 2018-09-11 Qualcomm Incorporated Wafer level package (WLP) ball support using cavity structure
US20170092594A1 (en) * 2015-09-25 2017-03-30 Qualcomm Incorporated Low profile package with passive device
US10044390B2 (en) 2016-07-21 2018-08-07 Qualcomm Incorporated Glass substrate including passive-on-glass device and semiconductor die
US20180061775A1 (en) * 2016-08-31 2018-03-01 Qualcomm Incorporated LOW PROFILE PASSIVE ON GLASS (PoG) DEVICE COMPRISING A DIE
DE102016116499B4 (de) * 2016-09-02 2022-06-15 Infineon Technologies Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
US10194529B2 (en) * 2016-09-16 2019-01-29 Qualcomm Incorporated Partial metal fill for preventing extreme-low-k dielectric delamination
US10861840B2 (en) * 2017-08-30 2020-12-08 Advanced Semiconductor Engineering, Inc. Integrated passive component and method for manufacturing the same
KR102513078B1 (ko) * 2018-10-12 2023-03-23 삼성전자주식회사 반도체 패키지
CN110312363B (zh) * 2019-06-24 2020-10-16 维沃移动通信有限公司 一种印刷电路板组件及终端
CN111834341B (zh) * 2020-06-17 2021-09-21 珠海越亚半导体股份有限公司 电容电感嵌埋结构及其制作方法和基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340929A (ja) * 1997-04-10 1998-12-22 Hitachi Aic Inc 電子部品搭載用配線基板
JP2000068399A (ja) * 1998-08-19 2000-03-03 Hitachi Denshi Ltd 半導体装置
JP2002280490A (ja) * 2001-03-21 2002-09-27 Fujitsu Ltd 配線基板とその製造方法並びにそれを用いた半導体装置
JP2004273622A (ja) * 2003-03-06 2004-09-30 Fujitsu Ltd コネクタ基板の製造方法
WO2007129526A1 (ja) * 2006-05-08 2007-11-15 Ibiden Co., Ltd. インダクタ及びこれを利用した電源回路
JP2013538010A (ja) * 2010-09-23 2013-10-07 クゥアルコム・メムス・テクノロジーズ・インコーポレイテッド 集積化された受動素子と電力増幅器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
CA2034703A1 (en) * 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
US6569604B1 (en) * 1999-06-30 2003-05-27 International Business Machines Corporation Blind via formation in a photoimageable dielectric material
US20030205799A1 (en) * 2002-05-03 2003-11-06 Mohammad Yunus Method and device for assembly of ball grid array packages
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
JP2004207542A (ja) * 2002-12-26 2004-07-22 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP4082220B2 (ja) * 2003-01-16 2008-04-30 セイコーエプソン株式会社 配線基板、半導体モジュールおよび半導体モジュールの製造方法
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
JP2004349457A (ja) * 2003-05-22 2004-12-09 Matsushita Electric Ind Co Ltd Ｌｓｉパッケージ
US8084854B2 (en) * 2007-12-28 2011-12-27 Micron Technology, Inc. Pass-through 3D interconnect for microelectronic dies and associated systems and methods
US20110050334A1 (en) * 2009-09-02 2011-03-03 Qualcomm Incorporated Integrated Voltage Regulator with Embedded Passive Device(s)
US20130026609A1 (en) * 2010-01-18 2013-01-31 Marvell World Trade Ltd. Package assembly including a semiconductor substrate with stress relief structure
US20110186960A1 (en) * 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
US8558392B2 (en) * 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant
US9579738B2 (en) * 2011-02-25 2017-02-28 International Business Machines Corporation Flux composition and techniques for use thereof
US9058973B2 (en) * 2011-04-13 2015-06-16 International Business Machines Corporation Passive devices fabricated on glass substrates, methods of manufacture and design structures
US9105627B2 (en) * 2011-11-04 2015-08-11 International Business Machines Corporation Coil inductor for on-chip or on-chip stack
CN102723306B (zh) * 2012-06-28 2014-10-08 中国科学院上海微系统与信息技术研究所 一种利用穿硅通孔的微波多芯片封装结构及其制作方法
US10312007B2 (en) * 2012-12-11 2019-06-04 Intel Corporation Inductor formed in substrate
US9130016B2 (en) * 2013-04-15 2015-09-08 Schott Corporation Method of manufacturing through-glass vias

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10340929A (ja) * 1997-04-10 1998-12-22 Hitachi Aic Inc 電子部品搭載用配線基板
JP2000068399A (ja) * 1998-08-19 2000-03-03 Hitachi Denshi Ltd 半導体装置
JP2002280490A (ja) * 2001-03-21 2002-09-27 Fujitsu Ltd 配線基板とその製造方法並びにそれを用いた半導体装置
JP2004273622A (ja) * 2003-03-06 2004-09-30 Fujitsu Ltd コネクタ基板の製造方法
WO2007129526A1 (ja) * 2006-05-08 2007-11-15 Ibiden Co., Ltd. インダクタ及びこれを利用した電源回路
JP2013538010A (ja) * 2010-09-23 2013-10-07 クゥアルコム・メムス・テクノロジーズ・インコーポレイテッド 集積化された受動素子と電力増幅器

Also Published As

Publication number Publication date
CN106030782B (zh) 2020-01-14
US20150237732A1 (en) 2015-08-20
KR20160123322A (ko) 2016-10-25
EP3108502A1 (en) 2016-12-28
CN106030782A (zh) 2016-10-12
WO2015126640A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
JP2017515295A (ja) 受動デバイスを有するロープロファイルパッケージ
US11049798B2 (en) Embedded bridge with through-silicon Vias
TWI637672B (zh) 在芯片和基板之間的新型端接和連接
US9646926B2 (en) Wiring substrate and method of manufacturing the same
US9693458B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
TW201010005A (en) Hybrid conductive vias including small dimension active surface ends and larger dimension back side ends, semiconductor devices including the same, and associated methods
KR20120000690A (ko) 반도체 소자 및 그 제조 방법
JP6489460B2 (ja) 超微細ピッチフリップチップバンプを備えた基板
KR101732471B1 (ko) 다층 복합 전자 구조체 및 그 일면을 종결시키는 방법
US10187971B2 (en) Wiring board and method of manufacturing wiring board
CN102832210B (zh) 低阻衬底上的多表面集成器件
US20130258623A1 (en) Package structure having embedded electronic element and fabrication method thereof
US20080142964A1 (en) Tubular-shaped bumps for integrated circuit devices and methods of fabrication
KR101341619B1 (ko) 반도체 패키지 및 그의 제조 방법
JP2009135147A (ja) 配線基板及び電子素子の接続構造及び電子装置
US10643949B2 (en) Component carrier and method for manufacturing the same
TW201640976A (zh) 堆疊電子裝置及其製造方法
TWI652864B (zh) Insert frame with polymer matrix and manufacturing method thereof
KR20120124302A (ko) 실리콘 인터포저 및 그의 제조 방법
TW201110299A (en) Multilayer semiconductor device and method for manufacturing multilayer semiconductor device
US20240203921A1 (en) Semiconductor substrate structure, semiconductor structure and manufacturing method thereof
KR20140114932A (ko) 복합기판을 이용한 패키지 및 그 제조방법
CN115250569A (zh) 一种高频线路板及其制备方法
JP2016134392A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2013149692A (ja) シリコンインターポーザ及びそれを用いる半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190909