JP2000068399A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000068399A JP2000068399A JP23254498A JP23254498A JP2000068399A JP 2000068399 A JP2000068399 A JP 2000068399A JP 23254498 A JP23254498 A JP 23254498A JP 23254498 A JP23254498 A JP 23254498A JP 2000068399 A JP2000068399 A JP 2000068399A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- bump
- resin substrate
- recessed part
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Abstract
(57)【要約】
【課題】 ＢＧＡ型半導体装置を実装する際の、半導体
装置の傾きによる接合不良防止、放熱フィンなどの重量
物を半導体装置上面に配置した際のバンプに加わるスト
レスをなくし、接合部の接続信頼性の向上を可能にす
る。 【解決手段】 半導体装置において、樹脂基板の底面に
凹部を形成し、更にその凹部内に、チップと電気的に接
続されたランドと、該ランドに形成されるバンプを形成
する。また、樹脂基板底面の凹部の深さよりバンプ高さ
を高く、さらに、樹脂基板底面の凹部の面積がバンプ径
より大きく隣り合う凹部に接触しない程度に小さくする
ことで、プリント基板に実装する場合、たとえバンプの
変形状態が不均一になっても、樹脂基板の底面がプリン
ト基板と密着することで半導体装置全体を支えるので、
バンプ高さは均一に保たれ、さらにバンプ同士がショー
トすることもなく、信頼性の高い実装が可能となる。
装置の傾きによる接合不良防止、放熱フィンなどの重量
物を半導体装置上面に配置した際のバンプに加わるスト
レスをなくし、接合部の接続信頼性の向上を可能にす
る。 【解決手段】 半導体装置において、樹脂基板の底面に
凹部を形成し、更にその凹部内に、チップと電気的に接
続されたランドと、該ランドに形成されるバンプを形成
する。また、樹脂基板底面の凹部の深さよりバンプ高さ
を高く、さらに、樹脂基板底面の凹部の面積がバンプ径
より大きく隣り合う凹部に接触しない程度に小さくする
ことで、プリント基板に実装する場合、たとえバンプの
変形状態が不均一になっても、樹脂基板の底面がプリン
ト基板と密着することで半導体装置全体を支えるので、
バンプ高さは均一に保たれ、さらにバンプ同士がショー
トすることもなく、信頼性の高い実装が可能となる。
Description
【０００１】
【発明の属する技術】本発明は半導体装置に関し、特に
ＢＧＡ(Ball Grid Array)構造の半導体装置に関するも
のである。
ＢＧＡ(Ball Grid Array)構造の半導体装置に関するも
のである。
【０００２】
【従来の技術】電子機器の多機能・高性能化に伴い、半
導体装置に対する多ピン化・小型化への要求は、益々強
められている。例えば、ＱＦＰ(Quad Flat Package)型
の装置では、多ピン化・小型化に伴いプリント基板実装
のピッチも、０．６５ｍｍピッチから、０．５ｍｍピッ
チや、０．４ｍｍピッチのものが量産化されている。し
かし、半導体装置が、３００〜４００ピン以上になって
くると、０．３ｍｍピッチの製品を量産時に安定して信
頼性高く実装することが、高精度なコプラナリティ(リ
ードの平坦性)の確保、プリント基板の半田電極形成精
度等の問題から困難であるとされている。そこで、２次
元的にピンを配置し、半田等のバンプを半導体装置側に
持たせるようにして実装性を向上させたパッケージ構造
が提案され実用化されている。
導体装置に対する多ピン化・小型化への要求は、益々強
められている。例えば、ＱＦＰ(Quad Flat Package)型
の装置では、多ピン化・小型化に伴いプリント基板実装
のピッチも、０．６５ｍｍピッチから、０．５ｍｍピッ
チや、０．４ｍｍピッチのものが量産化されている。し
かし、半導体装置が、３００〜４００ピン以上になって
くると、０．３ｍｍピッチの製品を量産時に安定して信
頼性高く実装することが、高精度なコプラナリティ(リ
ードの平坦性)の確保、プリント基板の半田電極形成精
度等の問題から困難であるとされている。そこで、２次
元的にピンを配置し、半田等のバンプを半導体装置側に
持たせるようにして実装性を向上させたパッケージ構造
が提案され実用化されている。
【０００３】図２（ａ），（ｂ），（ｃ）は、従来の半
導体装置を示す図である。図２の半導体装置はＢＧＡと
呼ばれるもので、ガラスエポキシ等の樹脂基板８がパッ
ケージ基板として用いられる。すなわち、チップ１は樹
脂基板８上にマウント材４を介して搭載される。樹脂基
板８上には配線リード７が形成され、また、樹脂基板８
底面には、ランド(図示せず)がグリッドアレイ上に配置
されている。 樹脂基板表面の配線リード７と底面ラン
ドとは、スルーホール５を介して接続されており、各ラ
ンド上には半田ボールからなるバンプ６が形成されてい
る。チップ１の電極パッドと配線リード７間は、Ａｕ細
線等からなるボンディングワイヤ２により接続されてお
り、チップ１及びボンディングワイヤ２等は、樹脂基板
８の表面を覆う封止樹脂３により封止されている。この
ように、ＢＧＡ型半導体装置では、平面的に外部端子が
配列されるため、半導体装置の多ピン化が進められて
も、ピン間間隔（バンプ間間隔）を広くすることがで
き、実装上での負担を軽減することができる。 なお、
この種のＢＧＡ型半導体装置は、例えば米国特許第５,
２１６,２７８号明細書等により、公知となっている。
導体装置を示す図である。図２の半導体装置はＢＧＡと
呼ばれるもので、ガラスエポキシ等の樹脂基板８がパッ
ケージ基板として用いられる。すなわち、チップ１は樹
脂基板８上にマウント材４を介して搭載される。樹脂基
板８上には配線リード７が形成され、また、樹脂基板８
底面には、ランド(図示せず)がグリッドアレイ上に配置
されている。 樹脂基板表面の配線リード７と底面ラン
ドとは、スルーホール５を介して接続されており、各ラ
ンド上には半田ボールからなるバンプ６が形成されてい
る。チップ１の電極パッドと配線リード７間は、Ａｕ細
線等からなるボンディングワイヤ２により接続されてお
り、チップ１及びボンディングワイヤ２等は、樹脂基板
８の表面を覆う封止樹脂３により封止されている。この
ように、ＢＧＡ型半導体装置では、平面的に外部端子が
配列されるため、半導体装置の多ピン化が進められて
も、ピン間間隔（バンプ間間隔）を広くすることがで
き、実装上での負担を軽減することができる。 なお、
この種のＢＧＡ型半導体装置は、例えば米国特許第５,
２１６,２７８号明細書等により、公知となっている。
【０００４】
【発明が解決しようとする課題】図２（ａ），（ｂ）に
示すＢＧＡ型半導体装置では、プリント基板への実装に
当って、バンプ６を溶融させる等により変形させる。
この場合、半導体装置に傾きが生じると半導体装置自体
を支えるものが無いので、図２（ｃ）の側面図に示すよ
う、半導体装置は傾いたまま実装され、高さの不均一な
バンプ６ａが形成される。最悪の場合、プリント基板９
側の電極との間で接触不良を起こすバンプ６ｂやバンプ
間がショートしたバンプ６ｃが発生する。 さらには、
放熱用フィン等の重量物を半導体装置上部に配置した場
合は、重量物の負荷がバンプ６ａやバンプ６ｃに直接加
わるため、半導体装置とプリント基板の接合部の信頼性
を低下させる場合がある。従って、本発明は、半導体装
置をプリント基板に実装するに際し、半導体装置の傾き
に起因する半田接合不良の発生しない、ＢＧＡ型半導体
装置を提供することを目的とするものである。 本発明
の他の目的は、放熱用フィン等の重量物を半導体装置上
部に配置しても、バンプ接合部にストレスが加わらない
ＢＧＡ型半導体装置を提供することである。
示すＢＧＡ型半導体装置では、プリント基板への実装に
当って、バンプ６を溶融させる等により変形させる。
この場合、半導体装置に傾きが生じると半導体装置自体
を支えるものが無いので、図２（ｃ）の側面図に示すよ
う、半導体装置は傾いたまま実装され、高さの不均一な
バンプ６ａが形成される。最悪の場合、プリント基板９
側の電極との間で接触不良を起こすバンプ６ｂやバンプ
間がショートしたバンプ６ｃが発生する。 さらには、
放熱用フィン等の重量物を半導体装置上部に配置した場
合は、重量物の負荷がバンプ６ａやバンプ６ｃに直接加
わるため、半導体装置とプリント基板の接合部の信頼性
を低下させる場合がある。従って、本発明は、半導体装
置をプリント基板に実装するに際し、半導体装置の傾き
に起因する半田接合不良の発生しない、ＢＧＡ型半導体
装置を提供することを目的とするものである。 本発明
の他の目的は、放熱用フィン等の重量物を半導体装置上
部に配置しても、バンプ接合部にストレスが加わらない
ＢＧＡ型半導体装置を提供することである。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明のＢＧＡ型半導体装置は、樹脂基板底面に凹
部を形成し、さらにその凹部内にチップと電気的に接続
されたランドと、前記ランドに形成されるバンプを形成
したことを特徴とする。また、本発明のＢＧＡ型半導体
装置は、上記樹脂基板底面の凹部の深さより、バンプ高
さの方が高いことを特徴とする。また、本発明のＢＧＡ
型半導体装置は、樹脂基板底面の凹部の面積がバンプ径
より大きく隣り合う凹部に接触しない程度に小さいこと
を特徴とする。本発明によるＢＧＡ型半導体装置は、樹
脂基板底面に凹部を形成し、さらに、その凹部内にラン
ドとバンプを形成した構造を有することにより、次に示
すような作用を呈する。 （１）プリント基板へ接合する際に、バンプが変形する
と樹脂基板底面がプリント基板に密着するため、均一な
バンプ高さを確保できる。 （２）樹脂基板の凹部により、各バンプが隔離されてい
るため、バンプ間のショートを防止できる。 （３）放熱フィンのような重量物を半導体装置上面に配
置しても、樹脂基板底面がその重量を分散するためバン
プ部への負荷が著しく軽減され、信頼性の高い接続を確
保できる。
に、本発明のＢＧＡ型半導体装置は、樹脂基板底面に凹
部を形成し、さらにその凹部内にチップと電気的に接続
されたランドと、前記ランドに形成されるバンプを形成
したことを特徴とする。また、本発明のＢＧＡ型半導体
装置は、上記樹脂基板底面の凹部の深さより、バンプ高
さの方が高いことを特徴とする。また、本発明のＢＧＡ
型半導体装置は、樹脂基板底面の凹部の面積がバンプ径
より大きく隣り合う凹部に接触しない程度に小さいこと
を特徴とする。本発明によるＢＧＡ型半導体装置は、樹
脂基板底面に凹部を形成し、さらに、その凹部内にラン
ドとバンプを形成した構造を有することにより、次に示
すような作用を呈する。 （１）プリント基板へ接合する際に、バンプが変形する
と樹脂基板底面がプリント基板に密着するため、均一な
バンプ高さを確保できる。 （２）樹脂基板の凹部により、各バンプが隔離されてい
るため、バンプ間のショートを防止できる。 （３）放熱フィンのような重量物を半導体装置上面に配
置しても、樹脂基板底面がその重量を分散するためバン
プ部への負荷が著しく軽減され、信頼性の高い接続を確
保できる。
【０００６】
【発明の実施の形態】以下に、本発明の一実施例を図面
に基づき説明する。図１は、本発明の一実施例によるＢ
ＧＡ型半導体装置の概略構成を説明する図であり、
（ａ）は断面図、（ｂ）は底面図、（ｃ）は実装時の状
態を示す側面図である。図１（ａ），（ｂ）において、
本実施例のＢＧＡ型半導体装置は、ランドおよびバンプ
６部分が樹脂基板８底面の凹部８ａ内に形成されている
点が、図２に示す従来のＢＧＡ型半導体装置と異なって
いる。ここで、図１（ａ）において、樹脂基板８の底面
より、バンプ６先端部が低い位置にある。 また、図１
（ｂ）において、樹脂基板８の凹部８ａ内の面積は、バ
ンプ径より大きくかつ隣り合う凹部８ａと接触しない程
度に小さい。このため、凹部８ａは各バンプ毎に独立し
ており、隣り合う凹部８ａ同士は、樹脂基板８によって
区切られている。本実施例は、これをプリント基板９に
実装する場合に、たとえバンプ６の変形状態が不均一に
なっても、樹脂基板８の底面がプリント基板９と密着す
ることで半導体装置全体を支えるので、バンプ高さは均
一に保たれる。さらにバンプは凹部内に形成されている
ため、バンプ同士がショートすることもなく、信頼性の
高い実装が可能となる。
に基づき説明する。図１は、本発明の一実施例によるＢ
ＧＡ型半導体装置の概略構成を説明する図であり、
（ａ）は断面図、（ｂ）は底面図、（ｃ）は実装時の状
態を示す側面図である。図１（ａ），（ｂ）において、
本実施例のＢＧＡ型半導体装置は、ランドおよびバンプ
６部分が樹脂基板８底面の凹部８ａ内に形成されている
点が、図２に示す従来のＢＧＡ型半導体装置と異なって
いる。ここで、図１（ａ）において、樹脂基板８の底面
より、バンプ６先端部が低い位置にある。 また、図１
（ｂ）において、樹脂基板８の凹部８ａ内の面積は、バ
ンプ径より大きくかつ隣り合う凹部８ａと接触しない程
度に小さい。このため、凹部８ａは各バンプ毎に独立し
ており、隣り合う凹部８ａ同士は、樹脂基板８によって
区切られている。本実施例は、これをプリント基板９に
実装する場合に、たとえバンプ６の変形状態が不均一に
なっても、樹脂基板８の底面がプリント基板９と密着す
ることで半導体装置全体を支えるので、バンプ高さは均
一に保たれる。さらにバンプは凹部内に形成されている
ため、バンプ同士がショートすることもなく、信頼性の
高い実装が可能となる。
【０００７】
【発明の効果】以上説明したように、本発明によるＢＧ
Ａ型半導体装置は樹脂基板底面に形成した凹部内にラン
ドとバンプを形成したことにより、プリント基板への実
装時にバンプ高さを均一に保ち、かつバンプ同士のショ
ートを発生させないため、半導体装置の傾きに起因する
接合不良を低減することができる。また、半導体装置と
プリント基板の接合後は、樹脂基板の底面がプリント基
板と密着しているため、放熱フィンなどの重量物を半導
体装置上面に配置しても、その重量が樹脂基板底面によ
って分散され、バンプ接合部へのストレスが加わらず、
バンプ接合部の接続信頼性の低下を防止できる。
Ａ型半導体装置は樹脂基板底面に形成した凹部内にラン
ドとバンプを形成したことにより、プリント基板への実
装時にバンプ高さを均一に保ち、かつバンプ同士のショ
ートを発生させないため、半導体装置の傾きに起因する
接合不良を低減することができる。また、半導体装置と
プリント基板の接合後は、樹脂基板の底面がプリント基
板と密着しているため、放熱フィンなどの重量物を半導
体装置上面に配置しても、その重量が樹脂基板底面によ
って分散され、バンプ接合部へのストレスが加わらず、
バンプ接合部の接続信頼性の低下を防止できる。
【図１】本発明の一実施例によるＢＧＡ型半導体装置の
概略構成を説明する図であり、（ａ）は断面図、（ｂ）
は底面図、（ｃ）は実装時の状態を示す側面図である。
概略構成を説明する図であり、（ａ）は断面図、（ｂ）
は底面図、（ｃ）は実装時の状態を示す側面図である。
【図２】従来のＢＧＡ型半導体装置の概略構成を説明す
る図であり、（ａ）は断面図、（ｂ）は底面図、（ｃ）
は実装時の状態を示す側面図である。
る図であり、（ａ）は断面図、（ｂ）は底面図、（ｃ）
は実装時の状態を示す側面図である。
１：チップ、２：ボンディングワイヤ、３：封止樹脂、
４：マウント材、５：スルーホール、６：バンプ、７：
配線リード、８：樹脂基板、９：プリント基板
４：マウント材、５：スルーホール、６：バンプ、７：
配線リード、８：樹脂基板、９：プリント基板
Claims (3)
- 【請求項１】 チップを搭載する部分を備える樹脂基板
と、該チップを内蔵する封止樹脂と前記樹脂基板の底面
に複数個設けられ、かつ前記チップと電気的に接続され
たランドと該ランドに形成される複数個の半田バンプと
を少なくとも含む半導体装置において、前記樹脂基板の
底面に複数個の凹部を形成し、さらに各凹部内に前記ラ
ンドと半田バンプを形成したことを特徴とする半導体装
置。 - 【請求項２】 請求項１に記載の半導体装置において、
前記樹脂基板底面の凹部の深さより半田バンプの高さの
方が高いことを特徴とする半導体装置。 - 【請求項３】 請求項１または２に記載の半導体装置に
おいて、前記樹脂基板底面の凹部の面積が半田バンプ径
より大きく隣り合う凹部に接触しない程度に小さいこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23254498A JP2000068399A (ja) | 1998-08-19 | 1998-08-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23254498A JP2000068399A (ja) | 1998-08-19 | 1998-08-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000068399A true JP2000068399A (ja) | 2000-03-03 |
Family
ID=16940994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23254498A Pending JP2000068399A (ja) | 1998-08-19 | 1998-08-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000068399A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017515295A (ja) * | 2014-02-18 | 2017-06-08 | クアルコム，インコーポレイテッド | 受動デバイスを有するロープロファイルパッケージ |
-
1998
- 1998-08-19 JP JP23254498A patent/JP2000068399A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017515295A (ja) * | 2014-02-18 | 2017-06-08 | クアルコム，インコーポレイテッド | 受動デバイスを有するロープロファイルパッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| US8653655B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7122401B2 (en) | Area array type semiconductor package fabrication method | |
| US6563217B2 (en) | Module assembly for stacked BGA packages | |
| US5615089A (en) | BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate | |
| US6781242B1 (en) | Thin ball grid array package | |
| US6650015B2 (en) | Cavity-down ball grid array package with semiconductor chip solder ball | |
| JP2010010269A (ja) | 半導体装置、半導体装置製造用中間体およびそれらの製造方法 | |
| JPH07193162A (ja) | ボールグリッドアレイ半導体装置及びその実装基板 | |
| JP2768315B2 (ja) | 半導体装置 | |
| US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
| JP2000261110A (ja) | プリント配線基板およびこれを用いた半導体実装装置 | |
| JP2000068399A (ja) | 半導体装置 | |
| KR100260996B1 (ko) | 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법 | |
| JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
| KR20240010150A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| JP2001168239A (ja) | ボールグリッドアレイ半導体装置及びその実装方法 | |
| KR19990056764A (ko) | 볼 그리드 어레이 패키지 | |
| JPH10209322A (ja) | 半導体装置およびその実装構造 | |
| JPH11354661A (ja) | 球状ｉｃ用のパッケージ、球状ｉｃ用の回路基板及び半導体装置 | |
| JP2000133750A (ja) | 半導体装置 | |
| KR19990025039U (ko) | 적층형 볼 그리드 어레이 패키지 | |
| KR19990001459A (ko) | 칩 스케일 패키지 | |
| JP2011044478A (ja) | 半導体装置及びその製造方法 | |
| KR980013582A (ko) | 고밀도 집적 회로 패키지 (High-density integrated circuit package) |