KR980013582A - 고밀도 집적 회로 패키지 (High-density integrated circuit package) - Google Patents

고밀도 집적 회로 패키지 (High-density integrated circuit package) Download PDF

Info

Publication number
KR980013582A
KR980013582A KR1019970032023A KR19970032023A KR980013582A KR 980013582 A KR980013582 A KR 980013582A KR 1019970032023 A KR1019970032023 A KR 1019970032023A KR 19970032023 A KR19970032023 A KR 19970032023A KR 980013582 A KR980013582 A KR 980013582A
Authority
KR
South Korea
Prior art keywords
motherboard
package
substrate
integrated circuit
plate
Prior art date
Application number
KR1019970032023A
Other languages
English (en)
Inventor
로버트 앤델선 카알
죠셉 루셀 로버트
Original Assignee
엘리 와이스
루센트 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘리 와이스, 루센트 테크놀로지 인코포레이티드 filed Critical 엘리 와이스
Publication of KR980013582A publication Critical patent/KR980013582A/ko

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

집적 회로 소자의 고밀도 패키지는 그 양 표면에 소자를 이동시키는 기판이 제공되고 J 리드를 필요하지 않고 "마더보드" 에 접착할 수 있다. 기판의 일 표면은 마더보드를 접촉시키기 위해 표면 설치 소자의 캐비티를 한정하는 상승된 주변 프레임을 포함한다. 프레임은 기판의 대향 표면상에 놓이는 소자로부터 트레이스와 접촉시키기 위해 플레이트 관통 구멍의 어레이를 지지한다. 마더보드와 접촉되는 플레이트 관통 구멍의 볼형 솔더 범퍼는 마더보드에 기판의 납땜 접착을 용이하게 한다.

Description

고밀도 집적 회로 패키지 (High-density integrated circuit package)
도 1a,1b는 종래 기술 PLCC형 패키지의 평면도와 부분 가장자리 단면도,
도 2는 종래 기술 BGA형 패키지의 가장자리 단면도,
도 3a는 본 발명에 따른 집적 회로 패키지의 상술된 실시예의 동일 크기의 부분 단면도,
도 3b는 도 3a의 실시예의 가장자리 단면도,
* 도면의 주요 부분에 대란 부호의 설명
100,200,300 : 기판, 120,120-2 : 전도 핑거, 130 : 클립, 210,210-2 : 칩 다이, 210t ; 트래이스, 301 : 하측 표면, 350 : 프레임
[발명의목적]
[발명이 속하는 기술분야 및 그 분야의 종래기술]
본 발명은 집적 회로 패키지에 관한 것으로 특히, 인쇄 와이어링 보드상에 다른 회로 소자를 가지고 집적 회로 "칩" 또는 "다이"의 고밀도를 지닌 고밀도 패키지에 관한 것이다.
이하, 인쇄 회로는 플라스틱 쿼드 플랫 패크("PQFP"), 플라스틱 리드 칩 캐리어("PLCC")와 같은 종래 하이핀-카운트(high pin-count), 파인-피치(fine-pitch) 방법 또는 솔더 범퍼 볼-그리드 어레이(BGA) 중 어느 하나를 사용하여 인쇄된 와이어링 보드 기판에 패키지된다. 볼 그리드 어레이는 하이 핀-카운트 장치의 파인 리드로의 손상이 트러블의 콘스턴트 소스인 생산 환경 상태에서 쉽게 처리되는 이점이 제공된다.
IEEE 1993년 일본 국제 전자 제조 기술 심포니엄 페이지 41-45에서 브루스 프레에만(Bruce Freyman)과 로버트 말스(Robert Marrs)에 의해 기사화로 설명된 바와 같이, BGA 패키지 상태에서 인쇄 회로 소자는 인쇄 와이어링 보드의 일 표면에 위치되고 모든 끝단부는 패키지의 PQFB, TAB 형태로서, 패키지 주변상의 리드로서 보다 오히려 하측부상에 에어리어-어레이 또는 매트릭스에 위치된다. BGA 패키지의 에어리어 어레이는 마더보드에 인터콘넥트의 고밀도를 허용하고 통상적으로 약 1.5㎜의 비교적 솔더링 피치를 유지하는 반면, 비교 밀도의 PQFB 또는 TAB 패키지는 둘레 연결부가 0.3 내지 0.5㎜를 가진다. 통상적인 BGA 패키지에서, 칩 다이는 은충진 에폭시를 가진 인쇄 와이어링 보드에 고착되고 후에 금 열압축 와이어는 와이어링 보드상의 에칭된 본드 핑거에 결합된다. 부가적으로 공정 후, 송더 볼은 캐키지의 하부에 부착된다. 솔더 볼은 종래 솔더 프린팅을 허용하고 마더보드에 패키지를 부착하기 위해 사용될 장치를 위치시키므로, 생산시 특별한 처리 기술을 요구하는 PQFB 형태 패키지의 파인 피치와 델리케이트 리드와 연결된 처리 문제점을 극복하게 된다.
패키지의 솔더 범퍼 BGA 형태는 패키지(플라스틱 리드 칩 캐리어 "PLCC")의 "J-리드"형 또는 패키지(플라스틱 쿼드 플랫 패크 "PQFP")의 "걸-욍(gull-wing)" 리드형 이상의 충분한 솔더 어셈블리 이점이 제공되고, BGA 패키지는 극히 낮은 솔더 디팩트 레밸을 가진 생산 환경에서 적외선이 유입될 수 있다. 공융 틴/리드 솔더 범프 기술의 사용은 종래 리드 플라스틱 패키지의 산출 손실에 책임있는 3개의 요소의 영향을 줄인다. (a) 적정 리드 공동 평면 또는 비대칭의 결함에 의하여 개방, (b) 솔더 패스트 브리디징에 의하여 양판 사이의 축소, (c) 패키지 오배치에 의한 개방 또는 축소, 리드 공동 평면 및 비대칭 문제는 파쇄성 솔더 범프 기술의 부가 및 리드의 제거에 의해 해소될 수 있다. BGA 패키지상의 솔더 볼은 솔더 어셈블리 공정 동안 대략 0.2㎜ 파괴시키기 위해 설계됨으로써 공동 평면 또는 솔더 볼 사이즈 변경으로 인한 산출 손실을 제거시킨다. 리드 또는 패드 축소는 PQEP파 비교된 바와 같이 BGA의 큰 솔더 패드 피치로 인하여 줄어든다. 최종적으로, BCA 배치 간격은 솔더 유입 동안 그것의 큰 패드 피치 및 자체 중심에 들어가는 능력은 파인 피치 PQEP와 같이 위태롭지 않다. 솔더 유입 동안 BGA의 자체 중심에 들어감은 마더보드의 솔드 랜드상의 패키지를 정렬시키는 솔더 습윤력에 의한다. 상기 현상은 마더보드상의 인쇄 회로 패키지를 배치시키기 위한 허용 위치 간격을 증가시킨다.
상술된 바와 같이, 솔더 범프 볼-그리드 어레이는 종래 생산 라인 기계로 처리하기에 용이한 고밀도 패키지의 이점을 제공한다 고러나, 더욱 복잡한 어셈블리를 위한 필요는 동일 기판 또는 "도우더" 보드상의 인쇄회로 다이를 따라 패키지될 회로 작동에 요구된 다른 패시브(passive) 또는 분리 소자를 지시한다.
기판의 공지된 PLCC 형태는 그 양 표면에 설치될 인쇄 회로를 허용하지만, 이것은 오히려 파열성 칩 또는 "J" 리드가 기판과 마더보드 사이를 연결시키기 위해 사용되는 것을 요구한다. 따라서, 이것은 집적 회로 및 분리 소자가 인쇄 와이어링 보드 기판의 대향 표면상에 설치될 수 있고 마더보드에 연결하기 위한 "J" 리드의 사용을 요구하지 않는 패키지를 가지는 이점이 있다.
[발명이 이루고다 하는 기술적 과제]
본 발명에 따라, 그 상술된 일 실시예에서, "마더보드"에 설치하기 적절한 인쇄 와이어 "도우더" 보드 기판은 집적 회로 칩을 허용함으로써 인쇄 회로 패키지의 고밀도를 제공하고 그 표면에 접촉시키기 위해 J 칩을 필요하지 않고 그 양 표면에 이동될 소자를 분리시킨다. 집적 회로와 다른 소자는 기판의 표면에 설치되고 기판의 에칭 트레이스에 일반적인 방법으로 열압축 결합된다. 그러나, 기판의 하측 표면에는 마더브드를 깨끗이 하기 위해 그 표면에 설치된 인쇄 회로 및/또는 분리 소자를 허용하기 위해 충분한 높이를 가지는 브레임형 상승된 주변부가 제공된다. 플레이트 관통 구멍의 직선 어레이는 상승된 주변 프레임에 제공되고, 플레이트 관통 구멍의 일단부는 에칭 트레이스의 적절한 것과 정렬된다. 플레이트 관통 구멍의 다른 단부는 마더보드에 기판의 납땜을 용이하게 하기 위해 패키지의 종래 BGA 형태로 사용된 압축성 볼 솔더 범프의 형태로 제공된다.
[발명의 구성 및 작용]
도 1a, 1b는 플라스틱 리드 칩 캐리어 또는 PLCC로서 공지된 종래 기술 회로 패키지 일 형태의 평면도와 가장자리 단면도이다. "도우더(daughter)" 보드로서 공지된 바와 같이, 기판(100)은 통상적으로 적충 에폭시 회로 소자이고, 소자(110-1)로서 상부 표면에 하나가 도시되어 있고, 소자(110-2)로서 하부 표면에 도시된 복수의 인쇄 회로 소자의 상,하부 설치 표면에 다른 것이 공급된다. 기판(100) 양 표면의 주변은 인쇄 회로 소자로부터의 와이어 리드와 마더 보드(도시 생략) 사이의 전기적 접속을 용이하게 하는 복수의 전도 핑거(120)와 맞추어져 있다. 도 1b에는 기판(100)의 대향 측부에 놓이는 한 쌍의 상기 전도 핑거(120-1, 120-2)가 도시되어 있다. 칩(130)과 같은 J-칩은 한 쌍의 전도 핑거와 마찰적으로 맞물림되어 있다 인쇄 회로(110-1)로부터 리드(110w)와 같은 리드 사이의 전도 통로를 120-1과같은 전도 핑거에 공급하기 위해 기판의 표면안에 에칭될 수 있는 전도 트레이스는도시되어 있지 않고, 도시된 인쇄 회로(110-2)에서 리드(110-2w)까지 한 쌍의 전도핑거가 없다. 각각의 J-칩의 꼬리부는 마더보드상의 접촉부(도시 생략)에 납땜되어있다. 이것은 보통 자유 형태 "그로프(glop)" 또는 과다 용접된 콘테이너 중 어느하나가 될 수 있는 보호 플라스틱(도시 생략)을 가진 패키지를 집어 넣는다.
반면 도 1a,1b의 전도 핑거와 J-칩 조합은 대다수의 회로 접속부가 복수의 인쇄 회로 소자로 이루어질 때, 다양한 적용을 위해 만족한 패키지를 공급하고, J-칩의 작은 크기와 전도 핑거 사이의 피치 간격은 생산 기계류에 의해 처리되는 동안 그것을 극히 파손시키고, 쉽게 구부릴 수 있거나 또는 왜곡시키며, 쉽게 손상됨을 알 수 있다.
솔더 범프 볼-그리드 어레이 또는 BGA 형태 패키지로서 공지된 종래 기술 패키지의 다른 형태는 도 2에 도시되어 있다. 기판(200)은 칩 다이(210, 210-2)와 같은 복수의 인쇄 회로 칩 다이용 싱글 설치 표면이 제공된다. 칩 다이로부터, 리드(210w)는 트레이스(217t)와 같은 전도 트레이스에 열압축 결합되고, 기판의 칩-베어링 표면에 에칭된다. 기판(200)의 상부 표면상의 201b와 같은 트레이스와 마더보드(도시 생략)와 접촉되는 하부 표면상의 복수의 솔더 범프(201b) 중 하나 사이의 전기적 접속부는 전도, 도금 관통 구멍 또는 "비어(via)" (210h)로 이루어져 있다. 복수의 솔더 범프(201b) 각각은 마더보드상의 대응 접촉부(도시 생략)와 접촉되어있다. 이것은 보호 플라스틱 커버링(도시 생략) 상태에서 BGA패키지의 최상부 칩베어링 표면에 집어넣기 위한 것이다.
도 1, 2의 종래 기술 패키징 스캔(scheme)은 다양한 목적을 위해 만족스럽지만, 도 1의 PLCC 배치의 J-리드는 특히, 파인-피치 패키지(fine-pitch package)에서 조심스런 처리가 요구되며, 도 2의 주름살 있는 배치 동안, 그 상부 표면상에만 집적 회로 다이를 설치하기에 제한되어 있으므로, 어떤 특정의 적용에 바람직할 때 패키징 배치를 고밀도로서 성취할 수 없다.
이하, 도 3a, 3b에 의거하여, 도 3a에는 등방 부분 단면적인, 상측부 도면이고, 도 3b는 본 발명의 집적 회로 패키징 배치의 오른측 가장자리 단면도이다. 상기 배치는 마더보드에 접속 및 실치하는 BGA 형태 솔더 범퍼를 제공하고, 인쇄 회로 소자를 기판의 양 표면상에 설치할 수 있다. 적층 기판(300)은 인쇄 회로 소자 및/또는 그 연결된 분리 소자를 설치하기 위한 2개의 표면을 제공한다. 도 2의 종래 기술 BGA 캐키지와는 달리, 도 3a, 3b의 배치는 인쇄 회로 소자를 마더보드와 접촉될 기판의 하측 표면상에 설치할 수 있다. 기판(300)의 하측 표면(301 : 도 3a의 최상부에 도시)은 다이(311)와 같은, 다수의 인쇄 회로 다이를 설치하기 위한 영역이 제공된다. 상기 표면(301)위의 프레임(350)의 높이는 마더보드상에 스태킹 클레어런스(stacking clearance)를 제공하기 위해 충분히 높도록 표면(301)상에 설치된 소자의 어느것은 마더보드와 접촉할 필요가 있다. 기판의 상부 표면(310 : 도 3a의 최하부에 도시)은 다이(320, 322)와 같은 복수의 다른 인쇄 회로 소자를 설치하기 위한 영역이 제공된다. 다이는 열전도 접착제(도시 생략)와 같은 특정의 공지 기술을 사용하여 그 각각의 표면(301,310)에 설치할 수 있다.
기판(300)의 바람직한 표면(301)의 주변에는 양호하게는, 기판(300)과 같은 동일 재료로 구성될 수 있는 상승 프레임 부재(350)로 제공된다. 프레임(350)은 도 3a에 도시된 구멍(352h, 353h, 354h)과 같은 도금 관통 구멍의 직선 어레이가 제공된다. 도 : 3b에 있어서, 섹션은 각각으로부터 가로질러 표면(301)의 대향 단부에 놓이는 도금 관통 구멍(352h,359h)을 통하여 어루어진다. 전기적 접속을 용이하기 하기 위해, 프레임 부재(350)의 도금 관통 구멍의 단부는 전도 링 영역에 제공된다. 도3a에 있어서, 도금 관통 구멍(353h)의 대향 단부에서 전도 링 영역(353r, 353p: 모두 점선으로 도시)은 도금 관통 구멍(354: 또한 모두 점선으로 도시)의 전도 링영역(354r,354p)으로서 도시될 수 있다. 도 3b에 있어서, 도금 관통 구멍(359h)의 전도 링 영역(359p,359r)이 도시될 수 있다.
도 3a에 있어서, 섹션 관통 주변 프레임 부재(350)는 기판(30())의 도금 관통구멍(352h)과 축선 정렬로 도시된 도금 관통 구멍(352h)의 영역에 얻어진다. 따라서, 도금된 관통 구멍의 그 인터페이스에서 전도 링 영역은 분리적으로 설명될 수 없다. 도금 관통 구멍(352h)은 대략 편원 타원 범프(352b)가 고착된 전도 링(352r)까지 이어진다. 유사하게는, 도금 관통 구멍(353h,354h)은 솔더 범프(353b,354b) 각각으로 덮혀진다.
도금 관통 구멍(302h)은 트래이스(320T)가 상술된 집적 회로 소자(320)의 와이어(320w1)를 이끌어 전도 링 영역 상태에서 표면(310)에 이어진다. 소자(320)로부터 다른 와이어(320w2)는 기판(300)의 도금 관통 구멍(303h)으로 안내하는 트래이스에 열압축 결합된다. 도금 관통 구멍(303h)의 다른 단부는 유사 트레이스가 제공되고 와이어 리드가 회로 장치(311)로 가는 표면(301)에 나타난다. 장치(311)로부터 와이어(311w)는 부재 (350)의 도금 관통 구멍(359h)의 단부에서 전도 링 영역에 안내되는 표면 트레이스(311t)에 열압축 결합된다.
표면(301, 310)에 설치된 다이와 다른 소자는 정상적 표면 설치 방법을 사용하여 접착할 수 있다. 그 후 주변 프레임(300)에 형성된 캐비티에서 하측 표면(301)상의 소자는 캐비티에 충진되는 에폭시의 보호 코팅이 제공될 수 있다 상부 표면(310)상에 설치된 소자는 몰드 위의 캡 또는 에폭시 "그롭(glop)" 상부(도시생략)으로 보호될 수 있다. 상기 상부 커버는 단단한 표면이 제공될 수 있도록 패키지는 표준 베큠 픽 업 튜브 장치(도시 생략)를 사용하는 마더보드(도시 생략)에 위치될 수 있다.
상술된 것은 본 발명의 원리를 설명하였다. 멀티 칩 접촉부의 다른 형태는 BGA, 플립-칩 및 보드("COB")상의 와이어 연결된 칩에 한정되지 않는다. 부가로, 주변 프레임(350)이 기판의 단일 "페인(pane)"의 4개 측부에 결합되는 것이 설명되었지만, 그것은 다른 수의 측부를 가지는 프레임이 사용되고 부가 프레임이 그 표면에 설치된 집적 회로 장치용 스태킹 클리어렌스를 제공하기 위해 마더보드와 접촉되는 기판의 표면에 사용될 수 있다. 그러나, 다른 변형은 본 발명의 특허청구의 범위에 이탈됨이 없이 당업자에 의해 구성될 수 있다.

Claims (8)

  1. 집적 회로 소자의 적충형 패키지에 있어서, 복수의 집적 회로 소자를 이동시키기 위한 제 1 및 제 2 표면을 가지는 절연기판과, 상기 하나의 표면에 이동된 상기 소자를 수용하기 위해 전도 트레이스를 가지는 상기 기판의 적어도 하나의 표면을 포함하고, 상기 하나의 표면은 상기 회로 소자 주변을 감싸는 절연 프레임 부재를 가지고, 상기 프레임 부재는 플레이트 관통 구멍의 어레이를 지지하며, 상기 구멍은 상기 전도 트레이스에 접속된 일단부 및 마더보드에 적층 가능하게 접속하기 위한 솔더 범프까지 이어지는 다른 단부를 가지는 것을 특징으로 하는 집적 회로 소자의 적층형 패키지.
  2. 제 1 항에 있어서, 상기 절연 프레임 부재는 상기 하나의 표면상에 설치된 상기 마더보드와 상기 회로 소자 사이에 스태킹 클리어렌스(stacking clearance)가 제공되는 것을 특징으로 하는 집적 회로 소자의 적충형 패키지.
  3. 제 2 항에 있어서, 상기 기판은 상기 프레임 부재의 상기 하나 이상의 플레이트 관통 구멍과 정합되게 놓이는 하나 이상의 플레이트 관통 구멍을 포함하는 것을 특징으로 하는 집적 회로 소자의 적충형 패키지.
  4. 제 1항에 있어서, 상기 하나의 표면위의 상기 절연 프레임 부재 높이는 상기 하나의 표면위에 설치된 상기 소자의 높이보다 큰 것을 특징으로 하는 집적 회로 소자의 적층형 패키지.
  5. 그 대향 표면상에 집적 회로 소자를 이동하기 위한 에칭 트레이스를 가지는 실질적인 평면 기판을 포함하는 집적 회로 소자의 고밀도 패키지에 있어서, 상기 하나의 표면상의 상승된 주변 프레임 및,
    상기 패키지를 마더보드에 납땜 적층하기 위한 상기 플레이트 관통 구멍에 고착된 볼형 솔더 범프의 대응 어레이를 포함하고, 상기 프레임은 상기 하나의 표면상에 설치된 상기 소자의 캐비티를 한정하고, 상기 프레임은 상기 트레이스의 소정 하나와 정합되어 플레이트 관통 구멍의 어레이를 지지하며, 상기 프레임은 상기 하나의 표면상에 설치된 상기 하나의 소자 최고 높이를 초과하는 거리로 상기 마더보드와 떨어진 상기 기판과 이격된 것을 특징으로 하는 집적 회친 소자의 고밀도 패키지.
  6. 마더보드 위에 적충될 집적 회로 소자의 고밀도 패키지에 있어서, 상기 마더보드에 접촉시키기 위한 적어도 하나의 그 표면에 집적 회로 소자를 이동하기 위한 에칭 트레이스를 가지는 실질적으로 평면 기판을 포함하고, 상기 하나의 표면은 상기 기판으로서 실질적으로 동일 재료의 상승된 프레임 부재를 가지고 상기 어느 회로 소자의 높이보다 큰 상기 하나의 표면 위의 놀이를 가지며, 상기 프레임 부재는 상기 회로 소자와 전기적으로 접속시키기 위한 플레이트 관통 구멍의 어레이를 가지고, 적어도 몇몇의 상기 프레이트 관통 구멍은 솔더 범프를 수납시키기 위해 설치되고, 각각의 상기 솔더 범프는 상기 마더보드에 전기적 및 기계적 연결되는 것을 특징으로 하는 집적 회로 소자의 고밀도 패키지.
  7. 마더보드 위에 집적 회로 소자를 설치하기 위한 패키지에 있어서, 실질적으로 평면 기판과, 상기 기판 하나의 표면상에 있고 상기 소자의 어느 높이보다 큰 높이를 가지는 주변부와, 상기 기판의 어느 하나의 표면에 설치된 상기 소자와 전기적으로 접속하기 위한 상기 주변부에서의 복수의 플레이트 관통 구멍 및,
    상기 마더보드와 접촉되는 상기 플레이트 관통 구멍의 단부에 고착된 복수의 편원(oblite) 타원체 솔더 볼을 포함하는 것을 특징으로 하는 마더보드 위에 집적회보 소자를 설치하기 위한 패키지.
  8. 제 7 항에 있어서, 상기 솔더 볼은 상기 마더보드에 납땜가능한 것을 특징으로 하는 마더보드 위에 집적 회로 소자를 실치하기 위안 패키지.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970032023A 1996-07-30 1997-07-10 고밀도 집적 회로 패키지 (High-density integrated circuit package) KR980013582A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US317 1993-01-04
US31796A 1996-07-30 1996-07-30
US68896A 1996-07-30 1996-07-30
US688 1996-07-30

Publications (1)

Publication Number Publication Date
KR980013582A true KR980013582A (ko) 1998-04-30

Family

ID=66039293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970032023A KR980013582A (ko) 1996-07-30 1997-07-10 고밀도 집적 회로 패키지 (High-density integrated circuit package)

Country Status (1)

Country Link
KR (1) KR980013582A (ko)

Similar Documents

Publication Publication Date Title
US5789811A (en) Surface mount peripheral leaded and ball grid array package
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US6507107B2 (en) Semiconductor/printed circuit board assembly
US7279784B2 (en) Semiconductor package
US5684330A (en) Chip-sized package having metal circuit substrate
US20040075164A1 (en) Module device of stacked semiconductor packages and method for fabricating the same
JP2003133518A (ja) 半導体モジュール
US5770477A (en) Flip chip-on-flip chip multi-chip module
US5107329A (en) Pin-grid array semiconductor device
US5349235A (en) High density vertically mounted semiconductor package
US6163070A (en) Semiconductor package utilizing a flexible wiring substrate
US6465876B1 (en) Semiconductor device and lead frame therefor
JP2606603B2 (ja) 半導体装置及びその製造方法及びその実装検査方法
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
US5946195A (en) Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate
JPH0558657B2 (ko)
KR980013582A (ko) 고밀도 집적 회로 패키지 (High-density integrated circuit package)
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
JPH1074885A (ja) 高密度集積回路パッケージ
JPH10154768A (ja) 半導体装置及びその製造方法
JPS63229842A (ja) 表面実装用パツケ−ジ
KR100367729B1 (ko) 멀티플 라인 그리드 어레이 패키지
KR20020028473A (ko) 적층 패키지
KR100525452B1 (ko) 반도체 패키지와 상기 반도체 패키지가 장착되는인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application