JP6436396B2 - 半導体パッケージング用の多層基板および多層基板を製造する方法 - Google Patents

半導体パッケージング用の多層基板および多層基板を製造する方法 Download PDF

Info

Publication number
JP6436396B2
JP6436396B2 JP2015503164A JP2015503164A JP6436396B2 JP 6436396 B2 JP6436396 B2 JP 6436396B2 JP 2015503164 A JP2015503164 A JP 2015503164A JP 2015503164 A JP2015503164 A JP 2015503164A JP 6436396 B2 JP6436396 B2 JP 6436396B2
Authority
JP
Japan
Prior art keywords
layer
conductor
patterned
conductor trace
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015503164A
Other languages
English (en)
Other versions
JP2015518651A (ja
Inventor
シオン リム，ショーア
シオン リム，ショーア
セン チュー，ウィー
セン チュー，ウィー
Original Assignee
アドヴァンパック ソリューションズ ピーティーイー リミテッド
アドヴァンパック ソリューションズ ピーティーイー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アドヴァンパック ソリューションズ ピーティーイー リミテッド, アドヴァンパック ソリューションズ ピーティーイー リミテッド filed Critical アドヴァンパック ソリューションズ ピーティーイー リミテッド
Publication of JP2015518651A publication Critical patent/JP2015518651A/ja
Application granted granted Critical
Publication of JP6436396B2 publication Critical patent/JP6436396B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体パッケージング用の多層基板、およびこのような基板を製造する方法に関する。
従来の半導体ダイは、リードフレームに取り付けられる。これらのリードフレームは、通常、銅基板をフォトレジスト層で被覆し、マスクを使用してフォトレジスト層上にパターンを露光させ、フォトレジスト層をポジまたはネガの状態で除去し、次いで銅をエッチング除去して、パターンづけされたリードフレームを提供することによって形成される。しかし、エッチングによって形成された、このようにパターンづけされたリードフレームは、従来のリードフレームよりも微細で近接した相互接続トレースを必要とするダイでの使用には適していない。エッチングは、元々アンダカッティングの原因となり、このように形成される微細な導電トレースは、ハイ・スループット製造において信頼性の問題を有することがある。
Ａｄｖａｎｐａｃｋ Ｓｏｌｕｔｉｏｎｓに譲渡された米国特許第７，７９５，０７１号明細書には、半導体パッケージング向けの単層パターンづけされた基板を形成するための方法が記載されている。１組のパターンづけされた導体レイアウトが、スチール・キャリア上に形成され、絶縁材料が、型に注入されて導体トレースを封止する。スチール・キャリアを取り外した後に、１組のパターンづけされた導体レイアウトを含む基板が形成される。有利には、パターンづけされた導体レイアウトは、互いに電気的に絶縁されるが、従来のリードフレーム上では、各ダイに対応する各導体レイアウトは、隣接するレイアウトに電気的に接続される。
したがって、集積回路の将来設計をサポートするため、導体トレースの経路指定がさらに複雑な多層基板を形成する必要があることが分かる。有利には、これらの多層基板により、信号回路、電力回路、デジタル回路、アナログ回路などについて別々の導体層を使用できるようになる。
米国特許第７，７９５，０７１号明細書
以下に、本発明を基本的に理解するための簡略化した概要を提示する。この概要は、本発明を広範囲に概観するものではなく、本発明の重要な特徴を識別するものでもない。むしろ、後に続く詳細な説明の前置きとして一般化された形で、本発明の発明性のある概念のいくつかを提示するものである。
本発明は、犠牲キャリア上に形成された２層以上のビルドアップ構造層を含む基板を実現しようとするものである。各ビルドアップ構造層は、導体トレース層および／または相互接続層を含む。各ビルドアップ構造層は、樹脂コンパウンド内で成形される。次いで、多層基板は、最も外側の導体トレース層を形成し、キャリアを除去することによって完成する。
一実施形態では、本発明は、導電性を有し、化学エッチングが可能な犠牲キャリアと、この犠牲キャリア上に形成された第１の導電トレース層と、第２の導電トレース層と、第１の導電トレース層と第２の導電トレース層の間に配置された相互接続層とを備え、第１の導電トレース層と第２の導電トレース層の間の選択された領域をスタッドビアが接続する、多層基板を実現する。
多層基板の一実施形態では、第１の導電トレース層および相互接続層が成形コンパウンド内に封入される。樹脂成形物の上面は研磨され、この研磨された表面に接着層が付着される。接着層は、導体シード層、ポリイミド層、または編組み状のガラス・ファイバ積層板でもよい。したがって、多層基板は、２層以上のビルドアップ層を備え、このビルドアップ層のそれぞれは、導体トレース層、相互接続層、および接着層によって構成されており、したがって、最も外側の層は導体トレース層である。
他の実施形態では、本発明は、多層半導体基板を製造するための方法を提供する。この方法は、第１の導体トレース層を犠牲キャリア上に形成するステップであって、この第１の導体トレース層が複数の導体レイアウトを含むステップと、相互接続層を第１の導体トレース層上に形成するステップであって、この相互接続層が、第１の導体トレース層の選択された領域と接続するスタッドビアを備えるステップと、第１の導体トレース層および相互接続層を成形コンパウンド内に封入するステップと、平坦にするために、また相互接続スタッドビアを露出させるために、成形されて封入されたものの表面を研磨するステップと、研磨された封入されたものの表面上に接着層を付着させるステップと、上記ステップを繰り返して、多層基板の追加のビルドアップ構造を形成するステップであって、したがって、２層以上のビルドアップ構造層が存在するステップと、最も外側の導体トレース層を上部接着層上に形成するステップとを含む。
他の実施形態では、この方法はさらに、最も外側の導体トレース層を絶縁層で封止するステップと、外部の電気接続のために、この絶縁層を選択的に除去して、最も外側の導体トレース層の領域を露出させるステップとを含む。
キャリアの内部が除去されて、基板の周りの補強用リング、または第１の導体トレース層内に含まれる１組の導体レイアウトを残すことが好ましい。第１の導体トレース層は、ソルダーマスクで封止され、外部の電気接続のために、このソルダーマスクを選択的に除去することによって、第１の導体トレース層上での領域が露出されることが好ましい。
添付図面を参照しながら、本発明の非限定的な実施形態として、本発明を説明することになる。
本発明の一実施形態による、２層基板の構造を示す図である。 本発明の一実施形態による、２層基板の構造を示す図である。 本発明の一実施形態による、２層基板の構造を示す図である。 本発明の一実施形態による、２層基板の構造を示す図である。 本発明の一実施形態による、２層基板の構造を示す図である。 本発明の一実施形態による、２層基板の構造を示す図である。 本発明の一実施形態による、２層基板の構造を示す図である。 本発明の一実施形態による、２層基板の構造を示す図である。 本発明の一実施形態による、２層基板の構造を示す図である。 本発明の一実施形態による、２層基板の構造を示す図である。 図１Ｊに示す多層基板を使用して、半導体パッケージを形成するための方法を示す図である。 図１Ｊに示す多層基板を使用して、半導体パッケージを形成するための方法を示す図である。 図１Ｊに示す多層基板を使用して、半導体パッケージを形成するための方法を示す図である。 図１Ｊに示す多層基板を使用して、半導体パッケージを形成するための方法を示す図である。 図１Ｊに示す多層基板を使用して、半導体パッケージを形成するための方法を示す図である。 図１Ｊに示す多層基板を使用して、半導体パッケージを形成するための方法を示す図である。 本発明の他の実施形態による、２層基板の構造を示す図である。 本発明の他の実施形態による、２層基板の構造を示す図である。 本発明のさらに他の実施形態による、３層基板の構造を示す図である。 本発明のさらに他の実施形態による、３層基板の構造を示す図である。 本発明のさらに他の実施形態による、３層基板の構造を示す図である。 本発明のさらに他の実施形態による、３層基板の構造を示す図である。 本発明のさらに他の実施形態による、３層基板の構造を示す図である。 本発明のさらに他の実施形態による、３層基板の構造を示す図である。 本発明によって得られる、完成基板の平面図である。
ここで、添付図面を参照して、本発明の１つまたは複数の特定の代替実施形態を説明する。しかし、このような具体的な詳細を用いることなく本発明を実施してもよいことが、当業者には明白になろう。本発明を曖昧にしないよう、詳細によっては長々と説明しないことがある。各図に共通の、同じまたは同様の特徴に言及するとき、参照を簡単にするため、共通の参照番号または一連の番号が、各図全体を通して使用されることになる。
図１Ａ〜１Ｊには、本発明の一実施形態による２層の導体トレース層を含む多層基板１０５が、徐々にビルドアップされる様子が示してある。図１Ａに示すように、プロセス１００での第１ステップは、第１の表面および反対側の第２の表面を有するキャリア１１０を提供することである。キャリア１１０は、鋼など、ヤング率の高い低コストの材料から作製され、導電性であり、化学エッチングに適していることが好ましい。キャリア１１０のこれらの特性により、多層基板１０５の製造中には部分的に、かつ／または半導体ダイ１０が封入された後では完全に、キャリアを犠牲的に除去することができるようになる。キャリア１１０は、たとえばアニールすることによって、応力解放または部分的な応力解放がなされることが好ましい。
後続のプロセス・ステップは、キャリア１１０の表面をフォトレジストで被覆するステップと、マスクを用いてフォトレジストを露出させるステップと、このフォトレジストを選択的にエッチング除去するステップと、パターンづけされたフォトレジストを得るステップとを含む。銅などの第１の導体材料１１４をパターンづけされたフォトレジスト上に付着させ、次いでこのフォトレジストを除去することによって、パターンづけされた第１の導体トレース層１１４ａがキャリア１１０上に形成される。したがって、パターンづけされた第１の導体トレース層１１４ａは、いくつかの半導体ダイと接続するための複数の第１の導体レイアウトを含む。第１の導体材料１１４は銅であり、適切な付着プロセスは電気めっきであることが好ましい。図１Ｂには、第１の導体トレース層１１４ａの切断面の拡大部分が示してある。参照を容易にするため、パターンづけされた第１の導体トレース層と第１の導体レイアウトは、同じ参照番号１１４ａによって識別される。同様のフォトリソグラフィ・プロセスにより、また、相互接続スタッドビアを画定する、結果として得られるパターンづけされたフォトレジストに第２の導体材料１１８を付着させることにより、図１Ｃに示すように、導体スタッドビア１１８から作製された第１の相互接続層１１８ａが、第１の導体トレース層１１４ａ上にこのように形成される。あるいは、第１の導体トレース層１１４ａおよび第１の相互接続層１１８ａは、減法フォトリソグラフィ・プロセスによって形成される。加法、半加法、または半減法プロセスの様々な組合せを採用して、必要とされるパターンづけされた構造を作製することができる。導体トレースを電気的に絶縁するため、また導体トレース／スタッドビアを絶縁材料内に入れるために、１組の第１の導体トレース層１１４ａと導体スタッドビア１１８ａが空洞内に配置され、または何組かの第１の導体レイアウト１１４ａと導体スタッドビア１１８ａが、複数の空洞内に配置される。好ましくは流体状態にまで予熱された絶縁または誘電成形コンパウンドが、溶融温度で１つまたは複数の空洞に注入される。好ましくは、流体成形コンパウンドが正圧で注入され、その結果、この成形コンパウンドは１組の第１の導体レイアウト１１４ａと導体スタッドビア１１８ａで密に充填されて、成形コンパウンドが固化した後にコンパクトな複合構造または第１の絶縁体層１２０を形成し、結果として、成形コンパウンドは、第１の導体レイアウト１１４ａおよび導体スタッドビア１１８ａに強力に接着し、したがって、湿式処理中、流体は導体／成形コンパウンドの界面に入ることができない。図１Ｄに示すような半完成基板が、このようにして得られる。第１の絶縁体層１２０は、樹脂充填剤およびシリカ充填剤の基質を含む成形コンパウンドを備えることが好ましい。第１の絶縁体層１２０が形成された後に、シリカ充填剤が樹脂内に埋め込まれることが好ましい。
図１Ｄに示す半完成基板がマシニング・センタに移動され、図１Ｅに示すように、研磨された表面１２２上に全ての導体スタッドビア１１８ａが露出する深さにまで研磨することによって、第１の絶縁体層１２０の自由表面が平坦に作製される。導体スタッドビア１１８ａの露出した表面が、（図１Ｅで分かるように）第１の絶縁体層１２０の裏面と面一であるか、または凹んでいることが好ましく、その結果、第１の絶縁体層１２０は、導体スタッドビアの縁部を画定し、この導体スタッドビアを互いに絶縁する。研磨された後、成形コンパウンド内のシリカ充填剤も露出する。具体的には、研磨された表面１２２はここで、シリカ充填剤に挿入された樹脂を含み、図１Ｆに示すように、研磨された表面１２２は、導体シード層１２４を付着させるための強力な接着力を実現することが分かった。あるいは、研磨中の材料除去の速度を速めることにより、表面のシリカ充填剤が樹脂から抽出されて、研磨された表面１２２上に複数の凹みを形成する。凹みのある研磨された表面１２２は、表面積が増大して、次の隣接層の接着ビルドアップを改善する。第１の導体材料１１４が銅であるとき、導体シード１２４の材料も銅である。銅シード層１２４を付着させるための適切な方法は、無電解めっき、電解めっき、スパッタリング、ＣＶＤ、またはＰＶＤである。
フォトリソグラフィ・プロセスを使用することにより、この場合、パターンづけされたフォトレジストが、導体シード層１２４上に形成され、図１Ｇに示されるように、このパターンづけされたフォトレジスト上に銅を電気めっきすることにより、パターンづけされた第２の導体トレース層１２８ａが得られる。第２の導体トレース層１２８ａは、複数の第２の導体レイアウト１２８ａから作製され、したがって、これら各々の第２の導体レイアウト１２８ａは、関連する第１の導体スタッドビア１１８ａを介して、関連する第１の導体レイアウト１１４ａのそれぞれと電気的に接続される。
図１Ｈに示すように、第２の絶縁層または誘電体層１３０を用いて封止することによって、パターンづけされた第２の導体トレース層１２８ａが完成する。第２の絶縁体層１３０は、写真画像形成可能なポリマー材料を含むソルダーマスクであることが好ましい。第２の絶縁体層１３０は、パターンづけされた第２の導体トレース層１２８ａ上にスクリーン印刷されていることが好ましい。次いで、第２の絶縁体層１３０は、マスクを通してレーザ放射などの放射に曝され、選択的に除去されることによって、図１Ｉに示すように、第２の導体トレース層１２８ａの選択された領域１２８ｂが、外部電気接続のために露出される。はんだづけ性のための、露出した第２の導体トレース層１２８ｂへのさらなる処理には、スズ層またはニッケル／金層を付着させるステップが含まれ得る。
図１Ｉに示すように、キャリア１１０は、成形された第１の絶縁体層１２０よりも大きい。有利には、キャリア１１０の内部１１０ａは、たとえばエッチングによって部分的に犠牲になり除去され、その結果、図１Ｊに示すように、リング１１０ｂが残り、完成基板１０５が得られる。キャリア１１０を除去した後、第１の導体トレース層１１４ａが、第１の絶縁体層１２０の表面とともに露出される。第１の導体レイアウト１１４ａの表面が、（図１Ｊで分かるように）第１の絶縁体層１２０の上面と面一であるか、または凹んでいることが好ましく、その結果、絶縁体層１２０は、第１の導体レイアウト１１４ａの縁部を画定し、第１の導体レイアウトを互いに絶縁する。前述の通り、キャリア１１０は、ヤング率が高い材料から作製され、応力が解放されており、キャリアのリング１１０ｂを基板１０５上に残すことによって、キャリア・リング１１０ｂは、完成基板１０５の平坦度を維持する助けとなり、同時に、取扱いおよび後続の製造のための剛性を完成基板１０５に与える。他の実施形態では、内部開口１１０ａは、１組の成形された第１の絶縁体層１２０よりも小さく、その結果、基板全体の周りにキャリア・リングをただ残す代わりに、複数の開口１１０ａがキャリア１１０上に形成される。さらに、成形された領域１２０の外側の周辺領域では、（図８で分かるように）位置決め孔または基準孔１６０を有するキャリア・リング１１０ｂが形成され、さらに、キャリア１１０が、使用前に応力解放されていない場合、内部１１０ａがエッチング除去される前に、応力解放スロット１７０（図８に示す）を周辺領域に打ち抜き加工または形成してもよい。有利には、位置決め／基準孔または応力解放スロットを有するキャリアの周辺領域は、第１の絶縁体層１２０の前述の射出成型または圧縮成形、完成半導体パッケージの個片化、または他の中間製造プロセスでの他の使用法のためのクランピング領域を画定し、その結果、必要とされるクランピング領域は、第１および第２の導体トレース、ならびに相互接続スタッドビアを含むデリケートな成形領域から離れて配置され、したがって、後続のプロセスが成形領域に損傷を与えないことを確実にする。
説明を簡単にするために、図２Ａには、キャリア・リング１１０ｂが、成形された第１の絶縁体層１２０の周りに形成されている様子が示してある。図２Ａに示すように、半導体ダイ１０が、はんだバンプ２０および金属ピラー２４の接続部を介して、第１の導体レイアウト１１４ａに接続されている。ダイ１０の取付けはまた、アンダーフィル複合物３０によって強化されている。図２Ｂでは、ダイ１０が基板１０５に取り付けられた後、ダイ全体が成型物４０内に封入される。成型物４０は、第１の絶縁体層１２０の材料と特性が同様または同一の材料から作製されて、特性の差によって生成される応力を最小限に抑えることが好ましい。はんだボール２２はまた、外部の電気接続のために、露出した第２の導体レイアウト１２８ｂと接触して配置してもよい。図２Ｃでは、封入されたダイが、切離し線ＸＸおよびＹＹに沿って切断されて、本発明のプロセス１００によって得られる基板１０５を含む完成半導体パッケージ１５０を提供する。
はんだバンプ接続を使用する代わりに、図３に示すように、ダイ１０を第１の導体レイアウト１１４ａにワイヤボンディングしてもよく、基板１０５を含む他の完成半導体パッケージ１５０ａが、上記プロセス１００によって得られる。さらに、図４に示すように、完成半導体パッケージ１５０ｃは、様々な半導体製造技法を使用して作製されるダイを含め、２つ以上のダイ、容器またはパッケージを含んでもよい。
図１Ｊおよび２Ｃに戻ると、それぞれの第１の導体レイアウト１１４ａの周りでは、周辺導体１１４ｂのいくつかが、第１の導体レイアウト１１４ａの残りと電気的に接続されておらず、電気めっきを制御するために設けられている。たとえば、導体１１４ｂは「電流泥棒」として働いて、均一な電気めっきの厚さを実現するため、スタッドビア１１８および／または第２の導体トレース層１２８ａを電気めっきしている間に電流分布を変更することがある。あるいは、基板領域全体にわたる複合の熱膨張係数（ＣＴＥ）を変更することにより、基板１０５上での応力分布を変更するための導体１１４ｂが設けられる。
図５および６には、前述の実施形態の構造の変形形態が示してある。たとえば、図５に示すように、導体シード層１２４を付着させる前に、成形された第１の絶縁体層１２０の研磨された表面１２２に接着層１２３が加えられて、第２の導体トレース層１２８ａの接着を改善する。接着層１２３は、ポリイミドまたは編組み状のガラス・ファイバの積層板であることが好ましい。図６では、基板１０５の上面にソルダーマスク１４０が付着され、その結果、外部の電気接続のために、第１の導体トレース層１１４ａの選択された領域が露出される。
図７Ａ〜７Ｆには、３つの導体トレース層を備える多層基板１０５ａが徐々にビルドアップされる様子が示してある。図７Ａには、図１Ｇに示した半完成基板の構造体を引き続きビルドアップする様子が示してある。図７Ａに示すように、第２の導体スタッドビア２１８を含む第２の相互接続層２１８が、フォトリソグラフィ・プロセスおよび電気めっきプロセスによって、パターンづけされた第２の導体トレース層１２８ａ上に形成される。図７Ｂには、第２の導体トレース層１２８ａによってビルドアップされない導体シード層１２４が、化学エッチングによって除去される。
図７Ｃでは、半完成基板上の成形された第１の絶縁体層１２０が、第２の絶縁体成形物２２０でオーバーモールドされる。第１の絶縁体層と同様に、第２の絶縁体層成形物はまた、樹脂充填剤および埋め込まれた無機シリカ充填剤の基質を含む。第２の絶縁体成形物２２０は、第１の絶縁体成形物１２０とサイズが同じでもよい。図７Ｃに示すように、第２の絶縁体成形物２２０は相対的に大きく、いわゆる「モールドオーバモールド」で第１の絶縁体成形物１２０を封入する。
図１Ｅと同様に、第２の絶縁体成形物２２０の自由表面が研磨されて、平面２２２をもたらす。研磨された成形物表面２２２はまた、付着される第２の導体シード層２２４、およびビルドアップされる第３の導体トレース層２２８ａにとって良好な接着をもたらす。第３の導体トレース層２２８ａが、完成基板の最も外側の導体トレース層であるとき、この最も外側の導体トレース層は、ソルダーマスクによって封止され、次いで、外部の電気接続のために、図７Ｆで分かるように、この最も外側の導体トレース層の選択された領域が露出される。
図７Ｅには、キャリア１１０の内部が部分的にエッチング除去されて、第１の導体トレース層１１４ａを露出させ、その結果、基板上での処理が完了する前に、補強リング１１０ｂが基板１０５上に残る様子が示してある。基板１０５ａ上での処理が完了した後、補強リング１１０ｂを形成することが可能である。結果として得られる基板１０５ａは、互いに隣接する複数の絶縁体層を含み、各絶縁体層が、対応する（導体要素）導体トレース層および内部に埋め込まれた相互接続層を有する。隣接する絶縁層の接触面と平行な分割面が、２つの絶縁体層の中間に存在し、したがって、ある絶縁体層内の導体トレース要素は、分割面を横切って隣接の絶縁体層にまで到達することはない。しかし、対応する各絶縁体層内の導体トレース要素は、互いに電気的に接続され、その結果、基板１０５ａの上面が、この基板の裏面に電気的に接続される。具体的には、ある絶縁体層内の相互接続層が、隣接している絶縁層の導体トレース層に、電気的および物理的に接続される。
図８には、図１Ｊまたは７Ｆによって上部から見た、基板１０５、１０５ａの平面図が示してある。図８を見ると分かるように、キャリア１１０内の開口１１０ａを通して、第１の導体トレース層１１４ａは、１組の９つの導体レイアウト１１４ａが成形物１２０、２２０内に封入されている様子を示す。前に述べたように、各導体レイアウト１１４ａ内では、「電流泥棒」として設けられた独立型の導体１１４ｂが存在していて、電気めっき中の電流分布を調整し、さらに、これら独立型の導体１１４ｂを使用して、基板全体にわたる複合の熱膨張係数を修正して、処理中の熱変化に起因するどんなゆがみも最小限に抑えることができる。基板１０５、１０５ａの周りのクランピング領域では、すなわち、補強リング１１０ｂの厚さ方向に沿って、位置決め孔または基準孔１６０、および応力解放スロット１７０が存在する。
前述に各図面には、２つおよび３つの導体トレース層を有する多層基板を形成する様子が示してある。導体トレース層および相互接続スタッドビア層とともに追加の各ビルドアップ層を形成し、これら２つの構成要素層を成形コンパウンド内に封入することによって、４つ以上の導体トレース層を有する多層基板を得ることが可能である。本発明の場合、多層基板により、さらに複雑な相互接続の経路指定が可能になって、新規半導体チップのパッケージングをサポートする。有利には、たとえば信号妨害を軽減するために、多層導体トレースも別々に指定して、様々なタイプの信号または電力を運ぶことができる。導体レイアウトの形状サイズは、エッチングの特性によって限定されないので、本発明による多層基板は、回路の小型化をも推進する。
具体的な実施形態を説明し、図示してきたが、本発明の範囲から逸脱することなく、多くの変更、修正、変形、およびそれらの組合せを本発明に加えることもできることが理解される。たとえば、パターンづけされたスタッドビア層を形成して、導体トレース層と、基板のビルドアップ構造において２つ以上の層だけ離れて配置された導体トレース層とを接続することが可能であり、この特徴により、従来のリードフレームでは不可能である、追加レベルの相互接続の経路指定が実現されることになる。

Claims (18)

  1. 多層半導体基板であって、以下の
    導電性を有し、化学エッチングが可能な犠牲キャリア、
    半導体ダイとの接続のための、複数の第１の導体レイアウトを含んだパターン化された第１の導体トレース層であって、前記犠牲キャリアの上に形成されたパターン化された第１の導体トレース層、
    導電性のスタッドビアで構成された第１の相互接続層であって、パターン化された前記第１の導体トレース層上に形成された第１の相互接続層、
    成形コンパウンドを備えた第１の絶縁体層であって、パターン化された前記第１の導体トレース層と前記第１の相互接続層を封入する第１の絶縁体層、
    前記第１の絶縁体層の研磨された表面に形成された導体シード層、
    半導体ダイとの接続のための、複数の第２の導体レイアウトを備えた、パターン化された第２の導体トレース層であって、前記導体シード層の上に形成されたパターン化された第２の導体トレース層、および
    前記導体シード層およびパターン化された前記第２の導体トレース層を封入する第２の絶縁体層、を備え、
    形成された多層半導体基板において、前記第１の導体レイアウトが前記第１の絶縁体層の表面とともに露出する、多層半導体基板。
  2. 前記第１の導体トレース層、および第１の相互接続層が、前記成形コンパウンドに封入される、請求項１に記載の多層半導体基板。
  3. 前記成形コンパウンドの表面に前記第１の相互接続層のスタッドビアが露出し、前記成形コンパウンドの表面が前記導体シード層で覆われている、請求項２に記載の多層半導体基板。
  4. 前記導体シード層が接着層上に作製されて、前記第２の導体トレース層の接着を改善する、請求項３に記載の多層半導体基板。
  5. 前記接着層が、ポリイミドまたは編組み状のガラス・ファイバの積層板を含む、請求項４に記載の多層半導体基板。
  6. 外部との電気接続のために、前記第２の絶縁体層が、選択的に除去されて、前記第２の導体トレース層の領域を露出させるよう動作可能である、請求項３または４に記載の多層半導体基板。
  7. １つまたは複数の中間ビルドアップ層をさらに備え、各中間ビルドアップ層が、導体トレースの構成要素層および相互接続スタッドビアの構成要素層を含み、各中間ビルドアップ層が前記成形コンパウンド内に封入され、研磨された成形コンパウンドの表面が導体シード層で覆われている、請求項３または４に記載の多層半導体基板。
  8. 前記犠牲キャリアの内部がエッチング除去され、その結果、補強キャリア・リングが多層半導体基板の周辺領域上、または１組の導体レイアウトの周りに残る、請求項６または７に記載の多層半導体基板。
  9. 半導体パッケージ用の多層基板を製造する方法であって、以下のステップすなわち、
    パターン化された第１の導体トレース層を犠牲キャリア上に形成するステップであって、パターン化された前記第１の導体トレース層が、半導体ダイと接続するための複数の導体レイアウトを含むステップ、
    相互接続層をパターン化された前記第１の導体トレース層上に形成するステップであって、前記相互接続層が、パターン化された前記第１の導体トレース層の選択された領域と接続する導電性スタッドビアを備えるステップ、
    パターン化された前記第１の導体トレース層および前記相互接続層を成形コンパウンド内に封入して第１の絶縁体層を形成するステップと、
    前記第１の絶縁体層の表面を、平坦化し、すべての導電性スタッドビアが研磨された表面に露出する深さまで研磨するステップ、
    前記第１の絶縁体層の研磨された表面に導体シード層を形成するステップ、
    前記導体シード層の上にパターン化された第２の導体トレース層を形成するステップであって、パターン化された前記第２の導体トレース層は半導体ダイと接続するための複数の第２の導体レイアウトを含むステップ、
    前記導体シード層とパターン化された前記第２の導体トレース層を成形コンパウンドを用いて、封入し、第２の絶縁体層を形成するステップ、および
    前記第２の絶縁体層形成後、犠牲キャリアの内側部部分を部分的に取り除くステップであって、前記犠牲キャリアの輪が残り、前記第１の導体トレース層の導体レイアウトが前記第１の絶縁体層の表面とともに外部に露出するステップ、を含む方法。
  10. 前記成形コンパウンドが、樹脂充填剤およびシリカ充填剤を含む、請求項９に記載の方法。
  11. 前記第１の絶縁体層の研磨が、シリカ充填剤を露出させて次の隣接した層の接着を改善するステップを含む、請求項９または１０に記載の方法。
  12. 前記第１の絶縁体層の研磨が、表面のシリカ充填剤を抽出し、凹んだ表面を形成して、次の隣接した層の接着を改善するステップを含む、請求項９または１０に記載の方法。
  13. さらに前記第１の絶縁体層の研磨された表面へ接着層を付着させるステップを含み、前記接着層はポリイミド層、または編組み状のガラス・ファイバである、請求項９〜１２のいずれか一項に記載の方法。
  14. 最も外側の導体トレース層を絶縁体層で封止するステップと、
    外部との電気接続のために、前記絶縁体層を選択的に除去して、前記最も外側の導体トレース層の領域を露出させるステップと
    をさらに含む、請求項９に記載の方法。
  15. 前記犠牲キャリアの内側部部分を部分的に取り除くステップにおいて、取り除かれなかった犠牲キャリアの部分が、前記基板の周辺の周り、または前記第１の導体トレース層に配置された１組の導体レイアウトの周りに位置する補強リングを構成する、請求項１４に記載の方法。
  16. 前記第１の導体トレース層上にソルダーマスクを封止するステップと、外部との電気接続のために、前記ソルダーマスクを選択的に除去して、前記第１の導体トレース層の領域を露出させるステップとをさらに含む、請求項１５に記載の方法。
  17. 前記ステップを繰り返して、多層基板に追加のビルドアップ層を形成し、２層以上のビルドアップ層を備える、請求項９に記載の方法。
  18. 前記第１および第２の導体トレース層が、別々の信号および／または電力のタイプを運ぶように画定される、請求項１〜８のいずれか一項に記載の多層半導体基板。
JP2015503164A 2012-03-26 2013-03-26 半導体パッケージング用の多層基板および多層基板を製造する方法 Expired - Fee Related JP6436396B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261615399P 2012-03-26 2012-03-26
US61/615,399 2012-03-26
PCT/SG2013/000119 WO2013147706A1 (en) 2012-03-26 2013-03-26 Multi-layer substrate for semiconductor packaging

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018206641A Division JP2019050397A (ja) 2012-03-26 2018-11-01 半導体パッケージング用の半導体基板

Publications (2)

Publication Number Publication Date
JP2015518651A JP2015518651A (ja) 2015-07-02
JP6436396B2 true JP6436396B2 (ja) 2018-12-12

Family

ID=48325844

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015503164A Expired - Fee Related JP6436396B2 (ja) 2012-03-26 2013-03-26 半導体パッケージング用の多層基板および多層基板を製造する方法
JP2018206641A Pending JP2019050397A (ja) 2012-03-26 2018-11-01 半導体パッケージング用の半導体基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018206641A Pending JP2019050397A (ja) 2012-03-26 2018-11-01 半導体パッケージング用の半導体基板

Country Status (9)

Country Link
US (2) US10049950B2 (ja)
JP (2) JP6436396B2 (ja)
KR (1) KR20140147091A (ja)
CN (2) CN104254917B (ja)
MY (1) MY171427A (ja)
PH (1) PH12014502113A1 (ja)
SG (1) SG11201405931PA (ja)
TW (1) TWI694557B (ja)
WO (1) WO2013147706A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160225733A1 (en) * 2013-11-26 2016-08-04 Diodes Incorporation Chip Scale Package
TWI541963B (zh) * 2014-05-30 2016-07-11 恆勁科技股份有限公司 封裝基板及其製作方法
TWI591762B (zh) * 2014-06-30 2017-07-11 恆勁科技股份有限公司 封裝裝置及其製作方法
US20180261535A1 (en) * 2014-12-15 2018-09-13 Bridge Semiconductor Corp. Method of making wiring board with dual routing circuitries integrated with leadframe
JP6444269B2 (ja) * 2015-06-19 2018-12-26 新光電気工業株式会社 電子部品装置及びその製造方法
JP6750202B2 (ja) 2015-10-14 2020-09-02 味の素株式会社 樹脂組成物、接着フィルムおよびコアレス基板の製造方法
US10411329B2 (en) 2016-01-20 2019-09-10 Apple Inc. Packaged devices with antennas
MY172923A (en) * 2016-03-31 2019-12-13 Twisden Ltd Integrated circuit package having pin up interconnect
US20170287838A1 (en) 2016-04-02 2017-10-05 Intel Corporation Electrical interconnect bridge
JP7063718B2 (ja) * 2018-05-17 2022-05-09 エイブリック株式会社 プリモールド基板とその製造方法および中空型半導体装置とその製造方法
US10755994B2 (en) * 2018-10-29 2020-08-25 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor substrate
CN111343802B (zh) * 2018-12-19 2022-02-22 庆鼎精密电子（淮安）有限公司 电路板及其制作方法
CN109731798B (zh) * 2019-01-25 2021-04-20 南京航空航天大学 镍叠片的分拣储存方法
CN112242476B (zh) * 2019-07-16 2022-03-18 佛山市国星光电股份有限公司 一种led显示单元组及显示面板

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4108986A1 (de) 1990-03-19 1991-09-26 Hitachi Ltd Zusammengeschaltete, mehrschichtige platten und verfahren zu ihrer herstellung
IL128200A (en) * 1999-01-24 2003-11-23 Amitec Advanced Multilayer Int Chip carrier substrate
JP3592129B2 (ja) * 1999-04-15 2004-11-24 新光電気工業株式会社 多層配線基板の製造方法
JP3446818B2 (ja) * 1999-05-10 2003-09-16 日本電気株式会社 半導体装置の実装構造、及びその製造方法
US6221693B1 (en) * 1999-06-14 2001-04-24 Thin Film Module, Inc. High density flip chip BGA
US6861345B2 (en) * 1999-08-27 2005-03-01 Micron Technology, Inc. Method of disposing conductive bumps onto a semiconductor device
JP3548082B2 (ja) * 2000-03-30 2004-07-28 三洋電機株式会社 半導体装置及びその製造方法
US20020016139A1 (en) * 2000-07-25 2002-02-07 Kazuto Hirokawa Polishing tool and manufacturing method therefor
JP2002198656A (ja) * 2000-12-25 2002-07-12 Sony Corp 高密度実装用基板の製法
JP2002261190A (ja) * 2001-02-28 2002-09-13 Sony Corp 半導体装置、その製造方法及び電子機器
JP4507424B2 (ja) * 2001-02-28 2010-07-21 住友ベークライト株式会社 半導体装置の製造方法
JP5017750B2 (ja) 2001-06-04 2012-09-05 日立化成工業株式会社 接続基板とその接続基板を用いた多層配線板と接続基板の製造方法とその方法を用いた多層配線板の製造方法
JP3880397B2 (ja) * 2001-12-27 2007-02-14 日東電工株式会社 保護テープの貼付・剥離方法
TWI248190B (en) * 2004-03-18 2006-01-21 Siliconware Precision Industries Co Ltd Integrated circuit substrate with conductive ring and semiconductor device integrated with the substrate
JP4063240B2 (ja) * 2004-04-21 2008-03-19 日本電気株式会社 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
WO2006039663A2 (en) * 2004-09-30 2006-04-13 Vanda Pharmaceuticals, Inc Methods for the administration of iloperidone
JP2006108211A (ja) * 2004-10-01 2006-04-20 North:Kk 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
JP2006318964A (ja) * 2005-05-10 2006-11-24 Sanyo Epson Imaging Devices Corp 配線基板の製造方法、配線基板および電気光学装置
US7838779B2 (en) * 2005-06-17 2010-11-23 Nec Corporation Wiring board, method for manufacturing same, and semiconductor package
IL171378A (en) * 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof
JP5258045B2 (ja) * 2006-06-30 2013-08-07 日本電気株式会社 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
DE102007034402B4 (de) 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
JP4073945B1 (ja) * 2007-01-12 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
US7638814B2 (en) * 2007-06-19 2009-12-29 Philips Lumileds Lighting Company, Llc Solderless integrated package connector and heat sink for LED
JP4993739B2 (ja) * 2007-12-06 2012-08-08 新光電気工業株式会社 配線基板、その製造方法及び電子部品装置
US8154121B2 (en) * 2008-02-26 2012-04-10 Intel Corporation Polymer interlayer dielectric and passivation materials for a microelectronic device
WO2010013741A1 (ja) * 2008-07-31 2010-02-04 積水化学工業株式会社 エポキシ樹脂組成物、プリプレグ、硬化体、シート状成形体、積層板及び多層積層板
CN104392968B (zh) * 2008-11-21 2018-05-18 先进封装技术私人有限公司 半导体基板
JP5339928B2 (ja) * 2009-01-15 2013-11-13 新光電気工業株式会社 配線基板及びその製造方法
TWI414061B (zh) * 2010-04-06 2013-11-01 Kingpak Tech Inc 具有封裝結構之晶圓級影像感測器模組製造方法
CN102413641A (zh) * 2010-07-22 2012-04-11 日本特殊陶业株式会社 多层型线路板及其制造方法
US8709874B2 (en) * 2010-08-31 2014-04-29 Advanpack Solutions Pte Ltd. Manufacturing method for semiconductor device carrier and semiconductor package using the same

Also Published As

Publication number Publication date
US20180323121A1 (en) 2018-11-08
US10446457B2 (en) 2019-10-15
SG11201405931PA (en) 2014-10-30
KR20140147091A (ko) 2014-12-29
US10049950B2 (en) 2018-08-14
JP2015518651A (ja) 2015-07-02
CN104254917A (zh) 2014-12-31
CN109920774A (zh) 2019-06-21
JP2019050397A (ja) 2019-03-28
TWI694557B (zh) 2020-05-21
US20150155214A1 (en) 2015-06-04
MY171427A (en) 2019-10-12
PH12014502113A1 (en) 2014-12-10
CN104254917B (zh) 2019-04-09
TW201349397A (zh) 2013-12-01
WO2013147706A1 (en) 2013-10-03

Similar Documents

Publication Publication Date Title
JP6436396B2 (ja) 半導体パッケージング用の多層基板および多層基板を製造する方法
US9406658B2 (en) Embedded component device and manufacturing methods thereof
JP5945564B2 (ja) パッケージキャリアおよびその製造方法
TWI473552B (zh) 具有元件設置區之基板結構及其製程
US11246223B2 (en) Package apparatus
JP4566866B2 (ja) 半導体パッケージ、半導体パッケージの実装構造、半導体パッケージの製造方法
CN105009276A (zh) 用于半导体封装的衬底及其形成方法
KR101709468B1 (ko) Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지
KR20170004917A (ko) 칩 패키지
JP6942310B2 (ja) 埋込型半導体パッケージおよびその方法
TWI781735B (zh) 半導體封裝及其製造方法
TWI772480B (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
US9508634B2 (en) Package structure
CN106298692B (zh) 芯片封装结构的制作方法
JP6210533B2 (ja) プリント基板およびその製造方法
JP2012253328A (ja) ロードボード及びその製造方法
US8125074B2 (en) Laminated substrate for an integrated circuit BGA package and printed circuit boards
CN109545691B (zh) 一种超薄扇出型封装结构的制造方法
CN112599492A (zh) 一种厚转接板结构及其制造方法
CN115910821A (zh) 芯片粒精细互连封装结构及其制备方法
TW201724286A (zh) 具有單層支撐結構的積體電路封裝系統

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170522

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181101

R150 Certificate of patent or registration of utility model

Ref document number: 6436396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees