CN112599492A - 一种厚转接板结构及其制造方法 - Google Patents
一种厚转接板结构及其制造方法 Download PDFInfo
- Publication number
- CN112599492A CN112599492A CN202011491837.2A CN202011491837A CN112599492A CN 112599492 A CN112599492 A CN 112599492A CN 202011491837 A CN202011491837 A CN 202011491837A CN 112599492 A CN112599492 A CN 112599492A
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- silicon wafer
- silicon
- redistribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 74
- 239000010703 silicon Substances 0.000 claims abstract description 74
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 73
- 229910052751 metal Inorganic materials 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 56
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 238000002161 passivation Methods 0.000 claims abstract description 16
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 15
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 9
- 239000010937 tungsten Substances 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000000034 method Methods 0.000 description 19
- 238000007747 plating Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 11
- 238000009713 electroplating Methods 0.000 description 10
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910018503 SF6 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开一种厚转接板结构，包括第一硅片层，其上设置有第一通孔，第一通孔表面形成有第一金属层；第一重布线层，电连接至第一金属层，其上设置有第一外接焊盘；第二硅片层，其上设置有第二通孔，第二通孔表面形成有第二金属层，第二金属层点连接至第一金属层；第二重布线层，电连接至第二金属层，第一钝化层，覆盖第二重布线层表面及间隙；第三重布线层，电连接至第二重布线层，其上设置有第二外接焊盘；以及设置于第一硅片层与第二硅片层之间的二氧化硅层。
Description
技术领域
本发明设计微电子封装技术，特别涉及一种后转接板结构及其制造方法。
背景技术
在微电子封装技术领域，三维集成系统级封装由于能够解决同样面积内集成更多的晶体管的问题，已成为发展方向。通过转接板做载板或者盖板实现系统级封装的结构既能在架构上将芯片由平面布局改为堆叠式布局，又能集成无源器件或分立元件等系统构建，使得精度、密度增加，性能大大提高，代表着未来射频集成电路技术的发展趋势，在多方面存在极大的优势特性。
厚度超过200um的转接板称为厚转接板，相较于传统的薄转接板而言，其厚度更大，因而提高了可靠性。目前，厚转接板的制作主要包括：首先在反面刻深度较深，例如300um左右深度的大孔，然后对大孔孔内进行金属化，在其表面做重布线层RDL和焊盘PAD；随后在正面的对应位置刻深度20um左右的小孔，使其到达大孔的金属层，对小孔孔内进行金属化实现与大孔的互连，再在其表面做RDL布线层和PAD，从而实现正面芯片与反面PCB板的互连。这种方法通过大孔套小孔的方法，解决了直接在厚基板上制作硅深孔TSV所造成的孔径较大的问题，以及孔内金属化时材料消耗大和时间长的问题，降低了成本，但是，这种方法形成的大孔的均匀性较差，使得无缝隙填充困难；而且需要使用焊球实现有源和无源器件与转接板互连，互连可靠度低，并增加了互联后的厚度。
发明内容
针对现有技术中的部分或全部问题，本发明一方面提供一种厚转接板结构，包括：
第一硅片层，包括：
至少一个第一通孔，所述第一通孔表面设置有第一金属层；以及
第一重布线层，其布置于所述第一硅片层的表面，包括第一外接焊盘，所述第一重布线层电连接至所述第一金属层；第二硅片层，包括：
至少一个第二通孔，所述第二通孔位置与所述第一通孔相对应，所述第二通孔表面设置有第二金属层，所述第二金属层与所述第一金属层电连接；
第二重布线层，其设置于所述第二硅片层的表面，所述第二重布线层电连接至所述第二金属层；
第一钝化层，其设置于所述第二重布线层的表面及间隙；以及
第三重布线层，包括第二外接焊盘，所述第三重布线层设置于所述第一钝化层表面，且电连接与至述第二重布线层；以及二氧化硅层，其位于所述第一硅片层及所述第二硅片层的中间。
进一步地，所述厚转接板的厚度大于200um，且所述第一硅片层的厚度大于所述第二硅片层。
进一步地，所述第一通孔的孔径与所述第一硅片层的厚度成正比，以及所述第二通孔与所述第二硅片层的厚度成正比，比例均为1:10。
进一步地，所述第一金属层和/或所述第二金属层和/或第一重布线层和/或第二重布线层和/或第三重布线层的材料为铜、铝、钨或其合金。
进一步地，所述第一钝化层的材料为树脂、P I、氧化硅或氮化硅。
进一步地，所述厚转接板还包括射频器件和/或功率器件，其布置于所述第二硅片层，电连接至所述第三重布线层。
本发明另一方面提供一种厚转接板结构的制作方法，包括：
在第一硅片层上形成第一通孔，所述第一通孔贯穿所述第一硅片层，停止在所述二氧化硅层上；
在所述第一通孔内壁形成第一金属层；
在第一硅片层表面形成第一重布线层及第一外接焊盘；
在所述第一重布线层表面键合临时转载台；
在第二硅片层上与所述第一通孔相对应的位置上，形成第二通孔，所述第二通孔贯穿所述第二硅片层以及所述二氧化硅层上；
在所述第二通孔内壁形成第二金属层；
在第二硅片层表面形成第二重布线层、第一钝化层以及第三重布线层及第二外接焊盘；以及
去除临时转载台。
进一步地，所述制作方法还包括，在所述第二硅片层开槽，并在槽内埋入射频器件和/或功率器件，所述射频器件和/或功率器件电连接至所述第三重布线层和/或第二外接焊盘。
本发明提供的一种厚转接板结构及其制作方法采用了中间具有硅的热氧化层的基板，使得在通孔刻蚀工艺过程中，硅的刻蚀进度能够自动停在二氧化硅氧化层，使得第一硅片层上大孔的刻蚀均匀性能够得到很好的控制。此外，所述第二硅片层的厚度可根据需要定制，当其厚度足够时，可在所述第二硅片层上开槽，槽的深度可控，因此，可在槽内埋入射频器件或者功率器件，而无需使用焊球进行互连，不仅可以提高布线密度，而且降低了互连后的厚度以及多层转接板堆叠后的厚度，同时由于避免使用焊球进行互连，从而可以提高其互连的可靠性。
附图说明
为进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出本发明一个实施例的一种厚转接板结构示意图；
图2示出本发明一个实施例的一种厚转接板结构的制作方法流程示意图；以及
图3a-3h示出根据本发明的一个实施例形成一种厚转接板结构的过程剖面示意图。
具体实施方式
以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免模糊本发明的发明点。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明并不限于这些特定细节。此外，应理解附图中示出的各实施例是说明性表示且不一定按正确比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了阐述该具体实施例，而不是限定各步骤的先后顺序。相反，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
本发明提供的一种厚转接板结构及其制作方法采用了中间具有硅的热氧化层的硅板作为基板，这基于发明人的以下洞察：硅的干法刻蚀工艺中常使用六氟化硫SF6和四氟化碳CF4作为刻蚀气体，其使得硅和二氧化硅之间的刻蚀选择比非常高，为1:100，因此，选用中间夹有二氧化硅层的硅片作为基板制作厚转接板，可以使得基板的正反面刻蚀工艺过程中，硅的刻蚀进程自动停在其中间的二氧化硅氧化层，使得反面大孔的刻蚀均匀性能够得到很好地控制。下面结合实施例附图对本发明的方案做进一步描述。
图1示出本发明一个实施例的一种厚转接板结构示意图。如图1所示，一种厚转接板结构，包括第一硅片层101、第一通孔111、第一金属层112、第一重布线层113、第一外接焊盘114、第二硅片层102、第二通孔121、第二金属层122、第二重布线层123、第一钝化层124、第三重布线层125、第二外接焊盘126以及二氧化硅层103。在本发明的实施例中，所述厚转接板结构的厚度大于200um，优选为200-400um。
其中，所述第一硅片层101的厚度大于所述第二硅片层，在本发明的实施例中，所述第一硅片层101与所述第二硅片层102的厚度比设置为5:1或更高，且由于所述第一通孔与第二通孔的孔径主要取决于硅的刻蚀深宽比，而硅的刻蚀深宽比为10:1，因此，所述第一通孔111的表面积(或孔径)大于所述第二通孔121。在本发明的一个实施例中，若所述第二硅片层102的厚度大于100um时，可在其上开槽，并在槽内埋入射频器件或者功率器件，使其电连接至所述第三重布线层125。
所述第一通孔111设置于所述第一硅片层101上，贯穿所述第一硅片层101。所述第一通孔111的表面设置有第一金属层112，所述第一金属层112用于维持所述第一通孔111的形状，所述第一金属层112的材料为铜、铝、钨或其合金，优选为铜。
所述第一重布线层113形成于所述第一硅片层101的表面，实现与所述第一金属层112的电互连，所述第一重布线层113的材料可以为铜金属、铝金属、钨金属等。在本发明的一个实施例中，所述第一重布线层113实现对第一金属层112的扇出功能。所述第一重布线层113上还可设置第一外接焊盘114，以用于和外部芯片、芯片组或电路连接。
所述第二通孔121设置于所述第二硅片层102上，贯穿所述第二硅片层102以及二氧化硅层103，且位置与所述第一通孔11相对应。所述第二通孔121的表面设置有第二金属层122，其与所述第一金属层112底部互连，所述第二金属层122用于维持所述第二通孔121的形状，所述第一金属层112的材料为铜、铝、钨或其合金，优选为铜。
所述第二重布线层123形成于所述第二硅片层102的表面，实现与所述第二金属层122的电互连，所述第二重布线层123的材料可以为铜金属、铝金属、钨金属等。
所述第一钝化层124覆盖第二重布线层123的表面及金属导线间的间隙，起到绝缘保护作用。在本发明的一个实施例中，第一钝化层124的材料可以为树脂、P I等有机材料，或者为氧化硅、氮化硅等无机绝缘材料。
所述第三重布线层125设置成与第二重布线层123电互连，之间通过第一钝化层124隔离，第三重布线层125材料可以为铜金属、铝金属、钨金属等。在本发明的一个实施例中，第三重布线层125可以具有一层或多层，其中最外层具有第二外接焊盘126。
图2及图3a-3h分别示出本发明一个实施例的一种厚转接板结构的制作方法流程示意图及过程剖面示意图。
如图所示，一种厚转接板结构的制作方法，包括：
首先，在步骤201，如图3a所示，形成第一通孔。在第一硅片层101上形成第一通孔111，所述第一通孔111贯穿所述第一硅片层101，停止在所述二氧化硅层103上；
接下来，在步骤202，如图3b所示，形成第一金属层。在所述第一通孔111的内壁上进行保形性电镀，以形成第一金属层112，在本发明的一个具体实施例中，所述第一金属层112的形成包括，在所述第一通孔111的内壁上通过化学镀、PVD等工艺形成电镀种子层，例如，可以通过PVD沉积一层200-1000埃的铬和一层500-3000埃的铜形成该电镀种子层，然后在所述电镀种子层上电镀形成第一金属层112；
接下来，在步骤203，如图3c所示，形成第一重布线层。在所述第一硅片层101的表面通过图形化电镀形成第一重布线层113，使其与所述第一金属层112形成电互连，所述第一重布线层113上包括第一外接焊盘114。具体的图形化电镀方法进一步包括，涂胶、烘干、光刻、显影、电镀、去胶等步骤；
接下来，在步骤204，如图3d所示，键合临时转载台。在所述第一重布线层113的表面使用临时键合胶105键合临时转载台104，所述临时键合胶105为加热、光照等可拆键合粘接材料，所述临时转载台104可以是晶圆或玻璃等载板材料；
接下来，在步骤205，如图3e所示，形成第二通孔。在所述第二硅片层102上与所述第一通孔111相对应的位置上，形成第二通孔121，所述第二通孔121贯穿所述第二硅片层102以及所述二氧化硅层103；
接下来，在步骤206，如图3f所示，形成第二金属层。在所述第二通孔121的内壁进行保形性电镀，以形成第二金属层122，在本发明的一个具体实施例中，所述第二金属层122的形成包括，在所述第二通孔121的内壁上通过化学镀、PVD等工艺形成电镀种子层，例如，可以通过PVD沉积一层200-1000埃的铬和一层500-3000埃的铜形成该电镀种子层，然后在所述电镀种子层上电镀形成第二金属层122；
接下来，在步骤207，如图3g所示，形成第二重布线层、第一钝化层及第三重布线层。在所述第二硅片层102的表面通过图形化电镀形成第二重布线层123，使其与所述第二金属层122形成电互连。所述第一钝化层124用于形成对第二重布线层123的金属间以及金属层上方的绝缘保护；所述第三重布线层125与第二重布线层123电互连，所述第三重布线层125包括第二外接焊盘126。在本发明的一个实施例中，第二重布线层123具体的形成方法可以通过沉积电镀种子层、光刻形成电镀开口和掩膜、电镀、去除电镀掩膜以及去除裸露电镀种子层形成，第二重布线层123的材料可以为铜、铝、钨等导电金属材料；第一钝化层124可以通过旋涂、沉积等工艺形成，其材料可以为P I、树脂等有机材料或者氧化硅、氮化硅等无机绝缘材料；第三重布线层125具体的形成方法可以通过沉积电镀种子层、光刻形成电镀开口和掩膜、电镀、去除电镀掩膜以及去除裸露电镀种子层形成，第三重布线层125的材料可以为铜、铝、钨等导电金属材料；以及
最后，在步骤208，如图3h所示，去除临时转载台。具体去除方法可以依据临时键合胶键105的特性，采用加热拆键合、激光照射拆键合等方式实现，并可采用进一步的清洗工艺来彻底清除掉临时键合胶键105。
若所述第二硅片层102的厚度较大时，可在其上开槽，并在槽内埋入射频器件或者功率器件，使其电连接至所述第三重布线层125。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。
Claims (8)
1.一种厚转接板结构，其特征在于，包括：
第一硅片层，包括：
至少一个第一通孔，所述第一通孔表面设置有第一金属层；以及
第一重布线层，其布置于所述第一硅片层的表面，包括第一外接焊盘，所述第一重布线层电连接至所述第一金属层；
第二硅片层，包括：
至少一个第二通孔，所述第二通孔位置与所述第一通孔相对应，所述第二通孔表面设置有第二金属层，所述第二金属层与所述第一金属层电连接；
第二重布线层，其设置于所述第二硅片层的表面，所述第二重布线层电连接至所述第二金属层；
第一钝化层，其设置于所述第二重布线层的表面及间隙；以及
第三重布线层，包括第二外接焊盘，所述第三重布线层设置于所述第一钝化层表面，且电连接与至述第二重布线层；以及
二氧化硅层，其位于所述第一硅片层及所述第二硅片层质中间。
2.如权利要求1所述的厚转接板结构，其特征在于，所述第一硅片层的厚度大于所述第二硅片层。
3.如权利要求1所述的厚转接板结构，其特征在于，所述第二通孔的孔径小于所述第一通孔。
4.如权利要求1所述的厚转接板结构，其特征在于，所述第一金属层和/或所述第二金属层和/或第一重布线层和/或第二重布线层和/或第三重布线层的材料为铜、铝、钨或其合金。
5.如权利要求1所述的厚转接板结构，其特征在于，所述第一钝化层的材料为树脂、PI、氧化硅或氮化硅。
6.如权利要求1所述的厚转接板结构，其特征在于，还包括射频器件和/或功率器件，其布置于所述第二硅片层，电连接至所述第三重布线层。
7.一种厚转接板结构的制作方法，其特征在于，包括步骤：
在第一硅片层上形成第一通孔，所述第一通孔贯穿所述第一硅片层，停止在所述二氧化硅层上；
在所述第一通孔内壁形成第一金属层；
在第一硅片层表面形成第一重布线层及第一外接焊盘；
在所述第一重布线层表面键合临时转载台；
在第二硅片层上与所述第一通孔相对应的位置上，形成第二通孔，所述第二通孔贯穿所述第二硅片层以及二氧化硅层上；
在所述第二通孔内壁形成第二金属层；
在第二硅片层表面形成第二重布线层、第一钝化层以及第三重布线层及第二外接焊盘；以及
去除临时转载台。
8.如权利要求7所述的制作方法，其特征在于，还包括，在所述第二硅片层开槽，并在槽内埋入射频器件和/或功率器件，所述射频器件和/或功率器件电连接至所述第三重布线层和/或第二外接焊盘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011491837.2A CN112599492A (zh) | 2020-12-17 | 2020-12-17 | 一种厚转接板结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011491837.2A CN112599492A (zh) | 2020-12-17 | 2020-12-17 | 一种厚转接板结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112599492A true CN112599492A (zh) | 2021-04-02 |
Family
ID=75196862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011491837.2A Withdrawn CN112599492A (zh) | 2020-12-17 | 2020-12-17 | 一种厚转接板结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112599492A (zh) |
-
2020
- 2020-12-17 CN CN202011491837.2A patent/CN112599492A/zh not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI691026B (zh) | 製造半導體元件的方法 | |
| CN106356340B (zh) | 半导体器件及其制造方法 | |
| WO2019179184A1 (zh) | 一种封装结构及其制作方法、电子设备 | |
| US7452751B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20220328418A1 (en) | Semiconductor Package Including Cavity-Mounted Device | |
| CN102468264B (zh) | 凸起结构、半导体封装件及其制造方法 | |
| US7230318B2 (en) | RF and MMIC stackable micro-modules | |
| CN110660680B (zh) | 半导体结构的形成方法 | |
| TWI694557B (zh) | 半導體基板、半導體封裝件及其製造方法 | |
| JP4899604B2 (ja) | 三次元半導体パッケージ製造方法 | |
| KR20040048816A (ko) | 전자 부품 실장 구조 및 그 제조 방법 | |
| TW202123785A (zh) | 封裝核心組件及製造方法 | |
| WO2022012538A1 (zh) | 多芯片3d封装结构及其制作方法 | |
| US8997344B2 (en) | Method for manufacturing interposer | |
| KR102511808B1 (ko) | 반도체 디바이스 및 제조 방법 | |
| US8061024B2 (en) | Method of fabricating a circuit board and semiconductor package. | |
| TWI688074B (zh) | 半導體元件及其製造方法 | |
| TW201906021A (zh) | 半導體封裝結構及其製造方法 | |
| US20220359421A1 (en) | Semiconductor Device Including Electromagnetic Interference (EMI) Shielding and Method of Manufacture | |
| CN107546210A (zh) | 半导体封装件及其制造方法 | |
| TW201738977A (zh) | 可堆疊半導體封裝構造及其製造方法 | |
| US7704792B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN112397445B (zh) | Tsv导电结构、半导体结构及制备方法 | |
| CN110010593B (zh) | 一种三维堆叠系统级封装工艺 | |
| CN115799074A (zh) | 一种嵌入式封装结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20210402 |
|
| WW01 | Invention patent application withdrawn after publication |