CN115910821A - 芯片粒精细互连封装结构及其制备方法 - Google Patents

Abstract

本发明公开一种芯片粒精细互连封装结构及其制备方法，方法包括在基板的第一侧面上贴装至少二颗芯片，并在芯片的第一表面上制备临时键合层；在基板的第二侧面制备塑封层，其中，基板上制备有微孔，塑封层的塑封材料能够自所述微孔流入至基板的第一侧面与临时键合层之间，以制备形成塑封层；释放临时键合层，并在相邻的两颗芯片的第一引脚阵列上键合用于将相邻的两颗芯片电气连通的硅桥结构；在塑封层上制备积层；在积层上制备焊锡球。本发明提供的方案使得在后续的工艺中，无须去除基板，也无须对塑封层的相应位置进行研磨减薄处理，因而简化了封装的工艺步骤，降低了封装成本。

Description

芯片粒精细互连封装结构及其制备方法

技术领域

本发明涉及集成电路封装技术领域，尤其涉及一种芯片粒精细互连封装结构及其制备方法。

背景技术

5G、物联网、人工智能、高性能计算等技术的发展，使得对芯片具有更高的数据传输及计算能力要求的高端应用也得以蓬勃发展。为了满足这些高端应用领域对芯片的高性能要求，在半导体芯片制造工艺中，往往需要将一个或多个集成电路芯片（chip）/裸片（die）集成在同一个封装载板上，以形成高集成度的封装体，从而使得该高集成度的封装体能够为高端应用领域提供符合需求和期望的芯片功能。

随着高端应用领域的逐步发展，在更小的空间内集成更多的集成电路芯片（chip）/裸片（die）且用更短的距离来实现集成电路芯片（chip）/裸片（die）间的互连，是符合期望的。为此，能够实现更高集成度和更高密度器件互连的2.5D/3D先进封装技术受到了广泛的关注。在这些先进封装技术中，埋入式硅桥封装因能够实现芯片性能与封装成本的最优平衡，已发展成为一种主流的先进封装解决方案。其中，埋入式硅桥封装可以采用硅桥结构作为互连层，实现二个或多个集成电路芯片（chip）/裸片（die）的互连。然而，埋入式硅桥封装的硅桥结构是嵌埋式的，需要将硅桥结构嵌入到有机衬底中，因而其能够提供的芯片间的互连密度和芯片集成度有限，且其封装成本仍较高，可见，为了适应高端应用领域的更高性能的需求，如何在有限尺寸的硅桥结构上实现低封装成本、低封装尺寸、更高互连密度和更高集成度的硅桥封装，已成为本领域技术人员需要面临和解决的新挑战。

发明内容

本发明提供一种新的基于硅桥结构的封装方案，以在保证较低封装尺寸的同时，进一步降低封装成本和提高封装结构的集成度。

第一方面，本发明提供一种芯片粒精细互连封装结构的制备方法，其包括：

在基板的第一侧面上贴装至少二颗芯片，并在所述至少二颗芯片的第一表面上制备临时键合层，其中，各芯片的第一表面上均包括有具有第一间距的第一引脚阵列和具有第二间距的第二引脚阵列；

在所述基板的第二侧面制备塑封层，其中，所述基板上制备有微孔，所述塑封层的塑封材料能够自所述微孔流入至基板的第一侧面与临时键合层之间，以制备形成包覆所述基板和所述芯片的塑封层；

释放所述临时键合层，并在相邻的两颗芯片的第一引脚阵列上键合用于将相邻的两颗芯片电气连通的硅桥结构；

在塑封层上制备积层，并在积层的第三引脚阵列上制备焊锡球，所述焊锡球经由所述积层与所述第二引脚阵列电气连通。

第二方面，本发明提供另一种芯片粒精细互连封装结构的制备方法，其包括：

在基板的第一侧面上贴装至少二颗芯片，其中，各芯片上均包括有具有第一间距的第一引脚阵列和具有第二间距的第二引脚阵列；

在相邻的两颗芯片的第一引脚阵列上键合用于将相邻的两颗芯片电气连通的硅桥结构；

在所述硅桥结构之上制备临时键合层；

在所述基板的第二侧面制备塑封层，其中，所述基板上制备有微孔，所述塑封层的塑封材料能够自所述微孔流入至基板的第一侧面与临时键合层之间，以制备形成包覆所述基板、所述芯片和所述硅桥结构的塑封层；

释放所述临时键合层；

在塑封层上制备经由塑封层与所述第二引脚阵列电气连通的焊锡球，或者，在塑封层上制备积层并在积层上制备经由塑封层和积层与所述第二引脚阵列电气连通的焊锡球。

第三方面，本发明提供了一种芯片粒精细互连封装结构，其包括：

具有微孔的基板；

贴合在基板的第一侧面上的至少二颗芯片，其中，各芯片上均包括有具有第一间距的第一引脚阵列和具有第二间距的第二引脚阵列；

塑封层，其中，所述微孔被塑封层的塑封材料填充；

键合在相邻的两颗芯片的第一引脚阵列上的硅桥结构；

位于塑封层上的积层；以及

设置于积层上的焊锡球，所述焊锡球经由所述积层、或者经由所述积层和塑封层与所述第二引脚阵列电气连通。

第四方面，本发明提供了另一种芯片粒精细互连封装结构，其包括：

具有微孔的基板；

贴合在基板的第一侧面上的至少二颗芯片，其中，各芯片上均包括有具有第一间距的第一引脚阵列和具有第二间距的第二引脚阵列；

键合在相邻的两颗芯片的第一引脚阵列上的硅桥结构；

包括塑封材料、与芯片的第二引脚阵列电气互连的第二互连线路和与所述第二互连线路电气导通的第五引脚阵列的塑封层，所述第二互连线路位于所述塑封材料中，所述第五引脚阵列至少部分暴露于所述塑封材料的表面，所述微孔被所述塑封材料填充；以及

设置在塑封层的第五引脚阵列上的焊锡球。

第五方面，本发明提供了一种由本发明实施例第一或第二方面所述的方法制得的芯片粒精细互连封装结构。

本发明的有益效果在于：本发明提供的方案通过预先在基板上制备微孔，并在贴装在基板上的芯片或键合在芯片上的硅桥结构之上制备临时键合层，实现了从基板的第二侧面，即未贴装芯片的一侧制备塑封层，因而在本发明的方案中，通过微孔和临时键合层的相互配合使得先于塑封层制备临时键合层成为可能，由此在制备塑封层的过程中，临时键合层就能够为芯片的第一表面（即与临时键合层键合的制备有第一引脚阵列和第二引脚阵列的芯片表面，本发明也称之为芯片的正面）和硅桥结构的第一硅桥表面（即制备有临时键合层的未与芯片的第一引脚阵列键合的硅桥表面，本发明称之为硅桥背面）提供保护，使得制备出的塑封层不会包覆在第一引脚阵列和第二引脚阵列、以及硅桥结构上，在这种封装方式下，在后续的工艺中，本发明的方案就无需像现有技术那样必须先对塑封层的相应位置进行研磨减薄处理，因而这种封装方式在通过硅桥结构实现芯片间的精细互连的同时，还有效提高了封装结构的可靠性，简化了封装的工艺步骤，降低了封装成本；同时，通过本发明的方案来制备封装结构，基板是作为永久性基板通过塑封层紧密固定在封装结构中的，因而在后续工艺中将不再需要剥离基板，由此基板便能够为封装结构提供更好的机械强度支撑，这进一步保证了封装结构的可靠性且简化了封装的工艺步骤。另外，本发明的方案还通过硅桥结构在芯片的具有更小间距（即更高密度）的第一引脚阵列之间实现电气连通，使得芯片之间能够实现更高密度的精细互连；而本发明方案中的芯片间的更大间距（即更低密度）的第二引脚阵列是通过积层或塑封层中的其他互连线路实现与外部器件的电气连通的，这保证了本方案中的硅桥结构仅仅是用于芯片间的高密度精细互连的，因而还使得硅桥结构能够得到更充分利用和尺寸被制作的尽可能小，由此，本发明的方案不但降低了封装成本，而且还进一步降低了封装尺寸和有助于提高芯片粒的集成度。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示意性地显示了本发明一实施方式的芯片粒精细互连封装结构的垂直截面剖视图；

图2示意性地显示了本发明一实施方式的芯片粒精细互连封装结构的制备方法流程图；

图3示意性地显示了本发明一实施方式的在芯片上制备临时键合层后得到的封装结构的垂直截面剖视图；

图4示意性地示出了本发明一实施方式的制备塑封层后得到的封装结构的垂直截面剖视图；

图5示意性地示出了本发明一实施方式的释放临时键合层后得到的封装板结构的垂直截面剖视图；

图6示意性地示出了本发明一实施方式的键合硅桥结构后得到的封装结构的垂直截面剖视图；

图7示意性地显示了本发明另一实施方式的芯片粒精细互连封装结构的制备方法流程图；

图8示意性地示出了本发明一实施方式的制备带有临时支撑结构的减薄硅桥后得到的封装结构的垂直截面剖视图；

图9示意性地示出了本发明一实施方式的去除临时支撑结构后得到的封装结构的垂直截面剖视图；

图10示意性地示出了本发明一实施方式的带有临时支撑结构的减薄硅桥的制备方法流程图；

图11示意性地显示了本发明一实施方式的制备积层后得到的封装结构的垂直截面剖视图；

图12示意性地示出了本发明另一实施方式的封装结构的垂直截面剖视图；

图13示意性地显示了本发明一实施方式的制备底部填充后得到的封装结构的垂直截面剖视图；

图14示意性地示出了本发明又一实施方式的芯片粒精细互连封装结构的制备方法流程图；

图15示意性地展示了本发明另一实施方式的经过图14所示方法流程制备得到的封装结构的垂直截面剖视图；

图16示意性地展示了本发明又一实施方式的芯片粒精细互连封装结构的垂直截面剖视图；

图17示意性地展示了本发明另一实施方式的芯片粒精细互连封装结构的制备方法流程图；

图18示意性地展示了本发明又一实施方式的芯片粒精细互连封装结构的制备方法流程图；

图19示意性地展示了本发明一实施方式的经过图18的操作S340的处理后得到的封装结构的垂直剖面视图；

图20示意性地展示了一些实施方式中的经过图18的操作S33的处理后得到的封装结构的垂直截面剖视图；

图21示意性地展示了一些实施方式中的经过图18的操作S34的处理后得到的封装结构的垂直截面剖视图；

图22示意性地展示了一些实施方式中的经过图18的操作S35的处理后得到的封装结构的垂直截面剖视图；

图23示意性地展示了本发明又一实施方式的芯片粒精细互连封装结构的制备方法流程图；

图24示意性地展示了一些实施方式中的经过图23的处理后得到的封装结构的垂直截面剖视图；

图25示意性地展示了本发明又一实施方式的芯片粒精细互连封装结构的垂直截面剖视图；

图26示意性地展示了本发明再一实施方式的芯片粒精细互连封装结构的垂直截面剖视图；

图27示意性地展示了本发明再一实施方式的芯片粒精细互连封装结构的制备方法流程图；

图28示意性地展示了本发明一实施方式的基于图27的方法制得的芯片粒精细互连封装结构的垂直截面剖视图；

图29示意性地展示了本发明另一实施方式的基于图27的方法制得的芯片粒精细互连封装结构的垂直截面剖视图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

还需要说明的是，本申请中所用的术语一般为本领域技术人员常用的术语，如果与常用术语不一致，以本申请中的术语为准。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序，应该理解这样使用的术语在适当情况下可以互换，这仅仅是本申请的实施例中对相同属性的对象在描述时所采用的区分方式。而且，术语“包括”、“包含”，不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

本文中，术语“芯片粒”又称chiplet或小芯片，是指将满足特定功能的芯片（chip）或裸片（die），通过先进封装技术集成封装在一起形成的一个系统级芯片组。

本文中，术语“芯片”既指实现了特定功能的任意类型的半导体芯片（chip）或集成电路芯片，也指实现了特定功能的任意类型的半导体裸片（die）或集成电路裸片。

本文中，术语“精细线路”是指单条线路的线宽和相邻的两条线路之间的线距均小于10um的内部互连线路。

本文中，术语“第一侧面”仅是用于描述基板的贴装有芯片的那个表面，术语“第二侧面”仅是用于描述基板的与第一侧面相对的那个表面，术语“第一表面”仅是用于描述芯片的设置有引脚阵列的那个表面，术语“第一硅桥表面”仅是用于描述硅桥结构的与设置有引脚阵列的那个表面相对的表面，因而，可以理解的是，当基板贴装芯片的表面、芯片设置引脚阵列的表面、或硅桥结构设置引脚阵列的表面发生变化时，第一侧面、第二侧面、第一表面和第一硅桥表面指代的位置将也会相应变化，即“第一侧面”、 “第二侧面”、 “第一表面”、以及“第一硅桥表面”不应被限定为是附图中示出的特定表面。

通过先进封装技术将单独设计的计算单元或功能单元进行组装，不但能够通过为每个单元选择最合适的半导体制程工艺来确保每个单元的良率，而且，还能有效降低芯片的设计和制造成本，缩短芯片的研发周期。其中，Die-to-Die内部互连技术正是实现将满足特定功能的芯片（chip）或裸片（die）集成封装在一起的关键，是实现先进封装的基础。在发展出的多种不同形式的先进封装技术中，基于硅桥结构的封装由于成本相对较低，且得到的封装体尺寸较小得到广泛关注。在基于硅桥结构的封装技术中，其内部互连是通过硅桥结构实现的，而为了保证较低的封装成本和较小的封装尺寸，硅桥结构的尺寸被制备的尽可能小是有利的，但有限的硅桥面积必然会影响芯片间的互连密度和芯片粒的集成度，因此，在基于硅桥结构的封装技术中，封装成本、封装尺寸、互连密度以及封装集成度的有效平衡已成为本领域技术人员面临的一种新的技术难题和挑战。基于此，本发明实施例旨在提供一种基于硅桥结构的封装技术解决方案，以在保证较高的芯片粒互连密度和集成度的同时，降低封装成本和封装尺寸。

以下将首先从得到的其中一种实施方式的封装结构的构造的视角对本发明实施例提供的方案进行详细说明。

图1示意性地显示了本发明一种实施方式的封装结构100的垂直截面剖视图，如图1所示，本发明实施例提供的封装结构100包括有基板1、贴合在基板1的第一侧面1A上的芯片2、包覆在基板1和芯片2上的塑封层4、硅桥结构5、位于硅桥结构5与芯片2之间且位于硅桥结构5正下方的底部填充7、位于塑封层上的积层8、和焊锡球9。其中，芯片2上包括有具有第一间距的第一引脚阵列2-2和具有第二间距的第二引脚阵列2-1，第一间距优选被设置成小于第二间距以使得第一引脚阵列2-2相较第二引脚阵列2-1具有更高的密度。硅桥结构5键合在相邻的两颗芯片2的第一引脚阵列2-2上，以使得相邻的两颗芯片2能够通过硅桥结构5和第一引脚阵列2-2实现芯片间的互连。积层8包括第一绝缘材料8-0、形成于第一绝缘材料8-0中的第一互连线路8-1和位于第一绝缘材料8-0表面的第三引脚阵列8-2，第三引脚阵列8-2通过第一互连线路8-1与第二引脚阵列2-1实现电气连通。焊锡球9设置于积层8的第三引脚阵列8-2上，以经由积层的第三引脚阵列8-2实现与芯片的第二引脚阵列2-1的电气导通。在本发明实施例的封装结构100中，基板1用于作为封装结构100的载板，为其提供支撑保护作用，其具体可以采用现有的任何载板或类载板结构，基板内根据需求可以设计为是包含互连线路的，也可以为不包含互连线路的。在一些可能的实施方式中，基板可以是由BT 材料、ABF 材料、MIS 材料、PI树脂材料和PE树脂材料等有机材料的复合材料制成。在另一些可能的实施方式中，基板也可以是由氧化铝、氮化铝、或碳化硅等陶瓷材料制成。在其他实施方式中，基板还可以是采用铜、玻璃、硅等其他合适的材料制成。由于本发明实施例的基板是作为封装结构的永久性基板（即在封装工艺中无须去除），因而其能够为封装结构提供支撑保护作用，且在基板采用诸如铜等导热性良好的材料制备时，其还能够为贴装在其上的芯片提供增强的散热作用，使得封装结构具备更优异的散热效果。特别地，本发明实施例的基板1上是开设有微孔1-1的，该微孔1-1为基板上开设的微小的通孔，其在基板1的第一侧面1A和第二侧面1B之间形成了流体连通的空间，使得本发明实施例的封装结构100中的塑封层4能够在基板1的第二侧面1B进行制备，以进一步达到简化封装工艺步骤、降低制备封装结构100的成本和保证封装结构可靠性的效果。如图1所示，在本发明实施例制得的封装结构100中，基板1上的微孔1-1被塑封层的塑封材料填充，这保证了基板1发挥的支撑作用不会受到开设的微孔的影响。在具体实现中，本发明实施例对基板1上的微孔1-1的开设位置、尺寸、形状和间距不做特别限定，只需要能够满足使得塑封层的塑封材料能够经由其注入在基板的第一侧面1A和临时键合层之间，以实现在基板1的第二侧面1B制备塑封层，从而得到未覆盖芯片的第一表面或未覆盖硅桥结构的第一硅桥表面的塑封层即可。

封装结构100中的芯片用于为封装结构提供所需的芯片功能，其可以是实现了符合期望的特定功能的任何芯片或裸片等，其提供的芯片功能和其数量可以基于需求进行设置，以使得封装结构100能够根据贴合的芯片2的功能和数量提供符合期望的芯片功能和性能。示例性地，封装结构100中的芯片根据所需的功能可以是处理器芯片、存储器芯片、传感器芯片、或无源器件芯片等。在具体应用中，可以在基板上贴合多个同一种功能的芯片，也可以在基板上贴合不同功能的多个芯片，贴合的芯片可以是具有计算功能的一个或多个芯片，也可以是具有数据传输功能的一个或多个芯片等，以得到所需功能的芯片粒封装结构。优选地，芯片2的数量可以设置为二颗以上。为了实现芯片在封装结构100中的高度集成和高密度互连，在优选实施方式中，可以将芯片的第一引脚阵列的第一间距设置为小于10um，由此就可以在芯片的设计上将高密度引脚和低密度引脚分开布置，并通过硅桥结构使得芯片之间是通过高密度的第一引脚阵列实现精细互连的，从而提高集成在封装结构100中的芯片之间的互连密度和数据传输速度。另外，通过将高密度引脚和低密度引脚分开布置，仅利用硅桥结构来实现芯片的高密度引脚的精细互连，也能够有效降低用于实现互连的硅桥结构的尺寸，进而降低封装结构100的封装成本和尺寸。

封装结构100中的塑封层包覆在基板和芯片上，以对贴合至基板1的第一侧面上的芯片进行固定和为其提供保护作用。作为其中一种可能的实施方式，如图1所示，塑封层4包覆在基板的第一侧面、第二侧面、和芯片的未设置第一引脚阵列及第二引脚阵列的侧面上（即芯片的设置有第一引脚阵列和第二引脚阵列的表面，以下称为第一表面，未被塑封层4包裹和覆盖），且将基板的微孔填充，以为芯片提供固定和保护的同时，还使得芯片的引脚阵列暴露于外，以方便芯片通过引脚阵列与其他结构或器件进行电气连通。需要说明的是，塑封层采用本领域常用的塑封材料制备即可，本发明实施例对其具体材料不进行特别限制。

封装结构100中的硅桥结构用于提供芯片间的高密度互连，以使不同特定功能的芯片间的高密度互连成为可能，具体地，硅桥结构设置在相邻的两颗芯片之间，且与相邻的两颗芯片的第一引脚阵列键合，在包括多颗芯片的场合，为了实现相应芯片之间的互连，就需要在相应的相邻的两颗芯片之间均分别设置一个硅桥结构，因此，在封装结构100中，根据芯片的数量和芯片间互连的需求，设置的硅桥结构的数量可以为一个，也可以为二个或以上，本发明实施例对硅桥结构的数量及其具体设置在哪些相邻芯片之间不进行特别限定。作为一种可能的实施方式，为了能够在芯片间提供高密度的精细互连，硅桥结构实现为包括能够与芯片的第一引脚阵列键合的第四引脚阵列5-1和与第四引脚阵列电气导通的精细线路（图中未示出）。在一些优选实施方式中，硅桥结构5为减薄硅桥，其厚度为在1微米至200微米之间，以进一步降低封装结构的尺寸。在另一些实施方式中，硅桥结构5也可以选用未经减薄的硅桥结构，其中，未经减薄的硅桥结构优选可以选用较薄的硅片制得，如选用厚度为200微米的较薄硅片制得。其中，图1示出了采用减薄硅桥的封装结构，图12示出了采用未减薄硅桥的封装结构，如图1和12所示，采用减薄硅桥的封装结构的厚度得以显著减小。

封装结构100中的底部填充用于在芯片和硅桥结构之间提供加固和支撑结构，以提高芯片和硅桥结构的互连稳定性，进而保证封装结构的性能和稳定性。作为一种可能的实施方式，底部填充可以采用与塑封层相同的材料制成。在其他实施方式中，底部填充也可以采用不同于塑封层的材料制成，例如采用流动性优于塑封层材料的绝缘材料或其他合适的材料。当底部填充采用不同于塑封层的材料制备时，特别是采用流动性优于塑封层材料的绝缘材料制备时，封装结构的芯片与硅桥结构之间是通过底部填充进行加固密封，而芯片的其他区域和基板是通过塑封层进行加固密封，因而不但能够使得封装结构具备更优异的性能，而且还能够降低封装结构的塑封成本。当底部填充采用与塑封层相同的材料制备时，为了使整个封装结构具有更优的稳定性，可以选用流动性更好的材料来制备塑封层和底部填充。在更优的实施方式中，根据塑封层和底部填充的材料是否相同，还可以选用不同的工艺流程来制备封装结构，如在塑封层和底部填充为不同的材料时，可以通过分别制备塑封层和底部填充的方式来制备封装结构，而在塑封层和底部填充选用相同的材料时，则可以通过同一个工艺步骤来同时制备出一体化的塑封层和底部填充，以简化封装的工艺流程，这种情况下，由此，在实际应用中，就可以根据应用端对芯片的性能需求来选择塑封层和底部填充的制备材料和制备工艺，以制备出符合相应场景需求的封装结构。

封装结构100中的积层覆盖在塑封层和硅桥结构之上，其将硅桥结构包覆，以对硅桥结构提供保护作用。除此之外，在本发明的实施方式中，还在积层中设置了与芯片的第二引脚阵列互连的电气导通结构，以使得芯片能够通过积层中的电气导通结构实现与外部设备的互连。作为一种可能的实施方式，积层8的电气导通结构包括形成于第一绝缘材料8-0中的第一互连线路8-1和位于第一绝缘材料8-0表面的第三引脚阵列8-2。由此，芯片就能够通过第三引脚阵列8-2提供对外的电气导通的接触点，以实现与外部设备的电气互连，从而为外部设备提供相应的芯片功能。其中，第一互连线路的密度、互连方式、数量等可以根据需求设置，第三引脚阵列的位置和数量等也可以根据需求设置，以使封装结构的数据传输和数据处理等性能能够满足应用需求。作为一种优选的实施方式，第一互连线路可以实现为是与第二引脚阵列及第三引脚阵列垂直连通的垂直互连结构，由此以减小传输距离，提高封装结构的数据处理速度。在其他可能的实施方式中，第一互连线路也可以实现为是垂直互连结构和其他互连结构的组合。在一些可能的实施方式中，积层8设置为仅包括一层，在积层仅包括一层的实施方式中，如图1和12所示，积层8的电气导通结构包括形成于第一绝缘材料8-0中的第一互连线路8-1和位于第一绝缘材料8-0表面的第三引脚阵列8-2。在其他可能的实施方式中，积层8也可以设置为包括二层或以上。在包括二层以上积层的实施方式中，最内层的积层8通过第一互连线路实现与芯片的第二引脚阵列的电气连通，中间层的积层8通过该层中的第一互连线路实现与相邻层的积层的第一互连线路的电气连通，第三引脚阵列则设置于最外层的积层上且暴露于最外层积层的外表面，以方便提供对外的电气导通接触点。以积层包括三层为例，如图25所示，最内层和中间层的积层8的电气导通结构包括形成于第一绝缘材料8-0中的第一互连线路8-1，最外层的积层8的电气导通结构则包括形成于第一绝缘材料8-0中的第一互连线路8-1和位于第一绝缘材料8-0表面的第三引脚阵列8-2，第三引脚阵列8-2经由各层积层中的第一互连线路8-1实现与芯片的第二引脚阵列的电气连通。由此，通过对积层层数、第一互连线路密度、互连方式、数量等进行调整，即可相应改善封装结构的互连线路的精细度和互连线路的密度，以使得制备出的封装结构的性能符合相应的应用场景需求。需要说明的是，这里的最内层的积层是指与塑封层相邻的那层积层，最外层的积层是指沿远离塑封层的方向上的最上层的那层积层。作为一种可能的实施方式，积层的第一绝缘材料可以是采用与塑封层相同的材料。当然，在另一些实施方式中，积层的第一绝缘材料也可以采用不同于塑封层的材料。示例性地，积层的第一绝缘材料可以是诸如光刻胶、干膜等光敏性材料，或者，积层的第一绝缘材料也可以是诸如DAF膜、树脂等非光敏性材料，积层的第一互连线路和第三引脚阵列则可以是采用金属等合适的材料制成。由此，在具体应用中，就可以根据对精细线路的精细度和结构的期望、以及对封装结构的性能的期望，来选择与塑封层相同或不同的材料来制备积层，当积层选用与塑封材料不同的材料时，如选用光敏性材料时，就可以制备得到精细度和良率更高的封装结构。相较采用塑封层作为硅桥结构的塑封保护层和在塑封层布置对外连接的电气导通结构的封装结构，本发明实施例通过制备积层来提供对硅桥结构的保护和布置芯片对外连通的电气导通结构，能够使得根据不同的应用需求来灵活选择积层的材料，以达到灵活平衡封装成本和芯片性能的效果。

封装结构100中的焊锡球用于提供整个封装结构的对外连接的接口，其具体可以是设置在第三引脚阵列上或至少与第三引脚阵列的至少部分电气接触，从而使得焊锡球能够经由积层的第三引脚阵列和第一互连线路与芯片的第二引脚阵列电学连接。由此，通过将外部设备与焊锡球电气互连，就能够实现外部设备与封装结构中设置的所有芯片的互连，以为外部设备提供相应的芯片功能。

以下将结合附图2至图14对上述构造的封装结构的制备方法进行详细说明。其中，图2示意性地描述了在一些实施方式中的芯片粒精细互连封装结构的制备方法的流程，图7示意性地描述了在另一些实施方式中的芯片粒精细互连封装结构的制备方法的流程，图3至6以及图8至图14示意性地展示了利用图2或7所示的方法制得上述特征的封装结构的工艺过程。

如图2所示，在一些实施方式中，芯片粒精细互连封装结构的制备方法包括操作S21，在基板的第一侧面上贴装至少二颗芯片，并在芯片的第一表面上制备临时键合层。在一些示例性实施方式中，基板可以是由BT 材料、ABF 材料、MIS 材料、PI树脂材料和PE树脂材料等有机材料的复合材料制成的载板或类载板，或是由氧化铝、氮化铝、或碳化硅等陶瓷材料制成的载板或类载板，或是由铜、玻璃、硅等其他合适的材料制成的载板或类载板，其中，基板上通过机械打孔、等离子体刻蚀打孔或激光打孔等方式制备有微孔。优选地，可以选取铜作为制备基板的材料，并通过直接在铜基板上采用机械打孔的方式制备微孔，由此以制得具有微孔的基板。由于铜具有良好的导热性能，通过制备具有微孔的铜基板来贴装芯片，在对芯片提供支撑和保护作用的同时，还能有助于增强对芯片的散热能力，进而提升封装结构的散热性能。在一些示例性实施方式中，可以是通过先在临时载板上贴合临时键合材料形成临时键合结构，然后将临时键合结构的临时键合材料通过热压的方式键合在芯片上，以制备得到临时键合层。其中，示例性地，临时键合材料可以为热解键合膜、光解键合膜等。图3相应地展示了一些实施方式中的在基板1的第一侧面1A上贴装的至少二颗芯片的第一表面2A上制备临时键合层3后得到的封装结构的垂直截面剖视图，如图3所示，在芯片的第一表面2A上设置有临时键合层3，临时键合层3键合在芯片的第一引脚阵列和第二引脚阵列上，且临时键合层3的长度与基板相同，由此以方便在基板和临时键合层之间制备符合期望的塑封层，并同时使得芯片的第一引脚阵列和第二引脚阵列暴露在外，即不被塑封层包裹，进而使得在芯片之上直接制备硅桥结构成为可能，由此既能够利用临时键合层对芯片正面（即设置有引脚阵列的芯片表面，本发明实施例称之为第一表面）上的引脚阵列和布线图案进行保护，又能够避免在后续工艺中再增加通过研磨工艺暴露出芯片正面的引脚阵列以制备硅桥结构的繁琐，有助于简化封装流程，降低封装成本，且能避免对芯片正面的布图和引脚的损害。如图2所示，在一些实施方式中，芯片粒精细互连封装结构的制备方法还包括操作S22，在基板的第二侧面制备塑封层。其中，可以采用现有的制备塑封层的工艺和材料来制备塑封层。在本发明实施例中，由于基板上制备有微孔，当在基板的第二侧面制备塑封层时，塑封层的塑封材料能够自微孔流入至基板的第一侧面与临时键合层之间，以制备形成包覆基板的第一侧面和第二侧面、以及芯片的第一表面之外的其他侧面的塑封层，同时由于芯片的第一引脚阵列和第二引脚阵列被临时键合层覆盖，形成的塑封层不会包覆芯片正面上的第一引脚阵列、第二引脚阵列、以及布线图案，由此得到的塑封层不但能够同时对基板的第一侧面和第二侧面同时进行塑封保护，使得基板能够作为永久性基板使用而不需要再被去除，而且由于芯片正面是裸露的，因而后续就可以直接在芯片正面的引脚阵列上制备芯片互连结构如硅桥结构，无须再经过研磨等手段来裸露出引脚阵列，简化了封装工艺流程，且能够避免对芯片正面上引脚和图案的损伤，进而也可以降低封装成本。图4相应地展示了一些实施方式中的制备塑封层后得到的封装结构的垂直截面剖视图，如图4所示，塑封层4包覆在基板1的第一侧面1A、第二侧面1B、和芯片2的未设置第一引脚阵列2-2及第二引脚阵列2-1的侧面上，而未覆盖芯片2的第一表面2A，且塑封层还将基板1的微孔1-1填充，使得基板能够为封装结构提供稳固的支撑。

如图2所示，在一些实施方式中，芯片粒精细互连封装结构的制备方法还包括操作S23，释放临时键合层。在操作S23中具体可以根据选用的临时键合材料使用相应的解键合方法对临时键合层进行解键合。图5相应地展示了一些实施方式中的释放临时键合层后得到的封装结构的垂直截面剖视图，如图5所示，此时的封装结构包括基板1、贴合在基板1上的二颗芯片2和包覆基板1及芯片2的塑封层4，其中，芯片的第一引脚阵列2-2和第二引脚阵列2-1未被塑封层4包覆，是暴露在外的。

如图2所示，在一些实施方式中，芯片粒精细互连封装结构的制备方法还包括操作S24，在相邻的两个芯片的第一引脚阵列上键合用于将相邻的两个芯片电气连通的硅桥结构。在一些可能的实施方式中，硅桥结构包括能够与相应的第一引脚阵列键合的第四引脚阵列和与第四引脚阵列电气连通的精细线路，因而可以采用热压键合的方式将硅桥结构的第四引脚阵列键合至相邻的两个芯片的第一引脚阵列上，以实现被硅桥结构键合的两颗芯片间的互连。其中，在操作S24中采用的硅桥结构可以是减薄硅桥，也可以是未减薄硅桥。以未减薄硅桥为例，由于本发明实施例的芯片的第一引脚阵列和第二引脚阵列在临时键合层的保护下并未被塑封层保护，因此，在采用未减薄硅桥时，可以在操作S24中可以直接将制备好的未减薄硅桥的第四引脚阵列与相应的芯片的第一引脚阵列进行键合，无须先对塑封层进行研磨减薄处理。并且由于未减薄硅桥自身具有更高的厚度，自身厚度能够为其提供足够的机械支撑，因此，只需在选用的合适厚度的硅片上制备第四引脚阵列和与第四引脚阵列电气互连的精细线路即可得到制备好的未减薄硅桥，这里的合适厚度可以根据需求进行设置，优选为不低于200微米的厚度，示例性地，该厚度优选为200微米，由于200微米的硅片尺寸相对较薄，但又有一定机械强度，且成本较低，因此选用该厚度的硅片制备得到未减薄硅桥既能保证硅桥结构的机械强度，又能降低封装结构的成本和尺寸，是一种较优的选择。以硅桥结构5为未减薄硅桥为例，图6相应地展示了一些实施方式中的键合硅桥结构后得到的封装结构的垂直截面剖视图，如图6所示，未减薄硅桥5的第四引脚阵列5-1直接键合在相应芯片的第一引脚阵列2-2上，未减薄硅桥5具有较厚的厚度。当操作S24中采用的硅桥结构5为减薄硅桥时，同样地，由于本发明实施例的芯片的第一引脚阵列和第二引脚阵列在临时键合层的保护下并未被塑封层保护，因此，在采用减薄硅桥时，可以直接将减薄硅桥的第四引脚阵列直接键合在相应芯片的第一引脚阵列上，由此，在具体实践中就可以直接单独制备减薄硅桥，即仅对硅桥结构进行小区域减薄，而无须对整个塑封层和硅桥结构同时进行研磨减薄，以简化封装工艺和降低减薄成本。在单独制备减薄硅桥时，考虑到经过减薄的硅桥结构自身的厚度较薄，不能为其提供足够的机械强度支撑，因此，为了保证更优良的封装效果，可以在减薄硅桥上设置额外的机械支撑结构，作为一种可能的实施方式，在减薄硅桥上设置的机械支撑结构可以为具有一定机械强度的材料制备成的临时支撑结构，选用的材料具有的机械强度可以根据需求设定，示例性地，临时支撑结构的材料可以为固化的树脂材料、硅、二氧化硅、铜、玻璃等。在硅桥结构采用具有临时支撑结构的减薄硅桥的实施方式中，在操作S24之后，还需要对减薄硅桥上的临时支撑结构进行去除处理，图7示出了这种可能的实施方式，如图7所示，与图2所示的制备方法不同的是，在图7所示的实施方式中，在操作S24之后，还包括操作S240，释放硅桥结构上的临时支撑结构。其中，释放临时支撑结构的具体实施方式可以为热剥离或激光剥离等方式。以硅桥结构5为减薄硅桥为例，图8和图9相应地展示了另一些实施方式中的制备硅桥结构后得到的封装结构的垂直截面剖视图，如图8所示，带有临时支撑结构6的减薄硅桥5的第四引脚阵列5-1被直接键合到相应芯片2的第一引脚阵列2-2上，减薄硅桥5带有临时支撑结构6。如图9所示，临时支撑结构6已被去除，减薄硅桥5的第四引脚阵列5-1直接键合在相应芯片2的第一引脚阵列2-2上，减薄硅桥5具有较薄的厚度。其中，在一些实施方式中，减薄硅桥的厚度具体可以设置为在20微米与50微米之间，以在保证封装结构的稳定性的同时降低封装结构的尺寸。

图10示意性地显示了图7至9所示的实施方式中使用的带有临时支撑结构的减薄硅桥的制备方法，如图10所示，其制备方法包括操作S11，将具有第一厚度的硅片通过临时粘合材料固定在临时支撑结构。其中，第一厚度可以是任何合适的厚度，例如为200微米，以方便进行快速减薄。作为一种可能的实施方式，临时粘合材料可以选用热剥离粘合材料或激光剥离粘合材料等合适的粘合材料，临时支撑结构可以选用诸如固化的树脂材料、硅、二氧化硅、铜、玻璃等具有一定机械强度的材料制备。在一些实施方式中，带有临时支撑结构的减薄硅桥的制备方法还包括操作S12，对固定在临时支撑结构上的具有第一厚度的硅片进行减薄处理。在一些可能的实施方式中，操作S12中的对硅片进行减薄的处理，可以采用CMP工艺实现。在另一些实施方式中，对硅片进行减薄的处理也可以通过先对硅片进行酸蚀或者碱蚀处理，之后再对硅片表层进行CMP处理实现。其中，对硅片进行酸蚀或者碱蚀的程度可以基于硅片的第一厚度的大小和欲减薄至的目标厚度确定，优选为略大于欲减薄至的目标厚度，例如比目标厚度大1至10微米左右。通过先对硅片进行酸蚀或碱蚀可以快速低成本地刻蚀掉大量硅，实现对硅片的粗糙刻蚀，之后再通过CMP工艺进行精细减薄，能够有效降低减薄处理的成本。如图10所示，在一些实施方式中，带有临时支撑结构的减薄硅桥的制备方法还包括操作S13，在减薄后的硅片上制备用于与芯片的第一引脚阵列键合的第四引脚阵列和与第四引脚阵列电气导通的精细线路，由此形成带有临时支撑结构的减薄硅桥。在硅片上制备引脚阵列和精细线路的具体方法可以参照相关现有技术实现，故在此不再详述。其中，需要说明的是，根据减薄硅桥的制备方法，在临时支撑结构是通过临时粘合材料固定在硅片上时，在操作S240中具体可以通过对临时粘合材料进行剥离来释放减薄硅桥上的临时支撑结构。

如图2所示，在一些实施方式中，芯片粒精细互连封装结构的制备方法还包括操作S25，在塑封层上制备积层。其中，制备的积层可以为一层或多层，其中，本发明实施例中的多层是指二层或二层以上。在仅有一层积层时，积层包括第一绝缘材料、形成于第一绝缘材料中的第一互连线路和位于第一绝缘材料表面的第三引脚阵列，第三引脚阵列通过第一互连线路与第二引脚阵列电气连通，在包括二层或更多层积层时，最内层和中间层的每层积层均包括第一绝缘材料和形成于第一绝缘材料中的第一互连线路，最外层的积层则包括第一绝缘材料、形成于第一绝缘材料中的第一互连线路和位于第一绝缘材料表面的第三引脚阵列，第三引脚阵列通过各层积层中的第一互连线路与第二引脚阵列电气连通。在一些实施方式中，第一绝缘材料可以选用诸如光刻胶、干膜等光敏性材料。在另一些实施方式中，第一绝缘材料可以选用诸如DAF膜、树脂等非光敏性材料。在其他可能的实施方式中，第一绝缘材料还可以选用与塑封层相同的塑封材料。以第一绝缘材料是选用光敏性材料为例，在操作S25中，可以先在塑封层上利用光敏性材料制备第一绝缘材料，之后再在第一绝缘材料上的适当位置进行曝光、显影处理，以裸露出相应位置的芯片的第二引脚阵列，接着再在裸露出的第二引脚阵列上制备第一互连线路，以得到与第二引脚阵列电气连通的第一互连线路；最后再在至少部分第一互连线路上制备与其电气连通的第三引脚阵列。其中，这里的适当位置可以是期望与之进行电气连通的那些第二引脚阵列的至少部分区域，也可以是期望与之进行电气连通的那些第二引脚阵列的全部区域。以第一绝缘材料是选用非光敏性材料为例，在操作S25中，可以先在塑封层上利用非光敏性材料制备第一绝缘材料，之后再在第一绝缘材料上的适当位置进行打孔处理，以裸露出打孔位置的芯片的第二引脚阵列，接着再在裸露出的的第二引脚阵列上制备第一互连线路，以得到与第二引脚阵列电气连通的第一互连线路；最后再在至少部分第一互连线路上制备与其电气连通的第三引脚阵列。示例性地，打孔的方式可以为激光打孔、ICP刻蚀打孔、机械打孔等。在一些可能的实施方式中，制备的第一互连线路可以为垂直互连结构，在另一些实施方式中，制备的第一互连线路也可以为垂直互连结构和其他互连结构的组合。第一互连线路优选采用金属等合适的材料制备。其中，作为一种可能的实施方式，在操作S25中可以通过溅射钛、铜等金属的方式制造第一互连线路。在一些实施方式中，在操作S25中也可以通过电镀铜、锡等金属的方式制作第一互连线路。在其他实施方式中，在操作S25中还可以通过填充包含银、锡、焊锡等金属或合金颗粒的导电材料来制作第一互连线路。图11示意性地展示了一种实施方式的制备积层后得到的封装结构的垂直截面剖视图，以采用的硅桥结构为减薄硅桥、且在制备积层之前通过与图7的操作S241相同的处理制备了底部填充为例，如图11所示，积层8覆盖在塑封层4、芯片2和减薄硅桥5上，并将减薄硅桥5包覆，积层8中的第一互连线路8-1为垂直互连结构，其被制备在第二引脚阵列2-1和第三引脚阵列8-2的部分区域，直接将第二引脚阵列2-1与第三引脚阵列8-2电气连通。如图11所示，通过垂直互连结构能够大幅缩短第二引脚阵列和第三引脚阵列的通信距离，提高芯片的数据传输速度。其中，需要说明的是，在图11所示的实施方式中，制备的积层为一层，在其他实施方式中，根据需求还可以制备更多层的积层以满足相应的需求，当制备更多层积层时，只需要在最外层的积层上制备第三引脚阵列，其他层的积层则只需要在第一绝缘材料中制备能够使第三引脚阵列与第二引脚阵列电气连通的第一互连线路即可，例如如图25所示的制备三层积层为例，最内层和中间层的积层8中包括第一绝缘材料8-0和形成于第一绝缘材料8-0中的第一互连线路8-1，第一互连线路8-1为垂直互连结构和其他类型的互连结构的组合，第三引脚阵列8-2仅设置在最外层的积层上，其通过各层的第一互连线路8-1与第二引脚阵列2-1电气连通，再如图26所示的制备三层积层为例，最内层和中间层的积层8中包括第一绝缘材料8-0和形成于第一绝缘材料8-0中的第一互连线路8-1，各层的第一互连线路8-1均为垂直互连结构，第三引脚阵列8-2仅设置在最外层的积层上，其通过各层的第一互连线路8-1与第二引脚阵列2-1电气连通。另外，在其他实施方式中，也可以采用如图2所示的方式，在制备积层之前不制备底部填充，本发明实施例不应视为对积层层数和是否必须设置底部填充的限制，可以理解的是，当采用减薄硅桥、并且在制备积层之前如图2所示的方式那样不进行操作S241的处理时，可以得到与图11相似的封装结构，不同仅在于，在这种方式下得到的封装结构，根据制备积层的第一绝缘材料的特点（如根据其材料流动性），其硅桥结构5的下方区域将至少部分地被积层的第一绝缘材料填充。

如图2所示，在一些实施方式中，芯片粒精细互连封装结构的制备方法还包括操作S26，在积层上制备焊锡球。其中，焊锡球制备在积层的第三引脚阵列，以通过第三引脚阵列与芯片的第二引脚阵列电气连通。在一些实施方式中，经过图2所示方法流程的处理后，最终得到的封装结构100与图12所示的封装结构相同，如图12所示，在该封装结构100中的硅桥结构5为未减薄硅桥，硅桥结构5下方未制备底部填充，且硅桥结构5下方区域在制备积层时，被积层的第一绝缘材料8-0填充。在其他实施方式中，根据需求和期望还可以对封装结构的积层的层数、第一互连线路的互连方式、芯片的数量、硅桥结构的厚度和数量、焊锡球的数量等进行适应性调整，以得到相应构造和性能的封装结构。例如，经由图7所示的芯片粒精细互连封装结构的制备方法，最终得到的封装结构100为如图1所示，封装结构100中的硅桥结构是减薄硅桥，且为了保证硅桥结构与芯片之间键合的稳定性，图7的实施方式中，在制备积层之前，还包括操作S241，在硅桥结构与芯片之间的硅桥结构的下方区域制备底部填充，经过操作S241得到的封装结构如图13所示，底部填充7被单独制备在硅桥结构5的下方，因而可以根据需求来选用合适的材料制备底部填充，以得到适合不同应用场景的芯片性能的封装结构。由此通过图7所示的制备方法就可以制备得到如图1所示的封装结构。另外需要说明的是，在图7所示的实施方式中，由于底部填充7是单独制备形成的，因而在操作S241中制备底部填充所用的材料可以选用与塑封层的塑封材料相同的材料，也可以选用与塑封层的塑封材料不同的材料，本发明实施例对此不进行限制。当选择采用流动性更好更昂贵的材料制备底部填充7时，由于底部填充7仅位于硅桥结构的下方区域，即仅在硅桥结构与芯片之间采用了流动性更好的材料来进行固定塑封，因而在保证封装结构优异性能的同时还可以有效减少封装成本。示例性地，在硅桥结构底部添加的底部填充可以为毛细管底部填充胶（CUF）、非流动底部填充胶（NUF）和圆片级底部填充胶（WLUF）中的任意一种或二种以上的组合。

在其他可能的实施方式中，如图14所示，芯片粒精细互连封装结构的制备方法在图7所示流程的基础上，还可以进一步包括操作S27，将基板的第二侧面上包覆的塑封层去除。图15展示了经由操作S27处理后得到的封装结构，如图15所示，基板的第二侧面1B的塑封层被清除，基板的第二侧面1B完全裸露在外，得到的整个封装结构的尺寸得以进一步减小，且通过将基板的第二侧面裸露在外，当基板选用导热性良好的材料时，基板上贴装的芯片就可以通过基板和裸露在外的第二侧面进行散热，以提高封装结构的散热性能。可以理解的是，在其他实施方式中，也可以在图2所示流程的基础上以与图7所示实施例同样的方式增加操作S27和/或操作S241的处理，以得到另一实施方式下的封装结构。

以下将从得到的另一种实施方式的封装结构的构造的视角对本发明实施例提供的方案进行补充说明。

图16示意性地显示了本发明另一种实施方式的封装结构100的垂直截面剖视图，如图16所示，与图1所示的实施例不同之处仅在于，在本发明实施例中，并不包括图1所示的积层，积层的功能由部分塑封层替代，即在图16所示的实施方式中，塑封层同时包覆基板、芯片和硅桥结构，与芯片的第二引脚阵列电气互连的互连线路，即本发明实施例所称的第二互连线路，是设置在塑封层中的，相应地，经由第二互连线路与芯片的第二引脚阵列电气互连的第五引脚阵列也是设置在塑封层表面的。由此，在本发明实施例的封装结构中，塑封层除了提供对芯片和封装结构的固定和保护作用之外，也用作对硅桥结构进行固定和保护，同时还为芯片的第二引脚阵列的对外电气连接提供互连结构（包括第二互连线路和第五引脚阵列）。

以下将结合附图17至图22对图16所示构造的封装结构的制备方法进行详细说明。其中，图17示意性地描述了在一些实施方式中的芯片粒精细互连封装结构的制备方法的流程，图18示意性地描述了在另一些实施方式中的芯片粒精细互连封装结构的制备方法的流程，图19至22示意性地展示了利用图18所示的方法制得上述特征的封装结构的工艺过程。

如图17所示，芯片粒精细互连封装结构的制备方法包括操作S31，在基板的第一侧面上贴装至少二颗芯片。其中，贴装的芯片的数量及功能的选择和基板的选择与图2及7所示实施例相同，故可以参照前文叙述，在此不再重复描述。

在一些实施方式中，如图17所示，芯片粒精细互连封装结构的制备方法还包括操作S32，在相邻的两颗芯片的第一引脚阵列上键合用于将相邻的两颗芯片电气连通的硅桥结构。以及包括操作S33，在硅桥结构之上制备临时键合层。在操作S32和S33中，硅桥结构为未减薄硅桥，故其具体处理与前述图2所示的相应操作相同，制备键合层的方式也与前述相应操作相同。与前述的制备方法不同的是，在该实施方式下，临时键合层是制备在硅桥结构之上的，即硅桥结构和临时键合层的制备顺序与前述图2和7所示的方法不同，由此，在图17所示的操作S34中，制备的塑封层是同时包覆基板、芯片和硅桥结构的，且未覆盖硅桥结构的与设置有第四引脚阵列的表面相对的表面（本发明实施例称之为第一硅桥表面），且在图17所示的方法中，不再需要制备积层，而是如操作S36所示，在经过操作S35释放临时键合层后，直接在塑封层中制备与芯片的第二引脚阵列电气互连的第二互连线路，并在塑封层的表面制备与所述第二互连线路电气导通的第五引脚阵列。由此，在操作S37中，焊锡球是制备在塑封层表面的第五引脚阵列上的。示例性地，在操作S36中，可以通过激光打孔工艺、机械转孔工艺、或等离子体刻蚀工艺等在塑封层上的与待裸露的第二引脚阵列处开孔，并进而可以采用溅射种子层再电镀的方式或纳米材料填孔后烧结的方式对孔内部进行金属化处理，以制得垂直互连结构的第二互连线路。可以理解的是，也可以采用与图2和7所示制备方法相同的工艺在塑封层上制备非垂直互连结构或包括垂直互连结构和非垂直互连结构的第二互连线路。与图17不同的是，在其他实施方式中，硅桥结构也可以使用减薄硅桥，由此，如图18所示，在图17的基础上，图18将进一步包括操作S340，释放硅桥结构上的临时支撑结构。其中，减薄硅桥的制备方法和释放临时支撑结构的方式可以参照前文相应部分的描述。图19示出了经过操作S340的处理之后得到的封装结构的垂直剖面视图，如图19所示，减薄硅桥5的第四引脚阵列5-1键合在芯片的第一引脚阵列2-2上，此时尚未制备塑封层，基板和芯片均未被塑封层包裹，是裸露的。图20示出了经过操作S33制备临时键合层后的封装结构的垂直剖面视图，如图20所示，临时键合层3是制备在减薄硅桥5之上的。图21示出了经过操作S34制备塑封层后的封装结构的垂直剖面视图，如图21所示，塑封层4充满了基板与临时键合层3之间的空间，且包覆在基板的第二侧面上。图22示出了经过操作S35释放临时键合层后得到的封装结构的垂直剖面视图，如图22所示，塑封层4未包覆硅桥结构5的第一硅桥表面5A，即第一硅桥表面5A是裸露在外的，因而后续无须对塑封层进行研磨减薄处理，且使得硅桥结构5可以根据需求采用合适的工艺单独制备。经过图18的操作S37制备焊锡球后即可得到如图16所示的封装结构，如图16所示，临时键合层3已被去除，硅桥结构5的第一硅桥表面5A由于被临时键合层保护而未被塑封层覆盖，第二互连线路8-1是制备在塑封层4中的，第五引脚阵列8-2位于塑封层4的表面，焊锡球制备在塑封层4上的第五引脚阵列处，经由第五引脚阵列和第二互连线路与芯片的第二引脚阵列电气连通。与现有的封装工艺不同的是，由于本发明实施例是在硅桥结构上直接先制备临时键合层，之后经由基板上的微孔自基板的第二侧面制备塑封层，因而塑封层并未包覆在硅桥结构的第一硅桥表面上，即硅桥结构的与临时键合层贴合的表面由于临时键合层的保护而未被塑封层包覆，由此，在后续工艺中，本发明实施例就不需要再对塑封层进行研磨减薄处理，而且，这种方式还使得硅桥结构能够被单独根据需求制备，特别是在硅桥结构为减薄硅桥时，可以通过本发明实施例的工艺单独制备减薄硅桥，此时就可以仅仅对硅片进行小区域减薄处理，而不需要对整个塑封层和硅桥结构进行大区域减薄处理，这显然简化了封装工艺，降低了封装成本。

在一些实施方式中，在图17和图18的制备方法的基础上，也可以在操作S34制备塑封层之前，另外在硅桥结构和芯片之间的硅桥结构下方区域进行底部填充。

在一些实施方式中，如图23所示，芯片粒精细互连封装结构的制备方法在图18所示流程的基础上，还可以进一步包括操作S38，将基板的第二侧面上包覆的塑封层去除，由此得到的封装结构如图24所示，基板的第二侧面1B完全裸露在外，得到的整个封装结构的尺寸也会得以进一步减小，且还能够有助于贴装在基板的第一侧面上的芯片的散热，特别是在基板采用能够导热的材料制备时。可以理解的是，在其他实施方式中，也可以在图17所示流程的基础上增加操作S38的处理，以得到另一实施方式下的封装结构。

在另外的一些实施方式中，还可以在采用图16和17所示的方式制备塑封层后但在制备焊锡球之前，继续在塑封层上制备积层并在积层上制备经由塑封层和积层与所述第二引脚阵列电气连通的焊锡球，以得到另一实施例的封装结构，其中得到的封装结构是在图16所示封装结构基础上的改进。其中，图27示出了该实施方式下的封装结构的制备方法，图28和29示出了不同实施例的经由图27的方法制得的封装结构。如图27所示，以硅桥结构采用减薄硅桥为例，其与图17的不同之处在于，在操作S35之后，其是包括了操作S360，而在操作S360中，与图17的操作S36不同的是，本发明实施例是只在塑封层中制备与芯片的第二引脚阵列电气互连的第二互连线路，并不在塑封层上制备第五引脚阵列。之后，图27所示的制备方法是继续通过操作S370在塑封层的表面制备积层，最后是通过操作S380在积层上制备焊锡球。其中，操作S370中制备的积层为一层或多层，其制备方法和每层积层的特征与前文相同，可参照前文描述。由此，在图27的实施例中，在操作S380中，焊锡球是制备在位于最外层的积层上的第三引脚阵列上的，位于最外层的积层上的第三引脚阵列则是通过各层积层的第一互连线路和塑封层的第二互连线路与芯片的第二引脚阵列电气连通的，即焊锡球是通过塑封层和积层连通芯片的第二引脚阵列的，由此以进一步提高封装结构的互连线路的精细度和互连密度。以制备的积层为一层和三层为例，如图28和29分别示出了不同层数的积层下的封装结构，如图28和29所示，由于在制备过程中临时键合层是键合在硅桥结构上的，由此制得的塑封层包覆基板、芯片和硅桥结构，且未包覆硅桥结5的第一硅桥表面，即第一硅桥表面是裸露在外的，因而与基于图2和7的制备方法不同的是，通过操作S370在塑封层上制备的最内层的积层是贴合在第一硅桥表面之上的，而不是包覆硅桥结构的。可以理解的是，在其他实施方式下，本发明实施例描述的上述制备方法的步骤以及封装结构的特征也可以根据需求进行其他方式下的自由组合，以得到不同类型的封装结构，本发明实施例不视为对制备方法步骤和封装结构特征的组合方式的限制。

最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (12)

1.一种芯片粒精细互连封装结构的制备方法，其特征在于，所述方法包括：

在基板的第一侧面贴装至少二颗芯片，并在所述至少二颗芯片的第一表面上制备临时键合层，其中，各芯片的第一表面上均包括有具有第一间距的第一引脚阵列和具有第二间距的第二引脚阵列；

在所述基板的第二侧面制备塑封层，其中，所述基板上制备有微孔，所述塑封层的塑封材料能够自所述微孔流入至基板的第一侧面与临时键合层之间，以制备形成包覆所述基板和所述芯片的塑封层；

释放所述临时键合层，并在相邻的两颗芯片的第一引脚阵列上键合用于将相邻的两颗芯片电气连通的硅桥结构；

在塑封层上制备积层，并在积层上制备焊锡球，所述焊锡球经由所述积层与所述第二引脚阵列电气连通。

2.根据权利要求1所述的方法，其特征在于，还包括：在制备积层之前，先在各硅桥结构的下方区域制备底部填充。

3.根据权利要求1或2所述的方法，其特征在于，还包括：

将基板的第二侧面上包覆的塑封层去除。

4.根据权利要求1或2所述的方法，其特征在于，所述硅桥结构为带有临时支撑结构的减薄硅桥，所述方法还包括：

在将所述硅桥结构与相邻的两颗芯片的第一引脚阵列键合之后，释放所述硅桥结构上的临时支撑结构。

5.根据权利要求4所述的方法，其特征在于，所述减薄硅桥通过以下方式制得：

将具有第一厚度的硅片通过临时粘合材料固定在临时支撑结构；

对固定在所述临时支撑结构上的具有第一厚度的硅片进行减薄处理；

在减薄后的硅片上制备用于与芯片的第一引脚阵列键合的第四引脚阵列和与第四引脚阵列电气导通的精细线路，由此形成带有临时支撑结构的减薄硅桥。

6.根据权利要求1所述的方法，其特征在于，所述积层为一层或多层，其中，每层积层均包括有第一绝缘材料和形成于第一绝缘材料中的第一互连线路，且位于最外层的积层还包括有设置于第一绝缘材料表面的第三引脚阵列，所述第三引脚阵列通过所述第一互连线路与所述第二引脚阵列电气连通，所述焊锡球制备于所述第三引脚阵列上。

7.一种芯片粒精细互连封装结构的制备方法，其特征在于，所述方法包括：

在基板的第一侧面上贴装至少二颗芯片，其中，各芯片上均包括有具有第一间距的第一引脚阵列和具有第二间距的第二引脚阵列；

在相邻的两颗芯片的第一引脚阵列上键合用于将相邻的两颗芯片电气连通的硅桥结构；

在所述硅桥结构之上制备临时键合层；

在所述基板的第二侧面制备塑封层，其中，所述基板上制备有微孔，所述塑封层的塑封材料能够自所述微孔流入至基板的第一侧面与临时键合层之间，以制备形成包覆所述基板、所述芯片和所述硅桥结构的塑封层；

释放所述临时键合层；

在塑封层上制备经由塑封层与所述第二引脚阵列电气连通的焊锡球，或者，在塑封层上制备积层并在积层上制备经由塑封层和积层与所述第二引脚阵列电气连通的焊锡球。

8.根据权利要求7所述的方法，其特征在于，还包括：

将基板的第二侧面上包覆的塑封层去除。

9.根据权利要求7所述的方法，其特征在于，所述硅桥结构为带有临时支撑结构的减薄硅桥，所述方法还包括：

在将所述硅桥结构与相邻的两颗芯片的第一引脚阵列键合之后，释放所述硅桥结构上的临时支撑结构。

10.根据权利要求9所述的方法，其特征在于，所述减薄硅桥通过以下方式制得：

将具有第一厚度的硅片通过临时粘合材料固定在临时支撑结构；

对固定在所述临时支撑结构上的具有第一厚度的硅片进行减薄处理；

在减薄后的硅片上制备用于与芯片的第一引脚阵列键合的第四引脚阵列和与第四引脚阵列电气导通的精细线路，由此形成带有临时支撑结构的减薄硅桥。

11.根据权利要求7所述的方法，其特征在于，在塑封层上制备经由塑封层与所述第二引脚阵列电气连通的焊锡球，包括：

在塑封层中制备与芯片的第二引脚阵列电气互连的第二互连线路，并在塑封层的表面制备与所述第二互连线路电气导通的第五引脚阵列；以及

在塑封层的第五引脚阵列上制备焊锡球；

或者，在塑封层上制备积层并在积层上制备经由塑封层和积层与所述第二引脚阵列电气连通的焊锡球，包括：

在塑封层中制备与芯片的第二引脚阵列电气互连的第二互连线路，并在塑封层的表面制备积层，其中制备的积层为一层或多层，每层积层均包括有第一绝缘材料和形成于第一绝缘材料中的第一互连线路；

在位于最外层的积层的第一绝缘材料表面上制备第三引脚阵列，所述第三引脚阵列通过所述第一互连线路和第二互连线路与所述第二引脚阵列电气连通；以及

在位于最外层的积层上的第三引脚阵列上制备焊锡球。

12.一种芯片粒精细互连封装结构，其特征在于，其是通过权利要求1至11任一项所述的方法制得。

Images